JP2647842B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2647842B2 JP2647842B2 JP62007800A JP780087A JP2647842B2 JP 2647842 B2 JP2647842 B2 JP 2647842B2 JP 62007800 A JP62007800 A JP 62007800A JP 780087 A JP780087 A JP 780087A JP 2647842 B2 JP2647842 B2 JP 2647842B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- titanium
- forming
- diffusion region
- titanium nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関する。
半導体装置の高集積化技術の一つとして自己整合型の
コンタクト形成法が用いられるが、シリコン基板とアル
ミニウム電極との相互反応によって生ずる突抜け（アロ
イ・スパイク）が高集積化で要求される浅い接合のため
発生し易くなり、この突抜けを防止するため窒化チタン
等の障壁金属層を介して電極をコンタクトさせる方法が
用いられている。
コンタクト形成法が用いられるが、シリコン基板とアル
ミニウム電極との相互反応によって生ずる突抜け（アロ
イ・スパイク）が高集積化で要求される浅い接合のため
発生し易くなり、この突抜けを防止するため窒化チタン
等の障壁金属層を介して電極をコンタクトさせる方法が
用いられている。
従来の半導体装置の製造方法は、一導電型の半導体基
板上に逆導電型の拡散領域を形成し、前記半導体基板表
面を覆う絶縁層を形成する。次に、前記拡散領域上の前
記絶縁層にコンタクト用開孔部を設けた後全面にチタン
層を形成し、熱処理を行って前記開孔部の露出した前記
拡散領域表面と接する領域にチタン硅化物層を形成し、
エッチング法で絶縁層上のチタン層を除去する。次に、
反応性スパッタリング法により窒素雰囲気中でチタンを
スパッタリングして全面に窒化チタン層を形成し、前記
窒化チタン層の上にアルミニウム層を形成した後前記ア
ルミニウム層と窒化チタン層を選択的にエッチングして
前記拡散領域とコンタクトする配線を形成する。
板上に逆導電型の拡散領域を形成し、前記半導体基板表
面を覆う絶縁層を形成する。次に、前記拡散領域上の前
記絶縁層にコンタクト用開孔部を設けた後全面にチタン
層を形成し、熱処理を行って前記開孔部の露出した前記
拡散領域表面と接する領域にチタン硅化物層を形成し、
エッチング法で絶縁層上のチタン層を除去する。次に、
反応性スパッタリング法により窒素雰囲気中でチタンを
スパッタリングして全面に窒化チタン層を形成し、前記
窒化チタン層の上にアルミニウム層を形成した後前記ア
ルミニウム層と窒化チタン層を選択的にエッチングして
前記拡散領域とコンタクトする配線を形成する。
また、前記窒化チタン層を形成する他の例は、前記チ
タン硅化物層を形成した後に前記半導体基板を窒素雰囲
気中で熱処理し前記チタン硅化物層の表面に窒化チタン
層を形成していた。
タン硅化物層を形成した後に前記半導体基板を窒素雰囲
気中で熱処理し前記チタン硅化物層の表面に窒化チタン
層を形成していた。
上述した従来の半導体装置の製造方法は、窒化チタン
層を反応性スパッタリング法で形成する場合に窒素ガス
とアルゴンガスの分圧によってTiNxの組成が異なり制御
性が難しい。また、窒化チタン層を全面に被着後アルミ
ニウム層を被着して配線を形成する加工を行うが、窒化
チタン層はドライエッチングが困難で微細な配線が形成
し難いという問題点がある。また、チタン硅化物層を窒
素雰囲気中で熱処理し、その表面を窒化チタン層にする
方法は、表面状態により反応が不均一になり再現性が悪
くなる問題点を生ずる。
層を反応性スパッタリング法で形成する場合に窒素ガス
とアルゴンガスの分圧によってTiNxの組成が異なり制御
性が難しい。また、窒化チタン層を全面に被着後アルミ
ニウム層を被着して配線を形成する加工を行うが、窒化
チタン層はドライエッチングが困難で微細な配線が形成
し難いという問題点がある。また、チタン硅化物層を窒
素雰囲気中で熱処理し、その表面を窒化チタン層にする
方法は、表面状態により反応が不均一になり再現性が悪
くなる問題点を生ずる。
本発明の目的は、突抜けを防止するための障壁金属層
を再現性良く形成する半導体装置の製造方法を提供する
ことにある。
を再現性良く形成する半導体装置の製造方法を提供する
ことにある。
本発明の半導体装置の製造方法は、一導電型半導体基
板の一主面に逆導電型の拡散領域を形成する工程と、前
記拡散領域を含む表面に絶縁層を形成した後前記拡散領
域上の前記絶縁膜に開孔部を形成する工程と、前記開孔
部に露出した拡散領域を含む前記絶縁膜上にチタン層を
堆積して熱処理し前記拡散領域の表面と接触している部
分にチタン硅化物層を形成する工程と、未反応の前記チ
タン層をエッチングして除去した後前記チタン硅化物層
の表面に窒素イオンをイオン注入して熱処理し前記チタ
ン硅化物層の表面に窒化チタン層を形成する工程と、前
記窒化チタン層を含む表面に金属層を堆積してパターニ
ングし前記拡散領域と電気的に接続する配線を形成する
工程とを含んで構成される。
板の一主面に逆導電型の拡散領域を形成する工程と、前
記拡散領域を含む表面に絶縁層を形成した後前記拡散領
域上の前記絶縁膜に開孔部を形成する工程と、前記開孔
部に露出した拡散領域を含む前記絶縁膜上にチタン層を
堆積して熱処理し前記拡散領域の表面と接触している部
分にチタン硅化物層を形成する工程と、未反応の前記チ
タン層をエッチングして除去した後前記チタン硅化物層
の表面に窒素イオンをイオン注入して熱処理し前記チタ
ン硅化物層の表面に窒化チタン層を形成する工程と、前
記窒化チタン層を含む表面に金属層を堆積してパターニ
ングし前記拡散領域と電気的に接続する配線を形成する
工程とを含んで構成される。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｃ）は本発明の一実施例を説明する
ための工程順に示した半導体チップの断面図である。
ための工程順に示した半導体チップの断面図である。
まず、第１図（ａ）に示すように、一導電型のシリコ
ン基板１の一主面に素子分離用のフィールド絶縁層２を
形成して素子形成領域を形成し、該素子形成領域の表面
にゲート絶縁層３を介してゲート電極４を形成し、ゲー
ト電極４とフィールド絶縁層２とをマスクとしてシリコ
ン基板１に逆導電型の不純物を導入してソース領域５お
よびドレイン領域６を形成する。次に、シリコン基板１
の全面に絶縁層７を形成し、ソース領域５およびドレイ
ン領域６の上の絶縁層７に電極形成用の開孔部８を形成
する。
ン基板１の一主面に素子分離用のフィールド絶縁層２を
形成して素子形成領域を形成し、該素子形成領域の表面
にゲート絶縁層３を介してゲート電極４を形成し、ゲー
ト電極４とフィールド絶縁層２とをマスクとしてシリコ
ン基板１に逆導電型の不純物を導入してソース領域５お
よびドレイン領域６を形成する。次に、シリコン基板１
の全面に絶縁層７を形成し、ソース領域５およびドレイ
ン領域６の上の絶縁層７に電極形成用の開孔部８を形成
する。
次に、第１図（ｂ）に示すように、開孔部８に露出し
たソース領域５およびドレイン領域６の表面と絶縁層７
を覆うチタン層をスパッタリング法で約1000Å堆積し、
窒素中で約600℃の熱処理を行い開孔部８のソース領域
５およびドレイン領域６の表面とチタン層が接触してい
る部分にチタン硅化物層９を約2000Åの厚さに生成させ
る。次に、絶縁層７の上のチタン層をH2O2＋NH4OHのエ
ッチング液で除去する。
たソース領域５およびドレイン領域６の表面と絶縁層７
を覆うチタン層をスパッタリング法で約1000Å堆積し、
窒素中で約600℃の熱処理を行い開孔部８のソース領域
５およびドレイン領域６の表面とチタン層が接触してい
る部分にチタン硅化物層９を約2000Åの厚さに生成させ
る。次に、絶縁層７の上のチタン層をH2O2＋NH4OHのエ
ッチング液で除去する。
次に、第１図（ｃ）に示すように、窒素を加速エネル
ギー30keV、ドーズ量１×1016cm-2でイオン注入する。
このときの投影飛程から窒素は表面から数100Åの深さ
に導入される。次に、約900℃の熱処理を行い、チタン
硅化物層９の表面に窒化チタン層10を形成し、チタン硅
化物層９に接続するアルミニウム配線11を選択的に形成
する。
ギー30keV、ドーズ量１×1016cm-2でイオン注入する。
このときの投影飛程から窒素は表面から数100Åの深さ
に導入される。次に、約900℃の熱処理を行い、チタン
硅化物層９の表面に窒化チタン層10を形成し、チタン硅
化物層９に接続するアルミニウム配線11を選択的に形成
する。
以上説明したように本発明は、拡散領域の表面に設け
た絶縁膜に開孔部を形成し、この開孔部に露出した拡散
領域の表面にのみチタン硅化物層を形成した後窒素イオ
ンをイオン注入してチタン硅化物層の表面に窒化チタン
層を形成することにより、バリア層を開孔部内にのみ形
成してエッチングの困難な窒化チタン層のパターニング
工程を不要とし、微細な配線を容易に形成できるという
効果を有する。
た絶縁膜に開孔部を形成し、この開孔部に露出した拡散
領域の表面にのみチタン硅化物層を形成した後窒素イオ
ンをイオン注入してチタン硅化物層の表面に窒化チタン
層を形成することにより、バリア層を開孔部内にのみ形
成してエッチングの困難な窒化チタン層のパターニング
工程を不要とし、微細な配線を容易に形成できるという
効果を有する。
また、窒素イオンのドーズ量の制御により、窒化チタ
ン層のTiとＮとの構成比を所望の値に制御し易くし、再
現性良く窒化チタン層を形成できるという効果を有す
る。
ン層のTiとＮとの構成比を所望の値に制御し易くし、再
現性良く窒化チタン層を形成できるという効果を有す
る。
第１図（ａ）〜（ｃ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。 １……半導体基板、２……フィールド絶縁層、３……ゲ
ート絶縁層、４……ゲート電極、５……ソース領域、６
……ドレイン領域、７……絶縁層、８……開孔部、９…
…チタン硅化物層、10……窒化チタン層、11……アルミ
ニウム配線。
めの工程順に示した半導体チップの断面図である。 １……半導体基板、２……フィールド絶縁層、３……ゲ
ート絶縁層、４……ゲート電極、５……ソース領域、６
……ドレイン領域、７……絶縁層、８……開孔部、９…
…チタン硅化物層、10……窒化チタン層、11……アルミ
ニウム配線。
Claims (1)
- 【請求項１】一導電型半導体基板の一主面に逆導電型の
拡散領域を形成する工程と、前記拡散領域を含む表面に
絶縁層を形成した後前記拡散領域上の前記絶縁膜に開孔
部を形成し前記拡散層の表面を露出する工程と、前記開
孔部に露出した前記拡散領域を含む前記絶縁膜上にチタ
ン層を堆積して熱処理し前記拡散領域の表面と接触して
いる部分にチタン硅化物層を形成する工程と、未反応の
前記チタン層をエッチングして除去した後前記チタン硅
化物層の表面に窒素イオンをイオン注入して熱処理し前
記チタン硅化物層の表面に窒化チタン層を形成する工程
と、前記窒化チタン層を含む表面に金属層を堆積してパ
ターニングし前記拡散領域と電気的に接続する配線を形
成する工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62007800A JP2647842B2 (ja) | 1987-01-14 | 1987-01-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62007800A JP2647842B2 (ja) | 1987-01-14 | 1987-01-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63175420A JPS63175420A (ja) | 1988-07-19 |
| JP2647842B2 true JP2647842B2 (ja) | 1997-08-27 |
Family
ID=11675710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62007800A Expired - Lifetime JP2647842B2 (ja) | 1987-01-14 | 1987-01-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2647842B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508212A (en) * | 1995-04-27 | 1996-04-16 | Taiwan Semiconductor Manufacturing Co. | Salicide process for a MOS semiconductor device using nitrogen implant of titanium |
| US5776831A (en) * | 1995-12-27 | 1998-07-07 | Lsi Logic Corporation | Method of forming a high electromigration resistant metallization system |
| US5874351A (en) * | 1996-06-13 | 1999-02-23 | Micron Tecnology, Inc. | Sputtered metal silicide film stress control by grain boundary stuffing |
| US5885896A (en) * | 1996-07-08 | 1999-03-23 | Micron Technology, Inc. | Using implants to lower anneal temperatures |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153121A (ja) * | 1984-01-20 | 1985-08-12 | Nec Corp | 半導体装置の形成方法 |
| JPS61101075A (ja) * | 1984-10-24 | 1986-05-19 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS61142739A (ja) * | 1984-12-17 | 1986-06-30 | Toshiba Corp | 半導体装置の製造方法 |
-
1987
- 1987-01-14 JP JP62007800A patent/JP2647842B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63175420A (ja) | 1988-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3029653B2 (ja) | 半導体装置の製造方法 | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JPH0680638B2 (ja) | 半導体装置の製造方法 | |
| JPS61145868A (ja) | 半導体装置の製造方法 | |
| US4661374A (en) | Method of making MOS VLSI semiconductor device with metal gate and clad source/drain | |
| JP2647842B2 (ja) | 半導体装置の製造方法 | |
| JP3129867B2 (ja) | 半導体装置の製造方法 | |
| JPH023244A (ja) | 半導体装置の製造方法 | |
| JP3305490B2 (ja) | 半導体装置の製造方法 | |
| KR0137435B1 (ko) | 반도체 장치의 티타늄 실리사이드층 형성방법 | |
| JPS6138858B2 (ja) | ||
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| JPS6197975A (ja) | 半導体装置の製造方法 | |
| JPH01272161A (ja) | Ｍｏｓ型ｆｅｔの製造方法 | |
| JP2900370B2 (ja) | 半導体装置の製造方法 | |
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5836505B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS63275181A (ja) | 半導体装置の製造方法 | |
| KR100334866B1 (ko) | 반도체소자의트랜지스터형성방법 | |
| JP3166263B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH10150154A (ja) | 半導体装置の製造方法 | |
| JP2525186B2 (ja) | 半導体装置の製造方法 | |
| JP3224432B2 (ja) | 半導体装置の製造方法 | |
| EP0271070A1 (en) | Semiconductor device with silicide conductive layers and process of fabrication thereof | |
| JP2906490B2 (ja) | 半導体装置の製造方法 |