JP2642423B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2642423B2 JP2642423B2 JP63165250A JP16525088A JP2642423B2 JP 2642423 B2 JP2642423 B2 JP 2642423B2 JP 63165250 A JP63165250 A JP 63165250A JP 16525088 A JP16525088 A JP 16525088A JP 2642423 B2 JP2642423 B2 JP 2642423B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- insulating substrate
- manufacturing
- glass
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000000034 method Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 11
- 239000011521 glass Substances 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 6
- 239000005388 borosilicate glass Substances 0.000 claims description 4
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims 1
- 239000010408 film Substances 0.000 description 11
- 239000010453 quartz Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000005297 pyrex Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は完全密着型等倍センサーの駆動回路、液晶駆
動回路、EL駆動回路等に好適に使用される半導体装置を
安価に製造する方法に関する。
動回路、EL駆動回路等に好適に使用される半導体装置を
安価に製造する方法に関する。
従来の集積回路、大規模集積回路等の半導体装置を製
造するプロセスにおいては、Siウエハ上に絶縁膜、各種
の拡散層、活性層等を形成して種々の駆動回路を作製し
ている。しかしながら、Siウエハを使用する場合、ウエ
ハサイズを大面積化できないため、等倍センサのような
20〜30cmといった長尺の駆動回路を形成するには石英基
板が使用されていた。
造するプロセスにおいては、Siウエハ上に絶縁膜、各種
の拡散層、活性層等を形成して種々の駆動回路を作製し
ている。しかしながら、Siウエハを使用する場合、ウエ
ハサイズを大面積化できないため、等倍センサのような
20〜30cmといった長尺の駆動回路を形成するには石英基
板が使用されていた。
上記石英を基板とした半導体装置の製造においては、
この上に集積回路（IC）、大規模集積回路（LST）の製
造プロセスにおいて、高温使用する条件で多結晶或いは
単結晶性の薄膜材料、特にSiを形成して駆動回路を形成
している。従って、この高温条件に耐え得るために、石
英基板を使用する必要があり、石英基板自体のコストが
高いので、全体としての半導体装置のコストを低下する
ことができない問題点があった。
この上に集積回路（IC）、大規模集積回路（LST）の製
造プロセスにおいて、高温使用する条件で多結晶或いは
単結晶性の薄膜材料、特にSiを形成して駆動回路を形成
している。従って、この高温条件に耐え得るために、石
英基板を使用する必要があり、石英基板自体のコストが
高いので、全体としての半導体装置のコストを低下する
ことができない問題点があった。
本発明は等倍センサー等の長尺の駆動回路を安価に製
造できる半導体装置の製造方法を提供するものである。
造できる半導体装置の製造方法を提供するものである。
本発明は、絶縁基板上に薄膜トランジスタを形成する
半導体装置を製造方法において、絶縁基板がホウケウ酸
ガラス、耐熱ガラス、ソーダガラスのいずれかであり、
Hg増感光CVD法を用いて薄膜トランジスタの活性層を500
℃以下で形成し、先ずゲート拡散を行ない、次いでソー
ス・ドレイン拡散をレーザー照射により行なう。ことに
よりコスト並びに製造法を容易にした半導体装置の製造
方法である。
半導体装置を製造方法において、絶縁基板がホウケウ酸
ガラス、耐熱ガラス、ソーダガラスのいずれかであり、
Hg増感光CVD法を用いて薄膜トランジスタの活性層を500
℃以下で形成し、先ずゲート拡散を行ない、次いでソー
ス・ドレイン拡散をレーザー照射により行なう。ことに
よりコスト並びに製造法を容易にした半導体装置の製造
方法である。
本発明において絶縁基板としては、安価で、しかも軟
化点が約500℃以上であるホウケイ酸ガラス、耐熱ガラ
ス（パイレックスガラス：商品名）、ソーダガラスのい
ずれかを使用する。
化点が約500℃以上であるホウケイ酸ガラス、耐熱ガラ
ス（パイレックスガラス：商品名）、ソーダガラスのい
ずれかを使用する。
本発明の絶縁基板上に薄膜トランジスタを形成する半
導体の製造プロセスは一般の方法が採用される。この方
法を第１図により説明する。その工程は（ａ）工程：絶
縁基板（１）上に活性層（２）を形成する工程、（ｂ）
工程：この活性層をトリミングスする工程、（ｃ）工
程：この活性層（２）上にゲート絶縁膜（３）を形成す
る工程、（ｄ）工程：ゲート絶縁膜（３）上にゲート拡
散膜（４）を形成する工程、（ｅ）工程：ソース・ドレ
イン拡散を行ないソース・ドレイン膜（５）を形成し、
エッチングする工程よりなる。
導体の製造プロセスは一般の方法が採用される。この方
法を第１図により説明する。その工程は（ａ）工程：絶
縁基板（１）上に活性層（２）を形成する工程、（ｂ）
工程：この活性層をトリミングスする工程、（ｃ）工
程：この活性層（２）上にゲート絶縁膜（３）を形成す
る工程、（ｄ）工程：ゲート絶縁膜（３）上にゲート拡
散膜（４）を形成する工程、（ｅ）工程：ソース・ドレ
イン拡散を行ないソース・ドレイン膜（５）を形成し、
エッチングする工程よりなる。
従来の方法においては、上記工程において、（ａ）工
程は、絶縁基板として石英を使用し、活性層のpoly−Si
を629℃で形成する。（ｄ）工程は、ゲート拡散膜を100
0℃で形成する。（ｅ）工程は、ソース・ドレインの拡
散を900℃以上で行なっている。このように、半導体装
置の製造工程において高温が使用されるため、絶縁基板
は高温に耐え得る石英、セラミック等を使用することが
必須である。
程は、絶縁基板として石英を使用し、活性層のpoly−Si
を629℃で形成する。（ｄ）工程は、ゲート拡散膜を100
0℃で形成する。（ｅ）工程は、ソース・ドレインの拡
散を900℃以上で行なっている。このように、半導体装
置の製造工程において高温が使用されるため、絶縁基板
は高温に耐え得る石英、セラミック等を使用することが
必須である。
本発明においては、絶縁基板として、上記500℃以上
の軟化点を有するガラスを使用し、活性層形成工程にお
いて、レーザー照射によるか又はレーザー照射とプラズ
マCVDとの併用により、200〜500℃の温度で活性層を形
成することができる。また、（ｄ）工程、（ｅ）工程も
レーザー照射により行なうことにより、500℃以下の温
度で行なうことができる。
の軟化点を有するガラスを使用し、活性層形成工程にお
いて、レーザー照射によるか又はレーザー照射とプラズ
マCVDとの併用により、200〜500℃の温度で活性層を形
成することができる。また、（ｄ）工程、（ｅ）工程も
レーザー照射により行なうことにより、500℃以下の温
度で行なうことができる。
次に本発明の実施例を示す。
例 １ ホウケイ酸ガラスを絶縁基板とし、その上にpoly−Si
の活性層をSi2H6（１〜50cm3/min）をHg増感光CVDで200
〜300℃、0.1〜10Torrの圧力で形成し、この活性層を、
室温〜200℃でプラズマ酸化し（O2 10〜50cm3/min）、
次いで、その上にSiH4（10cm3/min）をサイクロトロン
共鳴（ECR）で蒸着し、O2（30cm3/min）,100℃以下でSi
O2のゲート絶縁膜を形成する。このゲート膜をXeClエキ
シマレーザー（10mJ/cm2,10〜100ショット）で室温〜10
0℃でゲート拡散する。次にXeClエキシマレーザー８
（１〜100mJ/cm2,10〜100ショット）で室温〜100℃でソ
ース・ドレイン拡散を行なう。
の活性層をSi2H6（１〜50cm3/min）をHg増感光CVDで200
〜300℃、0.1〜10Torrの圧力で形成し、この活性層を、
室温〜200℃でプラズマ酸化し（O2 10〜50cm3/min）、
次いで、その上にSiH4（10cm3/min）をサイクロトロン
共鳴（ECR）で蒸着し、O2（30cm3/min）,100℃以下でSi
O2のゲート絶縁膜を形成する。このゲート膜をXeClエキ
シマレーザー（10mJ/cm2,10〜100ショット）で室温〜10
0℃でゲート拡散する。次にXeClエキシマレーザー８
（１〜100mJ/cm2,10〜100ショット）で室温〜100℃でソ
ース・ドレイン拡散を行なう。
以上のように、本発明の半導体装置の製法は500℃以
下の定温で全工程を行なうことができるので、低コスト
のガラスを使用することが可能となり、全体として半導
体装置のコスト低減が図られる工業上極めて有用な効果
を奏するものである。
下の定温で全工程を行なうことができるので、低コスト
のガラスを使用することが可能となり、全体として半導
体装置のコスト低減が図られる工業上極めて有用な効果
を奏するものである。
第１図は一般の絶縁基板上に薄層トランジスタを作製す
る１部工程図である。 図中:1絶縁基板、2:活性層、3:ゲート絶縁膜、4:ゲート
拡散膜、5:ソース・ドレイン膜をそれぞれ表わす。
る１部工程図である。 図中:1絶縁基板、2:活性層、3:ゲート絶縁膜、4:ゲート
拡散膜、5:ソース・ドレイン膜をそれぞれ表わす。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐野 豊 宮城県名取市高舘熊野堂字余方上５番地 の10 リコー応用電子研究所株式会社内 (72)発明者 池口 弘 東京都大田区中馬込１丁目３番６号 株 式会社リコー内 (72)発明者 石田 守 東京都大田区中馬込１丁目３番６号 株 式会社リコー内 (72)発明者 阿部 修也 宮城県名取市高舘熊野堂字余方上５番地 の10 リコー応用電子研究所株式会社内 (56)参考文献 特開 昭63−29978（ＪＰ，Ａ) 特開 昭62−14472（ＪＰ，Ａ) 特開 昭58−164267（ＪＰ，Ａ) 特開 昭59−75670（ＪＰ，Ａ) 特開 昭58−93273（ＪＰ，Ａ) 特開 昭60−100468（ＪＰ，Ａ)
Claims (1)
- 【請求項１】絶縁基板上に薄膜トランジスタを形成する
半導体装置の製造方法において、絶縁基板がホウケイ酸
ガラス、耐熱ガラス、ソーダガラスのいずれかであり、
Hg増感光CVD法を用いて薄膜トランジスタの活性層を500
℃以下で絶縁基板上に形成し、レーザーを照射して、先
ずゲート拡散を行ない、次いでソース・ドレイン拡散を
行なうことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63165250A JP2642423B2 (ja) | 1988-07-01 | 1988-07-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63165250A JP2642423B2 (ja) | 1988-07-01 | 1988-07-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0215669A JPH0215669A (ja) | 1990-01-19 |
| JP2642423B2 true JP2642423B2 (ja) | 1997-08-20 |
Family
ID=15808736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63165250A Expired - Lifetime JP2642423B2 (ja) | 1988-07-01 | 1988-07-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2642423B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429120B1 (en) | 2000-01-18 | 2002-08-06 | Micron Technology, Inc. | Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals |
| CN1270389C (zh) | 1996-06-28 | 2006-08-16 | 精工爱普生株式会社 | 薄膜晶体管及其制造方法 |
| US7195960B2 (en) | 1996-06-28 | 2007-03-27 | Seiko Epson Corporation | Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893273A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 薄膜半導体装置 |
| JPS58164267A (ja) * | 1982-03-25 | 1983-09-29 | Seiko Epson Corp | 薄膜シリコントランジスタの製造方法 |
| JPS5975670A (ja) * | 1982-10-25 | 1984-04-28 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| JPS60100468A (ja) * | 1983-11-07 | 1985-06-04 | Hitachi Ltd | プラズマ陽極酸化装置 |
| JPS60253215A (ja) * | 1984-05-29 | 1985-12-13 | Seiko Epson Corp | 薄膜形成方法 |
| JPH0797565B2 (ja) * | 1985-07-12 | 1995-10-18 | ソニー株式会社 | 半導体装置の製造方法 |
| JPS6329978A (ja) * | 1986-07-23 | 1988-02-08 | Sharp Corp | 薄膜トランジスタの製造方法 |
-
1988
- 1988-07-01 JP JP63165250A patent/JP2642423B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0215669A (ja) | 1990-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0844670B1 (en) | Method for manufacturing thin film transistor, liquid crystal display and electronic device both produced by the method | |
| JP2642423B2 (ja) | 半導体装置の製造方法 | |
| JPH06104432A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JPS58112365A (ja) | 薄膜トランジスタの製造方法 | |
| EP0073603B1 (en) | Polycrystalline thin-film transistor,integrated circuit including such transistors and a display device including such a circuit | |
| JP2709376B2 (ja) | 非単結晶半導体の作製方法 | |
| JPH09139499A (ja) | 薄膜トランジスタの製造方法 | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| JP2000068518A (ja) | 薄膜トランジスタの製造方法 | |
| KR0178489B1 (ko) | 반도체 장치 제작에서의 도펀트 활성화 방법 | |
| JP2002353458A (ja) | 薄膜半導体素子及びその製造方法 | |
| JPH02224340A (ja) | 薄膜トランジスタの製造方法 | |
| JP3386713B2 (ja) | アクテイブマトリクス型表示装置の作製方法 | |
| JPH0828337B2 (ja) | 半導体薄膜の製造方法 | |
| JPH04332130A (ja) | 半導体素子の製造方法 | |
| JPS56146254A (en) | Manufacture of semiconductor device | |
| JP2002319678A (ja) | 薄膜型半導体装置及びその製造方法 | |
| KR940016602A (ko) | 비정질실리콘의 다결정화 방법 | |
| JP3186187B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR950015661A (ko) | 박막 트랜지스터의 제조방법 | |
| JPH07183519A (ja) | 半導体装置の製造方法 | |
| JPH10268280A (ja) | 半導体装置用の基板およびその作製方法 | |
| JPH0837307A (ja) | 半導体装置の製造方法および液晶ディスプレイ | |
| JPH11307775A (ja) | 薄膜トランジスタの形成方法 | |
| JP2000294789A (ja) | 薄膜トランジスタ |