JPS60100468A - プラズマ陽極酸化装置 - Google Patents
プラズマ陽極酸化装置Info
- Publication number
- JPS60100468A JPS60100468A JP58207423A JP20742383A JPS60100468A JP S60100468 A JPS60100468 A JP S60100468A JP 58207423 A JP58207423 A JP 58207423A JP 20742383 A JP20742383 A JP 20742383A JP S60100468 A JPS60100468 A JP S60100468A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor device
- film
- substrate
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6739—Conductor-insulator-semiconductor electrodes
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は薄膜半導体装置に関する。本薄膜半導体装置は
例えば、液晶やエレクトロ・ルミネセンス等の平面ディ
スプレイの駆動用薄膜トランジスタ等に利用できる。
例えば、液晶やエレクトロ・ルミネセンス等の平面ディ
スプレイの駆動用薄膜トランジスタ等に利用できる。
近年、平面ナイスプレイ用のスイッチ・マトリクスとし
て、絶縁性基体上の薄膜トランジスタを用いることが盛
んに倹約されている。薄膜トランジスタケ平面ディスプ
レイ等に応用する場合VCは、生産コスト低減の観点や
、光示品質の向上の観点からは、絶縁体基体として、例
えば、ガラスのような、安価な透光性基体を用いること
が望ましい。
て、絶縁性基体上の薄膜トランジスタを用いることが盛
んに倹約されている。薄膜トランジスタケ平面ディスプ
レイ等に応用する場合VCは、生産コスト低減の観点や
、光示品質の向上の観点からは、絶縁体基体として、例
えば、ガラスのような、安価な透光性基体を用いること
が望ましい。
しかし、この場合、基体の耐熱温度が低いことが素子製
作上の問題となる。り1]えば、耐熱温度の上限が90
0C以下の基体を用いる場合、単結晶Siの金属・酸化
物・半導体(MOs)構造の電界効果トランジスタCF
ET)のように、熱酸化によってゲート絶縁膜を形成す
ることは笑際上不可能である。その理由は、900C以
下で熱酸化しても、酸化膜厚は億めて薄く、ゲート絶縁
膜として使用不可能であるからである。そこで、従来は
、例えば、化学的気相成長(CVD)法、スノくツタ堆
積法、プラズマCVD法等によ、り、5iOz。
作上の問題となる。り1]えば、耐熱温度の上限が90
0C以下の基体を用いる場合、単結晶Siの金属・酸化
物・半導体(MOs)構造の電界効果トランジスタCF
ET)のように、熱酸化によってゲート絶縁膜を形成す
ることは笑際上不可能である。その理由は、900C以
下で熱酸化しても、酸化膜厚は億めて薄く、ゲート絶縁
膜として使用不可能であるからである。そこで、従来は
、例えば、化学的気相成長(CVD)法、スノくツタ堆
積法、プラズマCVD法等によ、り、5iOz。
AtzOs 、 S j 3N4等の絶縁体薄膜を半導
体薄膜上に堆積させて、ゲート絶縁膜を形成せざるを得
なかった。しかし、これらの方法によって形成したゲー
ト絶縁膜の膜質はあまシ良くなく、まだ、半導体薄膜と
ゲート絶縁膜との界面の状態も良くなく、従って、この
ようなゲート絶縁膜を有する薄膜半導体装置の特性は良
くなかった。すなわち、従来、耐熱温度の低い基体上に
、特性の良好な薄膜半導体装置を形成することは困難で
あった。
体薄膜上に堆積させて、ゲート絶縁膜を形成せざるを得
なかった。しかし、これらの方法によって形成したゲー
ト絶縁膜の膜質はあまシ良くなく、まだ、半導体薄膜と
ゲート絶縁膜との界面の状態も良くなく、従って、この
ようなゲート絶縁膜を有する薄膜半導体装置の特性は良
くなかった。すなわち、従来、耐熱温度の低い基体上に
、特性の良好な薄膜半導体装置を形成することは困難で
あった。
本発明の目的は、耐熱温度の低い基体上にも形成可能で
、かつ、特性の良好な、薄膜半導体装置およびその製造
方法を提供することにある。
、かつ、特性の良好な、薄膜半導体装置およびその製造
方法を提供することにある。
上記目的を達成するために、本発明においては、酸素プ
ラズマ中で半導体薄膜を陽極酸化することによシ、比較
的低温で、良質の絶縁j莫に形成する技術を用いるもの
で必る。以下、本明細簀では、酸素プラズマ中で陽4m
tJ化することを、プラズマ陽極酸化と称する。フリズ
マ陽極ポ化法とは、高周波放電やマイクロ波放電によっ
て先生した酸素プラズマ中に試料を入れ、プラズマ内の
他の1極に対して正の直流バイアス区圧を試料に印加し
て、試料狭面を直接酸化させる方法で必る。プラズマ簡
便は化法自体はこれまでに知られた方法を用いて十分で
ろる。
ラズマ中で半導体薄膜を陽極酸化することによシ、比較
的低温で、良質の絶縁j莫に形成する技術を用いるもの
で必る。以下、本明細簀では、酸素プラズマ中で陽4m
tJ化することを、プラズマ陽極酸化と称する。フリズ
マ陽極ポ化法とは、高周波放電やマイクロ波放電によっ
て先生した酸素プラズマ中に試料を入れ、プラズマ内の
他の1極に対して正の直流バイアス区圧を試料に印加し
て、試料狭面を直接酸化させる方法で必る。プラズマ簡
便は化法自体はこれまでに知られた方法を用いて十分で
ろる。
この株にして形成した絶縁膜は絶縁ケート型の半導体f
tcit、列えばトランジスタに適用して憶めて有用で
ある。
tcit、列えばトランジスタに適用して憶めて有用で
ある。
即ち、本願発明は次の叩き粥成を有する半導体装置であ
る。
る。
絶縁性基体と、この上部に形成された半導体薄膜と、と
の半導体薄膜上に絶縁体薄膜とを有する薄膜半導体装置
じおいて、この絶縁体4膜を前記半導体薄膜を酸素プラ
ズマ中で陽極酸化して得られたものを用いるものである
。
の半導体薄膜上に絶縁体薄膜とを有する薄膜半導体装置
じおいて、この絶縁体4膜を前記半導体薄膜を酸素プラ
ズマ中で陽極酸化して得られたものを用いるものである
。
前記絶縁性基体としてはガラス板等耐熱温度の上限が9
00C以下のものを用いて有用である。
00C以下のものを用いて有用である。
又、絶縁性基体上の半導体薄膜は多結晶体或いは非晶質
体等非単結晶体が通例である。
体等非単結晶体が通例である。
以下、不発明勿実施例によって詳しく説明する。
実施例
ガラス基体上に多結晶シリコンH!Xi形成し、この多
結晶シリコン膜を用いて、n−チャンネルのMO8FE
T構造の薄膜トランジスタを作成する場合の実施例を、
第1図の工程説明用断面図を用いて説明する。
結晶シリコン膜を用いて、n−チャンネルのMO8FE
T構造の薄膜トランジスタを作成する場合の実施例を、
第1図の工程説明用断面図を用いて説明する。
まず、透光性絶縁基体1、例えば、コーニングナ705
9ガ2ス基体上に、例えば、超高真壁中蒸着(分子線成
長)法によシ、基体温度550Cにおいて、膜厚1μm
の多結晶Si膜2を形成する(第1図(a))。ここで
、蒸着中の真空度は、例えば、3 X 10”” To
rrであシ、蒸着速度は、例えば、5000人/ 11
0urである。ガラス基体としては、以下の製作工程で
使用する温度領域で耐熱性がちシさえすれば、如何なる
ガラスでも勿論よい。又、他の透光性絶縁膜も上述の条
件を満たせば用い得ることはいうまでもない。コーニン
グナ7059ガ2スの歪点温度は593Cであシ、この
温度は実用上の耐熱温度の上限である。また、ここで多
単結Si膜を形成する方法は、形成の際の基体温度が基
体の耐PPZ温度範囲内にある限シは、どのような方法
を用いてもよい。本実施例の分子線成長法の他に、例え
ば、通常の真空蒸着、プラズマCVD法等を用いること
ができる。
9ガ2ス基体上に、例えば、超高真壁中蒸着(分子線成
長)法によシ、基体温度550Cにおいて、膜厚1μm
の多結晶Si膜2を形成する(第1図(a))。ここで
、蒸着中の真空度は、例えば、3 X 10”” To
rrであシ、蒸着速度は、例えば、5000人/ 11
0urである。ガラス基体としては、以下の製作工程で
使用する温度領域で耐熱性がちシさえすれば、如何なる
ガラスでも勿論よい。又、他の透光性絶縁膜も上述の条
件を満たせば用い得ることはいうまでもない。コーニン
グナ7059ガ2スの歪点温度は593Cであシ、この
温度は実用上の耐熱温度の上限である。また、ここで多
単結Si膜を形成する方法は、形成の際の基体温度が基
体の耐PPZ温度範囲内にある限シは、どのような方法
を用いてもよい。本実施例の分子線成長法の他に、例え
ば、通常の真空蒸着、プラズマCVD法等を用いること
ができる。
次に基体温[430pでCVD法によシSiO□膜3を
700OAの厚みに被着する(第1図(b))。
700OAの厚みに被着する(第1図(b))。
次に第1図(C)のように、この5iOz膜にソース、
およびドレイン領域の窓あけを行なう。次に200Ke
Vのエネルギーのp+イオンを1×10”/cn>のド
ース猾で打ち込み、N2 雰囲気中で5501:l’で
2時間熱処理することによって、ソースおよびドレイン
領域にn”)d4を形成する。
およびドレイン領域の窓あけを行なう。次に200Ke
Vのエネルギーのp+イオンを1×10”/cn>のド
ース猾で打ち込み、N2 雰囲気中で5501:l’で
2時間熱処理することによって、ソースおよびドレイン
領域にn”)d4を形成する。
次に、第1図(e)のように一旦5i02膜を除去する
。
。
次に、プラズマ陽極酸化法によって、前記多結晶j9f
膜の表面層を直接酸化して、5i02膜5を形成し、ゲ
ート絶縁膜とする。この際周知のプラズマ陽極酸化法全
多結晶Si膜に適用する。プラズマ陽極酸化装置として
は例えば、V、Q、HOand ’f、Sugano、
proc、11th Conf。
膜の表面層を直接酸化して、5i02膜5を形成し、ゲ
ート絶縁膜とする。この際周知のプラズマ陽極酸化法全
多結晶Si膜に適用する。プラズマ陽極酸化装置として
は例えば、V、Q、HOand ’f、Sugano、
proc、11th Conf。
5olid 5tate ])evices、 ’po
kyo、 1979 ;Jpn、J、Appl、Phy
s、vol 19 (1980)SuppH91、p−
103r F”g、1.に説明されるものと同様な装置
を用いれば良い。
kyo、 1979 ;Jpn、J、Appl、Phy
s、vol 19 (1980)SuppH91、p−
103r F”g、1.に説明されるものと同様な装置
を用いれば良い。
ただし、従来から一般に良く知られている方法では、試
料の裏面を陽極電極に接触させていだが、本実施例のよ
うな、ガラス基体上の多結晶f9i膜の場合には、試料
の裏側から電極接触をとることはできない。そこで、例
えば、第2図に示すような構成で、多結晶Si膜の表面
側から陽極電極を接触させる。第2図は、本実施例で用
いたプラズマ陽極酸化装置の概略と試料の配置を示した
ものである。石英製の真空容器11内に、陽極電極12
と陰極電極13が設けられている。第1図(e)に示さ
れた俗造の試料14は、多結晶Si膜2の形成された面
が第2図において上になるように配置される。多結晶S
i膜2は、例えば、グラファイト製の円環型の電極接触
用治具15と、例えば、タンタル製の金属板16を介し
て、陽極電極12と″に気的に接触している。円筒形の
石英製カバー17は次の目的で設けられている。第1に
は多結晶Si膜2と電極接触用治具15と金属板16と
陽=Vt極12との物理的接触を良くシ、従って電気的
接触を良くするためである。第2に、試料以外の部分を
流れるリーク電流を防止するためである。第3には金属
製の陽極iM、極によって、プラズマ雰囲気が汚染され
ないために設けられている。
料の裏面を陽極電極に接触させていだが、本実施例のよ
うな、ガラス基体上の多結晶f9i膜の場合には、試料
の裏側から電極接触をとることはできない。そこで、例
えば、第2図に示すような構成で、多結晶Si膜の表面
側から陽極電極を接触させる。第2図は、本実施例で用
いたプラズマ陽極酸化装置の概略と試料の配置を示した
ものである。石英製の真空容器11内に、陽極電極12
と陰極電極13が設けられている。第1図(e)に示さ
れた俗造の試料14は、多結晶Si膜2の形成された面
が第2図において上になるように配置される。多結晶S
i膜2は、例えば、グラファイト製の円環型の電極接触
用治具15と、例えば、タンタル製の金属板16を介し
て、陽極電極12と″に気的に接触している。円筒形の
石英製カバー17は次の目的で設けられている。第1に
は多結晶Si膜2と電極接触用治具15と金属板16と
陽=Vt極12との物理的接触を良くシ、従って電気的
接触を良くするためである。第2に、試料以外の部分を
流れるリーク電流を防止するためである。第3には金属
製の陽極iM、極によって、プラズマ雰囲気が汚染され
ないために設けられている。
真空ポンプ19を用いて、例えば、3X10−3’fQ
rrの真空に排気したのち、02導入管20より02ガ
スを、例えば59cc/7nJnの流量で導入し、パル
プ18を調整することによシ、02の圧力τ例えば、0
.1 TOrl’に保持する。しかる仮に、例えば周波
数が400KH2で、出力電力2kWO高周波電源21
’(!−用いて、8ターンの誘導コイル22全通して、
無電極放電を行なわせて、酸素ガスプラズマを発生させ
る。しかる後に、陽極酸化用直流電源23によシ、陽極
電極12と陰極電極13の間に直流バイアス′亀圧を印
加し、試料の単位面積当シ例えば%10mAの定電流を
流すことによって、プラズマ陽極ハ化を行なう。20分
間のプラズマ陽極酸化を行なうことによって、多結晶S
i4臭2の狭面ノーに、膜厚1700人のS i02族
6が形成された。この5iOz膜6をゲート酸化膜とし
て用いる。
rrの真空に排気したのち、02導入管20より02ガ
スを、例えば59cc/7nJnの流量で導入し、パル
プ18を調整することによシ、02の圧力τ例えば、0
.1 TOrl’に保持する。しかる仮に、例えば周波
数が400KH2で、出力電力2kWO高周波電源21
’(!−用いて、8ターンの誘導コイル22全通して、
無電極放電を行なわせて、酸素ガスプラズマを発生させ
る。しかる後に、陽極酸化用直流電源23によシ、陽極
電極12と陰極電極13の間に直流バイアス′亀圧を印
加し、試料の単位面積当シ例えば%10mAの定電流を
流すことによって、プラズマ陽極ハ化を行なう。20分
間のプラズマ陽極酸化を行なうことによって、多結晶S
i4臭2の狭面ノーに、膜厚1700人のS i02族
6が形成された。この5iOz膜6をゲート酸化膜とし
て用いる。
次に、ホトエツチング工程によシ、第1図(g)のよう
に、電極接触用孔をあけ、全面にAtを蒸着したあと、
ホトエツチング工程によりAtk加工して、ソース電極
6、ドレイン電極7、ゲート電極8を形成する。このあ
と、H2雰囲気中で400030分間の熱処理を行なう
。以上の工程によバ多結晶Si膜の表面膚をプラズマ陽
極酸化した5iOz膜をゲート絶縁ノ莫とする、MO8
FET構造の多結晶Si薄膜トランジスタが、ガラス基
体上に作製された。
に、電極接触用孔をあけ、全面にAtを蒸着したあと、
ホトエツチング工程によりAtk加工して、ソース電極
6、ドレイン電極7、ゲート電極8を形成する。このあ
と、H2雰囲気中で400030分間の熱処理を行なう
。以上の工程によバ多結晶Si膜の表面膚をプラズマ陽
極酸化した5iOz膜をゲート絶縁ノ莫とする、MO8
FET構造の多結晶Si薄膜トランジスタが、ガラス基
体上に作製された。
形成されたゲート絶縁膜は、絶縁膜自体の膜質は良好で
あシ、多結晶S+膜と絶縁膜との界面状態も良好であシ
、従って、このようなゲート絶縁膜を有する多結晶di
薄膜トランジスタは、良好で安定な特性を示す。
あシ、多結晶S+膜と絶縁膜との界面状態も良好であシ
、従って、このようなゲート絶縁膜を有する多結晶di
薄膜トランジスタは、良好で安定な特性を示す。
上記実施例においては、多結晶Si膜2と陽極電極12
とを′鑞気的に接触させ、陽極電極12を陰極電極13
に対して正にバイアスしたが、電極接触用治具15及び
金属板16を用いないで、試料14全直接に陽極電極1
2の上に置き、したがって、多結晶Si膜2と陽極奄v
i12とが一気的に絶縁状態のままで、酸素プラズマを
励起した場合には、ガラス基板1がチャージ・アップし
て、正に自己バイアスされ、多結晶8i膜2がプラズマ
陽極酸化される。必要な1M厚が得られれば、このよう
なプラズマ陽極液化膜を用いても、同様な効果が得られ
る。
とを′鑞気的に接触させ、陽極電極12を陰極電極13
に対して正にバイアスしたが、電極接触用治具15及び
金属板16を用いないで、試料14全直接に陽極電極1
2の上に置き、したがって、多結晶Si膜2と陽極奄v
i12とが一気的に絶縁状態のままで、酸素プラズマを
励起した場合には、ガラス基板1がチャージ・アップし
て、正に自己バイアスされ、多結晶8i膜2がプラズマ
陽極酸化される。必要な1M厚が得られれば、このよう
なプラズマ陽極液化膜を用いても、同様な効果が得られ
る。
上記実施例においては、本発明を薄膜トランジスタに適
用した場合について述べたが、MOSダイオード等他の
薄膜半導体装置についても、本発明は有用であることは
言うまでもない。
用した場合について述べたが、MOSダイオード等他の
薄膜半導体装置についても、本発明は有用であることは
言うまでもない。
また、上記実施例においては、絶縁体基体としてガラス
基体の場合について述べたが、どのような絶縁体基体を
用いても本発明は有用であシ、特に、熱酸化法を用いる
ことのできないような耐熱温度の低い絶縁体基体に用い
て有用である。熱酸化法を用いることのできないような
絶縁体基体の基準として、例えば耐熱温度の上限が90
0C以下であると規定することができる。
基体の場合について述べたが、どのような絶縁体基体を
用いても本発明は有用であシ、特に、熱酸化法を用いる
ことのできないような耐熱温度の低い絶縁体基体に用い
て有用である。熱酸化法を用いることのできないような
絶縁体基体の基準として、例えば耐熱温度の上限が90
0C以下であると規定することができる。
また、上記実施例においては、半導体薄膜として、多結
晶シリコン膜を用いたが、水素化アモルファス・シリコ
ン膜等も含めた全てのシリコン薄膜やGaAS薄膜、ゲ
ルマニウム薄膜等を用いても、同様の効果が得られる。
晶シリコン膜を用いたが、水素化アモルファス・シリコ
ン膜等も含めた全てのシリコン薄膜やGaAS薄膜、ゲ
ルマニウム薄膜等を用いても、同様の効果が得られる。
本発明は、周知のプラズマ陽極酸化法を、薄膜半導体装
置の構成部分である絶縁膜、例えば、ゲート絶縁膜を形
成する場合に適用するものであって、以下に述べるよう
に、単結晶デバイスの製造にプラズマ陽極゛ば化を適用
した場合とは、質的に異なった効果をもたらすものであ
る。
置の構成部分である絶縁膜、例えば、ゲート絶縁膜を形
成する場合に適用するものであって、以下に述べるよう
に、単結晶デバイスの製造にプラズマ陽極゛ば化を適用
した場合とは、質的に異なった効果をもたらすものであ
る。
プラズマ陽極酸化の最大の特徴は、熱酸化に較べて格段
に低い温度で直接酸化できることである。
に低い温度で直接酸化できることである。
例えば、Siの場合、熱酸化は1ooor前後で行なわ
れるのに対して、プラズマ陽極酸化は6000以下で行
なわれる。熱酸化に較べて酸化温度が低いために、St
基板に積層欠陥(stackingfaults )が
発生しにくくなる。また、同じ理由から、−皿形成した
不純物分布が酸化の際の拡散によって変化するというこ
とがなくなる。これらは、S1デバイスの高速化、高集
積化にとって重要であることは言うまでもない。
れるのに対して、プラズマ陽極酸化は6000以下で行
なわれる。熱酸化に較べて酸化温度が低いために、St
基板に積層欠陥(stackingfaults )が
発生しにくくなる。また、同じ理由から、−皿形成した
不純物分布が酸化の際の拡散によって変化するというこ
とがなくなる。これらは、S1デバイスの高速化、高集
積化にとって重要であることは言うまでもない。
しかし、多結晶シリコン膜或いはアモルファス・シリコ
ン膜等を用いた薄膜半導体装置の製造に、プラズマ陽極
酸化を適用した場合次の様な新らたな効果を生ずる。
ン膜等を用いた薄膜半導体装置の製造に、プラズマ陽極
酸化を適用した場合次の様な新らたな効果を生ずる。
プラズマ陽極酸化では、熱酸化の場合よシも格段に低い
温度で直接酸化できるために、例えば、耐熱温度の上限
が900C以下の基体を用いて、このような基体上に半
導体薄膜を形成し、この半導体薄膜をプラズマ陽極酸化
することによシ、膜質の良好なゲート酸化膜、及び1良
好な界面状態の半導体薄膜/酸化膜界面を得ることがで
き、耐熱温度の低い基体上にも特性の良好な薄膜半導体
装置を形成できる。従来は、耐熱温度の上限が900C
以下の基体上に薄膜半導体装置を形成する場合には、直
接酸化する方法がなかったために、例えば、CVD法、
スパッタ堆積法、プラズマCVD法等によ’)、S f
og 、 AtzOs # Si3N4等の絶縁体薄膜
を半導体薄膜上に堆積させて、ゲート絶縁膜を形成せざ
るを得なかったが、これらの方法によって形成したゲー
ト絶縁膜の膜質があまり良くなく、また、半導体薄膜と
ゲート絶縁膜との界面状態も良くなく、従って、作製さ
れた薄膜半導体装置の特性もあまり良くなかったことは
、既に述べた通りである。すなわち、耐熱温度の低い基
体上に特性の良好な薄膜半導体装置を形成することは、
従来は不可能であったのが、本発明によれば、プラズマ
陽極酸化を導入することによって、可能となる。
温度で直接酸化できるために、例えば、耐熱温度の上限
が900C以下の基体を用いて、このような基体上に半
導体薄膜を形成し、この半導体薄膜をプラズマ陽極酸化
することによシ、膜質の良好なゲート酸化膜、及び1良
好な界面状態の半導体薄膜/酸化膜界面を得ることがで
き、耐熱温度の低い基体上にも特性の良好な薄膜半導体
装置を形成できる。従来は、耐熱温度の上限が900C
以下の基体上に薄膜半導体装置を形成する場合には、直
接酸化する方法がなかったために、例えば、CVD法、
スパッタ堆積法、プラズマCVD法等によ’)、S f
og 、 AtzOs # Si3N4等の絶縁体薄膜
を半導体薄膜上に堆積させて、ゲート絶縁膜を形成せざ
るを得なかったが、これらの方法によって形成したゲー
ト絶縁膜の膜質があまり良くなく、また、半導体薄膜と
ゲート絶縁膜との界面状態も良くなく、従って、作製さ
れた薄膜半導体装置の特性もあまり良くなかったことは
、既に述べた通りである。すなわち、耐熱温度の低い基
体上に特性の良好な薄膜半導体装置を形成することは、
従来は不可能であったのが、本発明によれば、プラズマ
陽極酸化を導入することによって、可能となる。
この効果は、前述したような、単結晶Stデバイスの製
造にプラズマ陽極酸化を適用した場合の効果とは、質的
に異なっている。
造にプラズマ陽極酸化を適用した場合の効果とは、質的
に異なっている。
ところで、ガラスの歪点(5lrain point
)温度は、素子を製作するに際しての、実際上の耐熱温
度の上限であるので、ガラス基体の耐熱温度をよく知ら
れた一般的な値で表現するために、歪点温度を耐熱温度
の上限の目安とすることができる。
)温度は、素子を製作するに際しての、実際上の耐熱温
度の上限であるので、ガラス基体の耐熱温度をよく知ら
れた一般的な値で表現するために、歪点温度を耐熱温度
の上限の目安とすることができる。
以上、詳しく述べたように、本発明によれば、特性の良
好な薄膜半導体装置を耐熱温度の低い基体上にも形成す
ることができる。従って、安価な基体や透光性基体等、
用い得る基体の範囲が広がることから、特性の良好な薄
膜半導体装置を安価に製作できるのみならず、薄膜半導
体装置の用途を、例えば、安価なおもちや用や画像装置
用等、新しい製品へと広げることができ、本発明の工業
的価値は大きい。
好な薄膜半導体装置を耐熱温度の低い基体上にも形成す
ることができる。従って、安価な基体や透光性基体等、
用い得る基体の範囲が広がることから、特性の良好な薄
膜半導体装置を安価に製作できるのみならず、薄膜半導
体装置の用途を、例えば、安価なおもちや用や画像装置
用等、新しい製品へと広げることができ、本発明の工業
的価値は大きい。
第1図は本発明の一実施例の製作工程を示す断面図、第
2図は本発明の一実施例を製作するためのプラズマ陽極
酸化装置の構成図である。 1・・・ガラス基体、2・・・多結晶Si膜、3・・・
SiO+膜、4・・・不純物領域、5・・・ゲート酸化
膜、6・・・ソース電極、7・・・ドレイン電極、8・
・・ゲート電極、11・・・真空容器、12・・・陽極
電極、13・・・隘極電極、14・・・試料、15・・
・電極接触用治具、16・・・金属板、17・・・石英
カバー、1B・・・ノ(ルブ、19・・・真空ポンプ、
20・・・02導入管、21・・・高周波佑 1 口
2図は本発明の一実施例を製作するためのプラズマ陽極
酸化装置の構成図である。 1・・・ガラス基体、2・・・多結晶Si膜、3・・・
SiO+膜、4・・・不純物領域、5・・・ゲート酸化
膜、6・・・ソース電極、7・・・ドレイン電極、8・
・・ゲート電極、11・・・真空容器、12・・・陽極
電極、13・・・隘極電極、14・・・試料、15・・
・電極接触用治具、16・・・金属板、17・・・石英
カバー、1B・・・ノ(ルブ、19・・・真空ポンプ、
20・・・02導入管、21・・・高周波佑 1 口
Claims (1)
- 【特許請求の範囲】 1、絶縁性基体と、この絶縁性基体上に形成された半導
体薄膜と、この半導体薄膜上に絶縁体薄膜とを有する構
造を少なくとも有する薄膜半導体装置において、前記I
Il!3縁体薄膜は前記半導体薄膜を酸素プラズマ中で
陽極酸化して得られる絶縁体4膜であることを特徴とす
る薄膜半導体装置。 2、前記絶縁性基体は耐熱温度の上限が900C以下で
あることを特徴とする特許請求の範囲第1項記載の薄膜
半導体装置。 3、前記絶縁性基体は歪点温度が900C以下のガラス
基体なることを特徴とする特許請求の範囲第1項記載の
薄膜半導体装置。 4、前記半導体薄膜はシリコンの非単結晶薄膜なること
を:fj徴とする特許請求の範囲第1項、第2項又は第
3項記載の薄膜半導体装置。 5、前記半導体薄膜はGaASもしくはゲルマニウムの
非単結晶薄膜なることを特徴とする特許請求の範囲第1
項、第2項又は第3項記載の薄膜半導体装置。 6、前記絶縁性基体上は透光性なることを特徴とする特
許請求の範囲第1項〜第5項のいずれかに記載の薄膜半
導体装置。 7、前記絶縁体薄膜上に導電体層が設けられてなること
を特徴とする特許請求の、地囲第1項〜第6項のいずれ
かに記ramの薄膜半導体装置。 8、前記薄膜半導体装置はトランジスタなることを特徴
とする付計1n求の範囲第1項〜第6項のい′/″乳か
に記載の薄膜半導体装置。 9、所定の絶縁性基体上に所望の非単結晶なる半導体薄
膜上を形成する工程、前記非単結晶なる半導体薄膜上の
上部励領を酸素プラズマ甲での陽極酸化法によって絶縁
体薄膜となす工程を少なくとも有すること’5r:’h
dとする薄膜半導体装置の製造方法。 10、前記絶縁性基体は耐熱温度の上限が900c以下
なるものを用いることを特徴とする特許請求の範囲第9
項記載の薄膜半導体装置の製造方法。 11、前記絶縁性基体は歪点温度が900C以下のガラ
ス基体を用いることを特徴とする特許請求の範囲第9項
記載の薄膜半導体装置の製造方法。 12、前記半導体薄膜はシリコンの非単結晶薄膜なるこ
とを特徴とする特許請求の範囲第9項〜第11項のいず
れかに記載の薄膜半導体装置の製造方法。 13、前記半導体薄膜はQa A Sもしくはゲルマニ
ウムの非単結晶薄膜なることを特徴とする特許請求の範
囲第9項〜第11項のいずれかに記載の薄膜半導体装置
の製造方法。 14、前記絶縁性基体は透光性なることを特徴とする特
許請求の範囲第9項〜第13項のいずれかに記載の薄膜
半導体装置の製造方法。 15、前記絶祿体薄膜上に導電体ノーを設ける工程を有
することを特徴とする特許請求の範囲第9項〜第14項
のいずれかに記載の薄膜半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58207423A JPS60100468A (ja) | 1983-11-07 | 1983-11-07 | プラズマ陽極酸化装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58207423A JPS60100468A (ja) | 1983-11-07 | 1983-11-07 | プラズマ陽極酸化装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60100468A true JPS60100468A (ja) | 1985-06-04 |
JPH0530053B2 JPH0530053B2 (ja) | 1993-05-07 |
Family
ID=16539506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58207423A Granted JPS60100468A (ja) | 1983-11-07 | 1983-11-07 | プラズマ陽極酸化装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60100468A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63316479A (ja) * | 1987-06-19 | 1988-12-23 | Hitachi Ltd | 薄膜トランジスタおよびその製造方法 |
JPH01187873A (ja) * | 1988-01-22 | 1989-07-27 | Seiko Epson Corp | 半導体装置の製造方法 |
JPH0215669A (ja) * | 1988-07-01 | 1990-01-19 | Ricoh Co Ltd | 半導体装置の製造方法 |
JPH0221663A (ja) * | 1988-07-08 | 1990-01-24 | Sharp Corp | 薄膜トランジスタの製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5568636A (en) * | 1978-11-20 | 1980-05-23 | Nippon Telegr & Teleph Corp <Ntt> | Anodic oxidation method of compound semiconductor by plasma |
JPS57134970A (en) * | 1981-02-13 | 1982-08-20 | Citizen Watch Co Ltd | Manufacture of thin film transistor |
JPS5825266A (ja) * | 1981-08-07 | 1983-02-15 | Matsushita Electric Ind Co Ltd | Mos型半導体装置およびその製造方法 |
JPS5831575A (ja) * | 1981-08-19 | 1983-02-24 | Hitachi Ltd | 多結晶薄膜トランジスタ |
-
1983
- 1983-11-07 JP JP58207423A patent/JPS60100468A/ja active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5568636A (en) * | 1978-11-20 | 1980-05-23 | Nippon Telegr & Teleph Corp <Ntt> | Anodic oxidation method of compound semiconductor by plasma |
JPS57134970A (en) * | 1981-02-13 | 1982-08-20 | Citizen Watch Co Ltd | Manufacture of thin film transistor |
JPS5825266A (ja) * | 1981-08-07 | 1983-02-15 | Matsushita Electric Ind Co Ltd | Mos型半導体装置およびその製造方法 |
JPS5831575A (ja) * | 1981-08-19 | 1983-02-24 | Hitachi Ltd | 多結晶薄膜トランジスタ |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63316479A (ja) * | 1987-06-19 | 1988-12-23 | Hitachi Ltd | 薄膜トランジスタおよびその製造方法 |
JPH01187873A (ja) * | 1988-01-22 | 1989-07-27 | Seiko Epson Corp | 半導体装置の製造方法 |
JPH0215669A (ja) * | 1988-07-01 | 1990-01-19 | Ricoh Co Ltd | 半導体装置の製造方法 |
JPH0221663A (ja) * | 1988-07-08 | 1990-01-24 | Sharp Corp | 薄膜トランジスタの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0530053B2 (ja) | 1993-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4469568A (en) | Method for making thin-film transistors | |
JP2000269515A (ja) | 低温薄膜トランジスタの作製方法およびトランジスタ・デバイス | |
JPH02177368A (ja) | 薄膜トランジスタ及びその製造方法 | |
US4426407A (en) | Process for producing thin-film transistors on an insulating substrate | |
US3560364A (en) | Method for preparing thin unsupported films of silicon nitride | |
JPS60100468A (ja) | プラズマ陽極酸化装置 | |
US6737307B2 (en) | Method for forming amorphous silicon film on single crystal silicon and structure formed | |
US3463715A (en) | Method of cathodically sputtering a layer of silicon having a reduced resistivity | |
JP3055782B2 (ja) | 薄膜トランジスタの製造方 | |
JPH0351094B2 (ja) | ||
JPH07225395A (ja) | 液晶表示装置およびその製造方法 | |
KR940005290B1 (ko) | 유전체 박막을 형성하는 방법 및 그 박막을 포함하는 반도체 장치 | |
JPS58192375A (ja) | 薄膜トランジスタの製造方法 | |
KR100469503B1 (ko) | 비정질막을결정화하는방법 | |
JPH0519296A (ja) | 絶縁膜の形成方法及び絶縁膜形成装置 | |
JPH0799774B2 (ja) | 半導体装置の製造方法 | |
JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
JPS5965479A (ja) | 薄膜トランジスタとその製造方法 | |
JPS63164A (ja) | 薄膜トランジスタの製造方法 | |
JP4023367B2 (ja) | 半導体膜形成方法、及び半導体膜製造方法 | |
JP3406386B2 (ja) | 枚葉式プラズマcvd装置 | |
JPH05259458A (ja) | 半導体装置の製法 | |
JPH0629536A (ja) | 多結晶シリコン薄膜トランジスタ | |
JPS5914672A (ja) | 薄膜トランジスタの製造方法 | |
JPS63316479A (ja) | 薄膜トランジスタおよびその製造方法 |