JPH02224340A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH02224340A JPH02224340A JP4560889A JP4560889A JPH02224340A JP H02224340 A JPH02224340 A JP H02224340A JP 4560889 A JP4560889 A JP 4560889A JP 4560889 A JP4560889 A JP 4560889A JP H02224340 A JPH02224340 A JP H02224340A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- forming
- gate electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、ＳＯ工（５ｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕｌ
ａｔｏｒ ）型ＭＯ８）ランジスタの製造方法に関する
ものである。
ａｔｏｒ ）型ＭＯ８）ランジスタの製造方法に関する
ものである。
［従来の技術］
一般に、半導体から電極を引き出す場合、高濃度不純物
拡散領域を形成しその部分を電極とのコンタクト部とす
る。従来、公開特許公報昭６２−１１７３７１のように
その高濃度不純物拡散領域を形成する場合は、減圧、常
圧ＯＶＤで作製されたＰＳＧ（リンガラス）やＢＳＧ
（ホウ素ガラス）等を拡散剤として使用し、不活性ガス
雰囲気中で熱処理を施していた。
拡散領域を形成しその部分を電極とのコンタクト部とす
る。従来、公開特許公報昭６２−１１７３７１のように
その高濃度不純物拡散領域を形成する場合は、減圧、常
圧ＯＶＤで作製されたＰＳＧ（リンガラス）やＢＳＧ
（ホウ素ガラス）等を拡散剤として使用し、不活性ガス
雰囲気中で熱処理を施していた。
［発明が解決しようとする課題］
しかしながら以上の方法は、拡散のための熱処理を高温
で、例えば１０００℃で施されるため、絶縁基板には石
英のような一部の材質に限られ、歪点が６００℃から７
００℃程度の絶縁基板、（例えば、コーニング社製 ７
０５９ガラス）を使うことができないため製造コストが
高（なるという問題点を有する。
で、例えば１０００℃で施されるため、絶縁基板には石
英のような一部の材質に限られ、歪点が６００℃から７
００℃程度の絶縁基板、（例えば、コーニング社製 ７
０５９ガラス）を使うことができないため製造コストが
高（なるという問題点を有する。
そこで本発明はこのような問題点を解決するもので、歪
点の低いガラスのような絶縁基板上に不純物拡散層を形
成し、その拡散層からソース、ドレイン電極を引き出す
ようにした、薄膜トランジスタの製造方法を提供するも
のである。
点の低いガラスのような絶縁基板上に不純物拡散層を形
成し、その拡散層からソース、ドレイン電極を引き出す
ようにした、薄膜トランジスタの製造方法を提供するも
のである。
［課題を解決するための手段］
本発明の薄膜トランジスタの製造方法は、絶縁基板上に
、所定のパターンを有する多結晶シリコン膜、又はこの
多結晶シリコン膜をアニール処理して結晶化したシリコ
ン膜を形成する工程と、シリコン膜上にゲート絶縁膜を
形成する工程と、以上の工程を経た基板上に拡散用不純
物を含む絶縁膜を形成する工程と、レーザ照射して絶縁
膜に含まれる不純物を選択的に拡散し、拡散層を形成す
る工程と、拡散工程を経た基板上に不純物を含まない絶
縁膜を形成する工程と、不純物を含まない絶縁膜を形成
する工程と、不純物を含まない絶縁膜と不純物拡散用絶
縁膜とを貫通し、拡散層に至る開孔部及びゲート絶縁膜
に至る開孔部をそれぞれ形成する工程と、開孔部を通し
て拡散層及びゲート電極膜にそれぞれ接続された電極引
き出し用金属膜を形成する工程を特徴とする。
、所定のパターンを有する多結晶シリコン膜、又はこの
多結晶シリコン膜をアニール処理して結晶化したシリコ
ン膜を形成する工程と、シリコン膜上にゲート絶縁膜を
形成する工程と、以上の工程を経た基板上に拡散用不純
物を含む絶縁膜を形成する工程と、レーザ照射して絶縁
膜に含まれる不純物を選択的に拡散し、拡散層を形成す
る工程と、拡散工程を経た基板上に不純物を含まない絶
縁膜を形成する工程と、不純物を含まない絶縁膜を形成
する工程と、不純物を含まない絶縁膜と不純物拡散用絶
縁膜とを貫通し、拡散層に至る開孔部及びゲート絶縁膜
に至る開孔部をそれぞれ形成する工程と、開孔部を通し
て拡散層及びゲート電極膜にそれぞれ接続された電極引
き出し用金属膜を形成する工程を特徴とする。
［実施例］
以下図面を参照して実施例を詳細に説明する。
第１図は、本発明の一実施例を示したもので、実際は、
徐冷点が７０°０℃以下のガラス基板を使用することが
できるが、図では要部を拡大して示しである。
徐冷点が７０°０℃以下のガラス基板を使用することが
できるが、図では要部を拡大して示しである。
まず、第１図（α）に示したように、絶縁基板（例えば
、コーニング社製７０５９ガラス）上に減圧又は常圧０
’ＶＤにより活性層となる多結晶Ｓ１膜、又はこれにレ
ーザ、電子ビーム、ランプ光等を照射してアニールを施
し、結晶化したＳ１膜２を形成する。
、コーニング社製７０５９ガラス）上に減圧又は常圧０
’ＶＤにより活性層となる多結晶Ｓ１膜、又はこれにレ
ーザ、電子ビーム、ランプ光等を照射してアニールを施
し、結晶化したＳ１膜２を形成する。
次に第１図（ｂ）に示したように、シリコン膜２上に常
１ＥＯｖＤ又は減圧０’ＶＤにより絶縁膜を形成し、こ
れをゲート絶縁膜３とする。
１ＥＯｖＤ又は減圧０’ＶＤにより絶縁膜を形成し、こ
れをゲート絶縁膜３とする。
その後第１図（Ｃ゛）に示したように基板全面に多結晶
膜を形成し、７オトリソ技術により第２図（ｄ）のよう
に、多結晶膜４及びゲート絶縁膜５をパターニングして
ゲート電極４を形成する。
膜を形成し、７オトリソ技術により第２図（ｄ）のよう
に、多結晶膜４及びゲート絶縁膜５をパターニングして
ゲート電極４を形成する。
以上の工程を経た基板上に第１図（ｇ）に示したように
、リン、ボロン、ひ素等の不純物を含む液状の絶縁物質
（例えば、東京応化筒、商品名０ＯＤ）を、スピンナー
法あるいはロールコート法により塗布し、プリベーク、
ポストベークを施して均一な絶縁膜５を形成する。次い
でレーザ照射を施すと、第１図（１）に示したように、
絶縁膜５に含まれる不純物がゲート絶縁膜３を介してＳ
１膜２中に拡散する。６はその拡散層を示し、ソース、
ドレイン領域となる。なおレーザ照射は、真空中又は不
活性ガス雰囲気中に限らず、大気中においても行える利
点もある。
、リン、ボロン、ひ素等の不純物を含む液状の絶縁物質
（例えば、東京応化筒、商品名０ＯＤ）を、スピンナー
法あるいはロールコート法により塗布し、プリベーク、
ポストベークを施して均一な絶縁膜５を形成する。次い
でレーザ照射を施すと、第１図（１）に示したように、
絶縁膜５に含まれる不純物がゲート絶縁膜３を介してＳ
１膜２中に拡散する。６はその拡散層を示し、ソース、
ドレイン領域となる。なおレーザ照射は、真空中又は不
活性ガス雰囲気中に限らず、大気中においても行える利
点もある。
ここで、公開特許公報昭６２−１１７３７１の図２で示
されるように１ゲート絶縁膜を、ゲート電極と同時にリ
ソグラフ技術で形成しようとすると、ゲート絶縁膜部分
のオーバーエツチングが生じ、ゲート電極とソース、又
はドレイン電極間の耐圧特性が低下するため、歩留りが
低下する。
されるように１ゲート絶縁膜を、ゲート電極と同時にリ
ソグラフ技術で形成しようとすると、ゲート絶縁膜部分
のオーバーエツチングが生じ、ゲート電極とソース、又
はドレイン電極間の耐圧特性が低下するため、歩留りが
低下する。
方本件のように、ゲート絶縁膜３のリソグラフィーのパ
ターンをゲート電極膜４のパターンより大きく（例えば
１μｒＩＬ）すると、前記のオーバーエツチングの問題
が解決する。又、ソース領域、ドレイン領域からの不純
物の横拡散のため、第２図＜ｂ＞に示スように、ソース
、及びドレイン領域とゲート電極膜と整合性はよい。
ターンをゲート電極膜４のパターンより大きく（例えば
１μｒＩＬ）すると、前記のオーバーエツチングの問題
が解決する。又、ソース領域、ドレイン領域からの不純
物の横拡散のため、第２図＜ｂ＞に示スように、ソース
、及びドレイン領域とゲート電極膜と整合性はよい。
さらに、レーザー照射によって不純物を多結晶シリコン
膜へ拡散するため、基板の加熱が少な（て済むことから
、石英に限らず、−殻内な絶縁基板（例えばコーニング
社７［１５９）上にＳＯＩ型ＭＯ３型トランジスターを
製作することができる選択的に不純物拡散を行なった後
、第１図（９）に示したように１絶縁膜５の上に不純物
を含まない絶縁膜７を塗布法あるいは減圧ＯＶＤ法ある
いは常圧ＯＶＤ法により形成する。この絶縁膜７は層間
絶縁膜となるものである。
膜へ拡散するため、基板の加熱が少な（て済むことから
、石英に限らず、−殻内な絶縁基板（例えばコーニング
社７［１５９）上にＳＯＩ型ＭＯ３型トランジスターを
製作することができる選択的に不純物拡散を行なった後
、第１図（９）に示したように１絶縁膜５の上に不純物
を含まない絶縁膜７を塗布法あるいは減圧ＯＶＤ法ある
いは常圧ＯＶＤ法により形成する。この絶縁膜７は層間
絶縁膜となるものである。
次に、第１図（ｈ）に示したように、絶縁膜７及び５を
貝通し拡赦層乙に達する開孔部８及びゲート電極膜４に
達する開孔部９を形成する。その後、第１図（（）に示
したように、それらの開孔部８，９を埋めるようにして
金属膜１ｏを形成しこれを第１図（））に示したように
、パターニングしてゲート電極１１．ソース、ドレイン
電極１２．１３を形成する。
貝通し拡赦層乙に達する開孔部８及びゲート電極膜４に
達する開孔部９を形成する。その後、第１図（（）に示
したように、それらの開孔部８，９を埋めるようにして
金属膜１ｏを形成しこれを第１図（））に示したように
、パターニングしてゲート電極１１．ソース、ドレイン
電極１２．１３を形成する。
以上のような本実施例の工程によれば、ソースドレイン
領域に対する不純物拡散が自己整合的に行われ、しかも
、熱拡散によらず、レーザーで不純物拡散を行うので、
基板が高温にさらされることがないので石英に比べ安価
なガラス（例えばコーニング社７０５９ガラス）を絶縁
基板に用いることが可能である。
領域に対する不純物拡散が自己整合的に行われ、しかも
、熱拡散によらず、レーザーで不純物拡散を行うので、
基板が高温にさらされることがないので石英に比べ安価
なガラス（例えばコーニング社７０５９ガラス）を絶縁
基板に用いることが可能である。
なお、本実施例における具体的形成条件を以下に示す。
多結晶Ｓｉ ＬＰＯ’ＶＤ法
圧 力 〜０．１ｔｏｒｒ
反応ガス ＳｉＨ４
膜 厚 〜５０００Ａ
基板温度 ５００〜７００℃
結晶化アニール レーザアニール法
レーザーパワー １０Ｗ／！
ビーム径 〜１ｃｒｎφ
掃引速度 〜５α／！、ｅｃ
ゲート絶縁ＨＡｐｏｖＤ法 ＳｉＯ２
圧 力 １ ａｔｏｍ
反応ガス ＳｉＨ，及び０２
膜 厚 ５００〜２０００Ａ
基板温度 ３００〜５００ ’０
ゲート電極膜 多結晶Ｓｉ ＬＰＯＶＤ法圧 力
〜［１１ｔ ｏ ｒ ｒ反応ガス Ｓｉ
Ｈ４ 膜 厚 〜５ ｏ ｏ ｏ λ基板温度 ５
００〜７００ ℃ 不純物拡散用絶縁膜 東京応化製００Ｄ粘 度
〜１＝ｃｐ プリベーク １５０〜４ Ｑ Ｏ’０膜 厚
〜３０００Ｘ 拡散 レーザー照射 レーザーパワー １ｏｗ／ｃＴｌ ビーム径 〜１ｃｒｎφ 掃引速度 〜５ ｃｍ ／ ｓｅｅ 層間絶縁膜 ＡＰＯｖＤ法 Ｓ ｉ Ｏ。
〜［１１ｔ ｏ ｒ ｒ反応ガス Ｓｉ
Ｈ４ 膜 厚 〜５ ｏ ｏ ｏ λ基板温度 ５
００〜７００ ℃ 不純物拡散用絶縁膜 東京応化製００Ｄ粘 度
〜１＝ｃｐ プリベーク １５０〜４ Ｑ Ｏ’０膜 厚
〜３０００Ｘ 拡散 レーザー照射 レーザーパワー １ｏｗ／ｃＴｌ ビーム径 〜１ｃｒｎφ 掃引速度 〜５ ｃｍ ／ ｓｅｅ 層間絶縁膜 ＡＰＯｖＤ法 Ｓ ｉ Ｏ。
圧 力 １ ａｔｏｍ
反応ガス ＳｉＨ４及び０２
ｍ ｙｉ １ ｏｏｏ 〜ａｏｏｏＸ基板
温度 ３００〜５００ ℃ 電極膜 スパッタ法 Ｏｒ 膜 厚 〜１ μｍ ［発明の効果］ 以上説明したように、本発明によれば、ｓＯＬ型ＭＯ３
）ランジスタの製造工程において、所定のパターンを有
するシリコン膜及びゲート電極膜を覆うようにして不純
物拡散用絶縁膜を形成し、これにレーザ照射することに
より自己整合的にシリコン膜中に選択的に不純物拡散を
行うことができ、しかも、熱拡散法を使わないため、絶
縁基板の温度を１０００℃以上に上げる必要がないので
安価なガラス（例えばコーニング社７０５９）を絶縁基
板に用いることが可能である。
温度 ３００〜５００ ℃ 電極膜 スパッタ法 Ｏｒ 膜 厚 〜１ μｍ ［発明の効果］ 以上説明したように、本発明によれば、ｓＯＬ型ＭＯ３
）ランジスタの製造工程において、所定のパターンを有
するシリコン膜及びゲート電極膜を覆うようにして不純
物拡散用絶縁膜を形成し、これにレーザ照射することに
より自己整合的にシリコン膜中に選択的に不純物拡散を
行うことができ、しかも、熱拡散法を使わないため、絶
縁基板の温度を１０００℃以上に上げる必要がないので
安価なガラス（例えばコーニング社７０５９）を絶縁基
板に用いることが可能である。
またゲート絶縁膜がゲート電極膜より広くとっであるた
め、ゲート耐圧が高（なるので歩留シが高くなること、
熱拡散を用いないため、加熱、冷却の時間が節約できる
こと、３０ｃｒｎφ以上の大面積に不純物分布が均一で
、しかも高精度に濃度制御された不・縫物拡散が可能と
なるなど、大きな利点を有するものである。
め、ゲート耐圧が高（なるので歩留シが高くなること、
熱拡散を用いないため、加熱、冷却の時間が節約できる
こと、３０ｃｒｎφ以上の大面積に不純物分布が均一で
、しかも高精度に濃度制御された不・縫物拡散が可能と
なるなど、大きな利点を有するものである。
第１図は、本発明の一実施例の一連の製造工程を示す工
程断面図、第２図は、本発明の他の実施例の要部を示す
断面図である。 １・・・・・・絶縁基板（例えばコーニング社７０５９
２・・・・・・多結晶Ｓ１膜又はアニール処理により結
晶化されたＳ１膜 ３・・・・・・ゲート絶縁膜 ４・・・・・・ゲート電極膜 ５・・・・・・拡散用不純物を含む絶縁膜６・・・・・
・拡散層 ７・・・・・・不純物を含まない絶縁膜８．９・・・・
・・開孔部 １０・・・・・・・・・金属膜 １１・・・・・・・・・ゲート電極 １２．１３・°°ソース、ドレイン電極膜よ 出願人 セイコーエプソン株式会社 代理人 弁理士 上柳雅誉（他１名） 第一１ 図 第−１図 （、 ／
程断面図、第２図は、本発明の他の実施例の要部を示す
断面図である。 １・・・・・・絶縁基板（例えばコーニング社７０５９
２・・・・・・多結晶Ｓ１膜又はアニール処理により結
晶化されたＳ１膜 ３・・・・・・ゲート絶縁膜 ４・・・・・・ゲート電極膜 ５・・・・・・拡散用不純物を含む絶縁膜６・・・・・
・拡散層 ７・・・・・・不純物を含まない絶縁膜８．９・・・・
・・開孔部 １０・・・・・・・・・金属膜 １１・・・・・・・・・ゲート電極 １２．１３・°°ソース、ドレイン電極膜よ 出願人 セイコーエプソン株式会社 代理人 弁理士 上柳雅誉（他１名） 第一１ 図 第−１図 （、 ／
Claims (1)
- 絶縁基板上に、所定のパターンを有する多結晶シリコン
膜、又は該多結晶シリコン膜をアニール処理して結晶化
したシリコン膜を形成する工程と、前記シリコン膜上に
ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に
、ゲート電極膜を形成する工程と、以上の工程を経た基
板上に拡散不純物を含む絶縁膜を形成する工程と、前記
絶縁膜に含まれる不純物をレーザー照射して前記絶縁膜
に含まれる不純物を前記シリコン中に選択的に拡散し拡
散層を形成する工程と、拡散工程を経た基板上に不純物
を含まない絶縁膜を形成する工程と、前記不純物を含ま
ない絶縁膜と不純物拡散用絶縁膜とを貫通し、前記拡散
層に至る開孔部及び前記ゲート電極膜に至る開孔部をそ
れぞれ形成する工程と、前記開孔部を通して前記拡散層
及び前記ゲート電極膜に至る開孔部をそれぞれ形成する
工程と、前記開孔部を通して前記拡散層及び前記ゲート
電極膜にそれぞれ接続された電極引出用金属膜を形成す
る工程とからなることを特徴とする薄膜トランジスタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4560889A JPH02224340A (ja) | 1989-02-27 | 1989-02-27 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4560889A JPH02224340A (ja) | 1989-02-27 | 1989-02-27 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02224340A true JPH02224340A (ja) | 1990-09-06 |
Family
ID=12724081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4560889A Pending JPH02224340A (ja) | 1989-02-27 | 1989-02-27 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02224340A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0794751A (ja) * | 1993-09-16 | 1995-04-07 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US7067337B2 (en) | 1996-05-15 | 2006-06-27 | Seiko Epson Corporation | Thin film device provided with coating film, liquid crystal panel and electronic device, and method for making the thin film device |
| JP2007335870A (ja) * | 2006-06-12 | 2007-12-27 | Kovio Inc | 印刷式自己整合トップゲート型薄膜トランジスタ |
| JP2008103686A (ja) * | 2006-08-15 | 2008-05-01 | Kovio Inc | 印刷されたドーパント層 |
| JP2010533983A (ja) * | 2007-07-17 | 2010-10-28 | コヴィオ インコーポレイテッド | シード印刷及びめっきによるコンタクト金属及び相互接続金属の印刷 |
-
1989
- 1989-02-27 JP JP4560889A patent/JPH02224340A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0794751A (ja) * | 1993-09-16 | 1995-04-07 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US7067337B2 (en) | 1996-05-15 | 2006-06-27 | Seiko Epson Corporation | Thin film device provided with coating film, liquid crystal panel and electronic device, and method for making the thin film device |
| US7229859B2 (en) | 1996-05-15 | 2007-06-12 | Seiko Epson Corporation | Thin film device provided with coating film, liquid crystal panel and electronic device, and method for making the thin film device |
| JP2007335870A (ja) * | 2006-06-12 | 2007-12-27 | Kovio Inc | 印刷式自己整合トップゲート型薄膜トランジスタ |
| JP2008103686A (ja) * | 2006-08-15 | 2008-05-01 | Kovio Inc | 印刷されたドーパント層 |
| JP2010533983A (ja) * | 2007-07-17 | 2010-10-28 | コヴィオ インコーポレイテッド | シード印刷及びめっきによるコンタクト金属及び相互接続金属の印刷 |
| US8617992B2 (en) | 2007-07-17 | 2013-12-31 | Kovio, Inc. | Method of forming metal silicide contact and metal interconnect |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5395804A (en) | Method for fabricating a thin film transistor | |
| JP2623276B2 (ja) | 薄膜半導体装置の製造方法 | |
| KR20010093264A (ko) | 탑 게이트 박막 트랜지스터와 그 제조 방법 | |
| JP2947828B2 (ja) | 半導体装置の製造方法 | |
| JPH0391932A (ja) | 半導体装置の製造方法 | |
| US3837071A (en) | Method of simultaneously making a sigfet and a mosfet | |
| JPS63166220A (ja) | 半導体装置の製造方法 | |
| JPH0691032B2 (ja) | 半導体装置の製造方法 | |
| JPH02224340A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0936376A (ja) | 薄膜半導体装置の製造方法 | |
| JP3510973B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH05129202A (ja) | 薄膜半導体装置とその製造方法及びシリコン膜 | |
| JPS5917529B2 (ja) | 半導体装置の製造方法 | |
| JP2616034B2 (ja) | 半導体集積回路装置 | |
| JPH10223911A (ja) | 薄膜半導体装置 | |
| JPH0837307A (ja) | 半導体装置の製造方法および液晶ディスプレイ | |
| JPS62117320A (ja) | 半導体装置の製造方法 | |
| KR100214460B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JP3357038B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 | |
| JPS62160730A (ja) | 半導体装置の製造方法 | |
| JPH09116162A (ja) | 薄膜トランジスタの製造方法 | |
| JP3019533B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS62117371A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02256248A (ja) | 薄膜半導体素子の製造方法 |