JP2021158854A - 電力変換装置および制御方法 - Google Patents

Abstract

【課題】電力系統で事故が発生して電力系統が擾乱することに起因して電力変換装置に過大な負荷が接続された場合においても、直ぐに電力系統から解列することなく運転を継続することができる電力変換装置を提供する。【解決手段】電力変換装置（パワーコンディショナ）１００において、インバータ回路４０は、過電流検出回路９０において過電流が検出された場合に、半導体スイッチング素子４５をオフに固定するゲートブロックを行ってから、予め決められたゲートブロック継続時間の経過後にゲートブロックを解除する。制御回路８０は、ゲートブロックが解除された時から予め決められた監視時間の間に過電流が繰り返し検出された場合に、インバータ回路４０の動作を停止させるとともに、スイッチ回路５０を制御してインバータ回路４０を電力系統１２０から解列する。【選択図】図１

Description

本開示は、電力系統と連系する電力変換装置およびこの電力変換装置の制御方法に関する。

近年、電力系統に太陽光発電システム等の多数の大容量の分散型電源が連系されるようになっている。電力系統全体を安定して運用するために、系統に電力を供給する場合は、需要家に悪影響が生じないように、電力品質をあらかじめ決められた品質以上に確保できる電力変換装置が求められている。電力変換装置は、パワーコンディショナとも呼ばれる。

特許文献１には、直流電源の電気を交流に変換する半導体スイッチング素子を備え、過大な負荷電流が検出された場合に半導体スイッチング素子を保護するためにオフ状態するとともに、オフ状態を維持する保護維持回路を備えた電力変換装置が開示されている。特許文献１の電力変換装置は、過大な負荷が接続され、適正範囲を超える過大な負荷電流が流れた場合は、運転を停止する。

特開２００１−１９００７６号公報

しかしながら、上記特許文献１の電力変換装置は、電力系統で事故が発生し、電力系統が擾乱することに起因して電力変換装置に過大な負荷が掛かる場合には、適正範囲を超える過大な負荷電流が流れ、運転を停止する。そして、一度に多数の電力変換装置が停止して多数の分散電源が電力系統から切り離されると、電力系統に対して著しい外乱が与えられることとなる。このため、系統擾乱時に、直ぐに電力系統から電力変換装置を解列するのではなく、電力系統に与える外乱を少なくしつつ電力変換装置の運転を継続することが求められている。

本開示は、上記に鑑みてなされたものであって、電力系統で事故が発生して電力系統が擾乱することに起因して電力変換装置に過大な負荷が掛かる場合においても、直ぐに電力系統から解列することなく運転を継続することができる電力変換装置を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本開示にかかる電力変換装置は、外部直流電源から供給された直流電力を交流電力に変換し、電力系統に交流電力を供給する電力変換装置である。電力変換装置は、複数の半導体スイッチング素子を有し、半導体スイッチング素子のオンおよびオフの動作により直流電力を交流電力に変換して電力系統に出力するインバータ回路と、インバータ回路に流れる過電流を検出する過電流検出回路と、インバータ回路と電力系統との間の連系と解列とを切り替えるスイッチ回路と、インバータ回路とスイッチ回路とを制御する制御回路と、を備える。インバータ回路は、過電流検出回路において過電流が検出された場合に、半導体スイッチング素子をオフに固定するゲートブロックを行ってから、予め決められたゲートブロック継続時間の経過後にゲートブロックを解除する。制御回路は、ゲートブロックが解除された時から予め決められた監視時間の間に過電流が繰り返し検出された場合に、インバータ回路の動作を停止させるとともに、スイッチ回路を制御してインバータ回路を電力系統から解列する。

本開示にかかる電力変換装置によれば、電力系統で事故が発生して電力系統が擾乱することに起因して電力変換装置に過大な負荷が掛かる場合においても、直ぐに電力系統から解列することなく運転を継続することができる、という効果を奏する。

実施の形態１にかかる電力変換装置の構成を示す図 実施の形態１にかかる電力変換装置の動作の手順を説明するフローチャート 実施の形態１にかかる電力変換装置の動作を説明するタイミングチャート 実施の形態１にかかる電力変換装置の動作を説明するタイミングチャート 実施の形態１にかかる電力変換装置の動作を説明するタイミングチャート 図１に示す電力変換装置が有する制御回路の少なくとも一部の機能がプロセッサによって実現される場合のプロセッサを示す図 図１に示す電力変換装置が有する制御回路の少なくとも一部の機能が処理回路によって実現される場合の処理回路を示す図

以下に、実施の形態にかかる電力変換装置および制御方法を図面に基づいて詳細に説明する。

実施の形態１．
図１は、実施の形態１にかかるパワーコンディショナ１００の構成を示す図である。図１では、太陽光発電システムで用いられるパワーコンディショナ１００の構成例が示されている。図１において、実施の形態１にかかるパワーコンディショナ１００は、外部直流電源である太陽電池モジュール１１０で発電された直流電力を交流電力に変換して電力系統１２０に出力する。太陽電池モジュール１１０は、パワーコンディショナ１００に接続される外部直流電源の一例である。パワーコンディショナ１００に接続される外部直流電源は、太陽電池モジュール１１０に限定されない。

パワーコンディショナ１００は、昇圧回路１０と、平滑回路２０と、電流センサ３０と、インバータ回路４０と、スイッチ回路５０と、Ａ／Ｄ（Analog-to-Digital）変換回路６０と、ラッチ回路７０と、制御回路８０と、を備える。

昇圧回路１０は、外部直流電源である太陽電池モジュール１１０から出力される直流電力の電圧値を変換して出力する。

平滑回路２０は、昇圧回路１０の出力を平滑する。平滑回路２０には、例えば電解コンデンサ等の素子が使用される。

電流センサ３０は、インバータ回路４０に流れる電流の電流値Ｉｆｏを予め決められた周期で測定する。具体的に、電流センサ３０は、平滑回路２０の２つの出力端のうち一方とインバータ回路４０とを接続する接続ラインを流れる電流を測定して、測定値である電流値ＩｆｏをＡＤ変換回路６０に出力する。

ＡＤ変換回路６０は、電流センサ３０の測定値をＡ／Ｄ変換して、デジタルの信号に変換してラッチ回路７０に出力する。ＡＤ変換回路６０は、例えばコンパレータによって、電流センサ３０の出力値である電流値Ｉｆｏが予め決められた電流閾値を超えているか否かを判定する。ＡＤ変換回路６０は、電流センサ３０の出力値である電流値Ｉｆｏが予め決められた電流閾値を超えている場合に、過電流が流れたことを意味するハイ（Ｈ）レベルの信号であるＨレベル信号を出力信号としてラッチ回路７０に出力する。ＡＤ変換回路６０は、電流センサ３０の出力値である電流値Ｉｆｏが電流閾値以下の値である場合に、過電流が流れていないことを意味するロー（Ｌ）レベルの信号であるＬレベル信号を出力信号としてラッチ回路７０に出力する。

電流閾値は、ＡＤ変換回路６０が、電流値Ｉｆｏと比較することによりインバータ回路４０に流れる電流が過電流であるか否かを判定するための基準値である。電流閾値は、制御回路８０の記憶部８１に予め記憶されている。電流閾値は、例えばインバータ回路４０の定格電流値が用いられる。

すなわち、ＡＤ変換回路６０は、電流センサ３０の測定値である電流値Ｉｆｏに基づいて、インバータ回路４０に流れる電流が過電流であるか否かを判定する。したがって、電流センサ３０およびＡＤ変換回路６０は、インバータ回路４０に流れる電流を監視して、インバータ回路４０に流れる過電流を検出する過電流検出回路９０としての機能を有する。

ラッチ回路７０は、ＡＤ変換回路６０の出力信号の状態を保持する。具体的に、ラッチ回路７０は、過電流が流れたことを意味するＨレベル信号がＡＤ変換回路６０から入力されると、ラッチ回路７０からの出力であるラッチ回路出力としてインバータ回路４０のゲートブロック信号入力ポート４２にＨレベル信号を出力し、ラッチ回路出力をＨレベル信号にラッチする。すなわち、ラッチ回路７０は、ＡＤ変換回路６０からＨレベル信号が入力されると、インバータ回路４０のゲートブロック信号入力ポート４２に出力するラッチ回路出力をＨレベル信号に保持する。

ラッチ回路７０からインバータ回路４０のゲートブロック信号入力ポート４２に出力されるＨレベル信号は、インバータ回路４０の半導体スイッチング素子４５をオフに固定するゲートブロックを指示するゲートブロック信号ＧＢである。

ラッチ回路７０は、過電流が流れていないことを意味するＬレベル信号がＡＤ変換回路６０から入力されると、ラッチ回路７０からの出力であるラッチ回路出力としてインバータ回路４０のゲートブロック信号入力ポート４２にＬレベル信号を出力してインバータ回路４０のゲートブロック状態を解除させ、ラッチ回路出力をＬレベル信号にラッチする。すなわち、ラッチ回路７０は、ＡＤ変換回路６０からＬレベル信号が入力されると、インバータ回路４０のゲートブロック信号入力ポート４２に出力するラッチ回路出力をＬレベル信号に保持する。

インバータ回路４０は、複数の半導体スイッチング素子４５を有し、太陽電池モジュール１１０から供給される直流電力を複数の半導体スイッチング素子４５のオン動作およびオフ動作により交流電力に変換する電力変換部である。すなわち、インバータ回路４０は、平滑回路２０において平滑された直流電力を、複数の半導体スイッチング素子４５のスイッチング動作により交流電力に変換する。なお、図１においては、インバータ回路４０の有する１つの半導体スイッチング素子４５のみを示している。半導体スイッチング素子４５には、例えば、ＳｉＣ ＤＩＰＩＰＭ（登録商標）などの半導体スイッチング素子が用いられる。ＳｉＣは、炭化ケイ素（Silicon Carbide）である。ＤＩＰＩＰＭは、機能付き制御素子を内蔵した電力半導体モジュール（Dual Inline Package Intelligent Power Module）である。

インバータ回路４０は、制御回路８０からゲート信号Ｇが入力されるゲート信号入力ポート４１と、ラッチ回路７０からゲートブロック信号ＧＢが入力されるゲートブロック信号入力ポート４２と、インバータ回路４０のエラー信号出力部４４から制御回路８０にエラー信号Ｅｒｒが出力されるエラー信号出力ポート４３と、エラー信号出力ポート４３を介して制御回路８０にエラー信号Ｅｒｒを出力するエラー信号出力部４４と、を備える。

インバータ回路４０は、制御回路８０から入力されるゲート信号Ｇに基づいて、複数の半導体スイッチング素子４５を動作させる。ゲート信号Ｇは、半導体スイッチング素子４５の動作を制御するための制御信号であり、パルス幅変調（Pulse Width Modulation：ＰＷＭ）信号である。

インバータ回路４０は、ＡＤ変換回路６０において過電流が検出された場合に、複数の半導体スイッチング素子４５をオフに固定するゲートブロックを行ってから、予め決められたゲートブロック継続時間の経過後にゲートブロックを解除する。インバータ回路４０は、ラッチ回路７０から入力されるゲートブロック信号ＧＢに基づいて、半導体スイッチング素子４５をゲートブロックする。インバータ回路４０は、ラッチ回路７０からゲートブロック信号入力ポート４２にゲートブロック信号ＧＢとしてＨレベル信号が入力されている間、半導体スイッチング素子４５がオフに固定された状態であるゲートブロック状態を保持する。ゲートブロック継続時間は、半導体スイッチング素子４５をゲートブロック状態に保持する時間である。

インバータ回路４０では、ゲートブロック信号入力ポート４２にラッチ回路７０から、ゲートブロック信号ＧＢとしてＨレベル信号が入力されると、インバータ回路４０のゲート信号入力ポート４１はブロックされる。ゲート信号入力ポート４１がブロックされることで、ゲート信号入力ポート４１に制御回路８０からゲート信号Ｇが入力されても半導体スイッチング素子４５のゲートはゲートブロックされ、半導体スイッチング素子４５は動作を停止する。

インバータ回路４０が半導体スイッチング素子４５をゲートブロックした場合、インバータ回路４０のエラー信号出力部４４からエラー信号出力ポート４３を介して制御回路８０にエラー信号ＥｒｒとしてＨレベル信号を出力する。制御回路８０は、インバータ回路４０からエラー信号Ｅｒｒが入力されると、ゲート信号Ｇの出力を停止する。

すなわち、エラー信号Ｅｒｒは、ゲート信号Ｇの出力の停止をインバータ回路４０に指示するゲート信号停止指示信号である。

インバータ回路４０は、半導体スイッチング素子４５をゲートブロックしているときにラッチ回路７０からラッチ回路出力としてＬレベル信号が入力されると、Ｌレベル信号に基づいて半導体スイッチング素子４５のゲートブロックを解除する。

インバータ回路４０が、半導体スイッチング素子４５のゲートブロック状態を解除すると、制御回路８０へのエラー信号Ｅｒｒの出力も解除される。これにより、制御回路８０からゲート信号入力ポート４１にゲート信号Ｇが出力され、インバータ回路４０の動作が正常動作に戻る。

したがって、ラッチ回路７０からインバータ回路４０のゲートブロック信号入力ポート４２に出力されるＬレベル信号は、半導体スイッチング素子４５のゲートブロックの解除を指示するゲートブロック解除信号といえる。

スイッチ回路５０は、インバータ回路４０と電力系統１２０との間の連系と解列とを切り替える。

制御回路８０は、インバータ回路４０のゲート信号入力ポート４１にゲート信号Ｇを入力することで、インバータ回路４０の複数の半導体スイッチング素子４５の動作を制御する。また、制御回路８０は、ラッチ回路７０へエラーリセット信号Ｅｒｅを出力して、インバータ回路４０における半導体スイッチング素子４５のゲートブロック状態を解除させる。

制御回路８０は、電流閾値であるインバータ回路４０の定格電流値および半導体スイッチング素子４５のゲートブロックを継続する時間であるゲートブロック継続時間を記憶する記憶部８１を有する。また、制御回路８０は、半導体スイッチング素子４５のゲートブロックを開始してからの経過時間を計測し、また電流値Ｉｆｏが電流閾値を繰り返し超えているか否かを判定するために繰り返し時間を計測するタイマ８２を有する。繰り返し時間は、半導体スイッチング素子４５がゲートブロックされてゲートブロックが解除された時からつぎに過電流が検出された時までの経過時間である。

つぎに、系統擾乱が発生し、パワーコンディショナ１００のインバータ回路４０に過電流が流れた場合のパワーコンディショナ１００の動作を、図２から図５に従って説明する。図２は、実施の形態１にかかるパワーコンディショナ１００の動作の手順を説明するフローチャートである。図３から図５は、実施の形態１にかかるパワーコンディショナ１００の動作を説明するタイミングチャートである。

図３では、予め決められた監視時間の間に過電流が繰り返し検出されない場合について示している。図４では、繰り返し時間が監視時間を超えている場合、すなわち予め決められた監視時間の経過後に過電流が繰り返し検出された場合について示している。図５では、繰り返し時間が監視時間以内である場合、ゲートブロックが解除された時から予め決められた監視時間以内に過電流が繰り返し検出された場合について示している。ここでは、監視時間を１００ｍｓとしている。監視時間は、インバータ回路４０に流れる電流に過電流が繰り返し発生しているか否かを判定するために繰り返し時間と比較する基準時間である。

ステップＳ１０において、パワーコンディショナ１００は、太陽電池モジュール１１０で発電された直流電力が供給され、正常動作を行う。そして、過電流検出回路９０が、インバータ回路４０に流れる電流を監視して、インバータ回路４０に流れる過電流を検出する。すなわち、電流センサ３０は、インバータ回路４０に流れる電流値Ｉｆｏを測定し、測定値をＡＤ変換回路６０に出力する。

ステップＳ２０において、ＡＤ変換回路６０は、電流センサ３０で測定された電流値Ｉｆｏが、インバータ回路４０の定格電流値を超えているか否かを判定する。ここでは、インバータ回路４０の定格電流値が５０Ａであるものとする。なお、５０Ａは、インバータ回路４０の定格電流値の一例である。インバータ回路４０の定格電流値は、予め制御回路８０の記憶部８１に記憶されている。なお、インバータ回路４０の定格電流値は、制御回路８０の記憶部８１以外の構成部に記憶されていてもよい。

ここで、インバータ回路４０の定格電流値は、ＡＤ変換回路６０が、電流値Ｉｆｏと比較することにより、インバータ回路４０に流れる電流が過電流であるか否かを判定するための、電流閾値である。図３に示すように、ＡＤ変換回路６０は、電流値Ｉｆｏが電流閾値を超えている場合に、ＡＤ変換回路６０からの出力であるＡＤ変換回路出力としてＨレベル信号をラッチ回路７０に出力する。一方、ＡＤ変換回路６０は、電流センサ３０の出力値である電流値Ｉｆｏが閾値以下の値である場合に、Ｌレベルの信号をラッチ回路７０に出力する。

電流値Ｉｆｏが５０Ａを超えていると判定された場合は、ステップＳ２０においてＹｅｓとなり、ステップＳ３０に進む。電流値Ｉｆｏが５０Ａを超えていないと判定された場合は、ステップＳ２０においてＮｏとなり、ステップＳ１０に戻り、パワーコンディショナ１００は、正常動作を継続する。

ステップＳ３０において、ラッチ回路７０は、図３に示すように、ラッチ回路７０からの出力であるラッチ回路出力をＨレベル信号にラッチする。すなわち、ラッチ回路７０は、Ｈレベル信号を受け取ると、インバータ回路４０のゲートブロック信号入力ポート４２にゲートブロック信号ＧＢとしてＨレベル信号を出力し、ラッチ回路出力をＨレベル信号にラッチする。

つぎに、ステップＳ４０において、インバータ回路４０は、ゲートブロック信号入力ポート４２にＨレベル信号が入力されると、半導体スイッチング素子４５をゲートブロックする。すなわち、インバータ回路４０は、半導体スイッチング素子４５を、オフの状態に固定されたゲートブロック状態として、半導体スイッチング素子４５の制御を停止した状態とする。インバータ回路４０は、ラッチ回路７０からゲートブロック信号入力ポート４２にＨレベル信号が入力されている間、ゲートブロック状態を保持する。

つぎに、ステップＳ５０において、インバータ回路４０は、図３に示すように、エラー信号出力ポート４３から制御回路８０にエラー信号ＥｒｒとしてＨレベル信号を出力する。制御回路８０は、インバータ回路４０からエラー信号ＥｒｒとしてＨレベル信号が入力されると、インバータ回路４０へのゲート信号Ｇの出力を停止する。また、制御回路８０は、インバータ回路４０からエラー信号ＥｒｒとしてＨレベル信号が入力されると、タイマ８２を起動して、ゲートブロック継続時間の計測を開始する。

つぎのステップＳ６０、ステップＳ７０、ステップＳ８０は、電流センサ３０で測定された電流値Ｉｆｏがインバータ回路４０の定格電流値を超える現象が繰り返し発生している否か、すなわちインバータ回路４０に流れる電流に過電流が繰り返し発生しているか否か、を判定するためのステップである。図５に示すように、ゲートブロックが解除された時から監視時間である１００ｍｓ以内に、インバータ回路４０に流れる電流に過電流が繰り返し発生している場合は、パワーコンディショナ１００のいずれかの部品が短絡故障しており、実際にパワーコンディショナ１００内にインバータ回路４０の定格電流値を超える大きな電流が流れる状態になっているため、半導体スイッチング素子４５を保護するため、パワーコンディショナ１００をエラー停止する必要がある。

一方、図３および図４に示すように、系統擾乱などが発生し、インバータ回路４０の定格電流値を超える大きな電流が単発的にインバータ回路４０に流れた場合は、半導体スイッチング素子４５をゲートブロックした後、ゲートブロックを解除してインバータ回路４０の運転を再開して、パワーコンディショナ１００の運転を再開させる。図４に示す場合は、過電流、すなわちインバータ回路４０の定格電流値を超える大きな電流が繰り返し発生しているが、ゲートブロックが解除された時から監視時間である１００ｍｓ以内においては、繰り返し発生していない。したがって、この場合は、インバータ回路４０の定格電流値を超える大きな電流が単発的にインバータ回路４０に流れたと判定できる。

ここで、パワーコンディショナ１００を起動させて初めて電流値Ｉｆｏが５０Ａを超えていると判定されてステップＳ５０まで進んだ場合は、ステップＳ６０、ステップＳ７０、ステップＳ８０を飛ばして、ステップＳ９０に進む。ステップＳ６０、ステップＳ７０、ステップＳ８０については、後述する。

ステップＳ９０において、制御回路８０は、ゲートブロックを継続する時間であるゲートブロック継続時間が経過したか否かを判定する。ここでは、ゲートブロック継続時間が４ｍｓであるものとする。なお、４ｍｓは、ゲートブロック継続時間の一例である。

半導体スイッチング素子４５のゲートブロック状態は、予め決められたゲートブロック継続時間にわたって維持される。すなわち、ラッチ回路７０は、４ｍｓにわたってラッチ回路出力をＨレベル信号にラッチしている。これにより、４ｍｓにわたって、半導体スイッチング素子４５のゲートブロック状態が維持される。そこで、制御回路８０は、ステップＳ９０において、ゲートブロック継続時間が経過したか否かを判定する。ゲートブロック継続時間は、予め制御回路８０の記憶部８１に記憶されている。なお、ゲートブロック継続時間は、制御回路８０の記憶部８１以外の構成部に記憶されていてもよい。

ゲートブロック継続時間の４ｍｓが経過したと判定された場合は、ステップＳ９０においてＹｅｓとなり、ステップＳ１００に進む。ゲートブロック継続時間が経過していないと判定された場合は、ステップＳ９０においてＮｏとなり、ステップＳ９０を繰り返す。

つぎに、ステップＳ１００において、制御回路８０は、図３に示すように、ラッチ回路７０へエラーリセット信号ＥｒｅとしてＨレベル信号を出力すると同時に、インバータ回路４０に流れる電流に過電流が繰り返し発生しているか、すなわち電流値Ｉｆｏがインバータ回路４０の定格電流値を繰り返し超えているか否かを判定するためのタイマ８２のカウント値である経過時間ｔをリセットして０に設定し、繰り返し時間の計測を開始する。

つぎに、ステップＳ１１０において、ラッチ回路７０は、制御回路８０からエラーリセット信号ＥｒｅとしてＨレベル信号が入力されると、ラッチ回路出力をＬレベル信号としてラッチする。すなわち、ラッチ回路７０は、制御回路８０からエラーリセット信号Ｅｒｅを受け取ると、インバータ回路４０のゲートブロック信号入力ポート４２にＬレベル信号を出力し、ラッチ回路出力をＬレベル信号に保持する。

つぎに、ステップＳ１２０において、インバータ回路４０は、ゲートブロック信号入力ポート４２にＬレベル信号が入力されると、半導体スイッチング素子４５のゲートブロックを解除する。すなわち、インバータ回路４０は、半導体スイッチング素子４５がオフの状態に固定されたゲートブロック状態を解除して、半導体スイッチング素子４５の制御を停止した状態を解除する。

つぎに、ステップＳ１３０において、インバータ回路４０は、エラー信号出力ポート４３から制御回路８０にＬレベル信号を出力する。制御回路８０は、インバータ回路４０からＬレベル信号が入力されると、インバータ回路４０へゲート信号Ｇを出力し、インバータ回路４０の運転を再開して、パワーコンディショナ１００の運転を再開させる。

すなわち、制御回路８０は、エラー信号Ｅｒｒが入力された場合に、エラー信号Ｅｒｒが入力された時からゲートブロック継続時間の経過後にラッチ回路７０のゲートブロック信号の出力状態を解除してインバータ回路４０の動作を再開させる。

つぎに、ステップＳ１０に戻り、その後、ステップＳ２０からステップＳ５０が実施される。

つぎに、ステップＳ６０において、制御回路８０は、タイマ８２のカウント値である経過時間ｔにより、ステップＳ１００からの経過時間ｔが、予め決められた監視時間以下であるか否か、すなわち繰り返し時間が１００ｍｓ以下であるか否かを判定する。ステップＳ１００からの経過時間ｔは、ゲートブロックが解除された時からの経過時間である。

ここで、ゲートブロックが解除された時からの経過時間が１００ｍｓ以内である、すなわちステップＳ１００からの経過時間ｔが、１００ｍｓ以下であると判定された場合は、ステップＳ６０においてＹｅｓとなり、ステップＳ７０に進む。ステップＳ１００からの経過時間ｔが、１００ｍｓ以下でないと判定された場合は、ステップＳ６０においてＮｏとなり、制御回路８０は、制御回路８０に記憶する繰り返しエラー判定Ｅｒｒ’をＬレベルとする。ステップＳ８０に進む。

ステップＳ７０において、制御回路８０は、過電流状態が繰り返し発生していると判定し、制御回路８０に記憶する繰り返しエラー判定Ｅｒｒ’をＨレベルとする。

ステップＳ８０において、制御回路８０は、繰り返しエラー判定Ｅｒｒ’がＨレベルであるか否かを判定する。繰り返しエラー判定Ｅｒｒ’がＨレベルである場合は、ゲートブロックが解除された時から監視時間である１００ｍｓ以内に、インバータ回路４０に流れる電流に過電流が繰り返し発生している場合である。繰り返しエラー判定Ｅｒｒ’がＨレベルでない場合は、すなわちＬレベルである場合は、ゲートブロックが解除された時から監視時間である１００ｍｓ以内に、インバータ回路４０に流れる電流に過電流が繰り返し発生していない場合である。

ステップＳ８０において、繰り返しエラー判定Ｅｒｒ’がＨレベルであると判定された場合、すなわち図５に示すようにゲートブロックが解除された時から監視時間である１００ｍｓ以内に、インバータ回路４０に流れる電流に過電流が繰り返し発生していると判定された場合は、ステップＳ８０においてＹｅｓとなり、ステップＳ１４０に進み、パワーコンディショナ１００をエラー停止させるフローに進む。

ステップＳ８０において、繰り返しエラー判定Ｅｒｒ’がＨレベルでないと判定された場合、すなわちゲートブロックが解除された時から監視時間である１００ｍｓ以内に、インバータ回路４０に流れる電流に過電流が繰り返し発生していない判定された場合、ステップＳ８０においてＮｏとなり、ステップＳ９０に進み、パワーコンディショナ１００の運転を再開させるフローに進む。ここで、ゲートブロックが解除された時から監視時間である１００ｍｓ以内に、インバータ回路４０に流れる電流に過電流が繰り返し発生していない判定された場合は、図４に示すように、インバータ回路４０に流れる電流に過電流が単発的に発生していると判定された場合である。

ステップＳ１４０において、制御回路８０は、パワーコンディショナ１００をエラー停止させる。すなわち、制御回路８０は、インバータ回路４０のゲート信号入力ポート４１へのゲート信号Ｇの入力を停止することによりインバータ回路４０を停止させてパワーコンディショナ１００を停止させるとともに、インバータ回路４０と電力系統１２０との間における系統連系をオフに切換える制御をスイッチ回路５０に対して行う。すなわち、制御回路８０は、インバータ回路４０が動作を再開した時から、エラー信号Ｅｒｒが再度入力されるまでの時間が、監視時間以内である場合は、インバータ回路４０の動作を停止させるとともに、スイッチ回路５０を制御してインバータ回路４０を電力系統１２０から解列する。

なお、上述の動作説明では、経過時間ｔが１００ｍｓ以内の場合は、パワーコンディショナ１００をエラー停止させ、エラー停止状態を継続させる例について示したが、パワーコンディショナ１００のエラー停止状態を継続させるか否かを判定する回数は１回に限定されるものではなく、複数回の判定を行った結果に基づいて運転の再開を試行してもよい。

上述した本実施の形態１にかかるパワーコンディショナ１００は、過電流検出回路９０がインバータ回路４０に流れる電流を監視して、インバータ回路４０に流れる過電流を検出する。そして、インバータ回路４０に流れる過電流が検出された場合、インバータ回路４０は、半導体スイッチング素子４５をゲートブロックするとともに、ゲートブロック継続時間の間にわたってゲートブロック状態を保持する。

これにより、パワーコンディショナ１００は、インバータ回路４０に過電流が流れる状態が発生しても、まず半導体スイッチング素子４５をゲートブロックして半導体スイッチング素子４５を保護することができる。すなわち、パワーコンディショナ１００は、インバータ回路４０に定格電流を超える電流が継続して流れることを防止し、小型で高効率だが電流耐量が比較的低い半導体スイッチング素子４５、例えば、ＳｉＣ ＤＩＰＩＰＭなどの半導体スイッチング素子を確実に保護することができる。

また、パワーコンディショナ１００は、半導体スイッチング素子４５をゲートブロックした後、ゲートブロック継続時間の経過後に半導体スイッチング素子４５のゲートブロックを解除する。その後、パワーコンディショナ１００は、過電流検出回路９０がインバータ回路４０に流れる電流を再度監視して、インバータ回路４０に流れる過電流を検出する。そして、パワーコンディショナ１００は、監視時間においてインバータ回路４０に流れる電流に過電流が繰り返し発生していると判定した場合は、インバータ回路４０をエラー停止させ、インバータ回路４０を電力系統１２０から解列する処理を行う。

これにより、パワーコンディショナ１００は、インバータ回路４０に過電流が流れる状態が検出された場合でも、パワーコンディショナ１００を直ぐに電力系統１２０系統から解列するのではなく、パワーコンディショナ１００の運転を継続することができる。すなわち、パワーコンディショナ１００は、電力系統１２０で事故が発生し、電力系統１２０が擾乱し、パワーコンディショナ１００に過大な負荷が掛かる場合においても、直ぐに電力系統１２０からパワーコンディショナ１００を解列するのではなく、パワーコンディショナ１００の運転を継続することができる。したがって、パワーコンディショナ１００は、電力系統１２０の擾乱発生時において、電力系統１２０からパワーコンディショナ１００を解列することにより電力系統１２０に与える外乱を少なくすることができる。

また、パワーコンディショナ１００は、半導体スイッチング素子４５のゲートブロックの解除後に、インバータ回路４０に流れる電流に過電流が単発的に発生していると判定した場合は、半導体スイッチング素子４５をゲートブロックするとともに、ゲートブロック継続時間の間にわたってゲートブロック状態を保持する。その後、パワーコンディショナ１００は、ゲートブロック継続時間の経過後に半導体スイッチング素子４５をゲートブロックを解除する。これにより、パワーコンディショナ１００は、インバータ回路４０に定格電流を超える電流が継続して流れることを防止できる。

図６は、図１に示すパワーコンディショナ１００が有する制御回路８０の少なくとも一部の機能がプロセッサ１０１によって実現される場合のプロセッサ１０１を示す図である。つまり、制御回路８０の少なくとも一部の機能は、メモリ１０２に格納されるプログラムを実行するプロセッサ１０１によって実現されてもよい。プロセッサ１０１は、マイクロコンピュータ、ＣＰＵ（Central Processing Unit）、処理装置、演算装置、マイクロプロセッサ、又はＤＳＰ（Digital Signal Processor）である。図６には、メモリ１０２も示されている。

制御回路８０の少なくとも一部の機能がプロセッサ１０１によって実現される場合、当該一部の機能は、プロセッサ１０１と、ソフトウェア、ファームウェア、又は、ソフトウェア及びファームウェアとの組み合わせにより実現される。ソフトウェア又はファームウェアはプログラムとして記述され、メモリ１０２に格納される。プロセッサ１０１は、メモリ１０２に記憶されたプログラムを読み出して実行することにより、制御回路８０の少なくとも一部の機能を実現する。

すなわち、制御回路８０の少なくとも一部の機能がプロセッサ１０１によって実現される場合、制御回路８０の少なくとも一部によって実行されるステップが結果的に実行されることになるプログラムを格納するためのメモリ１０２を有する。メモリ１０２に格納されるプログラムは、制御回路８０の少なくとも一部が実行する手順又は方法をコンピュータに実行させるものであるともいえる。

メモリ１０２は、例えば、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、フラッシュメモリ、ＥＰＲＯＭ（Erasable Programmable Read Only Memory）、ＥＥＰＲＯＭ（登録商標）（Electrically Erasable Programmable Read-Only Memory）等の不揮発性もしくは揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク又はＤＶＤ（Digital Versatile Disk）等である。

図７は、図１に示すパワーコンディショナ１００が有する制御回路８０の少なくとも一部の機能が処理回路１０３によって実現される場合の処理回路１０３を示す図である。つまり、制御回路８０の少なくとも一部は、処理回路１０３によって実現されてもよい。

処理回路１０３は、専用のハードウェアである。処理回路１０３は、例えば、単一回路、複合回路、プログラム化されたプロセッサ、並列プログラム化されたプロセッサ、ＡＳＩＣ(Application Specific Integrated Circuit)、ＦＰＧＡ（Field-Programmable Gate Array）、又はこれらを組み合わせたものである。

上述したように、本実施の形態１にかかるパワーコンディショナ１００は、電力系統１２０で事故が発生し、電力系統１２０が擾乱することに起因してパワーコンディショナ１００に過大な負荷が掛かる場合においても、パワーコンディショナ１００を直ぐに電力系統１２０系統から解列するのではなく、電力系統１２０に与える外乱を少なくしつつ電力系統１２０と接続したパワーコンディショナ１００の運転を継続することができる。

また、パワーコンディショナ１００は、パワーコンディショナ１００の内部の部品が短絡故障し、インバータ回路４０に短絡電流が流れる状態になっても、パワーコンディショナ１００が自動でエラー停止するため、インバータ回路４０に短絡電流が流れることに起因したインバータ回路４０の故障を防ぐことができる。

さらに、資源エネルギー庁よりガイドライン「電力品質確保に係る系統連系技術要件ガイドライン」（令和元年10月）<https://search.e-gov.go.jp/servlet/PcmFileDownload?seqNo=0000193100>）に示されている運転継続要請の運転継続性能要件（Fault Ride Through：ＦＲＴ）によると、例えば、太陽光発電システムのＦＲＴ要件では、電力系統の単相事故の場合に、系統電圧が定格２０％に低下した状態が１秒間連続するまでパワーコンディショナの運転を継続し、解列しないようにする電圧低下耐量が要求されている。また、電力系統の三相事故の場合に、系統電圧が定格２０％に低下した状態が０．３秒間連続するまでパワーコンディショナの運転を継続し、解列しないようにする電圧低下耐量が要求されている。

また、パワーコンディショナ１００は、電力系統１２０の擾乱が発生した場合でも、運転継続性能要件を満足することができ、且つインバータ回路４０に定格電流を超える電流が継続して流れることを防止し、小型で高効率だが電流耐量が比較的低い半導体スイッチング素子４５、例えば、ＳｉＣ ＤＩＰＩＰＭなどの半導体スイッチング素子を確実に保護することができる。

したがって、本実施の形態１にかかるパワーコンディショナ１００によれば、電力系統１２０で事故が発生して電力系統１２０が擾乱することに起因してパワーコンディショナ１００に過大な負荷が掛かる場合においても、パワーコンディショナ１００を直ぐに電力系統１２０から解列することなく、パワーコンディショナ１００の運転を継続することができる、という効果を奏する。

以上の実施の形態に示した構成は、一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

１０ 昇圧回路、２０ 平滑回路、３０ 電流センサ、４０ インバータ回路、４１ ゲート信号入力ポート、４２ ゲートブロック信号入力ポート、４３ エラー信号出力ポート、４４ エラー信号出力部、４５ 半導体スイッチング素子、５０ スイッチ回路、６０ Ａ／Ｄ変換回路、７０ ラッチ回路、８０ 制御回路、８１ 記憶部、８２ タイマ、９０ 過電流検出回路、１００ パワーコンディショナ、１０１ プロセッサ、１０２ メモリ、１０３ 処理回路、１１０ 太陽電池モジュール、１２０ 電力系統、Ｅｒｅ エラーリセット信号、Ｅｒｒ エラー信号、Ｅｒｒ’ 繰り返しエラー判定、Ｇ ゲート信号、ＧＢ ゲートブロック信号、Ｉｆｏ 電流値、ｔ 経過時間。

Claims (7)

1. 外部直流電源から供給された直流電力を交流電力に変換し、電力系統に前記交流電力を供給する電力変換装置であって、
   複数の半導体スイッチング素子を有し、前記半導体スイッチング素子のオンおよびオフの動作により前記直流電力を交流電力に変換して前記電力系統に出力するインバータ回路と、
   前記インバータ回路に流れる過電流を検出する過電流検出回路と、
   前記インバータ回路と前記電力系統との間の連系と解列とを切り替えるスイッチ回路と、
   前記インバータ回路と前記スイッチ回路とを制御する制御回路と、
   を備え、
   前記インバータ回路は、前記過電流検出回路において前記過電流が検出された場合に、前記半導体スイッチング素子をオフに固定するゲートブロックを行ってから、予め決められたゲートブロック継続時間の経過後に前記ゲートブロックを解除し、
   前記制御回路は、前記ゲートブロックが解除された時から予め決められた監視時間の間に前記過電流が繰り返し検出された場合に、前記インバータ回路の動作を停止させるとともに、前記スイッチ回路を制御して前記インバータ回路を前記電力系統から解列すること、
   を特徴とする電力変換装置。
2. 前記過電流が検出された場合に、前記ゲートブロックを指示するゲートブロック信号を前記インバータ回路に出力するとともに前記ゲートブロック信号の出力状態を保持するラッチ回路を備え、
   前記インバータ回路は、前記ゲートブロック信号が入力されている間にわたって前記ゲートブロックを行うこと、
   を特徴とする請求項１に記載の電力変換装置。
3. 前記インバータ回路は、前記ゲートブロック信号が入力された場合に、前記半導体スイッチング素子の制御の停止を指示するエラー信号を前記制御回路に出力し、
   前記制御回路は、
   前記エラー信号が入力された場合に、前記エラー信号が入力された時から前記ゲートブロック継続時間の経過後に前記ラッチ回路の前記ゲートブロック信号の出力状態を解除して前記インバータ回路の動作を再開させ、
   前記インバータ回路が動作を再開した時から、前記エラー信号が再度入力されるまでの時間が、前記監視時間以内である場合は、前記インバータ回路の動作を停止させるとともに、前記スイッチ回路を制御して前記インバータ回路を前記電力系統から解列すること、
   を特徴とする請求項２に記載の電力変換装置。
4. 前記半導体スイッチング素子は、炭化ケイ素を使用した素子であること、
   を特徴とする請求項１または２に記載の電力変換装置。
5. 外部直流電源から供給された直流電力を交流電力に変換して電力系統に前記交流電力を供給する電力変換装置を制御する制御方法であって、
   インバータ回路が、複数の半導体スイッチング素子のオンおよびオフの動作により前記直流電力を交流電力に変換して前記電力系統に出力するステップと、
   過電流検出回路が、前記インバータ回路に流れる過電流を検出するステップと、
   前記インバータ回路が、前記過電流検出回路において前記過電流が検出された場合に、前記半導体スイッチング素子をオフに固定するゲートブロックを行ってから、予め決められたゲートブロック継続時間の経過後に前記ゲートブロックを解除するステップと、
   制御回路が、予め決められた監視時間の間に前記過電流が繰り返し検出された場合に、前記インバータ回路の動作を停止させるとともに、前記インバータ回路と前記電力系統との間の連系と解列とを切り替えるスイッチ回路を制御して前記インバータ回路を前記電力系統から解列するステップと、
   を含むことを特徴とする制御方法。
6. 前記過電流が検出された場合に、ラッチ回路が、前記ゲートブロックを指示するゲートブロック信号を前記インバータ回路に出力するとともに前記ゲートブロック信号の出力状態を保持し、
   前記インバータ回路が、前記ゲートブロック信号が入力されている間にわたって前記ゲートブロックを行うこと、
   を特徴とする請求項５に記載の制御方法。
7. 前記インバータ回路は、前記ゲートブロック信号が入力された場合に、前記半導体スイッチング素子の制御の停止を指示するエラー信号を前記制御回路に出力し、
   前記制御回路は、
   前記エラー信号が入力された場合に、前記エラー信号が入力された時から前記ゲートブロック継続時間の経過後に前記ラッチ回路の前記ゲートブロック信号の出力状態を解除して前記インバータ回路の動作を再開させ、
   前記インバータ回路が動作を再開した時から、前記エラー信号が再度入力されるまでの時間が、前記監視時間以内である場合は、前記インバータ回路の動作を停止させるとともに、前記スイッチ回路を制御して前記インバータ回路を前記電力系統から解列すること、
   を特徴とする請求項６に記載の制御方法。

Images