JP2020178238A - ゲート駆動回路 - Google Patents

Abstract

【課題】ゲート駆動型の半導体素子を駆動する際に、ゲートに短時間で定電流を供給できるようにしたゲート駆動回路を提供する。【解決手段】ゲート駆動回路２は、制御対象となるＩＧＢＴ１を狙いの定電流ＩＤで駆動する。ゲート駆動回路２は、駆動用ＭＯＳトランジスタ４、制御回路５、差動アンプ６および参照電源７を備える。直流電源ＶＤから電流検出抵抗３、ＭＯＳトランジスタ４を介してＩＧＢＴ１のゲートに接続される。制御回路５は、参照電源７により差動アンプ６に電圧ＶＲＥＦを狙いの定電流ＩＤの参照電圧Ｖｒｅｆ０よりも低い参照電圧Ｖｒｅｆ１を設定して起動時間および立ち上がり時間を短縮する。ＭＯＳトランジスタ４の電流ＩＤが狙いの定電流Ｉ０に達したら、電圧ＶＲＥＦを参照電圧Ｖｒｅｆ０に切り替える。【選択図】図１

Description

本発明は、ゲート駆動回路に関する。

ゲート駆動回路として、ゲート駆動型の半導体素子を定電流で駆動するものがある。これは、ゲート駆動型半導体素子として例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）やＳｉＣ（炭化珪素）のＭＯＳトランジスタなどを、定電流駆動することで立ち上がり時のスイッチング損失を低減させるようにしたものである。

この場合、定電流供給をする回路では、例えば、半導体素子のゲートへの通電経路に電流検出抵抗および電流供給用のＭＯＳトランジスタなどを設け、差動アンプにより電流検出抵抗で発生する電圧降下が参照電圧と一致するようにＭＯＳトランジスタを駆動制御する構成がある。

このようなゲート駆動回路においては、駆動信号を与えてから半導体素子のゲートに定電流を供給するまでに、回路の起動時間および立ち上がり時間（以下、起動立ち上がり時間と称する）を要する。このため、半導体素子の使用形態によってはこの起動立ち上がり時間が悪影響を与えることがある。

例えば、ゲート駆動型の半導体素子は、インバータなどのブリッジ回路などに用いられる場合に、直列に接続された２つの半導体素子が同時にオン状態とならないようにデッドタイムを設定する必要がある。この場合に、上記した起動立ち上がり時間が長いとデッドタイムが長くなることになる。このため、オフ状態の半導体素子に対して逆方向の電流が寄生ダイオードなどを通じて流れることになり、順方向電圧分だけ電力損失として発生することになる。

特開２０１２−２２７８２５号公報

本発明は、上記事情を考慮してなされたもので、その目的は、ゲート駆動型の半導体素子を駆動する際に、ゲートに短時間で定電流を供給できるようにしたゲート駆動回路を提供することにある。

請求項１に記載のゲート駆動回路は、ゲート駆動型の半導体素子（１）を定電流駆動するゲート駆動回路であって、前記半導体素子のゲートに定電流を供給する駆動用ＭＯＳトランジスタ（４）と、前記駆動用ＭＯＳトランジスタのゲートに駆動信号を与える差動アンプ（６）と、前記駆動用ＭＯＳトランジスタに狙いの定電流を流すための参照電圧を前記差動アンプに与える参照電源（７）と、前記駆動用ＭＯＳトランジスタに流れる電流を検出し、検出される電流値が前記狙いの定電流に達するまでの期間中は、前記狙いの定電流よりも大きい電流値となるように前記参照電源による参照電圧を設定する制御回路（５）とを備えている。

上記構成を採用することにより、制御回路は、外部から駆動信号が与えられると、参照電源に対して駆動用ＭＯＳトランジスタの電流が狙いの定電流に達するまでは、狙いの定電流よりも大きい定電流に相当する参照電圧を設定する。これにより、差動アンプは、狙いの定電流に達するまでの間、大きい定電流を出力する条件で起動することで、起動時間および立ち上がり時間が短縮され、駆動用ＭＯＳトランジスタのゲートに狙いの定電流を流すための駆動信号を早く与えることができる。これによって、ゲート駆動型の半導体素子のゲートに迅速にゲート電圧を与えて駆動させることができる。

第１実施形態を示す電気的構成図 電圧および電流のタイミングチャート 第２実施形態を示す電気的構成図 具体例を示す電気的構成図 第３実施形態を示す電気的構成図 具体例を示す電気的構成図 第４実施形態を示す電気的構成図 電圧および電流のタイミングチャート

（第１実施形態）
以下、本発明の第１実施形態について、図１および図２を参照して説明する。
図１において、ＩＧＢＴ１はゲート駆動型の半導体素子であり、ゲート駆動回路２はこのＩＧＢＴ１を定電流駆動する。ゲート駆動回路２は、入力端子Ａ、Ｂおよび出力端子Ｃを有している。電流検出抵抗３は、一端子が直流電源ＶＤに接続されるとともに入力端子Ａに接続され、他端子が入力端子Ｂに接続されている。ＩＧＢＴ１のゲートは出力端子Ｃに接続されている。

ゲート駆動回路２には、ｐチャンネル型の駆動用ＭＯＳトランジスタ（以下、単にＭＯＳトランジスタと称する）４、制御回路５、差動アンプ６および参照電源７が設けられる。ＭＯＳトランジスタ４は、ソースが入力端子Ｂに接続され、ドレインが出力端子Ｃに接続される。制御回路５は、入力端子Ｂから電流検出抵抗３による検出電圧ＶＰが入力され、この検出電圧ＶＰに応じて参照電源７の電圧ＶＲＥＦを切り替え設定する。

差動アンプ６は、反転入力端子に入力端子Ｂに与えられる電圧ＶＰが入力され、非反転入力端子に参照電源７から電圧ＶＲＥＦが与えられる。差動アンプ６は、出力端子がＭＯＳトランジスタ４のゲートに接続され、非反転入力端子と反転入力端子との間の電圧差に応じた駆動信号をＭＯＳトランジスタ４のゲートに与える。

参照電源７は、差動アンプ６の非反転入力端子に電圧ＶＲＥＦを設定するもので、具体的には、狙いの定電流を設定するための参照電圧Ｖｒｅｆ０と、起動時に設定する参照電圧Ｖｒｅｆ１を切り替え設定可能に設けられる。

参照電源７による電圧ＶＲＥＦの切り替え設定の具体的な構成については、例えば抵抗部と定電流部とを直列に接続し、抵抗部の抵抗値を切り替えたり、あるいは定電流部の定電流値を切り替えるなど、種々の構成を採用することができる。

次に、上記構成の作用について図２も参照して説明する。
図２は、各部の電圧および電流の波形を示しており、時刻ｔ０でＩＧＢＴ１の駆動信号が与えられた場合を想定している。制御回路５は、駆動信号が与えられると、図２に示しているように、参照電源７により差動アンプ６に設定する電圧ＶＲＥＦとして参照電圧Ｖｒｅｆ１を設定するように制御する。参照電圧Ｖｒｅｆ１は、狙いの定電流Ｉ０を設定するための参照電圧Ｖｒｅｆ０よりも低い電圧に設定され、次式（１）の条件を満たしている。
Ｖｒｅｆ１＜Ｖｒｅｆ０ …（１）

時刻ｔ０の時点では、ＭＯＳトランジスタ４はオフ状態でまだ電流ＩＤが流れていないので、差動アンプ６に入力される電圧ＶＰは、図２中太い破線で示すように、直流電源ＶＤと同じレベルである。差動アンプ６では、次式（２）に示すように、入力される参照電圧Ｖｒｅｆ１と検出電圧ＶＰとの差電圧ΔＶ１が、参照電圧Ｖｒｅｆ０の場合の差電圧ΔＶ０よりも大きいので、起動時間ＴＢと立ち上がり時間ＴＲが短くなる。
ΔＶ１＝ＶＰ−Ｖｒｅｆ１、ΔＶ０＝ＶＰ−Ｖｒｅｆ０
ΔＶ１＞ΔＶ０ …（２）

差動アンプ６は、時刻ｔ０からｔ１までの起動時間ＴＢの期間中は、出力信号がハイレベルに保持されているので、ＭＯＳトランジスタ４はオフ状態が保持され電流ＩＤはゼロである。このため、入力端子Ｂの検出電圧ＶＰも電流検出抵抗３での電圧降下が発生しておらず電源電圧ＶＤと等しい状態である。

続いて、時刻ｔ１からｔ２までの立ち上がり期間ＴＲになると、差動アンプ６は、ＭＯＳトランジスタ４に対する出力電圧が徐々に低下するので、ＭＯＳトランジスタ４の電流ＩＤもこれに応じて増加していく。このとき、ＭＯＳトランジスタ４の電流ＩＤは、差の電圧ΔＶ１に応じた増加率で狙いの定電流値Ｉ０に達するまで上昇する。また、ＭＯＳトランジスタ４の電流ＩＤが増加すると、電流検出抵抗３の電圧降下が増加し、これによって差動アンプ６へ入力される検出電圧ＶＰが低下してくる。

制御回路５は、時刻ｔ２で検出電圧ＶＰが低下して参照電圧Ｖｒｅｆ０に達すると、これを判定して参照電源７に対して電圧ＶＲＥＦを狙いの定電流Ｉ０を設定する参照電圧Ｖｒｅｆ０に切り替え設定する。これにより、ＭＯＳトランジスタ４の電流ＩＤは、参照電圧Ｖｒｅｆ０に対応した狙いの定電流Ｉ０に等しくなり、この状態が保持される。

図２には、本実施形態の効果を示すために、電圧ＶＲＥＦを狙いの定電流Ｉ０を設定する参照電圧Ｖｒｅｆ０よりも低い参照電圧Ｖｒｅｆ１として設定しない場合、つまり電圧ＶＲＥＦがはじめから参照電圧Ｖｒｅｆ０に設定されている場合ついて比較例として示している。ここでは、比較例の検出電圧はＶｐ、ＭＯＳトランジスタ４の電流はＩｄとして説明する。

この場合には、時刻ｔ０の時点では、ＭＯＳトランジスタ４はオフ状態でまだ電流Ｉｄが流れていないので、差動アンプ６に入力される電圧Ｖｐは、図２中点線で示すように、直流電源ＶＤと同じレベルである。このとき、差動アンプ６では、入力される参照電圧Ｖｒｅｆ０と電圧Ｖｐとの差電圧ΔＶ０に応じて起動時間Ｔｂと立ち上がり時間Ｔｒが前述の場合に比べて長くなる。

前述の式（２）に示したように、ΔＶ０はΔＶ１よりも小さいので、差動アンプ６は、起動時間Ｔｂが時刻ｔ０からｔ１ｘまで延長され、上記した起動時間ＴＢよりも長い時間となる。さらに、時刻ｔ１ｘからの立ち上がり時間Ｔｒについても、ΔＶ０はΔＶ１よりも小さいから、ＭＯＳトランジスタ４の電流Ｉｄは、差の電圧ΔＶ０に応じて前述よりも長い時間で狙いの定電流値Ｉ０に達するまで上昇する。したがって、電流Ｉｄが狙いの定電流Ｉ０に達する時刻ｔ２ｘまでの立ち上がり時間Ｔｒも上記した立ち上がり時間ＴＲよりも長くなる。

以上のように、本実施形態では、ＩＧＢＴ１のゲートへの電流ＩＤが狙いの定電流Ｉ０に達するまでの間、定電流Ｉ０を設定するための参照電圧Ｖｒｅｆ０よりも低い参照電圧Ｖｒｅｆ１を与えて差動アンプ６を動作させることで、起動時間ＴＢおよび立ち上がり時間ＴＲを短くし、この後狙いの定電流Ｉ０に達した時点で参照電圧Ｖｒｅｆ０に切り替えるようにした。これにより、起動時間および立ち上がり時間を短くすることができ、ＩＧＢＴ１をインバータ回路などに用いる場合でも、デッドタイムを短くして効率よく使用することができるようになる。

（第２実施形態）
図３および図４は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、ゲート駆動回路２ａにおいて、参照電源７ａによる電圧ＶＲＥＦの変更設定をするための構成を具体的に示す。

図３は、参照電源７ａの電圧ＶＲＥＦの変更要素を示すもので、参照電源７ａは、入力端子Ａとグランドとの間に、可変抵抗部８と定電流源９との直列回路を接続した構成としている。可変抵抗部８と定電流源９との共通接続点から電圧ＶＲＥＦを差動アンプ６に与える構成である。可変抵抗部８の抵抗値は、制御回路５により変更設定するように制御される。

この構成によれば、定電流源９の電流値と可変抵抗部８の抵抗値との積が電圧ＶＲＥＦとなるので、可変抵抗部８の抵抗値を制御回路５により変更設定することで電圧ＶＲＥＦを変更設定することができる。

図４は、図３の構成を具体的な回路にした制御回路５ａおよび参照電源７ａの構成を示している。制御回路５ａは、コンパレータ１１および参照電源１２を有する。コンパレータ１１の反転入力端子は入力端子Ｂに接続され、検出電圧ＶＰが入力される。コンパレータ１１の非反転入力端子は入力端子Ａから参照電源１２を介して接続され、狙いの定電流Ｉ０を設定する参照電圧Ｖｒｅｆ０が入力される。

また、参照電源７ａの可変抵抗部８は、抵抗１３および１４の直列回路と、抵抗１３を短絡するスイッチ１５を有する。スイッチ１５は、制御回路５ａのコンパレータ１１の出力端子から制御信号が与えられる。

上記構成において、参照電源７ａは、スイッチ１５がオフの状態では、定電流源９の電流が抵抗１３および１４を介して流れることで、電圧ＶＲＥＦを低い参照電圧Ｖｒｅｆ１に設定し、スイッチ１５がオンの状態では、定電流源９の電流が抵抗１４に流れることで、電圧ＶＲＥＦを高い参照電圧Ｖｒｅｆ０に設定する。これに対して、制御回路５ａは、入力端子Ｂの検出電圧ＶＰが電源電圧ＶＤから参照電圧Ｖｒｅｆ０に至るまでの間は、コンパレータ１１からスイッチ１５をオフ駆動する制御信号が出力され、検出電圧ＶＰが参照電圧Ｖｒｅｆ０に達すると、スイッチ１５をオンさせる。
したがって、このような第２実施形態によっても、第１実施形態と同様の作用効果を得ることができる。

なお、この実施形態では、図３の可変抵抗部８の具体例として図４に示す回路構成を示したが、これに限らず、例えば２つの抵抗を並列接続し、一方をスイッチによりオープン状態にすることで抵抗値を切り替える構成を用いることができる。

（第３実施形態）
図５および図６は第３実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、参照電源７ｂによる電圧ＶＲＥＦの変更設定をするための構成について、第２実施形態とは別の構成を具体的に示す。

図５は、参照電源７ｂの電圧ＶＲＥＦの変更要素を示すもので、参照電源７ｂは、入力端子Ａとグランドとの間に、抵抗８ａと可変電流源９ａとの直列回路を接続した構成としている。抵抗８ａと可変電流源９ａとの共通接続点から電圧ＶＲＥＦを差動アンプ６に与える構成である。可変電流源９ａの電流値は、制御回路５により変更設定するように制御される。

この構成によれば、抵抗８ａと可変電流源９ａの電流値との積が電圧ＶＲＥＦとなるので、可変電流源９ａの電流値を制御回路５により変更設定することで電圧ＶＲＥＦを変更設定することができる。

図６は、図５の構成を具体的な回路にした制御回路５ｂおよび参照電源７ｂの構成を示している。制御回路５ｂは、コンパレータ２１および参照電源２２を有する。コンパレータ２１の非反転入力端子は入力端子Ｂに接続され、検出電圧ＶＰが入力される。コンパレータ２１の反転入力端子は入力端子Ａから参照電源２２を介して接続され、狙いの定電流Ｉ０を設定する参照電圧Ｖｒｅｆ０が入力される。

また、参照電源７ｂの可変電流源９ａは、定電流源２３および２４の並列回路と、定電流源２４をオープンにするスイッチ２５を有する。スイッチ２５は、制御回路５ｂのコンパレータ２１の出力端子から制御信号が与えられる。

上記構成において、参照電源７ｂは、スイッチ２５がオンの状態では、定電流源２３および２４の電流が抵抗８ａに流れることで、電圧ＶＲＥＦを低い参照電圧Ｖｒｅｆ１に設定し、スイッチ２５がオフの状態では、定電流源２３の電流が抵抗８ａに流れることで、電圧ＶＲＥＦを高い参照電圧Ｖｒｅｆ０に設定する。これに対して、制御回路５ｂは、入力端子Ｂの検出電圧ＶＰが電源電圧ＶＤから参照電圧Ｖｒｅｆ０に至るまでの間は、コンパレータ２１からスイッチ２５をオンさせる制御信号が出力され、検出電圧ＶＰが参照電圧Ｖｒｅｆ０に達すると、スイッチ１５をオフ駆動させる。
したがって、このような第３実施形態によっても、第１実施形態と同様の作用効果を得ることができる。

（第４実施形態）
図７および図８は第４実施形態を示すもので、以下、第３実施形態と異なる部分について説明する。この実施形態では、ゲート駆動回路２ｃの制御回路５ｃにより、ＭＯＳトランジスタ４の電流ＩＤの大きさに応じて参照電源７ｃの電圧ＶＲＥＦを変化させるようにしている。

参照電源７ｃは、入力端子Ａとグランドとの間に、抵抗８ａと定電流源９との直列回路を接続した構成としている。定電流源９は、抵抗８ａに定電流を流すことで差動アンプ６に参照電圧Ｖｒｅｆ０を電圧ＶＲＥＦとして設定する回路である。これに対して、制御回路５ｃは、参照電源７ｃの抵抗８ａに流す電流を増加させて電圧ＶＲＥＦを制御する。

制御回路５ｃは、電流アンプ３１および参照電源３２を備えている。電流アンプ３１は、アンプ部３１ａと出力部３１ｂとを有する。アンプ部３１ａは、非転入力端子に入力端子Ｂの検出電圧ＶＰが入力され、反転入力端子に入力端子Ａから参照電源３２を介して参照電圧が入力される。アンプ部３１ａは、入力電圧の差に比例した電流を出力部３１ｂにより流すように制御する。参照電源３２は、起動時に電圧ＶＲＥＦとして参照電圧Ｖｒｅｆ１を設定するように参照電圧が設定されている。

次に上記構成の作用について図８も参照して説明する。
制御回路５ｃは、駆動信号が与えられると、図８に示しているように、参照電源７ｃにより設定する電圧ＶＲＥＦとして参照電圧Ｖｒｅｆ１を設定するように制御する。参照電源７ｃは、定電流源９により抵抗８ａに流す定電流で、電圧ＶＲＥＦとして参照電圧Ｖｒｅｆ０を設定するものであるが、これに制御回路５ｃにより、抵抗８ａ流す電流を増大させる。

起動時には、ＭＯＳトランジスタ４に電流ＩＤが流れていないので、電流検出抵抗３による電圧降下は生じておらず、入力端子Ｂの検出電圧ＶＰは電源電圧ＶＤに等しい。このため、制御回路５ｃにおいては、電流アンプ３１の入力電圧差が参照電圧に等しくなり、その電圧差に比例した電流を流すように出力部３１ｂを制御する。

参照電源７ｃでは、抵抗８ａに流れる電流が定電流源９の電流に加えて、電流アンプ３１の出力部３１ｂにより流れる電流が加算される。これによって、抵抗８ａの電圧降下が増大し、図８に示すように、差動アンプ６の非反転入力端子には電圧ＶＲＥＦとして参照電圧Ｖｅｒｆ１が設定される。

この結果、起動時においては、差動アンプ６では、入力される参照電圧Ｖｒｅｆ１と電源電圧ＶＤに等しい検出電圧ＶＰとの差の電圧ΔＶ１に応じて起動時間ＴＢと立ち上がり時間ＴＲが決まるので、ＭＯＳトランジスタ４に電流が流れ始める時刻ｔ１までの起動時間ＴＢが短縮される。

この後、時刻ｔ１から差動アンプ６が立ち上がり始めてＭＯＳトランジスタ４を駆動して電流ＩＤが流れるようになると、これによって電流検出抵抗３の電圧降下が生じ、入力端子Ｂの検出電圧ＶＰが下がってくる。検出電圧ＶＰが低下してくると、制御回路５ｃにおいては、電流アンプ３１への入力電圧差が減少してくるので、出力部３１ｂの電流値を下げるように制御する。

この結果、参照電源７ｃは、抵抗８ａの電圧降下が減少して電圧ＶＲＥＦの値が徐々に上昇する。これによって、電圧ＶＲＥＦの値が参照電圧Ｖｒｅｆ１から増大していく。この後、時刻ｔ２ａでＭＯＳトランジスタ４の電流ＩＤが狙いの定電流Ｉ０に達すると、検出電圧ＶＰは参照電圧Ｖｒｅｆ０に等しくなる。

このとき、制御回路５ｃにおいては、電流アンプ３１の入力電圧差も無くなるので出力部３１ｂによる電流もゼロになる。この結果、参照電源７ｃは、定電流源９の定電流だけによる電圧ＶＲＥＦとなり、参照電圧Ｖｒｅｆ０に等しくなり、ＭＯＳトランジスタ４の電流ＩＤは、狙いの定電流Ｉ０が保持される。

このような第４実施形態では、ＩＧＢＴ１のゲートへの電流ＩＤが狙いの定電流Ｉ０に達するまでの間、定電流Ｉ０を設定するための参照電圧Ｖｒｅｆ０よりも低い電圧ＶＲＥＦを与えて差動アンプ６を動作させるようにした。これにより、起動時間ＴＢおよび立ち上がり時間ＴＲを短くすることができ、第１実施形態と同様の効果を得ることができる。

なお、上記実施形態では、参照電源による電圧ＶＲＥＦの設定を、参照電圧Ｖｒｅｆ１からＶｒｅｆ０に切り替える方式、参照電圧Ｖｒｅｆ１からＶｒｅｆ０に連続的に変化するように設定する方式を示したが、この他に、時間とともに段階的に切り替える構成を採用することもできる。

（他の実施形態）
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。

また、上記各実施形態では、参照電源７、７ａ、７ｂ、７ｃは、抵抗部と定電流部とを設ける構成としているが、これに限らず、別途電源を設ける構成とすることもできるし、能動素子などを制御することで電圧ＶＲＥＦを設定する構成とすることもできる。

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

図面中、１はＩＧＢＴ（ゲート駆動型の半導体素子）、２、２ａ、２ｂ、２ｃはゲート駆動回路、３は電流検出抵抗、４はｐチャンネル型の駆動用ＭＯＳトランジスタ、５、５ａ、５ｂ、５ｃは制御回路、６は差動アンプ、７、７ａ、７ｂ、７ｃは参照電源、８は可変抵抗部、８ａは抵抗、９は定電流源、９ａは可変電流源、３１は電流アンプである。

Claims (7)

1. ゲート駆動型の半導体素子を定電流駆動するゲート駆動回路であって、
   前記半導体素子のゲートに定電流を供給する駆動用ＭＯＳトランジスタ（４）と、
   前記駆動用ＭＯＳトランジスタのゲートに駆動信号を与える差動アンプ（６）と、
   前記駆動用ＭＯＳトランジスタに狙いの定電流を流すための参照電圧を前記差動アンプに与える参照電源（７、７ａ、７ｂ、７ｃ）と、
   前記駆動用ＭＯＳトランジスタに流れる電流を検出し、検出される電流値が前記狙いの定電流に達するまでの期間中は、前記狙いの定電流よりも大きい電流値となるように前記参照電源による参照電圧を設定する制御回路（５、５ａ、５ｂ、５ｃ）とを備えたゲート駆動回路。
2. 前記制御回路（５、５ａ、５ｂ）は、前記検出される電流値が前記狙いの定電流に達した時点で、前記狙いの定電流となるように前記参照電源による参照電圧を切り替え設定する請求項１に記載のゲート駆動回路。
3. 前記駆動用ＭＯＳトランジスタの通電経路に電流検出抵抗（３）を設け、
   前記制御回路（５ａ）は、前記電流検出抵抗の端子間電圧が前記狙いの定電流を設定する前記参照電圧に達したときに前記参照電源（７ａ）による参照電圧を切り替え設定するコンパレータ（１１）を有する請求項２に記載のゲート駆動回路。
4. 前記参照電源（７ａ）は、前記参照電圧を設定する抵抗値を変化可能に構成される請求項２または３に記載のゲート駆動回路。
5. 前記参照電源（７ｂ、７ｃ）は、前記参照電圧を設定する抵抗に流す電流値を変化可能に構成される請求項２または３に記載のゲート駆動回路。
6. 前記制御回路（５ｃ）は、前記検出される電流値が前記狙いの定電流に達するまでの間、前記参照電源による参照電圧を前記狙いの定電流に対応した参照電圧になるまで連続的もしくは段階的に切り替える請求項１に記載のゲート駆動回路。
7. 前記駆動用ＭＯＳトランジスタの通電経路に電流検出抵抗（３）を設け、
   前記参照電源（７ｃ）は、前記狙いの定電流を設定する前記参照電圧用の抵抗（８ａ）および定電流源（９）を備え、
   前記制御回路は、前記電流検出抵抗の端子間電圧と前記狙いの定電流を設定する前記参照電圧との差電圧に比例した電流を前記参照電源の抵抗に流して前記参照電圧を前記狙いの定電流を設定する前記参照電圧より低く設定する電流アンプ（３１）を有する請求項６に記載のゲート駆動回路。

Images