[go: up one dir, main page]

JP2020106849A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020106849A
JP2020106849A JP2020022258A JP2020022258A JP2020106849A JP 2020106849 A JP2020106849 A JP 2020106849A JP 2020022258 A JP2020022258 A JP 2020022258A JP 2020022258 A JP2020022258 A JP 2020022258A JP 2020106849 A JP2020106849 A JP 2020106849A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
insulating film
semiconductor film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2020022258A
Other languages
English (en)
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
大介 久保田
Daisuke Kubota
大介 久保田
勇介 窪田
Yusuke Kubota
勇介 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020106849A publication Critical patent/JP2020106849A/ja
Priority to JP2021207388A priority Critical patent/JP7493489B2/ja
Priority to JP2024082460A priority patent/JP2024116158A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/425—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer having different crystal properties in different TFTs or within an individual TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】画素の開口率を高めた液晶表示装置を提供する。また、表示画像のコントラストが高く、また表示画像が明るい液晶表示装置を提供する。【解決手段】第１の画素電極と、第２の画素電極と、トランジスタと、容量素子と、第１の絶縁膜と、第２の絶縁膜と、第３の絶縁膜と、を有する液晶表示装置であって、トランジスタは、ゲート電極と、ゲート絶縁膜と、第１の酸化物半導体膜と、ソース電極１１２ａ及びドレイン電極１１２ｂと、を有し、容量素子の一対の電極の一方は、第２の酸化物半導体膜を含み、第１の絶縁膜は、第１の酸化物半導体膜上に設けられ、第２の絶縁膜は、第２の酸化物半導体膜が第１の絶縁膜と第２の絶縁膜とによって挟持されるように、第２の酸化物半導体膜上に設けられ、第３の絶縁膜は第１の画素電極の端部の上に重ねて設けられ、第２の画素電極は、第３の絶縁膜上に設けられる。【選択図】図１

Description

本発明の一態様は、液晶表示装置、または該液晶表示装置を用いた電子機器に関する。
特に、反射型の液晶表示装置に関する。または、本発明の一態様は、物、方法、又は製造
方法に関する。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は
組成物（コンポジション・オブ・マター）に関する。本発明の一態様は、半導体装置、表
示装置、電子機器、それらの作製方法、又はそれらの駆動方法に関する。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いら
れているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリ
コン又は多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコ
ン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。
近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用い
る技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物
半導体とよぶことにする。例えば、酸化物半導体として、酸化亜鉛、またはＩｎ−Ｇａ−
Ｚｎ系酸化物を用いたトランジスタを作製し、該トランジスタを表示装置の画素のスイッ
チング素子などに用いる技術が開示されている（特許文献１及び特許文献２参照）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
本発明の一態様は、導電性を有する酸化物半導体膜を備えた液晶表示装置を提供するこ
とを課題の一とする。または、本発明の一態様は、画素の開口率を高めた液晶表示装置を
提供することを課題の一とする。または、本発明の一態様は、表示画像のコントラストが
高く、また表示画像が明るい液晶表示装置を提供することを課題の一とする。または、本
発明の一態様は、新規な液晶表示装置などを提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の画素電極と、第２の画素電極と、第１の画素電極と電気的に
接続されるトランジスタと、トランジスタと電気的に接続される容量素子と、第１の絶縁
膜と、第２の絶縁膜と、第３の絶縁膜と、を有する液晶表示装置であって、トランジスタ
は、ゲート電極と、ゲート電極に接して設けられたゲート絶縁膜と、ゲート絶縁膜に接し
て設けられ、ゲート電極と重畳する位置に設けられた第１の酸化物半導体膜と、第１の酸
化物半導体膜に電気的に接続されるソース電極及びドレイン電極と、を有し、容量素子の
一対の電極の一方は、第２の酸化物半導体膜を含み、第１の絶縁膜は、第１の酸化物半導
体膜上に設けられ、第２の絶縁膜は、第２の酸化物半導体膜が第１の絶縁膜と第２の絶縁
膜とによって挟持されるように、第２の酸化物半導体膜上に設けられ、第３の絶縁膜は第
１の画素電極の端部の上に重ねて設けられ、第２の画素電極は、第３の絶縁膜上に設けら
れることを特徴とする、液晶表示装置である。
また、第３の絶縁膜及び第２の画素電極は互いに端部が概ね一致するように重畳する、
上記の液晶表示装置も本発明の一態様である。
また、第１の着色膜と、第２の着色膜と、を有し、第１の着色膜は、第１の画素電極上
に設けられ、第２の着色膜は、第２の画素電極上に設けられる、上記の液晶表示装置も本
発明の一態様である。
また、本発明の一態様は、第１の画素電極と、第２の画素電極と、導電膜と、第１の画
素電極と電気的に接続されるトランジスタと、トランジスタと電気的に接続される容量素
子と、第１の絶縁膜と、第２の絶縁膜と、第３の絶縁膜と、を有する液晶表示装置であっ
て、トランジスタは、ゲート電極と、ゲート電極に接して設けられたゲート絶縁膜と、ゲ
ート絶縁膜に接して設けられ、ゲート電極と重畳する位置に設けられた第１の酸化物半導
体膜と、第１の酸化物半導体膜に電気的に接続されるソース電極及びドレイン電極と、を
有し、容量素子の一対の電極の一方は、第２の酸化物半導体膜を含み、第１の絶縁膜は、
第１の酸化物半導体膜上に設けられ、第２の絶縁膜は、第２の酸化物半導体膜が第１の絶
縁膜と第２の絶縁膜とによって挟持されるように、第２の酸化物半導体膜上に設けられ、
第３の絶縁膜は第２の画素電極及び導電膜と重畳する領域を有し、導電膜は、第１の画素
電極と電気的に接続されることを特徴とする、液晶表示装置である。
また、第３の絶縁膜は、第１の画素電極及び第２の画素電極上に設けられ、導電膜は、
第３の絶縁膜上に設けられる、上記の液晶表示装置も本発明の一態様である。
また、第１の画素電極及び第３の絶縁膜は、導電膜上に設けられ、第２の画素電極は、
第３の絶縁膜上に設けられる、上記の液晶表示装置も本発明の一態様である。
また、導電膜は、第３の絶縁膜を介して第２の画素電極と重なる領域を有する、上記の
液晶表示装置も本発明の一態様である。
また、容量素子の一対の電極の他方が第１の画素電極を含む、上記の液晶表示装置も本
発明の一態様である。
また、トランジスタは、第１の絶縁膜と、第１の酸化物半導体膜と重畳する位置に設け
られた第２の酸化物半導体膜と、を有する、上記の液晶表示装置も本発明の一態様である
。
また、上記の液晶表示装置において、第１の酸化物半導体膜及び第２の酸化物半導体膜
がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｎま
たはＨｆを表す）であることが好ましい。
また、上記の液晶表示装置において、第１の絶縁膜が酸素を含み、第２の絶縁膜が水素
を含むことが好ましい。
また、上記の液晶表示装置と、スイッチ、スピーカ、表示部または筐体と、を有する電
子機器も、本発明の一態様である。
本発明の一態様により、導電性を有する酸化物半導体膜を備えた液晶表示装置を提供す
ることができる。または、本発明の一態様により、開口率を高めた液晶表示装置を提供す
ることができる。または、本発明の一態様により、表示画像のコントラストが高く、また
表示画像が明るい液晶表示装置を適用することができる。または、本発明の一態様により
、新規な液晶表示装置などを提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。
液晶表示装置の一態様を示す上面図及び断面図。 液晶表示装置の一態様を示す断面図。 液晶表示装置の一態様を示す断面図。 液晶表示装置の作製方法の一態様を示す断面図。 液晶表示装置の作製方法の一態様を示す断面図。 液晶表示装置の作製方法の一態様を示す断面図。 液晶表示装置の作製方法の一態様を示す断面図。 液晶表示装置の作製方法の一態様を示す断面図。 液晶表示装置の一態様を示す上面図及び断面図。 液晶表示装置の一態様を示す断面図。 液晶表示装置の一態様を示す断面図。 液晶表示装置の一態様を示す上面図及び断面図。 液晶表示装置の一形態を示す上面図及び画素の一形態を示す回路図。 液晶表示装置の一態様を示す上面図。 液晶表示装置の一態様を示す断面図。 液晶表示装置の一態様を示す断面図。 液晶表示装置の一態様を示す断面図。 液晶表示装置の一態様を示す断面図。 液晶表示装置の一態様を示す断面図。 液晶表示装置の一態様を示す断面図。 液晶表示装置の一態様を示す断面図。 液晶表示装置の一態様を示す断面図。 液晶表示装置の一態様を示す断面図。 液晶表示装置の一態様を示す断面図。 液晶表示装置の一態様を示す断面図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ−ＯＳの成膜方法を説明する図。 ＩｎＭＺｎＯ４の結晶を説明する図。 ＣＡＡＣ−ＯＳの成膜方法を説明する図。 トランジスタの一例を示す上面図及び断面図。 トランジスタの一例を示す断面図。 バンド構造を説明する図。 トランジスタの一例を示す断面図。 表示装置の構成を説明する上面図。 表示装置に配置される画素の構成を説明する上面図。 表示装置の断面の構成を説明する断面図。 表示装置の第１の表示部の断面の構成を説明する断面図。 表示装置の第２の表示部の断面の構成を説明する断面図。 表示装置の断面の構成を説明する断面図。 表示装置の第１の表示部の断面の構成を説明する断面図。 表示装置の第２の表示部の断面の構成を説明する断面図。 電子機器を説明する図。 電子機器を説明する図。 実施例に係る、液晶表示装置の表示結果を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。但し、本発明の
一態様は以下の説明に限定されず、本発明の主旨及びその範囲から逸脱することなくその
形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本
発明の一態様は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
また、以下に説明する実施の形態において、同一部分または同様の機能を有する部分には
、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返し
の説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明
瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない
。
また、本明細書等において用いる第１、第２等の序数詞は、構成要素の混合を避けるた
めに付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を
「第２の」または「第３の」などと適宜置き換えて説明することができる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ
替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変
更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」
という用語に変更することが可能な場合がある。
なお、本明細書等において「端部が概ね一致」とは、端部が完全には重なり合わず、上
層が下層の内側に位置することや、上層が下層の外側に位置することを含む。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が
十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「
絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書
等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本
明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。また
は、本明細書等に記載の「絶縁体」を「半絶縁体」に言い換えることが可能な場合がある
。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が
十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「
導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書
等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本
明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタ
を採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わること
がある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替え
て用いることができるものとする。
なお、本明細書等においてパターニングとは、フォトリソグラフィ工程を用いるものと
する。ただし、パターニングは、フォトリソグラフィ工程に限定されず、フォトリソグラ
フィ工程以外の工程を用いることもできる。また、フォトリソグラフィ工程で形成したマ
スクはエッチング処理後除去するものとする。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸
素の含有量が多い膜を指し、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１
原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原
子％以上１０原子％以下の範囲で含まれるものをいう。窒化酸化シリコン膜とは、その組
成として、酸素よりも窒素の含有量が多い膜を指し、好ましくは窒素が５５原子％以上６
５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子
％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
（実施の形態１）
本実施の形態では、本発明の一態様の液晶表示装置について、図１乃至図８を用いて説
明する。
＜液晶表示装置の構成例＞
図１（Ａ）は、本発明の一態様の液晶表示装置の上面図であり、図１（Ｂ）は、図１（
Ａ）の一点鎖線Ａ−Ｂ間、及び一点鎖線Ｃ−Ｄ間における切断面の断面図に相当する。な
お、図１（Ａ）において、煩雑になることを避けるため、液晶表示装置の構成要素の一部
（ゲート絶縁膜等）を省略して図示している。なお、トランジスタの上面図においては、
以降の図面においても図１（Ａ）と同様に、構成要素の一部を省略して図示する場合があ
る。
図１（Ａ）の一点鎖線Ａ−Ｂはトランジスタ１５０のチャネル長方向を示している。ま
た一点鎖線Ｃ−Ｄはトランジスタ１５０のチャネル幅方向を示している。なお、本明細書
においてトランジスタのチャネル長方向とは、ソース（ソース領域またはソース電極）及
びドレイン（ドレイン領域またはドレイン電極）間において、キャリアが移動する方向を
意味し、チャネル幅方向は、基板と水平な面内において、チャネル長方向に対して垂直の
方向を意味する。
図１（Ａ）、（Ｂ）に示す液晶表示装置は、第１の酸化物半導体膜１１０を含むトラン
ジスタ１５０と、一対の電極間に絶縁膜を含む容量素子１６０と、を有する。なお、容量
素子１６０において、一対の電極の一方が第２の酸化物半導体膜１１１であり、一対の電
極の他方が導電膜１２０である。
トランジスタ１５０は、基板１０２上のゲート電極１０４と、ゲート電極１０４上のゲ
ート絶縁膜として機能する絶縁膜１０８と、絶縁膜１０８上のゲート電極１０４と重畳す
る位置の第１の酸化物半導体膜１１０と、第１の酸化物半導体膜１１０上のソース電極１
１２ａ及びドレイン電極１１２ｂとを有する。別言すると、トランジスタ１５０は、第１
の酸化物半導体膜１１０と、第１の酸化物半導体膜１１０に接して設けられたゲート絶縁
膜として機能する絶縁膜１０８と、絶縁膜１０８に接して設けられ、第１の酸化物半導体
膜１１０と重畳する位置に設けられたゲート電極１０４と、第１の酸化物半導体膜１１０
と電気的に接続されたソース電極１１２ａ及びドレイン電極１１２ｂとを有する。なお、
図１（Ａ）、（Ｂ）に示すトランジスタ１５０は、所謂ボトムゲート構造である。
また、トランジスタ１５０上、より詳しくは、第１の酸化物半導体膜１１０、ソース電
極１１２ａ及びドレイン電極１１２ｂ上に絶縁膜１１４、１１６、１１８、１１９が形成
されている。絶縁膜１１４、１１６、１１８は、トランジスタ１５０の保護絶縁膜として
の機能を有する。絶縁膜１１９は、平坦化膜としての機能を有する。また、絶縁膜１１４
、１１６、１１８，１１９には、ドレイン電極１１２ｂに達する開口１４３が形成されて
おり、開口１４３を覆うように絶縁膜１１９上に導電膜１２０が形成されている。すなわ
ち、導電膜１２０はトランジスタ１５０と電気的に接続される。導電膜１２０は、液晶表
示装置の画素電極としての機能を有する。
容量素子１６０は、絶縁膜１１６上の一対の電極の一方の電極としての機能を有する第
２の酸化物半導体膜１１１と、第２の酸化物半導体膜１１１上の誘電体膜として機能する
絶縁膜１１８，１１９と、絶縁膜１１８，１１９を介して第２の酸化物半導体膜１１１と
重畳する位置の一対の電極の他方の電極としての機能を有する導電膜１２０と、を有する
。すなわち、導電膜１２０は画素電極としての機能と容量素子の電極としての機能を有す
る。
図１（Ａ）、（Ｂ）に示すトランジスタ１５０、容量素子１６０、及び導電膜１２０に
よって、液晶表示装置が有する一の画素を構成することができる。
また、絶縁膜１３０は、導電膜１２０の端部の上に重ねて設けられ、絶縁膜１３０上に
導電膜１２１が設けられている。導電膜１２１は、例えばトランジスタ１５０を含む一の
画素と隣接する画素の画素電極としての機能を有する。
導電膜１２０及び導電膜１２１は、絶縁膜１３０を介することで絶縁されている。よっ
て、上面形状において、導電膜１２０及び導電膜１２１の間の空隙をなくすことができる
。このような構成を有することで、本発明の一態様の液晶表示装置は画素の開口率を高め
ることができる。また、画素の開口率を高めることで、表示画像のコントラストが高く、
また表示画像が明るい反射型の液晶表示装置とすることができる。
また、導電膜１２１が絶縁膜１３０上に設けられることで、導電膜１２１とコモン電極
（図示しない）との間の距離（以下、電極間距離とも記す）を、導電膜１２０およびコモ
ン電極の電極間距離よりも短くすることができる。本発明の一態様の液晶表示装置は、液
晶を有する層（図示しない）を挟持する画素電極及びコモン電極によって液晶素子が構成
され、コモン電極は各画素において共通の電位が与えられる。液晶表示装置が複数の着色
層（例えばＲ（赤）、Ｇ（緑）、Ｂ（青）、またはＲ、Ｇ、Ｂ、Ｙ（黄）など）を画素に
有する場合、特定の色の着色層を有する画素の電極間距離を短く（または長く）すること
で、表示画像の色調を調節することができる。
なお、図１（Ｂ）においては絶縁膜１３０及び導電膜１２１は、互いに端部が概ね一致
するように重畳して設けられているが、これに限られない。図２（Ａ）に示すように、絶
縁膜１３０が導電膜１２０の端部を覆うように、導電膜１２０の端部近傍にのみ設けられ
ていてもよい。また、図１（Ａ）、（Ｂ）に示す液晶表示装置は、導電膜１２０及び導電
膜１２１が絶縁膜１３０を介して重なる領域を有しているが、導電膜１２０及び導電膜１
２１が重なる領域を有していなくてもよい。
また、本発明の一態様の液晶表示装置が有する絶縁膜１１９の表面に凹凸が設けられて
いることが好ましい。図２（Ｂ）に示す絶縁膜１１９の表面にある凹凸は、不規則な形状
の凹凸構造、いわゆるテクスチャ構造を模式的に表している。導電膜１２０及び導電膜１
２１は絶縁膜１１９上に設けられているため、絶縁膜１１９のテクスチャ構造が導電膜１
２０及び導電膜１２１の表面に現れる。その結果、これらの導電膜に入射する光は乱反射
し、導電膜１２０及び導電膜１２１は巨視的には概ね白色に見える。白色に見える画素電
極を用いて液晶の配向を制御することで、反射型の液晶表示装置におけるコントラストを
高めることができる。なお、絶縁膜１３０の表面にテクスチャ構造が設けられていてもよ
い。
液晶表示装置において容量素子１６０が要する容量値に応じて、絶縁膜１１９の膜厚を
適宜調整することができる。また絶縁膜１１９を設けない構成としてもよい。図３（Ａ）
に、絶縁膜１１９を有さない液晶表示装置の断面図の一例を示す。図３（Ａ）においては
、絶縁膜１１８が容量素子１６０の誘電体膜として機能する。
なお、図３（Ａ）に示す液晶表示装置は絶縁膜１１６上に第２の酸化物半導体膜１１１
ａを設けている。第２の酸化物半導体膜１１１ａは、第２の酸化物半導体膜１１１と同時
に成膜し、同時にエッチングすることで、トランジスタのチャネル領域と重なるように設
けてもよい。第２の酸化物半導体膜１１１ａは、一例としては、第２の酸化物半導体膜１
１１と同時に成膜し、同時にエッチングして、同時に形成するため、同じ材料を有してい
る。そのため、プロセス工程の増加を抑制することができる。ただし、本発明の実施形態
の一態様は、これに限定されない。第２の酸化物半導体膜１１１ａは、第２の酸化物半導
体膜１１１とは異なる工程で形成してもよい。
第２の酸化物半導体膜１１１ａは、トランジスタ１５０のチャネル領域となる第１の酸
化物半導体膜１１０と重なる領域を有している。したがって、第２の酸化物半導体膜１１
１ａは、トランジスタ１５０の第２のゲート電極としての機能を有している。そのため、
第２の酸化物半導体膜１１１ａは、ゲート電極１０４と接続されていてもよい。または、
第２の酸化物半導体膜１１１ａは、ゲート電極１０４と接続されずに、ゲート電極１０４
とは異なる信号や異なる電位が供給されていてもよい。図３（Ａ）に示すトランジスタ１
５０は、所謂ダブルゲート構造である。このような構成とすることで、トランジスタ１５
０の電流駆動能力を向上させることができる。このとき、第２のゲート電極に対するゲー
ト絶縁膜は、絶縁膜１１４、１１６となる。
また、トランジスタ１５０が第２の酸化物半導体膜１１１ａを有し、ゲート電極１０４
を有さない構成であってもよい。図３（Ｂ）に示すトランジスタ１５０は、図３（Ａ）に
示すトランジスタ１５０と比較して、ゲート電極１０４を有さない点が異なる。図３（Ｂ
）に示すトランジスタは所謂トップゲート構造であり、第２の酸化物半導体膜１１１ａは
第１のゲート電極としての機能を有する。
なお、第１の酸化物半導体膜１１０は、トランジスタ１５０のチャネル領域として機能
する。また、第２の酸化物半導体膜１１１は、容量素子１６０の一対の電極の一方の電極
として機能する。よって、第１の酸化物半導体膜１１０よりも第２の酸化物半導体膜１１
１の抵抗率が低い。また、第１の酸化物半導体膜１１０と第２の酸化物半導体膜１１１は
、同一の金属元素を有すると好ましい。第１の酸化物半導体膜１１０と第２の酸化物半導
体膜１１１を同一の金属元素を有する構成とすることで、製造装置（例えば、成膜装置、
加工装置等）を共通に用いることが可能となるため、製造コストを抑制することができる
。
また、第２の酸化物半導体膜１１１に、別途金属膜等で形成される配線等を接続しても
よい。例えば、図１に示す液晶表示装置を画素部のトランジスタ及び容量素子に用いる場
合、引き回し配線、またはゲート配線等を金属膜で形成し、該金属膜に第２の酸化物半導
体膜１１１を接続させる構成を用いてもよい。引き回し配線、またはゲート配線等を金属
膜で形成することによって、配線抵抗を下げることが可能となるため、信号遅延等を抑制
することができる。
なお、トランジスタ１５０上に設けられかつ容量素子１６０に用いられる絶縁膜１１８
としては、少なくとも水素を含む絶縁膜を用いる。また、トランジスタ１５０に用いる絶
縁膜１０７、並びにトランジスタ１５０上に設けられる絶縁膜１１４、１１６としては、
少なくとも酸素を含む絶縁膜を用いる。このように、トランジスタ１５０及び容量素子１
６０に用いる絶縁膜、並びにトランジスタ１５０及び容量素子１６０上に用いる絶縁膜を
、上述の構成の絶縁膜とすることによって、トランジスタ１５０が有する第１の酸化物半
導体膜１１０及び容量素子１６０が有する第２の酸化物半導体膜１１１の抵抗率を制御す
ることができる。
また、容量素子１６０に用いる絶縁膜、並びにトランジスタ１５０及び容量素子１６０
上に用いる絶縁膜を、以下の構成とすることによって、導電膜１２０及び／または導電膜
１２１の平坦性を高めることができる。具体的には、絶縁膜１１４、１１６は第１の酸化
物半導体膜１１０上に設けられ、絶縁膜１１８は、第２の酸化物半導体膜１１１が絶縁膜
１１６と絶縁膜１１８とによって挟持されるように第２の酸化物半導体膜１１１上に設け
られることで、第２の酸化物半導体膜１１１と重なる位置の絶縁膜１１４、１１６に開口
を設けずに第２の酸化物半導体膜１１１の抵抗率を制御することができる。このような構
成とすることで、図１（Ａ）、（Ｂ）に示す液晶表示装置において、導電膜１２０及び導
電膜１２１上に形成される液晶の配向性を良好なものとすることができる。
なお、トランジスタ１５０において、第１の酸化物半導体膜１１０は、チャネル領域と
して用いるため、第２の酸化物半導体膜１１１と比較して抵抗率が高い。一方で、第２の
酸化物半導体膜１１１は電極としての機能を有するため、第１の酸化物半導体膜１１０と
比較して抵抗率が低い。
ここで、第１の酸化物半導体膜１１０及び第２の酸化物半導体膜１１１の抵抗率の制御
方法について、以下説明を行う。
＜酸化物半導体膜の抵抗率の制御方法＞
第１の酸化物半導体膜１１０及び第２の酸化物半導体膜１１１に用いることのできる酸
化物半導体膜は、膜中の酸素欠損及び／又は膜中の水素、水等の不純物濃度によって、抵
抗率を制御することができる半導体材料である。そのため、第１の酸化物半導体膜１１０
及び第２の酸化物半導体膜１１１へ酸素欠損及び／又は不純物濃度が増加する処理、また
は酸素欠損及び／又は不純物濃度が低減する処理を選択することによって、それぞれの酸
化物半導体膜の抵抗率を制御することができる。
具体的には、容量素子１６０の電極として機能する第２の酸化物半導体膜１１１に用い
る酸化物半導体膜にプラズマ処理を行い、該酸化物半導体の膜中の酸素欠損を増加させる
、および／または酸化物半導体の膜中の水素、水等の不純物を増加させることによって、
キャリア密度が高く、抵抗率が低い酸化物半導体膜とすることができる。また、酸化物半
導体膜に水素を含む絶縁膜を接して形成し、該水素を含む絶縁膜、例えば絶縁膜１１８か
ら酸化物半導体膜に水素を拡散させることによって、キャリア密度が高く、抵抗率が低い
酸化物半導体膜とすることができる。第２の酸化物半導体膜１１１は、上記のように膜中
の酸素欠損を増加させる、または水素を拡散させる工程の前においては半導体としての機
能を有し、該工程の後においては、導電体としての機能を有する。
一方、トランジスタ１５０のチャネル領域として機能する第１の酸化物半導体膜１１０
は、絶縁膜１０７、１１４、１１６を設けることによって、水素を含む絶縁膜１０６、１
１８と接しない構成とする。絶縁膜１０７、１１４、１１６の少なくとも一つに酸素を含
む絶縁膜、別言すると、酸素を放出することが可能な絶縁膜を適用することで、第１の酸
化物半導体膜１１０に酸素を供給することができる。酸素が供給された第１の酸化物半導
体膜１１０は、膜中または界面の酸素欠損が補填され抵抗率が高い酸化物半導体膜となる
。なお、酸素を放出することが可能な絶縁膜としては、例えば、酸化シリコン膜、または
酸化窒化シリコン膜を用いることができる。
また、抵抗率が低い酸化物半導体膜を得るために、イオン注入法、イオンドーピング法
、プラズマイマージョンイオンインプランテーション法などを用いて、水素、ボロン、リ
ン、または窒素を酸化物半導体膜に注入してもよい。
また、抵抗率が低い酸化物半導体膜を得るために、該酸化物半導体膜にプラズマ処理を
行ってもよい。例えば、該プラズマ処理としては、代表的には、希ガス（Ｈｅ、Ｎｅ、Ａ
ｒ、Ｋｒ、Ｘｅ）、水素、及び窒素の中から選ばれた一種以上を含むガスを用いたプラズ
マ処理が挙げられる。より具体的には、Ａｒ雰囲気下でのプラズマ処理、Ａｒと水素の混
合ガス雰囲気下でのプラズマ処理、アンモニア雰囲気下でのプラズマ処理、Ａｒとアンモ
ニアの混合ガス雰囲気下でのプラズマ処理、または窒素雰囲気下でのプラズマ処理などが
挙げられる。
上記プラズマ処理によって、酸化物半導体膜は、酸素が脱離した格子（または酸素が脱
離した部分）に酸素欠損を形成する。該酸素欠損は、キャリアが生成される要因になる場
合がある。また、酸化物半導体膜の近傍、より具体的には、酸化物半導体膜の下側または
上側に接する絶縁膜から水素が供給されると、上記酸素欠損と水素が結合することで、キ
ャリアである電子を生成する場合がある。
一方、酸素欠損が補填され、水素濃度が低減された酸化物半導体膜は、高純度真性化、
又は実質的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、
酸化物半導体膜のキャリア密度が、８×１０１１個／ｃｍ３未満、好ましくは１×１０１
１個／ｃｍ３未満、さらに好ましくは１×１０１０個／ｃｍ３未満であることを指す。高
純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないた
め、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性
である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することが
できる。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著し
く小さく、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソー
ス電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ
電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下と
いう特性を得ることができる。したがって、上述した高純度真性または実質的に高純度真
性である酸化物半導体膜を用いる第１の酸化物半導体膜１１０ａをチャネル領域に用いる
トランジスタ１５０は、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
絶縁膜１１８として、例えば、水素を含む絶縁膜、別言すると水素を放出することが可
能な絶縁膜、代表的には窒化シリコン膜を用いることで、第２の酸化物半導体膜１１１に
水素を供給することができる。水素を放出することが可能な絶縁膜としては、膜中の含有
水素濃度が１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。このような絶縁膜を
第２の酸化物半導体膜１１１に接して形成することで、第２の酸化物半導体膜１１１に効
果的に水素を含有させることができる。このように、第１の酸化物半導体膜１１０及び第
２の酸化物半導体膜１１１に接する絶縁膜の構成を変えることによって、酸化物半導体膜
の抵抗率を制御することができる。なお、絶縁膜１０６として、絶縁膜１１８と同様の材
料を用いてもよい。絶縁膜１０６として窒化シリコンを用いることで、絶縁膜１０７から
放出される酸素がゲート電極１０４に供給され、酸化されることを抑制できる。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に
、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損
に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が
金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。
したがって、水素が含まれている絶縁膜と接して設けられた第２の酸化物半導体膜１１１
は、第１の酸化物半導体膜１１０よりもキャリア密度の高い酸化物半導体膜となる。
トランジスタ１５０のチャネル領域が形成される第１の酸化物半導体膜１１０は、水素
ができる限り低減されていることが好ましい。具体的には、第１の酸化物半導体膜１１０
において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ
３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９
ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１
８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さら
に好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
一方、容量素子１６０の電極として機能する第２の酸化物半導体膜１１１は、第１の酸
化物半導体膜１１０よりも水素濃度及び／又は酸素欠損量が多く、抵抗率が低い酸化物半
導体膜である。第２の酸化物半導体膜１１１に含まれる水素濃度は、８×１０１９以上、
好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０以上であ
る。また、第１の酸化物半導体膜１１０と比較して、第２の酸化物半導体膜１１１に含ま
れる水素濃度は２倍以上、好ましくは１０倍以上である。また、第２の酸化物半導体膜１
１１の抵抗率が、第１の酸化物半導体膜１１０の抵抗率の１×１０−８倍以上１×１０−
１倍未満であることが好ましく、代表的には１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未
満、さらに好ましくは、抵抗率が１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満である
とよい。
ここで、図１（Ａ）及び図１（Ｂ）に示す液晶表示装置のその他の構成要素の詳細につ
いて、以下説明を行う。
＜基板＞
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンから
なる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板
、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられた
ものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用いる
場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍ
ｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍ
ｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型
の表示装置を作製することができる。また、基板１０２として、可撓性基板を用い、可撓
性基板上に直接、トランジスタ１５０、容量素子１６０等を形成してもよい。
これらの他にも、基板１０２として、様々な基板を用いて、トランジスタを形成するこ
とが出来る。基板の種類は、特定のものに限定されることはない。その基板の一例として
は、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイ
ルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、
貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板
の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダラ
イムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥ
Ｔ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表
されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせ
フィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ
塩化ビニルなどがある。基材フィルムの一例としては、ポリアミド、ポリイミド、無機蒸
着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板など
を用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつき
が少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。この
ようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積
化を図ることができる。
なお、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転
置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一
例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロフ
ァン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン
、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、
再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を
用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形
成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
＜第１の酸化物半導体膜及び第２の酸化物半導体膜＞
第１の酸化物半導体膜１１０及び第２の酸化物半導体膜１１１は、少なくともインジウ
ム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｓｎまた
はＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される膜を含むことが好ましい。ま
た、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと
共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム（Ｇａ）、ス
ズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）
等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）
、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、
ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（
Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム
（Ｙｂ）、ルテチウム（Ｌｕ）等がある。
第１の酸化物半導体膜１１０及び第２の酸化物半導体膜１１１を構成する酸化物半導体
として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−
Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚ
ｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ
系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系
酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸
化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化
物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−
Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化
物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有す
る酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺ
ｎ以外の金属元素が入っていてもよい。
また、第１の酸化物半導体膜１１０と、第２の酸化物半導体膜１１１は、上記酸化物の
うち、同一の金属元素を有していてもよい。第１の酸化物半導体膜１１０と、第２の酸化
物半導体膜１１１を同一の金属元素とすることで、製造コストを低減させることができる
。例えば、同一の金属組成の金属酸化物ターゲットを用いることで製造コストを低減させ
ることができる。また同一の金属組成の金属酸化物ターゲットを用いることによって、酸
化物半導体膜を加工する際のエッチングガスまたはエッチング液を共通して用いることが
できる。ただし、第１の酸化物半導体膜１１０と、第２の酸化物半導体膜１１１は、同一
の金属元素を有していても、組成が異なる場合がある。例えば、トランジスタ及び容量素
子の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。
なお、第１の酸化物半導体膜１１０がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原
子数比率は、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２
５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４
ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
第１の酸化物半導体膜１１０は、エネルギーギャップが２ｅＶ以上、好ましくは２．５
ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸
化物半導体を用いることで、トランジスタ１５０のオフ電流を低減することができる。
第１の酸化物半導体膜１１０の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ
以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
第１の酸化物半導体膜１１０がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌ
ａ、Ｃｅ、またはＮｄ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタ
リングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい
。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝
１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ
：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６等が挙げられる。なお、成膜される第
１の酸化物半導体膜１１０の原子数比はそれぞれ、誤差として上記のスパッタリングター
ゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
第１の酸化物半導体膜１１０としては、キャリア密度の低い酸化物半導体膜を用いる。
例えば、第１の酸化物半導体膜１１０は、キャリア密度が１×１０１７個／ｃｍ３以下、
好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下
、より好ましくは１×１０１１個／ｃｍ３以下の酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、第１の酸化物半導体膜１１０のキャリア密度
や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なもの
とすることが好ましい。
第１の酸化物半導体膜１１０において、第１４族元素の一つであるシリコンや炭素が含
まれると、第１の酸化物半導体膜１１０において酸素欠損が増加し、ｎ型化してしまう。
このため、第１の酸化物半導体膜１１０におけるシリコンや炭素の濃度（二次イオン質量
分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×
１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、第１の酸化物半導体膜１１０において、二次イオン質量分析法により得られるア
ルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好
ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金
属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電
流が増大してしまうことがある。このため、第１の酸化物半導体膜１１０のアルカリ金属
またはアルカリ土類金属の濃度を低減することが好ましい。
また、第１の酸化物半導体膜１１０に窒素が含まれていると、キャリアである電子が生
じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導
体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体
膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量
分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好
ましい。
また、第１の酸化物半導体膜１１０は、例えば非単結晶構造でもよい。非単結晶構造は
、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ−Ｃｒｙｓｔａｌｌ
ｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または
非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡ
ＡＣ−ＯＳは最も欠陥準位密度が低い。
第１の酸化物半導体膜１１０は、例えば非晶質構造でもよい。非晶質構造の酸化物半導
体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の
酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、第１の酸化物半導体膜１１０が、非晶質構造の領域、微結晶構造の領域、多結晶
構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であっ
てもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域
、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する場合があ
る。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域
、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有す
る場合がある。
＜絶縁膜＞
トランジスタ１５０のゲート絶縁膜として機能する絶縁膜１０６、１０７としては、プ
ラズマＣＶＤ（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ス
パッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、
窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジ
ルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜
、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁膜を、それぞれ用いることが
できる。なお、絶縁膜１０６、１０７の積層構造とせずに、上述の材料から選択された単
層の絶縁膜を用いてもよい。
絶縁膜１０６は、酸素の透過を抑制するブロッキング膜としての機能を有する。例えば
、絶縁膜１０７、１１４、１１６及び／または第１の酸化物半導体膜１１０中に過剰の酸
素を供給する場合において、絶縁膜１０６は酸素の透過を抑制することができる。
なお、トランジスタ１５０のチャネル領域として機能する第１の酸化物半導体膜１１０
と接する絶縁膜１０７は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過
剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶
縁膜１０７は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１０７に酸素過
剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜１０７を形成すればよい。または
、成膜後の絶縁膜１０７に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入
方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法
、プラズマ処理等を用いることができる。
また、絶縁膜１０６、１０７として、酸化ハフニウムを用いる場合、以下の効果を奏す
る。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。した
がって、酸化シリコンと比べて、絶縁膜１０６、１０７の膜厚を大きくできるため、トン
ネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトラ
ンジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質
構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小
さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ま
しい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の
一態様は、これらに限定されない。
なお、本実施の形態では、絶縁膜１０６として窒化シリコン膜を形成し、絶縁膜１０７
として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電
率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トラン
ジスタ１５０のゲート絶縁膜として機能する絶縁膜１０８として、窒化シリコン膜を含む
ことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ１５０の絶縁耐
圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ１５０の静電破壊を抑制
することができる。
＜ゲート電極、ソース電極及びドレイン電極＞
ゲート電極１０４、ソース電極１１２ａ及びドレイン電極１１２ｂに用いることのでき
る材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコ
ニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成
分とする合金を単層構造または積層構造として用いることができる。例えば、アルミニウ
ム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造
、モリブデン膜上に銅膜を積層した二層構造、モリブデンとタングステンを含む合金膜上
に銅膜を積層した二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する
二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねて
アルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成
する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モ
リブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜
または窒化モリブデン膜を形成する三層構造等がある。また、ソース電極１１２ａ、及び
ドレイン電極１１２ｂを三層構造とする場合、一層目及び三層目には、チタン、窒化チタ
ン、モリブデン、タングステン、モリブデンとタングステンを含む合金、モリブデンとジ
ルコニウムを含む合金、又は窒化モリブデンでなる膜を形成し、２層目には、銅、アルミ
ニウム、金又は銀、或いは銅とマンガンの合金等の低抵抗材料でなる膜を形成することが
好ましい。なお、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化
タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チ
タンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジ
ウム錫酸化物等の透光性を有する導電性材料を用いてもよい。また、ゲート電極１０４、
ソース電極１１２ａ及びドレイン電極１１２ｂに用いることのできる材料は、例えば、ス
パッタリング法を用いて形成することができる。
＜導電膜＞
導電膜１２０及び導電膜１２１は、画素電極としての機能を有する。導電膜１２０とし
ては、例えば、可視光において、反射性を有する材料を用いればよい。具体的には、アル
ミニウム、金、白金、銀、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト
、銅、もしくはパラジウム等の金属材料、又はこれら金属材料を含む合金を用いることが
できる。また、上記金属材料や合金に、ランタン、ネオジム、又はゲルマニウム等が添加
されていてもよい。また、アルミニウムとチタンの合金、アルミニウムとニッケルの合金
、アルミニウムとネオジムの合金、アルミニウム、ニッケル、及びランタンの合金（Ａｌ
−Ｎｉ−Ｌａ）等のアルミニウムを含む合金（アルミニウム合金）や、銀と銅の合金、銀
とパラジウムと銅の合金（Ａｇ−Ｐｄ−Ｃｕ、ＡＰＣとも記す）、銀とマグネシウムの合
金等の銀を含む合金を用いて形成することができる。銀と銅を含む合金は、耐熱性が高い
ため好ましい。上記材料からなる膜を単層または積層して用いることができる。さらに、
アルミニウム合金膜に接する金属膜又は金属酸化物膜を積層することで、アルミニウム合
金膜の酸化を抑制することができる。該金属膜、金属酸化物膜の材料としては、チタン、
酸化チタンなどが挙げられる。
＜保護絶縁膜＞
トランジスタ１５０の保護絶縁膜として機能する絶縁膜１１４、１１６、１１８として
は、プラズマＣＶＤ法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン
膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸
化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネ
シウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁膜
を、それぞれ用いることができる。
また、トランジスタ１５０のチャネル領域として機能する第１の酸化物半導体膜１１０
と接する絶縁膜１１４は、酸化物絶縁膜であることが好ましく、酸素を放出することが可
能な絶縁膜を用いる。酸素を放出することが可能な絶縁膜を別言すると、化学量論的組成
よりも過剰に酸素を含有する領域（酸素過剰領域）を有する絶縁膜である。なお、絶縁膜
１１４に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜１１４を形成すれ
ばよい。または、成膜後の絶縁膜１１４に酸素を導入して、酸素過剰領域を形成してもよ
い。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョ
ンイオン注入法、プラズマ処理等を用いることができる。
絶縁膜１１４として、酸素を放出することが可能な絶縁膜を用いることで、トランジス
タ１５０のチャネル領域として機能する第１の酸化物半導体膜１１０に酸素を移動させ、
第１の酸化物半導体膜１１０の酸素欠損量を低減することが可能となる。例えば、昇温脱
離ガス分析（以下、ＴＤＳ分析とする。）によって測定される，膜の表面温度が１００℃
以上７００℃以下、または１００℃以上５００℃以下の範囲における酸素分子の放出量が
、１．０×１０１８分子／ｃｍ３以上ある絶縁膜を用いることで、第１の酸化物半導体膜
１１０に含まれる酸素欠損量を低減することができる。
また、絶縁膜１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定によ
り、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度
が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜１１４に
含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、絶縁膜１１４における酸
素の透過量が減少してしまうためである。また、絶縁膜１１４と第１の酸化物半導体膜１
１０との界面における欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、
第１の酸化物半導体膜１１０の欠陥に由来するｇ値が１．８９以上１．９６以下に現れる
信号のスピン密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以下、さらには検出下限以下である
ことが好ましい。
なお、絶縁膜１１４においては、外部から絶縁膜１１４に入った酸素が全て絶縁膜１１
４の外部に移動する場合がある。または、外部から絶縁膜１１４に入った酸素の一部が、
絶縁膜１１４にとどまる場合もある。また、外部から絶縁膜１１４に酸素が入ると共に、
絶縁膜１１４に含まれる酸素が絶縁膜１１４の外部へ移動することで、絶縁膜１１４にお
いて酸素の移動が生じる場合もある。絶縁膜１１４として酸素を透過することができる酸
化物絶縁膜を形成すると、絶縁膜１１４上に設けられる、絶縁膜１１６から脱離する酸素
を、絶縁膜１１４を介して第１の酸化物半導体膜１１０に移動させることができる。
また、絶縁膜１１４は、窒素酸化物の準位密度が低い酸化物絶縁膜を用いて形成するこ
とができる。なお、当該窒素酸化物の準位密度は、酸化物半導体膜の価電子帯の上端のエ
ネルギー（ＥＶ＿ＯＳ）と、酸化物半導体膜の伝導帯下端のエネルギー（ＥＣ＿ＯＳ）と
の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放出量が少ない
酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用
いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法におい
て、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニア
分子の放出量が１×１０１８分子／ｃｍ３以上５×１０１９分子／ｃｍ３以下である。な
お、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃
以上５５０℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０より大きく２以下、好ましくは１以上２以下）、代表的に
はＮＯ２またはＮＯは、絶縁膜１１４などに準位を形成する。当該準位は、第１の酸化物
半導体膜１１０のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜１
１４及び第１の酸化物半導体膜１１０の界面に拡散すると、当該準位が絶縁膜１１４側に
おいて電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜１１４
及び第１の酸化物半導体膜１１０界面近傍に留まるため、トランジスタのしきい値電圧を
プラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜１１４
に含まれる窒素酸化物は、加熱処理において、絶縁膜１１６に含まれるアンモニアと反応
するため、絶縁膜１１４に含まれる窒素酸化物が低減される。このため、絶縁膜１１４及
び第１の酸化物半導体膜１１０の界面において、電子がトラップされにくい。
絶縁膜１１４として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧
のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することが
できる。
なお、トランジスタの作製工程の加熱処理、代表的には４００℃未満または３７５℃未
満（好ましくは、３４０℃以上３６０℃以下）の加熱処理により、絶縁膜１１４は、１０
０Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３
９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及び
ｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグ
ナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのス
プリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７
以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシ
グナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合
計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／
ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下
の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１
．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０より大き
く２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例と
しては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下
の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が
１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が少ないほど、酸
化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、上記酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ
／ｃｍ３以下である。
基板温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥＣ
ＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を
形成することができる。
絶縁膜１１４に接するように形成される絶縁膜１１６は、化学量論的組成を満たす酸素
よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よ
りも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組
成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、昇温脱離ガス分光法（ＴＤＳ：
Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）にて、酸素原子に
換算しての酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０
×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお、上記ＴＤＳにおけ
る膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の
範囲が好ましい。
また、絶縁膜１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定によ
り、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度
が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ３以
下であることが好ましい。なお、絶縁膜１１６は、絶縁膜１１４と比較して第１の酸化物
半導体膜１１０から離れているため、絶縁膜１１４より、欠陥密度が多くともよい。
絶縁膜１１４の厚さは、５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以
下、好ましくは１０ｎｍ以上３０ｎｍ以下とすることができる。絶縁膜１１６の厚さは、
３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎｍ以下とすることがで
きる。
また、絶縁膜１１４、１１６は、同種の材料の絶縁膜を用いることができるため、絶縁
膜１１４と絶縁膜１１６の界面が明確に確認できない場合がある。したがって、本実施の
形態においては、絶縁膜１１４と絶縁膜１１６の界面は、破線で図示している。なお、本
実施の形態においては、絶縁膜１１４と絶縁膜１１６の２層構造について説明したが、こ
れに限定されず、例えば、絶縁膜１１４の単層構造、絶縁膜１１６の単層構造、または３
層以上の積層構造としてもよい。
容量素子１６０の誘電体膜として機能する絶縁膜１１８としては、窒化物絶縁膜である
ことが好ましい。特に窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸
化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、容量素子１６０の誘
電体膜として機能する絶縁膜１１８として、窒化シリコン膜を含むことで絶縁膜を物理的
に厚膜化することができる。よって、容量素子１６０の絶縁耐圧の低下を抑制、さらには
絶縁耐圧を向上させて、容量素子１６０の静電破壊を抑制することができる。なお、絶縁
膜１１８は、容量素子１６０の電極として機能する第２の酸化物半導体膜１１１の抵抗率
を低下させる機能も有する。
また、絶縁膜１１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等をブロッ
キングできる機能を有する。絶縁膜１１８を設けることで、第１の酸化物半導体膜１１０
からの酸素の外部への拡散と、絶縁膜１１４、１１６に含まれる酸素の外部への拡散と、
外部から第１の酸化物半導体膜１１０への水素、水等の入り込みを防ぐことができる。な
お、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒
化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設
けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化
アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリ
ウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
平坦化膜としての機能を有する絶縁膜１１９としては、例えばポリイミド樹脂、アクリ
ル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹
脂等の耐熱性を有する有機材料を用いることができる。
絶縁膜１３０としては、絶縁膜１１９と同様の材料を用いることができる。また、絶縁
膜１３０として、絶縁膜１０６と同様の材料を用いてもよい。
＜液晶表示装置の作製方法＞
次に、図１（Ａ）、（Ｂ）に示す液晶表示装置の作製方法の一例について、図４乃至図
８を用いて説明する。
まず、基板１０２上にゲート電極１０４を形成する。その後、基板１０２、及びゲート
電極１０４上に絶縁膜１０６、１０７を含む絶縁膜１０８を形成する（図４（Ａ）参照）
。
なお、基板１０２、ゲート電極１０４、及び絶縁膜１０６、１０７としては、上述の列
挙した材料の中から選択することで形成できる。なお、本実施の形態においては、基板１
０２としてはガラス基板を用い、ゲート電極１０４としては、導電膜としてタングステン
膜を用い、絶縁膜１０６としては、水素を放出することが可能な窒化シリコン膜を用い、
絶縁膜１０７としては、酸素を放出することが可能な酸化窒化シリコン膜を用いる。
ゲート電極１０４は、基板１０２上に導電膜を成膜後、該導電膜の所望の領域が残るよ
うにパターニングし、その後不要な領域をエッチングすることで形成できる。
次に、絶縁膜１０８上のゲート電極１０４と重畳する位置に第１の酸化物半導体膜１１
０を形成する（図４（Ｂ）参照）。
第１の酸化物半導体膜１１０としては、上述の列挙した材料の中から選択することで形
成できる。なお、本実施の形態においては、第１の酸化物半導体膜１１０としては、Ｉｎ
−Ｇａ−Ｚｎ酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸化物ターゲットを使
用。）を用いる。
また、第１の酸化物半導体膜１１０は、絶縁膜１０８上に酸化物半導体膜を成膜後、該
酸化物半導体膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチン
グすることで形成できる。
第１の酸化物半導体膜１１０を形成後、熱処理を行うと好ましい。該熱処理は、２５０
℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、より好ましくは３５０℃以
上４５０℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、
または減圧雰囲気で行えばよい。また、熱処理の雰囲気は、不活性ガス雰囲気で熱処理を
行った後に、第１の酸化物半導体膜１１０から脱離した酸素を補うために酸化性ガスを１
０ｐｐｍ以上含む雰囲気で行ってもよい。ここでの熱処理によって、絶縁膜１０６、１０
７、及び第１の酸化物半導体膜１１０の少なくとも１つから水素や水などの不純物を除去
することができる。なお、該熱処理は、第１の酸化物半導体膜１１０を島状に加工する前
に行ってもよい。
なお、第１の酸化物半導体膜１１０をチャネル領域とするトランジスタ１５０に安定し
た電気特性を付与するためには、第１の酸化物半導体膜１１０中の不純物を低減し、第１
の酸化物半導体膜１１０を真性または実質的に真性にすることが有効である。
次に、絶縁膜１０８、及び第１の酸化物半導体膜１１０上に導電膜を成膜し、該導電膜
の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで、
絶縁膜１０８及び第１の酸化物半導体膜１１０上にソース電極１１２ａ、及びドレイン電
極１１２ｂを形成する（図４（Ｃ）参照）。
ソース電極１１２ａ、及びドレイン電極１１２ｂとしては、上述の列挙した材料の中か
ら選択することで形成できる。なお、本実施の形態においては、ソース電極１１２ａ、及
びドレイン電極１１２ｂとしては、タングステン膜と、アルミニウム膜と、チタン膜との
３層の積層構造を用いる。
また、ソース電極１１２ａ、及びドレイン電極１１２ｂの形成後に、第１の酸化物半導
体膜１１０の表面を洗浄してもよい。当該洗浄方法としては、例えば、リン酸等の薬液を
用いた洗浄が挙げられる。リン酸等の薬液を用いて洗浄を行うことで、酸化物半導体膜１
１０の表面に付着した不純物（例えば、ソース電極１１２ａ、及びドレイン電極１１２ｂ
に含まれる元素等）を除去することができる。なお、当該洗浄を必ずしも行う必要はなく
、場合によっては、洗浄を行わなくてもよい。
また、ソース電極１１２ａ、及びドレイン電極１１２ｂを形成する工程、及び上記洗浄
工程のいずれか一方または双方において、第１の酸化物半導体膜１１０のソース電極１１
２ａ、及びドレイン電極１１２ｂから露出した領域が、薄くなる場合がある。
次に、絶縁膜１０８、第１の酸化物半導体膜１１０、ソース電極１１２ａ、及びドレイ
ン電極１１２ｂ上に絶縁膜１１４、１１６を形成する。そして、絶縁膜１１４、１１６の
所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで開口
１４１を形成する（図４（Ｄ）参照）。
なお、絶縁膜１１４を形成した後、大気に曝すことなく、連続的に絶縁膜１１６を形成
することが好ましい。絶縁膜１１４を形成後、大気開放せず、原料ガスの流量、圧力、高
周波電力及び基板温度の一以上を調整して、絶縁膜１１６を連続的に形成することで、絶
縁膜１１４と絶縁膜１１６との界面において大気成分由来の不純物濃度を低減することが
できるとともに、絶縁膜１１４、１１６に含まれる酸素を第１の酸化物半導体膜１１０に
移動させることが可能となり、第１の酸化物半導体膜１１０の酸素欠損量を低減すること
が可能となる。
また、絶縁膜１１６の形成工程において、絶縁膜１１４が第１の酸化物半導体膜１１０
の保護膜となる。したがって、第１の酸化物半導体膜１１０へのダメージを低減しつつ、
パワー密度の高い高周波電力を用いて絶縁膜１１６を形成することができる。
絶縁膜１１４、１１６としては、上述の列挙した材料の中から選択することで形成でき
る。なお、本実施の形態においては、絶縁膜１１４、１１６としては、酸素を放出するこ
とが可能な酸化窒化シリコン膜を用いる。
また、絶縁膜１１４、１１６を成膜した後に、加熱処理（以下、第１の加熱処理とする
）を行うと好適である。第１の加熱処理により、絶縁膜１１４、１１６に含まれる窒素酸
化物を低減することができる。または、第１の加熱処理により、絶縁膜１１４、１１６に
含まれる酸素の一部を第１の酸化物半導体膜１１０に移動させ、第１の酸化物半導体膜１
１０に含まれる酸素欠損量を低減することができる。
第１の加熱処理の温度は、代表的には、４００℃未満、好ましくは３７５℃未満、さら
に好ましくは、１５０℃以上３５０℃以下とする。第１の加熱処理は、窒素、酸素、超乾
燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、さらに好ましくは１０
ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。
なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ま
しい。該加熱処理には、電気炉、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）
等を用いることができる。
開口１４１としては、ドレイン電極１１２ｂが露出するように形成する。開口１４１の
形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口１
４１の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッ
チング法とウエットエッチング法を組み合わせた形成方法としてもよい。なお、開口１４
１を形成するためのエッチング工程によって、ドレイン電極１１２ｂの膜厚が減少する場
合がある。
次に、開口１４１を覆うように、絶縁膜１１６上に第２の酸化物半導体膜１１１となる
酸化物半導体膜を形成する（図５（Ａ）、（Ｂ）参照）。
なお、図５（Ａ）は、絶縁膜１１６上に酸化物半導体膜を形成する際の、成膜装置内部
の断面模式図である。図５（Ａ）では、成膜装置としてスパッタリング装置を用い、当該
スパッタリング装置内部に設置されたターゲット１９３と、ターゲット１９３の下方に形
成されたプラズマ１９４とが、模式的に表されている。
まず、酸化物半導体膜を形成する際に、酸素ガスを含む雰囲気にてプラズマを放電させ
る。その際に、酸化物半導体膜の被形成面となる絶縁膜１１６中に、酸素が添加される。
また、酸化物半導体膜を形成する際に、酸素ガスの他に、不活性ガス（例えば、ヘリウム
ガス、アルゴンガス、キセノンガスなど）を混合させてもよい。例えば、アルゴンガスと
、酸素ガスと、を用い、アルゴンガスの流量よりも酸素ガスの流量を多くするのが好まし
い。酸素ガスの流量を多くすることで、好適に絶縁膜１１６に酸素を添加することができ
る。一例としては、酸化物半導体膜の形成条件としては、成膜ガス全体に占める酸素ガス
の割合を、５０％以上１００％以下、好ましくは、８０％以上１００％以下とすればよい
。
なお、図５（Ａ）において、絶縁膜１１６に添加される酸素または過剰酸素を模式的に
破線の矢印で表している。
また、酸化物半導体膜を成膜する際の基板温度としては、室温以上３４０℃未満、好ま
しくは室温以上３００℃以下、より好ましくは１００℃以上２５０℃以下、さらに好まし
くは１００℃以上２００℃以下である。酸化物半導体膜を加熱して成膜することで、酸化
物半導体膜の結晶性を高めることができる。一方で、基板１０２として、大型のガラス基
板（例えば、第６世代乃至第１０世代）を用いる場合、酸化物半導体膜を成膜する際の基
板温度を１５０℃以上３４０℃未満とした場合、基板１０２が変形する（歪むまたは反る
）場合がある。よって、大型のガラス基板を用いる場合においては、酸化物半導体膜の成
膜する際の基板温度を１００℃以上１５０℃未満とすることで、ガラス基板の変形を抑制
することができる。
該酸化物半導体膜としては、上述の列挙した材料の中から選択することで形成できる。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：３
：６［原子数比］）を用いて、スパッタリング法により酸化物半導体膜を形成する。
次に、該酸化物半導体を所望の形状に加工することで、島状の第２の酸化物半導体膜１
１１を形成する（図５（Ｃ）参照）。
第２の酸化物半導体膜１１１は、絶縁膜１１６上に酸化物半導体膜を成膜後、該酸化物
半導体膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングする
ことで形成できる。
次に、絶縁膜１１６、及び第２の酸化物半導体膜１１１上に絶縁膜１１８を形成する（
図６（Ａ）参照）。
絶縁膜１１８は、水素及び窒素のいずれか一方または双方を有する。絶縁膜１１８とし
ては、例えば、窒化シリコン膜を用いると好適である。また、絶縁膜１１８としては、例
えば、スパッタリング法またはＰＥＣＶＤ法を用いて形成することができる。例えば、絶
縁膜１１８をＰＥＣＶＤ法で成膜する場合、基板温度は４００℃未満、好ましくは３７５
℃未満、さらに好ましくは１８０℃以上３５０℃以下である。絶縁膜１１８を成膜する場
合の基板温度を、上述の範囲にすることで、緻密な膜を形成できるため好ましい。また、
絶縁膜１１８を成膜する場合の基板温度を、上述の範囲にすることで、絶縁膜１１４、１
１６中の酸素または過剰酸素を、第１の酸化物半導体膜１１０に移動させることが可能と
なる。
また、絶縁膜１１８の形成後に、先に記載の第１の加熱処理と同等の加熱処理（以下、
第２の加熱処理とする）を行ってもよい。このように、第２の酸化物半導体膜１１１とな
る酸化物半導体膜の成膜の際に絶縁膜１１６に酸素を添加した後に、４００℃未満、好ま
しくは３７５℃未満、さらに好ましくは１８０℃以上３５０℃以下の温度で、加熱処理を
行うことで、絶縁膜１１６中の酸素または過剰酸素を第１の酸化物半導体膜１１０中に移
動させ、第１の酸化物半導体膜１１０中の酸素欠損を補填することができる。
ここで、第１の酸化物半導体膜１１０中に移動する酸素について、図７を用いて説明を
行う。図７は、絶縁膜１１８成膜時の基板温度（代表的には３７５℃未満）、または絶縁
膜１１８の形成後の第２の加熱処理（代表的には３７５℃未満）によって、第１の酸化物
半導体膜１１０中に移動する酸素を表すモデル図である。図７中において、第１の酸化物
半導体膜１１０中に移動する酸素（酸素ラジカル、酸素原子、または酸素分子）を破線の
矢印で表している。なお、図７（Ａ）及び（Ｂ）は絶縁膜１１８成膜後の、それぞれ図１
（Ａ）に示す一点鎖線Ａ−Ｂ及び一点鎖線Ｃ−Ｄに対応する断面図である。
図７に示す第１の酸化物半導体膜１１０は、第１の酸化物半導体膜１１０に接する膜（
ここでは、絶縁膜１０７、及び絶縁膜１１４）から酸素が移動することで、酸素欠損が補
填される。特に、本発明の一態様の液晶表示装置において、第１の酸化物半導体膜１１０
となる酸化物半導体膜のスパッタリング成膜時に、酸素ガスを用い、絶縁膜１０７中に酸
素を添加する場合、絶縁膜１０７は過剰酸素領域を有する。また、第２の酸化物半導体膜
１１１となる酸化物半導体膜のスパッタリング成膜時に、酸素ガスを用い、絶縁膜１１６
中に酸素を添加するため、絶縁膜１１６は過剰酸素領域を有する。よって、該過剰酸素領
域を有する絶縁膜に挟まれた第１の酸化物半導体膜１１０は、酸素欠損が好適に補填され
る。
また、絶縁膜１０７の下方には、絶縁膜１０６が設けられており、絶縁膜１１４、１１
６の上方には、絶縁膜１１８が設けられている。絶縁膜１０６、１１８を酸素透過性が低
い材料、例えば、窒化シリコン等により形成することで、絶縁膜１０７、１１４、１１６
中に含まれる酸素を第１の酸化物半導体膜１１０側に閉じ込めることができるため、好適
に第１の酸化物半導体膜１１０に酸素を移動させることが可能となる。なお、絶縁膜１１
８は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、トランジ
スタ１５０に含まれる第１の酸化物半導体膜１１０へ拡散するのを防ぐ効果も奏する。
また、絶縁膜１１８は、水素及び窒素のいずれか一方または双方を有する。そのため、
絶縁膜１１８を形成することで、絶縁膜１１８に接する第２の酸化物半導体膜１１１は、
水素及び窒素のいずれか一方または双方が添加されることで、キャリア密度が高くなり、
酸化物導電膜として機能することができる。
なお、第２の酸化物半導体膜１１１の抵抗率の低下に伴い、図５（Ｃ）と図６（Ａ）に
示す第２の酸化物半導体膜１１１のハッチングを変えて図示している。
第２の酸化物半導体膜１１１の抵抗率は、少なくとも第１の酸化物半導体膜１１０より
も低く、好ましくは、１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは
、１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満であるとよい。
次に、絶縁膜１１８の所望の領域が残るようにパターニングし、その後不要な領域をエ
ッチングすることで開口１４２を形成する（図６（Ｂ）参照）。
開口１４２としては、ドレイン電極１１２ｂが露出するように形成する。開口１４２の
形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口１
４２の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッ
チング法とウエットエッチング法を組み合わせた形成方法としてもよい。なお、開口１４
２を形成するためのエッチング工程によって、ドレイン電極１１２ｂの膜厚が減少する場
合がある。
なお、前述の開口１４１を形成する工程を行わずに、開口１４２の形成する工程におい
て絶縁膜１１４、１１６、１１８に開口を連続して形成してもよい。このような工程とす
ることで、本発明の一態様の液晶表示装置の作製工程を減らすことが可能となるため、製
造コストを抑制することができる。
次に、絶縁膜１１８上に絶縁膜１１９を形成し、絶縁膜１１９の所望の領域が残るよう
にパターニングし、その後不要な領域をエッチングすることで開口１４３を形成する。そ
して開口１４３を覆うように、絶縁膜１１９上に導電膜を成膜し、該導電膜の所望の領域
が残るようにパターニングし、その後不要な領域をエッチングすることで、導電膜１２０
を形成する（図６（Ｃ）参照）。
なお、前述の開口１４１及び開口１４２を形成する工程を行わずに、開口１４３を形成
する工程において絶縁膜１１４、１１６、１１８、１１９に開口を連続して形成してもよ
い。このような工程とすることで、本発明の一態様の液晶表示装置の作製工程を減らすこ
とが可能となるため、製造コストを抑制することができる。
絶縁膜１１９及び導電膜１２０としては、上述の列挙した材料の中から選択することで
形成できる。なお、本実施の形態においては、絶縁膜１１９としてアクリル樹脂を用いる
。また導電膜１２０としてＡｇ−Ｐｄ−Ｃｕ合金を用いる。
また、導電膜１２０の形成に伴い、容量素子１６０が作製される。容量素子１６０は、
一対の電極間に誘電体層が挟持された構造であり、一対の電極の一方が第２の酸化物半導
体膜１１１であり、一対の電極の他方が導電膜１２０である。また、絶縁膜１１８、１１
９が容量素子１６０の誘電体層として機能する。
次に、絶縁膜１１９及び導電膜１２０上に絶縁膜を形成し、所望の領域が残るようにパ
ターニングし、その後不要な領域をエッチングすることで絶縁膜１３０を形成する（図８
（Ａ）参照）。絶縁膜１３０は導電膜１２０の端部を覆うように設けられる。また図示し
ないが、絶縁膜１３０は、トランジスタ１５０を有する画素と隣接する画素が有するトラ
ンジスタと導電膜１２１が電気的に接続されるための開口を有する。
絶縁膜１３０としては、上述の列挙した材料の中から選択することで形成できる。なお
、本実施の形態では、絶縁膜１３０としてアクリル樹脂を用いる。
次に、絶縁膜１１９、導電膜１２０及び絶縁膜１３０上に導電膜１２１となる導電膜を
形成し、所望の領域が残るようにパターニングし、その後不要な領域をエッチングするこ
とで導電膜１２１を形成する（図８（Ｂ）参照）。
導電膜１２１としては、上述の列挙した材料の中から選択することで形成できる。なお
、本実施の形態においては、導電膜１２１としてＡｇ−Ｐｄ−Ｃｕ合金を用いる。
以上の工程によって、図１（Ａ）、（Ｂ）に示す液晶表示装置を作製することができる
。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の液晶表示装置について、実施の形態１に示す液晶
表示装置の変形例について、図９乃至図１１を用いて説明する。なお、実施の形態１の図
１乃至図８で示した符号と同様の箇所または同様の機能を有する箇所については同様の符
号を用い、その繰り返しの説明は省略する。
＜液晶表示装置の構成例（変形例）＞
図９（Ａ）は、本発明の一態様の液晶表示装置の上面図であり、図９（Ｂ）は、図９（
Ａ）の一点鎖線Ｅ−Ｆ間、及び一点鎖線Ｇ−Ｈ間における切断面の断面図に相当する。な
お、図９（Ａ）において、煩雑になることを避けるため、液晶表示装置の構成要素の一部
（ゲート絶縁膜等）を省略して図示している。
図９（Ａ）、（Ｂ）に示す液晶表示装置は、第１の酸化物半導体膜１１０を含むトラン
ジスタ１５０と、一対の電極間に絶縁膜を含む容量素子１６０と、を有する。トランジス
タ１５０及び容量素子１６０の構成は、図１（Ａ）、（Ｂ）に示す液晶表示装置と同様で
ある。なお、図９（Ａ）の一点鎖線Ｅ−Ｆはトランジスタ１５０のチャネル長方向を示し
ている。また一点鎖線Ｇ−Ｈはトランジスタ１５０のチャネル幅方向を示している。
また、導電膜１２０ａの構成は図１（Ａ）、（Ｂ）に示す導電膜１２０と同様である。
図９（Ａ）、（Ｂ）に示すトランジスタ１５０、容量素子１６０、及び導電膜１２０ａに
よって、液晶表示装置が有する一の画素を構成することができる。
導電膜１２０ｂは、導電膜１２０ａと同様の材料で、同時に形成することができる。導
電膜１２０ｂは、例えばトランジスタ１５０を含む一の画素と隣接する画素の画素電極と
しての機能を有する。
本実施の形態で説明する液晶表示装置は、絶縁膜１３０が導電膜１２０ｂ及び導電膜１
２２と重畳する領域を有し、導電膜１２２は絶縁膜１３０及び導電膜１２０ａ上に設けら
れている。導電膜１２２は、導電膜１２０ａと電気的に接続される。
また、図９（Ｂ）に示す液晶表示装置において、絶縁膜１３０は導電膜１２０ａ及び導
電膜１２０ｂ上に設けられる。具体的には、絶縁膜１３０は導電膜１２０ａの端部及び導
電膜１２０ｂの端部の上に重ねて設けられる。
導電膜１２０ａ及び導電膜１２２は、絶縁膜１３０を介することで絶縁されている。よ
って、上面形状において、導電膜１２０ａ及び導電膜１２２の間の空隙をなくすことがで
きる。このような構成を有することで、本発明の一態様の液晶表示装置は画素の開口率を
高めることができる。また、画素の開口率を高めることで、表示画像のコントラストが高
く、また表示画像が明るい反射型の液晶表示装置とすることができる。
なお、図９（Ａ）、（Ｂ）においては導電膜１２０ｂ及び導電膜１２２は、絶縁膜１３
０を介して互いに端部が概ね一致するように設けられている。すなわち上面形状において
、導電膜１２０ｂ及び導電膜１２２の間に空隙を有さない構成としているが、これに限ら
れず、導電膜１２０ｂ及び導電膜１２２の間に空隙を有していてもよい。また、図１０（
Ａ）に示すように、導電膜１２０ｂ及び導電膜１２２が、絶縁膜１３０を介して重なる領
域を有していてもよい。
また、図１０（Ｂ）に示すように、導電膜１２２が導電膜１２０ａの下に設けられてい
てもよい。図１０（Ｂ）に示す液晶表示装置は、導電膜１２０ａ及び絶縁膜１３０が導電
膜１２２上に設けられ、導電膜１２０ｂは絶縁膜１３０上に設けられる。導電膜１２０ａ
及び導電膜１２０ｂは、同様の材料を用いて同時に形成することができる。図１０（Ｂ）
では、上面形状において導電膜１２０ｂ及び導電膜１２２の間に空隙を有さない構成とし
ているが、図１１（Ａ）に示すように導電膜１２０ｂ及び導電膜１２２が絶縁膜１３０を
介して重畳する領域を有していてもよい。
なお、液晶表示装置において容量素子１６０が要する容量値に応じて、絶縁膜１１９の
膜厚を適宜調整することができる。また、絶縁膜１１９を設けない構成としてもよい。図
１１（Ｂ）に、絶縁膜１１９を有さない液晶表示装置の断面図の一例を示す。図１１（Ｂ
）においては、絶縁膜１１８が容量素子１６０の誘電体膜として機能する。
なお、第１の酸化物半導体膜１１０、及び第２の酸化物半導体膜１１１、１１１ａの抵
抗率については、実施の形態１の記載を参酌することで、制御することができる。
本実施の形態で示した液晶表示装置の各層の材料及び作製方法は、実施の形態１の説明
を参酌できる。導電膜１２０ａ、１２０ｂの材料及び作製方法は、実施の形態１の導電膜
１２０を参照できる。また、導電膜１２２の材料及び作製方法は、実施の形態１の導電膜
１２１を参照できる。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一態様の液晶表示装置について、実施の形態１に示す液晶
表示装置の変形例について、図１２を用いて説明する。
＜液晶表示装置の構成例＞
図１２（Ａ）は、本発明の一態様の液晶表示装置の上面図であり、図１２（Ｂ）は、図
１２（Ａ）の一点鎖線Ｉ−Ｊ間、及び一点鎖線Ｋ−Ｌ間における切断面の断面図に相当す
る。なお、図１２（Ａ）において、煩雑になることを避けるため、液晶表示装置の構成要
素の一部（着色膜、ゲート絶縁膜等）を省略して図示している。
図１２（Ａ）の一点鎖線Ｉ−Ｊはトランジスタ１５１のチャネル長方向を示している。
また一点鎖線Ｋ−Ｌはトランジスタ１５１のチャネル幅方向を示している。なお、本明細
書においてトランジスタのチャネル長方向とは、ソース（ソース領域またはソース電極）
及びドレイン（ドレイン領域またはドレイン電極）間において、キャリアが移動する方向
を意味し、チャネル幅方向は、基板と水平な面内において、チャネル長方向に対して垂直
の方向を意味する。
図１２（Ａ）、（Ｂ）に示す液晶表示装置は、第１の酸化物半導体膜１１０及び第２の
酸化物半導体膜１１１ａを含むトランジスタ１５１と、一対の電極間に絶縁膜を含む容量
素子１６０と、を有する。なお、容量素子１６０において、一対の電極の一方が第２の酸
化物半導体膜１１１であり、一対の電極の他方が導電膜１２０である。
トランジスタ１５１は、基板１０２上のゲート電極１０４と、ゲート電極１０４上の第
１のゲート絶縁膜として機能する絶縁膜１０８と、絶縁膜１０８上のゲート電極１０４と
重畳する位置の第１の酸化物半導体膜１１０と、第１の酸化物半導体膜１１０上のソース
電極１１２ａ及びドレイン電極１１２ｂと、第１の酸化物半導体膜１１０、ソース電極１
１２ａおよびドレイン電極１１２ｂ上の第２のゲート絶縁膜として機能する絶縁膜１１４
、１１６と、絶縁膜１１６上の第１の酸化物半導体膜１１０と重畳する位置の第２の酸化
物半導体膜１１１ａと、を有する。なお、図１２（Ａ）、（Ｂ）に示すトランジスタ１５
１は、所謂ダブルゲート構造である。
また、トランジスタ１５１上、より詳しくは、第２の酸化物半導体膜１１１ａ、及び絶
縁膜１１６上に絶縁膜１１８、１１９が形成されている。絶縁膜１１４、１１６、１１８
は、トランジスタ１５１の保護絶縁膜としての機能を有する。絶縁膜１１９は、平坦化膜
としての機能を有する。また、絶縁膜１１４、１１６、１１８，１１９には、ドレイン電
極１１２ｂに達する開口１４３が形成されており、開口１４３を覆うように絶縁膜１１９
上に導電膜１２０が形成されている。すなわち、導電膜１２０はトランジスタ１５１と電
気的に接続される。導電膜１２０は、例えば液晶表示装置の画素電極としての機能を有す
る。
容量素子１６０は、絶縁膜１１６上の一対の電極の一方の電極としての機能を有する第
２の酸化物半導体膜１１１と、第２の酸化物半導体膜１１１上の誘電体膜として機能する
絶縁膜１１８，１１９と、絶縁膜１１８，１１９を介して第２の酸化物半導体膜１１１と
重畳する位置の一対の電極の他方の電極としての機能を有する導電膜１２０と、を有する
。すなわち、導電膜１２０は画素電極としての機能と容量素子の電極としての機能を有す
る。
図１２（Ａ）、（Ｂ）に示すトランジスタ１５１、容量素子１６０、及び導電膜１２０
によって、液晶表示装置が有する一の画素を構成することができる。
また、絶縁膜１３０は、導電膜１２０の端部の上に重ねて設けられ、絶縁膜１３０上に
導電膜１２１が設けられている。導電膜１２１は、例えばトランジスタ１５１を含む一の
画素と隣接する画素の画素電極としての機能を有する。
導電膜１２０及び導電膜１２１は、絶縁膜１３０を介することで絶縁されている。よっ
て、上面形状において、導電膜１２０及び導電膜１２１の間の空隙をなくすことができる
。このような構成を有することで、本発明の一態様の液晶表示装置は画素の開口率を高め
ることができる。また、画素の開口率を高めることで、表示画像のコントラストが高く、
また表示画像が明るい反射型の液晶表示装置とすることができる。
また、導電膜１２０上には着色膜１７０が設けられ、導電膜１２１上には着色膜１７１
が設けられる。導電膜上に接して着色膜を設けることで、一の画素における画素電極の反
射光が隣接する画素の着色膜を通過するクロストークを抑制し、反射型液晶表示装置の視
野角依存性を抑えることができる。また、このような構成とすることで、液晶を介して基
板１０２と対向する基板（以下、対向基板とも記す）に着色膜を設ける必要がなくなるた
め、基板１０２と対向基板を貼り合わせる際に要求される位置合わせ精度を下げることが
できる。よって、液晶表示装置の作製において歩留りを向上させることができる。
なお、図１２（Ｂ）においては絶縁膜１３０が導電膜１２０の端部を覆うように、導電
膜１２０の端部近傍にのみ設けられているが、これに限られない。絶縁膜１３０が、絶縁
膜１３０及び導電膜１２１の端部が互いに概ね一致するように重畳して設けられていても
よい。また、図１２（Ａ）、（Ｂ）に示す液晶表示装置は、導電膜１２０及び導電膜１２
１が絶縁膜１３０を介して重なる領域を有しているが、導電膜１２０及び導電膜１２１が
重なる領域を有していなくてもよい。
液晶表示装置において容量素子１６０が要する容量値に応じて、絶縁膜１１９の膜厚を
適宜調整することができる。また絶縁膜１１９を設けない構成としてもよい。
また、図１２（Ａ）、（Ｂ）に示す液晶表示装置は絶縁膜１１６上に第２の酸化物半導
体膜１１１ａを設けている。第２の酸化物半導体膜１１１ａは、第２の酸化物半導体膜１
１１と同時に成膜し、同時にエッチングすることで、トランジスタのチャネル領域と重な
るように設けてもよい。第２の酸化物半導体膜１１１ａは、一例としては、第２の酸化物
半導体膜１１１と同時に成膜し、同時にエッチングして、同時に形成するため、同じ材料
を有している。そのため、プロセス工程の増加を抑制することができる。ただし、本発明
の実施形態の一態様は、これに限定されない。第２の酸化物半導体膜１１１ａは、第２の
酸化物半導体膜１１１とは異なる工程で形成してもよい。
第２の酸化物半導体膜１１１ａは、トランジスタ１５１のチャネル領域となる第１の酸
化物半導体膜１１０と重なる領域を有している。したがって、第２の酸化物半導体膜１１
１ａは、トランジスタ１５１の第２のゲート電極としての機能を有している。そのため、
第２の酸化物半導体膜１１１ａは、ゲート電極１０４と接続されていてもよい。または、
第２の酸化物半導体膜１１１ａは、ゲート電極１０４と接続されずに、ゲート電極１０４
とは異なる信号や異なる電位が供給されていてもよい。このような構成とすることで、ト
ランジスタ１５１の電流駆動能力を向上させることができる。
なお、第１の酸化物半導体膜１１０は、トランジスタ１５１のチャネル領域として機能
する。また、第２の酸化物半導体膜１１１は、容量素子１６０の一対の電極の一方の電極
として機能する。よって、第１の酸化物半導体膜１１０よりも第２の酸化物半導体膜１１
１の抵抗率が低い。また、第１の酸化物半導体膜１１０と第２の酸化物半導体膜１１１は
、同一の金属元素を有すると好ましい。第１の酸化物半導体膜１１０と第２の酸化物半導
体膜１１１を同一の金属元素を有する構成とすることで、製造装置（例えば、成膜装置、
加工装置等）を共通に用いることが可能となるため、製造コストを抑制することができる
。
なお、トランジスタ１５１上に設けられかつ容量素子１６０に用いられる絶縁膜１１８
としては、少なくとも水素を含む絶縁膜を用いる。また、トランジスタ１５１に用いる絶
縁膜１０７、並びにトランジスタ１５１上に設けられる絶縁膜１１４、１１６としては、
少なくとも酸素を含む絶縁膜を用いる。このように、トランジスタ１５１及び容量素子１
６０に用いる絶縁膜、並びにトランジスタ１５１及び容量素子１６０上に用いる絶縁膜を
、上述の構成の絶縁膜とすることによって、トランジスタ１５１が有する第１の酸化物半
導体膜１１０及び容量素子１６０が有する第２の酸化物半導体膜１１１の抵抗率を制御す
ることができる。第１の酸化物半導体膜１１０、及び第２の酸化物半導体膜１１１、１１
１ａの抵抗率については、実施の形態１の記載を参酌することで、制御することができる
。
なお、トランジスタ１５１において、第１の酸化物半導体膜１１０は、チャネル領域と
して用いるため、第２の酸化物半導体膜１１１と比較して抵抗率が高い。一方で、第２の
酸化物半導体膜１１１、１１１ａは電極としての機能を有するため、第１の酸化物半導体
膜１１０と比較して抵抗率が低い。
本実施の形態で示した液晶表示装置の各層の材料及び作製方法は、実施の形態１の説明
を参酌できる。着色膜１７０、１７１に用いることのできる材料としては、金属材料、樹
脂材料、顔料又は染料が含まれた樹脂材料などが挙げられる。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様である液晶表示装置８０について、図１３乃至図２
５を用いて説明する。
図１３（Ａ）に示す液晶表示装置８０は、画素部７１と、走査線駆動回路７４と、信号
線駆動回路７６と、各々が平行または略平行に配設され、且つ走査線駆動回路７４によっ
て電位が制御されるｍ本の走査線７７と、各々が平行または略平行に配設され、且つ信号
線駆動回路７６によって電位が制御されるｎ本の信号線７９と、を有する。ｍ、ｎは、と
もに１以上の整数である。さらに、画素部７１はマトリクス状に配設された複数の画素７
０を有する。また、走査線７７に沿って、各々が平行または略平行に配設された容量配線
７５を有する。また、走査線駆動回路７４及び信号線駆動回路７６をまとめて駆動回路部
という場合がある。
各々の走査線７７は、画素部７１においてｍ行ｎ列に配設された画素７０のうち、いず
れかの行に配設されたｎ個の画素７０と電気的に接続される。また、各々の信号線７９は
、ｍ行ｎ列に配設された画素７０のうち、いずれかの列に配設されたｍ個の画素７０に電
気的に接続される。また、各容量配線７５は、ｍ行ｎ列に配設された画素７０のうち、い
ずれかの行に配設されたｎ個の画素７０と電気的に接続される。
図１３（Ｂ）は、図１３（Ａ）に示す液晶表示装置８０の画素７０に用いることができ
る回路構成の一例を示している。
図１３（Ｂ）に示す画素７０は、液晶素子５１と、トランジスタ５０と、容量素子５５
と、を有する。
液晶素子５１の一対の電極の一方は、トランジスタ５０と接続され、電位は、画素７０
の仕様に応じて適宜設定される。液晶素子５１の一対の電極の他方は、コモン線（図示し
ない）と接続され、電位は各画素に対して共通の電位（コモン電位）が与えられる。液晶
素子５１が有する液晶は、トランジスタ５０に書き込まれるデータにより配向状態が制御
される。
なお、液晶素子５１は、液晶の光学的変調作用によって光の透過または非透過を制御す
る素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方
向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子５１に用いる
液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強
誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により
、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相
等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発
現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組
成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、
応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む
液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくて
もよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破
壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができ
る。
液晶素子５１を有する液晶表示装置８０の駆動方法としては、ＴＮ（Ｔｗｉｓｔｅｄ
Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、Ｆ
ＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌ
ｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏ
ｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ
（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（Ａ
ｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用い
ることができる。
また、液晶素子５１を有する液晶表示装置８０の駆動方法として、ＭＶＡ（Ｍｕｌｔｉ
−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅ
ｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどの垂直配
向モードを用いることができる。
図１３（Ｂ）に示す画素７０の構成において、トランジスタ５０のソース電極及びドレ
イン電極の一方は、信号線７９に電気的に接続され、他方は液晶素子５１の一対の電極の
一方に電気的に接続される。また、トランジスタ５０のゲート電極は、走査線７７に電気
的に接続される。トランジスタ５０は、データ信号のデータの書き込みを制御する機能を
有する。
図１３（Ｂ）に示す画素７０の構成において、容量素子５５の一対の電極の一方は、ト
ランジスタ５０のソース電極及びドレイン電極の他方に接続される。容量素子５５の一対
の電極の他方は、容量配線７５に電気的に接続される。容量配線７５の電位の値は、画素
７０の仕様に応じて適宜設定される。容量素子５５は、書き込まれたデータを保持する保
持容量としての機能を有する。
＜液晶表示装置の構成例＞
次に、液晶表示装置８０の具体的な構成について説明する。まず、液晶表示装置８０が
有する複数の画素７０Ｒ、７０Ｇ、７０Ｂの上面図を図１４に示す。上面図においては、
液晶表示装置８０に含まれる素子基板の構成についてのみ示している。また、図１４の一
点鎖線Ｐ１−Ｐ２における液晶表示装置８０の断面図を図１５に示す。例えば、画素７０
Ｒ、７０Ｇ、７０Ｂはそれぞれ赤、緑、青の表示を行う画素である。該表示は、液晶表示
装置８０が画素７０Ｒ、７０Ｇ、７０Ｂと重なる位置にそれぞれ赤色、緑色、青色の光を
選択的に透過する着色膜３４０Ｒ、３４０Ｇ、３４０Ｂを有することで実現できる。
液晶表示装置８０は、画素７０Ｒ、画素７０Ｇ、及び画素７０Ｂを有する。画素７０Ｒ
は、画素電極３２０Ｒ、トランジスタ５０Ｒを有し、画素７０Ｇは、画素電極３２０Ｇと
トランジスタ５０Ｇを有し、画素７０Ｂは、画素電極３２０Ｂとトランジスタ５０Ｂを有
する。トランジスタ５０Ｒは、信号線７９Ｒ及び走査線７７と電気的に接続される。トラ
ンジスタ５０Ｇは、信号線７９Ｇ及び走査線７７と電気的に接続される。トランジスタ５
０Ｂは信号線７９Ｂ及び走査線７７と電気的に接続される。
また、画素７０Ｒは、画素電極３２０Ｒと酸化物半導体膜３１１Ｒとを一対の電極とす
る容量素子を有する。画素７０Ｇは、画素電極３２０Ｇと酸化物半導体膜３１１Ｇとを一
対の電極とする容量素子を有する。画素７０Ｂは、画素電極３２０Ｂと酸化物半導体膜３
１１Ｂとを一対の電極とする容量素子を有する。酸化物半導体膜３１１Ｒ、３１１Ｇ、３
１１Ｂは、容量配線７５と電気的に接続される。
液晶表示装置８０は、同一の基板３０２上に少なくとも３つのトランジスタ（５０Ｒ、
５０Ｇ、及び５０Ｂ）を有し、該トランジスタを覆う絶縁膜３１８及び絶縁膜３１８を覆
う絶縁膜３１９を有する（図１５参照）。画素電極３２０Ｒ、３２０Ｇ、３２０Ｂは絶縁
膜３１９上に設けられている。
また、絶縁膜３１４、３１６、３１８、３１９の開口部を介して、画素電極３２０Ｒと
トランジスタ５０Ｒのソース電極またはドレイン電極が電気的に接続され、画素電極３２
０Ｇとトランジスタ５０Ｇのソース電極またはドレイン電極が電気的に接続され、画素電
極３２０Ｂとトランジスタ５０Ｂのソース電極またはドレイン電極が電気的に接続されて
いる。画素電極３２０Ｒ、３２０Ｇ、３２０Ｂ上には配向膜３３５が設けられている。
液晶表示装置８０は、基板３０３の側に着色膜３４０Ｒ、３４０Ｇ、３４０Ｂを有する
。各色の着色膜に重なるように絶縁膜３４４、コモン電極３４５、配向膜３３６を有する
。たとえば画素７０Ｂにおける液晶素子５１Ｂは、画素電極３２０Ｂと、コモン電極３４
５と、画素電極３２０Ｂ及びコモン電極３４５に挟持される液晶層３４１によって構成さ
れる。なお、絶縁膜３４４が平坦化膜の機能を有していてもよい。また、絶縁膜３４４を
設けない構成としてもよい。
また、画素電極３２０Ｂの一方の端部が、絶縁膜３３０ａを間に挟んで画素電極３２０
Ｇの上に重ねて設けられ、画素電極３２０Ｂの他方の端部が、絶縁膜３３０ｂを間に挟ん
で画素電極３２０Ｒの上に重ねて設けられている。
なお、図１５では絶縁膜３３０ａ、３３０ｂがそれぞれ画素電極３２０Ｒ、３２０Ｇの
端部を覆うように該端部近傍にのみ設けられているが、これに限られない。図１６に示す
ように、絶縁膜３３０Ｂが画素電極３２０Ｒ、３２０Ｇの端部を覆い、かつ絶縁膜３３０
Ｂと画素電極３２０Ｂの端部が概ね一致するように設けられてもよい。図１６に示す液晶
表示装置８０において、絶縁膜３３０Ｂには開口が設けられ、該開口を介して画素電極３
２０Ｂとトランジスタ５０Ｂのソース電極またはドレイン電極が電気的に接続される。
また、図１６では画素電極３２０Ｂの下に絶縁膜３３０Ｂを設け、画素電極３２０Ｒ、
３２０Ｇの下には設けない構成としているが、これに限られない。図１７に示すように、
画素７０Ｇに隣接する画素７０Ｒにおいて画素電極３２０Ｒの下に絶縁膜３３０Ｒが設け
られ、画素７０Ｒに隣接する画素７０Ｇにおいて画素電極３２０Ｇの下に絶縁膜３３０Ｇ
が設けられていてもよい。このような構成により、画素７０Ｒ、７０Ｇ、７０Ｂをそれぞ
れ複数有する液晶表示装置において、画素７０Ｒ、７０Ｇ、７０Ｂの開口率を一律に高め
ることができる。
ところで、隣接する２つの画素電極の間に空隙を有する場合に、該空隙と重なる位置に
構造体を形成してもよい。図１８に示す液晶表示装置は、画素電極３２０Ｒと画素電極３
２０Ｇ、画素電極３２０Ｇと画素電極３２０Ｂ、及び画素電極３２０Ｂと画素電極３２０
Ｒの間に空隙を有し、絶縁膜３１８上の該空隙と重なる位置に構造体３３３を有する。構
造体３３３として、可視光を遮る材料を用いることができる。例えば、構造体３３３はブ
ラックマトリクスとしての機能を有する。構造体３３３によって、構造体３３３より下層
に配線等がある場合に該配線が外光を反射することを抑制し、反射型液晶表示装置のコン
トラストを向上させることができる。
また、図１９に示すように、複数の材料を用いて液晶表示装置が有する複数の画素電極
を構成してもよい。図１９においては、画素電極３２０Ｒ、３２０Ｇは同様の材料を用い
て同時に形成できる。また画素電極３２０Ｂは、画素電極３２０Ｒ、３２０Ｇと異なる材
料を用いている。例えば画素電極３２０Ｒ、３２０ＧにＡＰＣを用い、画素電極３２０Ｂ
にアルミニウムを用いることができる。アルミニウムは青色の光の波長域（例えば４００
ｎｍ以上４５０ｎｍ以下）における反射率がＡＰＣよりも高いため、着色膜３４０Ｂを有
する画素７０Ｂの画素電極として好適に用いることができる。また、画素電極３２０Ｒ、
３２０Ｇと画素電極３２０Ｂの膜厚を変えることで液晶素子が有する液晶層３４１の厚さ
を画素ごとに調整することができる。液晶層３４１を通過する光の波長に応じて液晶層３
４１の厚さを変えることで、反射型液晶表示装置において外光を効率良く取り出すことが
できる。なお、図１９では絶縁膜３３０は隣接する異色画素間に設けられ、絶縁膜３３０
上に位置する画素電極（３２０Ｇ、３２０Ｒ）と絶縁膜３３０との端部は概ね一致してい
る。また絶縁膜３３０は全て、絶縁膜３１９上に設けられている。また、絶縁膜３３０は
画素電極上に、画素電極の端部を覆うように設けられていてもよい。図２０では絶縁膜３
３０は、画素電極３２０Ｂの端部を覆うように設けられている。なお、図２１に示すよう
に絶縁膜３３０上に位置する画素電極（３２０Ｇ、３２０Ｒ）の端部が絶縁膜３３０の端
部より内側にあってもよい。
本発明の一態様の液晶表示装置は、隣接する２つの画素電極間に絶縁膜を介することで
、上面形状において、隣接する２つの画素電極間の空隙をなくすことができる。このよう
な構成を有することで、画素の開口率を高めることができる。本発明の一態様によって、
液晶表示装置の開口率を７５％以上１００％未満、好ましくは９０％以上１００％未満、
より好ましくは９８％以上１００％未満とすることができる。
なお、上面形状において、絶縁膜３３０を介して隣接する２つの画素電極の境界と、該
２つの画素電極とそれぞれ重なる着色膜との境界は一致しないことが好ましい。具体的に
は、例えば図２２に示すように、画素電極３２０Ｂをその端部近傍が着色膜３４０Ｒと重
なるように設けることが好ましい。
画素電極３２０Ｂと隣接する画素電極３２０Ｒは絶縁膜３３０上にあるため、絶縁膜３
３０上の画素電極３２０Ｒとコモン電極３４５との距離は、画素電極３２０Ｂとコモン電
極３４５との距離よりも小さい。また画素電極３２０Ｂの側面近傍に絶縁膜３３０及び画
素電極３２０Ｒが位置する。以上のことから、画素電極３２０Ｂと画素電極３２０Ｒの境
界付近において、画素電極３２０Ｂとコモン電極３４５との間にかかる電場よりも画素電
極３２０Ｒとコモン電極３４５との間にかかる電場の方が大きい。よって、画素電極３２
０Ｒが形成する電場は画素電極３２０Ｂの端部近傍と重なる位置にも及ぶことになる。こ
のため、画素電極３２０Ｂをその端部近傍が着色膜３４０Ｒと重なるように設けることで
、画素７０Ｒの表示における画素７０Ｂからの光漏れを効果的に抑制することができる。
同様のことから、画素電極３２０Ｂをその端部近傍が着色膜３４０Ｇと重なるように設け
ることで、画素７０Ｇの表示における画素７０Ｂからの光漏れを効果的に抑制することが
できる。
例えば、図２２において画素電極３２０Ｒの幅ＷＲ、画素電極３２０Ｇの幅ＷＧがそれ
ぞれ１８μｍ、画素電極３２０Ｂの幅ＷＢ１が２１．５μｍであるとする。また、ＡＰＣ
を用いて形成される画素電極３２０Ｒ、３２０Ｇの厚さがそれぞれ１００ｎｍ、アルミニ
ウムを用いて形成される画素電極３２０Ｂの厚さが３００ｎｍであるとする。画素電極３
２０Ｒの表面とコモン電極３４５の表面との距離ｄ１が２．２μｍである場合、画素電極
３２０Ｂの端部を着色膜３４０Ｂの端部より０．５μｍ外側に配置する、すなわち着色膜
３４０Ｂの幅ＷＢ２を２０．５μｍとすることで、液晶表示装置８０の光漏れを抑制し、
ひいては表示の色純度を向上させることができる。なお、着色膜３４０Ｂと着色膜３４０
Ｒの端部および着色膜３４０Ｂと着色膜３４０Ｇの端部はそれぞれ一致しているものとす
る。
また、図２３に示すように、着色膜を画素電極上に接して設けてもよい。すなわち、着
色膜３４０Ｒ、３４０Ｇ、３４０Ｂをそれぞれ画素電極３２０Ｒ、３２０Ｇ、３２０Ｂ上
に接して設けてもよい。このとき、配向膜３３５は着色膜３４０Ｒ、３４０Ｇ、３４０Ｂ
上に設けられ、また配向膜３３６はコモン電極３４５上に設けられる。このような構成と
することで、一の画素（例えば画素７０Ｂ）における画素電極の反射光が隣接する画素（
例えば画素７０Ｇ）の着色膜を通過するクロストークを抑制し、反射型液晶表示装置の視
野角依存性を抑えることができる。また、基板３０３側に着色膜を設ける必要がなくなる
ため、基板３０２と基板３０３を貼り合わせる際に要求される位置合わせ精度を下げるこ
とができる。よって、液晶表示装置の作製において歩留りを向上させることができる。
また、図２３の構成に加えて、着色膜上にオーバーコート膜を設け、該絶縁膜上に導電
膜を設けてもよい。図２４に示す液晶表示装置は、着色膜３４０Ｒ、３４０Ｇ、３４０Ｂ
上に、オーバーコート膜３３７及び導電膜３２５Ｒ、３２５Ｇ、３２５Ｂを有する。導電
膜３２５Ｒは、オーバーコート膜３３７及び着色膜３４０Ｒに設けられた開口を介して画
素電極３２０Ｒと電気的に接続される。導電膜３２５Ｇは、オーバーコート膜３３７及び
着色膜３４０Ｇに設けられた開口を介して画素電極３２０Ｇと電気的に接続される。導電
膜３２５Ｂは、オーバーコート膜３３７及び着色膜３４０Ｂに設けられた開口を介して画
素電極３２０Ｂと電気的に接続される。
導電膜３２５Ｒ、３２５Ｇ、３２５Ｂは透光性を有する導電膜であり、例えばコモン電
極３４５と同様の材料を用いることができる。図２４に示す液晶表示装置においては、た
とえば画素７０Ｂにおける液晶素子５１Ｂは、導電膜３２５Ｂと、コモン電極３４５と、
導電膜３２５Ｂ及びコモン電極３４５に挟持される液晶層３４１によって構成される。導
電膜３２５Ｒ、３２５Ｇ、３２５Ｂは画素電極としての機能を有する。また、画素電極３
２０Ｒ、３２０Ｇ、３２０Ｂは反射膜としての機能を有する。
トランジスタ５０Ｒ、５０Ｇ、５０Ｂは、実施の形態１で説明したトランジスタ１５０
と同様の材料及び形成方法によって作製することができる。また、トランジスタ５０Ｒ、
５０Ｇ、５０Ｂとして、実施の形態６で説明するトランジスタ２７０を用いてもよい。
なお、図２５に示すように、トランジスタ５０Ｒ、５０Ｇ、５０Ｂは、第２のゲート電
極を有することが好ましい。第２のゲート電極は、トランジスタの有する半導体層と画素
電極の間に、半導体層と重なる位置に設けることができる。例えば、第２のゲート電極は
酸化物半導体膜３１１Ｒと同様の材料を用いて同時に形成することができる。図２５に示
す液晶表示装置８０は、図１５と比較してトランジスタ５０Ｒ、５０Ｇ、５０Ｂが第２の
ゲート電極として機能する酸化物半導体膜３１１ａを有する点が異なる。トランジスタ５
０Ｒ、５０Ｇ、５０Ｂが第２のゲート電極を有することで、半導体層と画素電極との距離
が近い場合に、画素電極の電位の変化がトランジスタの特性に与える影響を抑制すること
ができる。トランジスタと重なる位置にも画素電極を設けることで、液晶表示装置８０の
開口率を広げることができる。
画素７０Ｒ、７０Ｇ、７０Ｂが有する各容量素子は、実施の形態１で説明した容量素子
１６０と同様の材料及び形成方法によって作製することができる。該容量素子において、
絶縁膜３１８及び絶縁膜３１９が誘電体膜として機能する。
画素電極３２０Ｒ、３２０Ｇ、３２０Ｂとしては、実施の形態１で説明した導電膜１２
０と同様の材料及び形成方法によって作製することができる。また、コモン電極３４５と
しては、例えば、可視光において、透光性を有する材料を用いればよい。具体的には、イ
ンジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いる
とよい。また、コモン電極３４５としては、例えば、酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕ
ｍ Ｔｉｎ Ｏｘｉｄｅ）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫
酸化物などの透光性を有する導電性材料を用いることができる。また、コモン電極３４５
としては、例えば、スパッタリング法を用いて形成することができる。
絶縁膜３４４としては、プラズマＣＶＤ法、スパッタリング法等により、酸化シリコン
膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、
酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タ
ンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜
を一種以上含む絶縁膜を、用いることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の液晶表示装置のトランジスタ及び容量素子に適用
可能な酸化物半導体の一例について説明する。
以下では、酸化物半導体の構造について説明する。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置
されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略
平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。
また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態
をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、
二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表
す。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けら
れる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物
半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌ
ｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物
半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−
ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であ
って不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距
離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅ
ｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でな
い（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化
物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ ＯＳは、微小な領域において周
期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため
、物性的には非晶質酸化物半導体に近いといえる。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒ
ｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高
分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一
方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーと
もいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に
起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図２６（Ａ）に
、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。
高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏ
ｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を
、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、
日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行う
ことができる。
図２６（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図２６（Ｂ）に示す
。図２６（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認でき
る。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）
または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図２６（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図２６（Ｃ
）は、特徴的な原子配列を、補助線で示したものである。図２６（Ｂ）および図２６（Ｃ
）より、ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあり、ペレッ
トとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。
したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともでき
る。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒ
ｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレ
ット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造
となる（図２６（Ｄ）参照。）。図２６（Ｃ）で観察されたペレットとペレットとの間で
傾きが生じている箇所は、図２６（Ｄ）に示す領域５１６１に相当する。
また、図２７（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣ
ｓ補正高分解能ＴＥＭ像を示す。図２７（Ａ）の領域（１）、領域（２）および領域（３
）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２７（Ｂ）、図２７（Ｃ）および
図２７（Ｄ）に示す。図２７（Ｂ）、図２７（Ｃ）および図２７（Ｄ）より、ペレットは
、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しか
しながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣ
ＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−Ｏ
Ｓに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２８（Ａ）に示すよ
うに回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａ
ＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向
性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１
°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°
近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれること
を示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造
解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａ
ｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉ
ｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５
６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析
（φスキャン）を行っても、図２８（Ｂ）に示すように明瞭なピークは現れない。これに
対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφ
スキャンした場合、図２８（Ｃ）に示すように（１１０）面と等価な結晶面に帰属される
ピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは
、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａ
ＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍ
の電子線を入射させると、図２９（Ａ）に示すような回折パターン（制限視野透過電子回
折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４
の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても
、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に
略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプロー
ブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２９（Ｂ）に示す。図２
９（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても
、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる
。なお、図２９（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面お
よび（１００）面などに起因すると考えられる。また、図２９（Ｂ）における第２リング
は（１１０）面などに起因すると考えられる。
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の
結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をす
るとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合が
ある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャ
リア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップと
なる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体で
ある。具体的には、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１個／ｃｍ３未
満、さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０−９個／ｃｍ３以上
のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度
真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が
低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明
確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は
、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。な
お、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸
化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界
を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレット
と起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと
呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペ
レット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導
体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径の
Ｘ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは
検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０
ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが
観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプ
ローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、
ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高
い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測され
る場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ
−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有
する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌ
ｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くな
る。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのた
め、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物
半導体である。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、
高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認
することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋ
ｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すた
め、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ
（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いず
れの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試
料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば
、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層
を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。こ
れらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度
であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞
の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と
見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図３０は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例であ
る。ただし、上述した格子縞の長さを結晶部の大きさとしている。図３０より、ａ−ｌｉ
ｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体
的には、図３０中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程
度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎ
ｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−Ｏ
ＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−
／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、
図３０中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳお
よびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度
であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合が
ある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとん
ど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−
ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比
べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結
晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡ
Ｃ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結
晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ
３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異な
る単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積も
ることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わ
せる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少な
い種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ
、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜ＣＡＡＣ−ＯＳの成膜方法＞
以下では、ＣＡＡＣ−ＯＳの成膜方法の一例について説明する。図３１は、成膜室内の
模式図である。ＣＡＡＣ−ＯＳは、スパッタリング法により成膜することができる。
図３１に示すように、基板５２２０とターゲット５２３０とは向かい合うように配置し
ている。基板５２２０とターゲット５２３０との間にはプラズマ５２４０がある。また、
基板５２２０の下部には加熱機構５２６０が設けられている。図示しないが、ターゲット
５２３０は、バッキングプレートに接着されている。バッキングプレートを介してターゲ
ット５２３０と向かい合う位置には、複数のマグネットが配置される。マグネットの磁場
を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ば
れる。
基板５２２０とターゲット５２３０との距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距
離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下と
する。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５体積
％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましく
は０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット５２３０に一定以上の
電圧を印加することで、放電が始まり、プラズマ５２４０が確認される。なお、ターゲッ
ト５２３０の近傍には磁場によって、高密度プラズマ領域が形成される。高密度プラズマ
領域では、成膜ガスがイオン化することで、イオン５２０１が生じる。イオン５２０１は
、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
ターゲット５２３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの結晶粒に
は劈開面が含まれる。一例として、図３２に、ターゲット５２３０に含まれるＩｎＭＺｎ
Ｏ４（元素Ｍは、例えばＡｌ、Ｇａ、ＹまたはＳｎ）の結晶構造を示す。なお、図３２（
Ａ）は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。ＩｎＭ
ＺｎＯ４の結晶では、酸素原子が負の電荷を有することにより、近接する二つのＭ−Ｚｎ
−Ｏ層の間に斥力が生じている。そのため、ＩｎＭＺｎＯ４の結晶は、近接する二つのＭ
−Ｚｎ−Ｏ層の間に劈開面を有する。
高密度プラズマ領域で生じたイオン５２０１は、電界によってターゲット５２３０側に
加速され、やがてターゲット５２３０と衝突する。このとき、劈開面から平板状またはペ
レット状のスパッタ粒子であるペレット５２００が剥離する（図３１参照）。ペレット５
２００は、図３２（Ａ）に示す二つの劈開面に挟まれた部分である。よって、ペレット５
２００のみ抜き出すと、その断面は図３２（Ｂ）のようになり、上面は図３２（Ｃ）のよ
うになることがわかる。なお、ペレット５２００は、イオン５２０１の衝突の衝撃によっ
て、構造に歪みが生じる場合がある。
ペレット５２００は、三角形、例えば正三角形の平面を有する平板状またはペレット状
のスパッタ粒子である。または、ペレット５２００は、六角形、例えば正六角形の平面を
有する平板状またはペレット状のスパッタ粒子である。ただし、ペレット５２００の形状
は、三角形、六角形に限定されない、例えば、三角形が複数個合わさった形状となる場合
がある。例えば、三角形（例えば、正三角形）が２個合わさった四角形（例えば、ひし形
）となる場合もある。
ペレット５２００は、成膜ガスの種類などに応じて厚さが決定する。例えば、ペレット
５２００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ以
下とする。また、例えば、ペレット５２００は、幅を１ｎｍ以上１００ｎｍ以下、好まし
くは２ｎｍ以上５０ｎｍ以下、さらに好ましくは３ｎｍ以上３０ｎｍ以下とする。例えば
、Ｉｎ−Ｍ−Ｚｎ酸化物を有するターゲット５２３０にイオン５２０１を衝突させる。そ
うすると、Ｍ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＭ−Ｚｎ−Ｏ層の３層を有するペレット５
２００が剥離する。なお、ペレット５２００の剥離に伴い、ターゲット５２３０から粒子
５２０３も弾き出される。粒子５２０３は、原子１個または原子数個の集合体を有する。
そのため、粒子５２０３を原子状粒子（ａｔｏｍｉｃ ｐａｒｔｉｃｌｅｓ）と呼ぶこと
もできる。
ペレット５２００は、プラズマ５２４０を通過する際に、表面が負または正に帯電する
場合がある。例えば、ペレット５２００がプラズマ５２４０中にあるＯ２−から負の電荷
を受け取る場合がある。その結果、ペレット５２００の表面の酸素原子が負に帯電する場
合がある。また、ペレット５２００は、プラズマ５２４０を通過する際に、プラズマ５２
４０中のインジウム、元素Ｍ、亜鉛または酸素などと結合することで成長する場合がある
。
プラズマ５２４０を通過したペレット５２００および粒子５２０３は、基板５２２０の
表面に達する。なお、粒子５２０３の一部は、質量が小さいため真空ポンプなどによって
外部に排出される場合がある。
次に、基板５２２０の表面におけるペレット５２００および粒子５２０３の堆積につい
て図３３を用いて説明する。
まず、一つ目のペレット５２００が基板５２２０に堆積する。ペレット５２００は平板
状であるため、平面側を基板５２２０の表面に向けて堆積する。このとき、ペレット５２
００の基板５２２０側の表面の電荷が、基板５２２０を介して抜ける。
次に、二つ目のペレット５２００が、基板５２２０に達する。このとき、既に堆積して
いるペレット５２００の表面、および二つ目のペレット５２００の表面が電荷を帯びてい
るため、互いに反発し合う力が生じる。その結果、二つ目のペレット５２００は、既に堆
積しているペレット５２００上を避け、基板５２２０の表面の少し離れた場所に平面側を
向けて堆積する。これを繰り返すことで、基板５２２０の表面には、無数のペレット５２
００が一層分の厚みだけ堆積する。また、ペレット５２００間には、ペレット５２００の
堆積していない領域が生じる（図３３（Ａ）参照）。
次に、プラズマからエネルギーを受け取った粒子５２０３が基板５２２０の表面に達す
る。粒子５２０３は、ペレット５２００の表面などの活性な領域には堆積することができ
ない。そのため、粒子５２０３は、ペレット５２００の堆積していない領域へ動き、ペレ
ット５２００の側面に付着する。粒子５２０３は、プラズマから受け取ったエネルギーに
より結合手が活性状態となることで、ペレット５２００と化学的に連結して横成長部５２
０２を形成する（図３３（Ｂ）参照）。
さらに、横成長部５２０２が横方向に成長（ラテラル成長ともいう。）することで、ペ
レット５２００間を連結させる（図３３（Ｃ）参照）。このように、ペレット５２００の
堆積していない領域を埋めるまで横成長部５２０２が形成される。このメカニズムは、原
子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法の堆積メカニ
ズムに類似する。
したがって、ペレット５２００がそれぞれ異なる方向を向けて堆積する場合でも、ペレ
ット５２００間を粒子５２０３がラテラル成長しながら埋めるため、明確な結晶粒界が形
成されることがない。また、ペレット５２００間を、粒子５２０３が滑らかに結びつける
ため、単結晶とも多結晶とも異なる結晶構造が形成される。言い換えると、微小な結晶領
域（ペレット５２００）間に歪みを有する結晶構造が形成される。このように、結晶領域
間を埋める領域は、歪んだ結晶領域であるため、該領域を指して非晶質構造と呼ぶのは適
切ではないと考えられる。
次に、新たなペレット５２００が、平面側を表面に向けて堆積する（図３３（Ｄ）参照
）。そして、粒子５２０３が、ペレット５２００の堆積していない領域を埋めるように堆
積することで横成長部５２０２を形成する（図３３（Ｅ）参照）。こうして、粒子５２０
３がペレット５２００の側面に付着し、横成長部５２０２がラテラル成長することで、二
層目のペレット５２００間を連結させる（図３３（Ｆ）参照）。ｍ層目（ｍは二以上の整
数。）が形成されるまで成膜は続き、積層体を有する薄膜構造となる。
なお、ペレット５２００の堆積の仕方は、基板５２２０の表面温度などによっても変化
する。例えば、基板５２２０の表面温度が高いと、ペレット５２００が基板５２２０の表
面でマイグレーションを起こす。その結果、ペレット５２００間が、粒子５２０３を介さ
ずに連結する割合が増加するため、より配向性の高いＣＡＡＣ−ＯＳとなる。ＣＡＡＣ−
ＯＳを成膜する際の基板５２２０の表面温度は、室温以上３４０℃未満、好ましくは室温
以上３００℃以下、より好ましくは１００℃以上２５０℃以下、さらに好ましくは１００
℃以上２００℃以下である。したがって、基板５２２０として第８世代以上の大面積基板
を用いた場合でも、ＣＡＡＣ−ＯＳの成膜に起因した反りなどはほとんど生じないことが
わかる。
一方、基板５２２０の表面温度が低いと、ペレット５２００が基板５２２０の表面でマ
イグレーションを起こしにくくなる。その結果、ペレット５２００同士が積み重なること
で配向性の低いｎｃ−ＯＳなどとなる。ｎｃ−ＯＳでは、ペレット５２００が負に帯電し
ていることにより、ペレット５２００は一定間隔を空けて堆積する可能性がある。したが
って、配向性は低いものの、僅かに規則性を有することにより、非晶質酸化物半導体と比
べて緻密な構造となる。
また、ＣＡＡＣ−ＯＳにおいて、ペレット同士の隙間が極めて小さくなることで、一つ
の大きなペレットが形成される場合がある。一つの大きなペレットの内部は単結晶構造を
有する。例えば、ペレットの大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５
ｎｍ以上１００ｎｍ以下、または２０ｎｍ以上５０ｎｍ以下となる場合がある。
以上のような成膜モデルにより、ペレットが基板の表面に堆積していくと考えられる。
被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能であること
から、エピタキシャル成長とは異なる成長機構である上述した成膜モデルの妥当性が高い
ことがわかる。また、上述した成膜モデルであるため、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳ
は、大面積のガラス基板などであっても均一な成膜が可能であることがわかる。例えば、
基板の表面（被形成面）の構造が非晶質構造（例えば非晶質酸化シリコン）であっても、
ＣＡＡＣ−ＯＳを成膜することは可能である。
また、被形成面である基板の表面に凹凸がある場合でも、その形状に沿ってペレットが
配列することがわかる。
また、上述した成膜モデルより、結晶性の高いＣＡＡＣ−ＯＳを成膜するためには以下
のようにすればよいことがわかる。まず、平均自由行程を長くするために、より高真空状
態で成膜する。次に、基板近傍における損傷を低減するために、プラズマのエネルギーを
弱くする。次に、被形成面に熱エネルギーを加え、プラズマによる損傷を成膜するたびに
治癒する。
また、上述した成膜モデルは、ターゲットが複数の結晶粒を有するＩｎ−Ｍ−Ｚｎ酸化
物のような複合酸化物の多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる場合
に限定されない。例えば、酸化インジウム、元素Ｍの酸化物および酸化亜鉛を有する混合
物のターゲットを用いた場合にも適用することができる。
混合物のターゲットは劈開面を有さないため、スパッタされるとターゲットからは原子
状粒子が剥離する。成膜時には、ターゲット近傍にプラズマの強電界領域が形成されてい
る。そのため、ターゲットから剥離した原子状粒子は、プラズマの強電界領域の作用で連
結して横成長する。例えば、まず原子状粒子であるインジウムが連結して横成長してＩｎ
−Ｏ層からなるナノ結晶となる。次に、それを補完するように上下にＭ−Ｚｎ−Ｏ層が結
合する。このように、混合物のターゲットを用いた場合でも、ペレットが形成される可能
性がある。そのため、混合物のターゲットを用いた場合でも、上述した成膜モデルを適用
することができる。
ただし、ターゲット近傍にプラズマの強電界領域が形成されていない場合、ターゲット
から剥離した原子状粒子のみが基板表面に堆積することになる。その場合も、基板表面に
おいて原子状粒子が横成長する場合がある。ただし、原子状粒子の向きが一様でないため
、得られる薄膜における結晶の配向性も一様にはならない。即ち、ｎｃ−ＯＳなどとなる
。
（実施の形態６）
本実施の形態では、実施の形態１に示すトランジスタとは異なる構成のトランジスタの
構成について、図３４乃至図３７を参照して説明する。
＜トランジスタの構成例１＞
図３４（Ａ）は、トランジスタ２７０の上面図であり、図３４（Ｂ）は、図３４（Ａ）
に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図３４（Ｃ）は、図３４
（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、一点鎖線
Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する
場合がある。
トランジスタ２７０は、基板２０２上の第１のゲート電極として機能する導電膜２０４
と、基板２０２及び導電膜２０４上の絶縁膜２０６と、絶縁膜２０６上の絶縁膜２０７と
、絶縁膜２０７上の酸化物半導体膜２０８と、酸化物半導体膜２０８に電気的に接続され
るソース電極として機能する導電膜２１２ａと、酸化物半導体膜２０８に電気的に接続さ
れるドレイン電極として機能する導電膜２１２ｂと、酸化物半導体膜２０８、導電膜２１
２ａ及び導電膜２１２ｂ上の絶縁膜２１４、２１６と、絶縁膜２１６上の酸化物半導体膜
２１１ｂと、を有する。また、酸化物半導体膜２１１ｂ上に絶縁膜２１８が設けられる。
また、トランジスタ２７０において、絶縁膜２１４及び絶縁膜２１６は、トランジスタ
２７０の第２のゲート絶縁膜としての機能を有する。また、酸化物半導体膜２１１ａは、
絶縁膜２１４及び絶縁膜２１６に設けられる開口部２５２ｃを介して、導電膜２１２ｂと
接続される。酸化物半導体膜２１１ａは、例えば、表示装置に用いる画素電極としての機
能を有する。また、トランジスタ２７０において、酸化物半導体膜２１１ｂは、第２のゲ
ート電極（バックゲート電極ともいう）として機能する。
また、図３４（Ｃ）に示すように酸化物半導体膜２１１ｂは、絶縁膜２０６、２０７、
絶縁膜２１４及び絶縁膜２１６に設けられる開口部２５２ａ、２５２ｂにおいて、第１の
ゲート電極として機能する導電膜２０４に接続される。よって、導電膜２２０ｂと酸化物
半導体膜２１１ｂとは、同じ電位が与えられる。
なお、本実施の形態においては、開口部２５２ａ、２５２ｂを設け、酸化物半導体膜２
１１ｂと導電膜２０４を接続する構成について例示したが、これに限定されない。例えば
、開口部２５２ａまたは開口部２５２ｂのいずれか一方の開口部のみを形成し、酸化物半
導体膜２１１ｂと導電膜２０４を接続する構成、または開口部２５２ａ及び開口部２５２
ｂを設けずに、酸化物半導体膜２１１ｂと導電膜２０４を接続しない構成としてもよい。
なお、酸化物半導体膜２１１ｂと導電膜２０４を接続しない構成の場合、酸化物半導体膜
２１１ｂと導電膜２０４には、それぞれ異なる電位を与えることができる。
また、図３４（Ｂ）に示すように、酸化物半導体膜２０８は、第１のゲート電極として
機能する導電膜２０４と、第２のゲート電極として機能する酸化物半導体膜２１１ｂのそ
れぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている
。第２のゲート電極として機能する酸化物半導体膜２１１ｂのチャネル長方向の長さ及び
チャネル幅方向の長さは、酸化物半導体膜２０８のチャネル長方向の長さ及びチャネル幅
方向の長さよりもそれぞれ長く、酸化物半導体膜２０８の全体は、絶縁膜２１４及び絶縁
膜２１６を介して酸化物半導体膜２１１ｂに覆われている。また、第２のゲート電極とし
て機能する酸化物半導体膜２１１ｂと第１のゲート電極として機能する導電膜２０４とは
、絶縁膜２０６、２０７、絶縁膜２１４及び絶縁膜２１６に設けられる開口部２５２ａ、
２５２ｂにおいて接続されるため、酸化物半導体膜２０８のチャネル幅方向の側面は、絶
縁膜２１４及び絶縁膜２１６を介して第２のゲート電極として機能する酸化物半導体膜２
１１ｂと対向している。
別言すると、トランジスタ２７０のチャネル幅方向において、第１のゲート電極として
機能する導電膜２０４及び第２のゲート電極として機能する酸化物半導体膜２１１ｂは、
第１のゲート絶縁膜として機能する絶縁膜２０６、２０７及び第２のゲート絶縁膜として
機能する絶縁膜２１４及び絶縁膜２１６に設けられる開口部において接続すると共に、第
１のゲート絶縁膜として機能する絶縁膜２０６、２０７並びに第２のゲート絶縁膜として
機能する絶縁膜２１４及び絶縁膜２１６を介して酸化物半導体膜２０８を囲む構成である
。
このような構成を有することで、トランジスタ２７０に含まれる酸化物半導体膜２０８
を、第１のゲート電極として機能する導電膜２０４及び第２のゲート電極として機能する
酸化物半導体膜２１１ｂの電界によって電気的に囲むことができる。トランジスタ２７０
のように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成
される酸化物半導体膜を電気的に囲むトランジスタのデバイス構造をｓｕｒｒｏｕｎｄｅ
ｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ２７０は、ｓ−ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極とし
て機能する導電膜２０４によってチャネルを誘起させるための電界を効果的に酸化物半導
体膜２０８に印加することができるため、トランジスタ２７０の電流駆動能力が向上し、
高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能である
ため、トランジスタ２７０を微細化することが可能となる。また、トランジスタ２７０は
、第１のゲート電極として機能する導電膜２０４及び第２のゲート電極として機能する酸
化物半導体膜２１１ｂによって囲まれた構造を有するため、トランジスタ２７０の機械的
強度を高めることができる。
＜トランジスタの構成例２＞
次に、図３４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２７０と異なる構成例について、
図３５（Ａ）（Ｂ）（Ｃ）（Ｄ）を用いて説明する。図３５（Ａ）（Ｂ）は、図３４（Ｂ
）（Ｃ）に示すトランジスタ２７０の変形例の断面図である。また、図３５（Ｃ）（Ｄ）
は、図３４（Ｂ）（Ｃ）に示すトランジスタ２７０の変形例の断面図である。
図３５（Ａ）（Ｂ）に示すトランジスタ２７０Ａは、図３４（Ｂ）（Ｃ）に示すトラン
ジスタ２７０が有する酸化物半導体膜２０８を３層の積層構造としている。より具体的に
は、トランジスタ２７０Ａが有する酸化物半導体膜２０８は、酸化物半導体膜２０８ａと
、酸化物半導体膜２０８ｂと、酸化物半導体膜２０８ｃと、を有する。
図３５（Ｃ）（Ｄ）に示すトランジスタ２７０Ｂは、図３４（Ｂ）（Ｃ）に示すトラン
ジスタ２７０が有する酸化物半導体膜２０８を２層の積層構造としている。より具体的に
は、トランジスタ２７０Ｂが有する酸化物半導体膜２０８は、酸化物半導体膜２０８ｂと
、酸化物半導体膜２０８ｃと、を有する。
本実施の形態に示すトランジスタ２７０、２７０Ａ及び２７０Ｂの構成は、実施の形態
１で説明した液晶表示装置の構成を参照できる。すなわち、基板２０２の材料及び作製方
法は、基板１０２を参照できる。導電膜２０４の材料及び作製方法は、ゲート電極１０４
を参照できる。絶縁膜２０６及び絶縁膜２０７の材料及び作製方法は、それぞれ絶縁膜１
０６及び絶縁膜１０７を参照できる。酸化物半導体膜２０８の材料及び作製方法は、第１
の酸化物半導体膜１１０を参照できる。酸化物半導体膜２１１ａ及び酸化物半導体膜２１
１ｂの材料及び作製方法は、第２の酸化物半導体膜１１１を参照できる。導電膜２１２ａ
及び導電膜２１２ｂの材料及び作製方法は、それぞれソース電極１１２ａ及びドレイン電
極１１２ｂを参照できる。絶縁膜２１４、絶縁膜２１６及び絶縁膜２１８の材料及び作製
方法は、それぞれ絶縁膜１１４、絶縁膜１１６及び絶縁膜１１８を参照できる。
ここで、酸化物半導体膜２０８、及び酸化物半導体膜２０８に接する絶縁膜のバンド構
造について、図３６を用いて説明する。
図３６（Ａ）は、絶縁膜２０７、酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃ、及び
絶縁膜２１４を有する積層構造の膜厚方向のバンド構造の一例である。また、図３６（Ｂ
）は、絶縁膜２０７、酸化物半導体膜２０８ｂ、２０８ｃ、及び絶縁膜２１４を有する積
層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするた
め絶縁膜２０７、酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃ、及び絶縁膜２１４の伝
導帯下端のエネルギー準位（Ｅｃ）を示す。
また、図３６（Ａ）は、絶縁膜２０７、２１４として酸化シリコン膜を用い、酸化物半
導体膜２０８ａとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸
化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜２０８ｂとし
て金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用
いて形成される酸化物半導体膜を用い、酸化物半導体膜２０８ｃとして金属元素の原子数
比をＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸化物ターゲットを用いて形成される酸化
物半導体膜を用いる構成のバンド図である。
また、図３６（Ｂ）は、絶縁膜２０７、２１４として酸化シリコン膜を用い、酸化物半
導体膜２０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸
化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜２０８ｃとし
て金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸化物ターゲットを用
いて形成される酸化物半導体膜を用いる構成のバンド図である。
図３６（Ａ）（Ｂ）に示すように、酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃにお
いて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化ま
たは連続接合するともいうことができる。このようなバンド構造を有するためには、酸化
物半導体膜２０８ａと酸化物半導体膜２０８ｂとの界面、または酸化物半導体膜２０８ｂ
と酸化物半導体膜２０８ｃとの界面において、トラップ中心や再結合中心のような欠陥準
位を形成するような不純物が存在しないとする。
酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃに連続接合を形成するためには、ロード
ロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜
を大気に触れさせることなく連続して積層することが必要となる。
図３６（Ａ）（Ｂ）に示す構成とすることで酸化物半導体膜２０８ｂがウェル（井戸）
となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜２
０８ｂに形成されることがわかる。
なお、酸化物半導体膜２０８ａ、２０８ｃを設けることにより、酸化物半導体膜２０８
ｂに形成されうるトラップ準位を酸化物半導体膜２０８ｂより遠ざけることができる。
また、トラップ準位がチャネル領域として機能する酸化物半導体膜２０８ｂの伝導帯下
端のエネルギー準位（Ｅｃ）より真空準位から遠くなり、トラップ準位に電子が蓄積しや
すくなってしまうことがある。トラップ準位に電子が蓄積されることで、マイナスの固定
電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって
、トラップ準位が酸化物半導体膜２０８ｂの伝導帯下端のエネルギー準位（Ｅｃ）より真
空準位に近くなるような構成にすると好ましい。このようにすることで、トラップ準位に
電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に
、電界効果移動度を高めることができる。
また、酸化物半導体膜２０８ａ、２０８ｃは、酸化物半導体膜２０８ｂよりも伝導帯下
端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜２０８ｂの伝導帯下
端のエネルギー準位と、酸化物半導体膜２０８ａ、２０８ｃの伝導帯下端のエネルギー準
位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ
以下である。すなわち、酸化物半導体膜２０８ａ、２０８ｃの電子親和力と、酸化物半導
体膜２０８ｂの電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２
ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、酸化物半導体膜２０８ｂが主な電流経路となる。すな
わち、酸化物半導体膜２０８ｂは、チャネル領域としての機能を有し、酸化物半導体膜２
０８ａ、２０８ｃは、酸化物絶縁膜としての機能を有する。また、酸化物半導体膜２０８
ａ、２０８ｃは、チャネル領域が形成される酸化物半導体膜２０８ｂを構成する金属元素
の一種以上から構成される酸化物半導体膜であるため、酸化物半導体膜２０８ａと酸化物
半導体膜２０８ｂとの界面、または酸化物半導体膜２０８ｂと酸化物半導体膜２０８ｃと
の界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが
阻害されないため、トランジスタの電界効果移動度が高くなる。
また、酸化物半導体膜２０８ａ、２０８ｃは、チャネル領域の一部として機能すること
を防止するため、導電率が十分に低い材料を用いるものとする。そのため、酸化物半導体
膜２０８ａ、２０８ｃを、その物性及び／または機能から、それぞれ酸化物絶縁膜とも呼
ぶことができる。また、酸化物半導体膜２０８ａ、２０８ｃには、電子親和力（真空準位
と伝導帯下端のエネルギー準位との差）が酸化物半導体膜２０８ｂよりも小さく、伝導帯
下端のエネルギー準位が酸化物半導体膜２０８ｂの伝導帯下端のエネルギー準位と差分（
バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大きさに依
存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体膜２０８ａ、２
０８ｃの伝導帯下端のエネルギー準位が、酸化物半導体膜２０８ｂの伝導帯下端のエネル
ギー準位よりも真空準位に近い材料を用いると好適である。例えば、酸化物半導体膜２０
８ｂの伝導帯下端のエネルギー準位と、酸化物半導体膜２０８ａ、２０８ｃの伝導帯下端
のエネルギー準位との差が、０．２ｅＶ以上、好ましくは０．５ｅＶ以上とすることが好
ましい。
また、酸化物半導体膜２０８ａ、２０８ｃは、膜中にスピネル型の結晶構造が含まれな
いことが好ましい。酸化物半導体膜２０８ａ、２０８ｃの膜中にスピネル型の結晶構造を
含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜２１２ａ、２１
２ｂの構成元素が酸化物半導体膜２０８ｂへ拡散してしまう場合がある。なお、酸化物半
導体膜２０８ａ、２０８ｃがＣＡＡＣ−ＯＳである場合、導電膜２１２ａ、２１２ｂの構
成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
酸化物半導体膜２０８ａ、２０８ｃの膜厚は、導電膜２１２ａ、２１２ｂの構成元素が
酸化物半導体膜２０８ｂに拡散することを抑制することのできる膜厚以上であって、絶縁
膜２１４から酸化物半導体膜２０８ｂへの酸素の供給を抑制する膜厚未満とする。例えば
、酸化物半導体膜２０８ａ、２０８ｃの膜厚が１０ｎｍ以上であると、導電膜２１２ａ、
２１２ｂの構成元素が酸化物半導体膜２０８ｂへ拡散するのを抑制することができる。ま
た、酸化物半導体膜２０８ａ、２０８ｃの膜厚を１００ｎｍ以下とすると、絶縁膜２１４
から酸化物半導体膜２０８ｂへ効果的に酸素を供給することができる。
また、本実施の形態においては、酸化物半導体膜２０８ａ、２０８ｃとして、金属元素
の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸化物ターゲットを用いて形成さ
れる酸化物半導体膜を用いる構成について例示したが、これに限定されない。例えば、酸
化物半導体膜２０８ａ、２０８ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］、
Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比
］、またはＩｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］の金属酸化物ターゲットを用いて
形成される酸化物半導体膜を用いてもよい。
なお、酸化物半導体膜２０８ａ、２０８ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原
子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜２０８ａ、２０８ｃは、
Ｉｎ：Ｇａ：Ｚｎ＝１：β１（０＜β１≦２）：β２（０＜β２≦３）となる場合がある
。また、酸化物半導体膜２０８ａ、２０８ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原
子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜２０８ａ、２０８ｃは、
Ｉｎ：Ｇａ：Ｚｎ＝１：β３（１≦β３≦５）：β４（２≦β４≦６）となる場合がある
。また、酸化物半導体膜２０８ａ、２０８ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原
子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜２０８ａ、２０８ｃは、
Ｉｎ：Ｇａ：Ｚｎ＝１：β５（１≦β５≦５）：β６（４≦β６≦８）となる場合がある
。
また、トランジスタ２７０が有する酸化物半導体膜２０８と、トランジスタ２７０Ａ、
２７０Ｂが有する酸化物半導体膜２０８ｃと、は図面において、導電膜２１２ａ、２１２
ｂと重畳しない領域の酸化物半導体膜が薄くなる、別言すると酸化物半導体膜の一部が凹
部を有する形状について例示している。ただし、本発明の一態様はこれに限定されず、導
電膜２１２ａ、２１２ｂと重畳しない領域の酸化物半導体膜が凹部を有さなくてもよい。
この場合の一例を図３７（Ａ）（Ｂ）に示す。図３７（Ａ）（Ｂ）は、トランジスタの一
例を示す断面図である。なお、図３７（Ａ）（Ｂ）は、先に示すトランジスタ２７０Ｂの
酸化物半導体膜２０８が凹部を有さない構造である。
また、図３７（Ｃ）（Ｄ）に示すように、酸化物半導体膜２０８ｃの膜厚を、予め酸化
物半導体膜２０８ｂよりも薄く形成し、さらに酸化物半導体膜２０８ｃ及び絶縁膜２０７
上に絶縁膜２１９を形成してもよい。この場合、絶縁膜２１９には酸化物半導体膜２０８
ｃと導電膜２１２ａ及び導電膜２１２ｂとが接するための開口を形成する。絶縁膜２１９
は、絶縁膜２１４と同様の材料及び形成方法によって形成できる。
また、本実施の形態に係るトランジスタは、上記の構造のそれぞれを自由に組み合わせ
ることが可能である。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
（実施の形態７）
本実施の形態では、本発明の一態様の表示装置の構成について、図３８乃至図４５を参
照しながら説明する。
＜表示装置の構成例１．＞
図３８は本発明の一態様の表示装置の構成を説明する上面図である。また図３９は本発
明の一態様の表示装置が備える画素の構成を説明する上面図である。
図４０は、図３８に示す切断線Ｚ１−Ｚ２、Ｚ３−Ｚ４、Ｚ５−Ｚ６における本発明の
一態様の表示装置の断面の構成を説明する断面図である。
図４１（Ａ）は、図３８に示す切断線Ｚ１−Ｚ２、Ｚ３−Ｚ４、Ｚ５−Ｚ６における本
発明の一態様の表示装置の第１の表示部７００Ｅの断面の構成を説明する断面図であり、
図４１（Ｂ）は、トランジスタの構成を説明する断面図である。
図４２は、図３８に示す切断線Ｚ１−Ｚ２、Ｚ３−Ｚ４、Ｚ５−Ｚ６における本発明の
一態様の表示装置の第２の表示部５００Ｅの断面の構成を説明する断面図である。
本実施の形態で説明する表示装置は、画素７０２Ｅと、基板７１０と、を有する（図３
８、図３９および図４０参照）。なお、副画素７０２ＥＢ、副画素７０２ＥＧまたは副画
素７０２ＥＲを、画素７０２Ｅに用いることができる。
基板７１０は、画素７０２Ｅを支持する機能を備える（図４０参照）。
画素７０２Ｅは、第１の表示素子７５０ＥＢと、第１の表示素子７５０ＥＢと重なる領
域を備える第２の表示素子５５０ＥＢと、を備える（図３９および図４０参照）。
第１の表示素子７５０ＥＢは、外光を反射する反射膜（第１の導電膜７５１ＥＢ）およ
び外光の透過を制御する機能を備える。反射膜（第１の導電膜７５１ＥＢ）は、開口部７
５１Ｈを備える。
第２の表示素子５５０ＥＢは、開口部７５１Ｈと重なる領域および開口部７５１Ｈに向
けて光を射出する機能を備える。
また、第１の表示素子７５０ＥＢは、液晶層７５３、第１の導電膜７５１ＥＢおよび第
２の導電膜７５２を備える（図４１参照）。
第２の表示素子５５０ＥＢは、発光性の有機化合物を含む層５５３Ｅ、第３の導電膜５
５１ＥＢおよび第４の導電膜５５２を備える（図４２参照）。
開口部７５１Ｈは、第１の導電膜７５１ＥＢの面積の、例えば５％以上３５％以下、好
ましくは１５％以上２５％以下の面積を備える。
第２の表示素子５５０ＥＢは、開口部７５１Ｈと概ね重なる形状の領域に光を射出する
機能を備える。なお、開口部７５１Ｈと概ね重なる形状の領域は、開口部７５１Ｈと重な
る領域と重ならない領域を有する。そして、開口部７５１Ｈと重ならない領域の面積は、
重なる領域の面積に対して２０％以下好ましくは１０％以下である。
具体的には、第２の表示素子５５０ＥＢの光を射出する領域は、開口部７５１Ｈの面積
の０．５倍以上１．５倍未満の面積、好ましくは０．８倍以上１．２倍未満の面積、より
好ましくは０．９倍以上１．１倍未満の面積を備える。
上記の表示装置は、副画素７０２ＥＢと副画素７０２ＥＢを支持する基板７１０とを有
し、副画素７０２ＥＢは、開口部７５１Ｈを備える反射膜を第１の導電膜７５１ＥＢに用
いる第１の表示素子７５０ＥＢ（例えば、反射型の液晶素子）と、開口部７５１Ｈに向け
て光を射出する第２の表示素子５５０ＥＢ（例えば、有機ＥＬ素子）と、を含んで構成さ
れる。
これにより、反射型の表示装置として、例えば、外光の強い環境において使用すること
ができ、自発光型の表示装置として、例えば、薄暗い環境において使用することができる
。その結果、消費電力が低減された、利便性または信頼性に優れた新規な表示装置を提供
することができる。
また、隣接する副画素間において、２つの画素電極間に絶縁膜が設けられる。具体的に
は、副画素７０２ＥＢが有する第１の導電膜７５１ＥＢ及び副画素７０２ＥＧが有する第
１の導電膜７５１ＥＧの間に、絶縁膜７７７が設けられる。絶縁膜７７７を介して第１の
導電膜７５１ＥＢ及び第１の導電膜７５１ＥＧが絶縁されることで、上面形状において第
１の導電膜７５１ＥＢ及び第１の導電膜７５１ＥＧの間の空隙をなくすことができる。こ
のような構成とすることで、第１の表示部７００Ｅの画素の開口率を高めることができる
。また、画素の開口率を高めることで、第１の表示部７００Ｅによる表示画像のコントラ
ストを高く、また表示画像を明るくすることができる。
＜構成＞
本発明の一態様の表示装置は、第１の表示部７００Ｅ、第２の表示部５００Ｅおよび接
着層５３５を有する（図３８および図４０参照）。
《第１の表示部７００Ｅ》
第１の表示部７００Ｅは、画素部、配線部、ソースドライバ回路部ＳＤ１、ゲートドライ
バ回路部ＧＤ１および端子部を有する（図３８および図４１参照）。
また、第１の表示部７００Ｅは、基板７１０、基板７７０、構造体ＫＢ１、液晶層７５
３、シール材７３０および光学フィルム７７０Ｐを有する。
基板７７０は、基板７１０と重なる領域を備える。
シール材７３０は、基板７１０および基板７７０を貼り合せる機能を備える。
液晶層７５３は、基板７１０、基板７７０およびシール材７３０で囲まれた領域に配設
される。
構造体ＫＢ１は、基板７１０および基板７７０の間に配置される。構造体ＫＢ１は、所
定の距離の間隙を基板７１０および基板７７０の間に形成する機能を備える。
《画素部》
画素部は画素７０２Ｅ、絶縁膜７７１、絶縁膜７２１Ａ、絶縁膜７２１Ｂおよび絶縁膜７
２８を備える。
例えば、複数の副画素を画素７０２Ｅに用いることができる。具体的には、青色の表示
をする副画素７０２ＥＢ、緑色の表示をする副画素７０２ＥＧ、赤色の表示をする副画素
７０２ＥＲ等を用いることができる。また、白色の表示をする副画素または黄色の表示を
する副画素等を用いることができる。
例えば、青色の表示をする画素の面積を、他の色の表示をする画素の面積より大きくす
る。これにより、白色の表示を好適にすることができる。
《画素》
副画素７０２ＥＢは、第１の表示素子７５０ＥＢ、着色膜ＣＦＢ１および画素回路を有す
る。
《第１の表示素子７５０ＥＢ》
例えば、光の反射または透過を制御する機能を備える表示素子を、第１の表示素子７５０
ＥＢに用いることができる。例えば、液晶素子と偏光板を組み合わせた構成またはシャッ
ター方式のＭＥＭＳ表示素子等を用いることができる。
具体的には、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉ
ｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈ
ｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉ
ｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどの駆動方法を用いて駆動することができる液晶素子
を用いることができる。
また、例えば垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉ
ｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖ
ｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどの駆動方法を用いて駆
動することができる液晶素子を用いることができる。
例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電
性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コ
レステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を
示す液晶材料を用いることができる。または、ブルー相を示す液晶材料を用いることがで
きる。
例えば、液晶材料を含む液晶層７５３、液晶材料の配向を制御する電界を印加できるよ
うに配置された第１の導電膜７５１ＥＢおよび第２の導電膜７５２を備える。
導電性を備える材料を第１の導電膜７５１ＥＢに用いることができる。
例えば、配線部に用いる材料を第１の導電膜７５１ＥＢまたは第２の導電膜７５２に用
いることができる。
例えば、液晶層７５３側から入射する光を反射する材料を第１の導電膜７５１ＥＢに用
いることができる。これにより、第１の表示素子７５０ＥＢを反射型の液晶素子にするこ
とができる。第１の導電膜７５１ＥＢは画素電極としての機能を有する。
また、例えば、表面に凹凸を備える導電膜を、第１の導電膜７５１ＥＢに用いてもよい
。これにより、入射する光をさまざまな方向に反射して、白色の表示をすることができる
。
例えば、可視光について透光性を有し且つ導電性を備える材料を、第２の導電膜７５２
に用いることができる。
例えば、導電性酸化物またはインジウムを含む導電性酸化物を第２の導電膜７５２に用
いることができる。または、光が透過する程度に薄い金属膜を第２の導電膜７５２に用い
ることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛
、ガリウムを添加した酸化亜鉛などを、第２の導電膜７５２に用いることができる。
《開口部７５１Ｈ》
第１の表示部７００Ｆは、開口部７５１Ｈを第１の導電膜７５１ＥＢに備える。基板７１
０から入射した光の一部は開口部７５１Ｈを透過して、基板７７０から射出することがで
きる。
第１の導電膜７５１ＥＢの面積の５％以上３５％以下、好ましくは１５％以上２５％以
下が、開口部７５１Ｈの面積に好ましい。
多角形、四角形、楕円形、円形または十字等の形状を開口部７５１Ｈの形状に用いるこ
とができる。
《第１の着色膜》
第１の着色膜は、第１の表示素子７５０ＥＢと重なる領域を備え、所定の色の光を透過す
る機能を備える。着色膜は、例えばカラーフィルターとして用いることができる。
例えば、青色の光を透過する着色膜ＣＦＢ１を副画素７０２ＥＢに用いることができる
。緑色の光を透過する着色膜ＣＦＧ１を副画素７０２ＥＧに用いることができる。赤色の
光を透過する着色膜を副画素７０２ＥＲに用いることができる。また、白色の光を透過す
る着色膜や黄色の光を透過する着色膜をさまざまな色の表示をするための副画素に用いる
ことができる。
《遮光膜ＢＭ》
副画素７０２ＥＢと重なる領域に開口部を備える遮光膜ＢＭを備えていてもよい。
光の透過を妨げる材料を遮光膜ＢＭに用いることができる。これにより、遮光膜ＢＭは
、例えばブラックマトリクスとして機能する。
《画素回路》
トランジスタＭＥ１または容量素子Ｃ１等を画素回路に用いることができる。
トランジスタＭＥ１は、半導体膜７１８および半導体膜７１８と重なる領域を備える導
電膜７０４を備える（図４１（Ｂ）参照）。また、トランジスタＭＥ１は、導電膜７１２
Ａおよび導電膜７１２Ｂを備える。
なお、導電膜７１２Ａはソース電極の機能またはドレイン電極の機能の一方を備え、導
電膜７１２Ｂはソース電極の機能またはドレイン電極の機能の他方を備える。また、導電
膜７０４はゲート電極として機能し、絶縁膜７０６はゲート絶縁膜として機能する。
半導体膜７１８に用いる半導体材料は特に限定されず、例えば、酸化物半導体、シリコ
ン、ゲルマニウム等が挙げられる。またトランジスタに用いる半導体材料の結晶性につい
ても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導
体、単結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶
性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
また、トランジスタに用いる半導体材料としては、例えば、第１４族の元素、化合物半
導体又は酸化物半導体を半導体層に用いることができる。代表的には、シリコンを含む半
導体、ガリウムヒ素を含む半導体又はインジウムを含む酸化物半導体などを適用できる。
特に、トランジスタのチャネルが形成される半導体に、酸化物半導体を適用することが
好ましい。特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好
ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を
用いると、トランジスタのオフ状態における電流を低減できるため好ましい。
例えば、酸化物半導体を用いたトランジスタとして、実施の形態１または実施の形態６
で説明するトランジスタをトランジスタＭＥ１に用いることができる。
容量素子Ｃ１は、導電膜７１２Ａおよび導電膜７１２Ａと重なる領域を備える導電膜を
備える（図４１（Ａ）参照）。
なお、導電膜７１２Ａは、第１の導電膜７５１ＥＢと電気的に接続する。
《絶縁膜》
絶縁膜７７１は、液晶層７５３および着色膜ＣＦＢ１、ＣＦＧ１の間に配設される。
着色膜ＣＦＢ１等から液晶層７５３への不純物の拡散を、抑制する機能を備える材料を
絶縁膜７７１に用いることができる。
絶縁膜７２１Ｂは、導電膜７０４と重なる領域および半導体膜７１８と重なる領域を備
える。
絶縁膜７２１Ａは、半導体膜７１８および絶縁膜７２１Ｂの間に配設される（図４１（
Ａ）および図４１（Ｂ）参照）。
《絶縁膜７２８》
絶縁膜７２８は、絶縁膜７２１Ｂおよび液晶層７５３の間に配設される。
絶縁膜７２８は、絶縁膜７２８と重なるさまざまな構造に由来する段差を平坦化するこ
とができる。これにより、液晶層７５３の厚さを均一にすることができる。
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性
の複合材料を、絶縁膜７２８に用いることができる（図４１（Ａ）参照）。
具体的には、無機酸化物膜、無機窒化物膜もしくは無機酸化窒化物膜またはこれらから
選ばれた複数を積層した積層材料を、絶縁膜７２８に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネ
ート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の
積層材料もしくは複合材料などを絶縁膜７２８に用いることができる。また、感光性を有
する材料を用いて形成してもよい。
《絶縁膜７７７》
絶縁膜７７７は、一の画素電極の端部を覆うように設けられる。具体的には、第１の導電
膜７５１ＥＧの端部を覆うように設けられる（図３９、図４０参照）。また、第１の導電
膜７５１ＥＲの端部を覆うように設けられる（図３９参照）。
《ソースドライバ回路部ＳＤ１》
例えば、集積回路をソースドライバ回路部ＳＤ１に用いることができる。具体的には、シ
リコン基板上に形成された集積回路を用いることができる（図３８参照）。
例えば、ＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）法を用いて、基板７１０上に設けられ
たパッドにソースドライバ回路部ＳＤ１を実装できる。具体的には、異方性導電膜を用い
て、パッドに集積回路を実装できる。なお、パッドは、画素回路と電気的に接続される。
《ゲートドライバ回路部ＧＤ１》
例えば、トランジスタＭＥ２をゲートドライバ回路部ＧＤ１に用いることができる（図４
１（Ａ）および図４１（Ｂ）参照）。
例えば、実施の形態１または実施の形態６で説明するトランジスタをトランジスタＭＥ
２に用いることができる。
例えば、トランジスタＭＥ１が備える半導体膜７１８と同一の工程で形成することがで
きる半導体膜をトランジスタＭＥ２に用いることができる。
なお、トランジスタＭＥ１と同一の構成を、トランジスタＭＥ２に用いることができる
。また、異なる構成をトランジスタＭＥ２に用いることができる。
《導電膜７２０》
導電膜７２０は、半導体膜７１８と重なる領域を備える。言い換えると、半導体膜７１８
を導電膜７２０および導電膜７０４の間に配置する。これにより、トランジスタＭＥ１ま
たはトランジスタＭＥ２の特性または信頼性を高めることができる。
導電膜７２０をトランジスタＭＥ２の第２のゲート電極に用いることができる。導電膜
７２０をトランジスタＭＥ１またはトランジスタＭＥ２の一部ということもできる。
例えば、導電膜７０４と同じ電位を供給することができる配線と導電膜７２０を電気的
に接続することができる。
例えば、配線部に用いる材料を導電膜７２０に用いることができる。具体的には、導電
性酸化物またはインジウムを含む導電性酸化物、酸化インジウム、インジウム錫酸化物、
インジウム亜鉛酸化物、インジウム亜鉛ガリウム酸化物、酸化亜鉛、ガリウムを添加した
酸化亜鉛などを、導電膜７２０に用いることができる。
《配線部、端子部》
配線部は信号線７１１を備える。また、端子部は接続電極７１９を備える（図４１（Ａ）
参照）。
信号線７１１は、接続電極７１９と電気的に接続される。また、信号線７１１の一部を
接続電極７１９に用いることができる。
接続電極７１９は、例えば、導電部材ＡＣＦ１を用いてフレキシブルプリント基板ＦＰ
Ｃ１と電気的に接続される。
導電性を備える材料を信号線７１１および接続電極７１９に用いることができる。
例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを信号
線７１１または接続電極７１９に用いることができる。
具体的には、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデ
ン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金
属元素などを、信号線７１１または接続電極７１９に用いることができる。または、上述
した金属元素を含む合金などを、信号線７１１または接続電極７１９に用いることができ
る。特に、銅とマンガンの合金がウエットエッチング法を用いた微細加工に好適である。
具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタ
ン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タ
ンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と
、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構
造等を信号線７１１または接続電極７１９に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛
、ガリウムを添加した酸化亜鉛などの導電性酸化物を、信号線７１１または接続電極７１
９に用いることができる。
具体的には、グラフェンまたはグラファイトを含む膜を信号線７１１または接続電極７
１９に用いることができる。
例えば、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することに
より、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える
方法や還元剤を用いる方法等を挙げることができる。
具体的には、導電性高分子を信号線７１１または接続電極７１９に用いることができる
。
《導電部材ＡＣＦ１》
例えば、はんだ、導電性ペーストまたは異方性導電膜等を、導電部材ＡＣＦ１に用いるこ
とができる。
具体的には、導電性を備える粒子と、粒子を分散する材料等を導電部材ＡＣＦ１に用い
ることができる。
例えば、１μｍ以上２００μｍ以下好ましくは３μｍ以上１５０μｍ以下の大きさの球
状、柱状またはフィラー状等の形状を備える粒子を用いることができる。
例えば、ニッケルまたは金等を含む導電性の材料で被覆された粒子を用いることができ
る。
具体的には、ポリスチレン、アクリル樹脂または酸化チタン等を含む粒子を用いること
ができる。
例えば、合成ゴム、熱硬化性樹脂、熱可塑性樹脂等を、粒子を分散する材料に用いるこ
とができる。
これにより、粒子を用いてフレキシブルプリント基板ＦＰＣ１と接続電極７１９を電気
的に接続することができる。
《基板７１０》
透光性を備える材料を基板７１０に用いることができる。また、研磨法を用いて厚さを薄
くした材料を基板７１０に用いることができる。
例えば、基材７１０Ａと絶縁膜７１０Ｂの積層材料を基板７１０に用いる。絶縁膜７１
０Ｂは、基材７１０Ａに含まれる不純物または外部からの不純物の拡散を抑制する機能を
備える。
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基板７１０に用いることが
できる。
例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２０
０ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８０
０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を基
板７１０に用いることができる。これにより、大型の表示装置を作製することができる。
有機材料、無機材料または有機材料と無機材料等の複合材料等を基板７１０に用いるこ
とができる。例えば、ガラス、セラミックス、金属等の無機材料を基板７１０に用いるこ
とができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、
石英またはサファイア等を、基板７１０に用いることができる。具体的には、無機酸化物
膜、無機窒化物膜または無機酸窒化物膜等を、基板７１０に用いることができる。例えば
、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム等を、基板７１０
に用いることができる。ＳＵＳまたはアルミニウム等を、基板７１０に用いることができ
る。
例えば、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリ
コンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を基板７１０に用いることができ
る。これにより、半導体素子を基板７１０に形成することができる。
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基板７１０に用いるこ
とができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポ
リカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基板７１０に用い
ることができる。
例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わ
せた複合材料を基板７１０に用いることができる。例えば、繊維状または粒子状の金属、
ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基板７１０に用いるこ
とができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散し
た複合材料を、基板７１０に用いることができる。
また、単層の材料または複数の層が積層された材料を、基板７１０に用いることができ
る。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基
板７１０に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散を
防ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または
複数の膜が積層された材料を、基板７１０に用いることができる。または、樹脂と樹脂を
透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜
等が積層された材料を、基板７１０に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネ
ート若しくはアクリル樹脂等の樹脂フィルム、樹脂板または積層体等を基板７１０に用い
ることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、
ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂もしくはシ
ロキサン結合を有する樹脂を含む材料を基板７１０に用いることができる。
具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（Ｐ
ＥＮ）、ポリエーテルサルフォン（ＰＥＳ）またはアクリル等を基板７１０に用いること
ができる。
また、紙または木材などを基板７１０に用いることができる。
例えば、可撓性を有する基板を基板７１０に用いることができる。
なお、可撓性を有する基板にトランジスタまたは容量素子等を直接形成する方法を用い
ることができる。また、耐熱性を備える工程用の基板にトランジスタまたは容量素子等を
形成し、可撓性を有する基板に形成されたトランジスタまたは容量素子等を転置する方法
を用いることができる。
《基板７７０》
透光性を備える材料を基板７７０に用いることができる。
例えば、基板７１０に用いることができる材料を基板７７０に用いることができる。
《シール材７３０》
無機材料、有機材料または無機材料と有機材料の複合材料等をシール材７３０に用いるこ
とができる。
例えば、熱溶融性の樹脂または硬化性の樹脂等の有機材料を、シール材７３０に用いる
ことができる。
例えば、反応硬化型接着剤、光硬化型接着剤、熱硬化型接着剤または／および嫌気型接
着剤等の有機材料をシール材７３０に用いることができる。
具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイ
ミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチ
ラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等を含む接着剤をシール材７３０
に用いることができる。
《光学フィルム７７０Ｐ》
基板７７０は、光学フィルムと液晶層７５３の間に挟まれる。光学フィルム７７０Ｐは、
第１の表示素子７５０ＥＢと重なる領域を備える。
例えば、偏光板、位相差板、拡散フィルムまたは集光フィルム等を光学フィルム７７０
Ｐに用いることができる。
また、傷の発生を防ぐハードコート層などを光学フィルムに用いることができる。
《第２の表示部５００Ｅ》
第２の表示部５００Ｅは、画素部、配線部、ソースドライバ回路部ＳＤ２、ゲートドライ
バ回路部ＧＤ２または端子部を有する（図３８および図４２参照）。
また、第２表示部５００Ｅは、基板５１０、絶縁膜５７０、構造体ＫＢ２または接合層
５３０を有する。
また、着色膜または絶縁膜５７１を有する。
また、絶縁膜５２１Ａ、絶縁膜５２１Ｂ、隔壁５２８Ａまたは絶縁膜５２８Ｂを備える
。
絶縁膜５７０は、基板５１０と重なる領域を備える。
接合層５３０は、基板５１０と絶縁膜５７０を貼り合わせる機能を備える。
構造体ＫＢ２は、基板５１０および絶縁膜５７０の間に配設される。構造体ＫＢ２は、
所定の距離の間隙を基板５１０および絶縁膜５７０の間に形成する機能を備える。
《画素部》
画素部は、画素を備える。
例えば、複数の副画素を画素に用いることができる。具体的には、青色の表示をする副
画素、緑色の表示をする副画素、赤色の表示をする副画素等を用いることができる。また
、白色の表示をする副画素または黄色の表示をする副画素等を用いることができる。
例えば、青色の表示をする画素の面積を、他の色の表示をする画素の面積より大きくす
る。これにより、白色の表示を好適にすることができる。
《画素》
画素は、第２の表示素子５５０ＥＢ、着色膜ＣＦＢ２および画素回路を有する。
《第２の表示素子５５０ＥＢ》
第２の表示素子５５０ＥＢは、開口部７５１Ｈと重なる領域および開口部７５１Ｈに向け
て光を射出する機能を備える。
第２の表示素子５５０ＥＢは、光を射出する領域を開口部７５１Ｈと概ね重なる形状の
領域に備える（図３９参照）。
さまざまな発光素子を第２の表示素子５５０ＥＢに用いることができる。例えば、有機
エレクトロルミネッセンス素子、無機エレクトロルミネッセンス素子または発光ダイオー
ドなどを、第２の表示素子５５０ＥＢに用いることができる。
例えば、第３の導電膜５５１ＥＢと、第３の導電膜と重なる領域を備える第４の導電膜
５５２と、第３の導電膜５５１ＥＢおよび第４の導電膜５５２の間に配置される発光性の
有機化合物を含む層５５３Ｅと、を、第２の表示素子５５０ＥＢに用いることができる（
図４２参照）。
例えば、白色の光を射出するように積層された積層体を、発光性の有機化合物を含む層
５５３Ｅに用いることができる。具体的には、青色の光を射出する蛍光材料を含む発光性
の有機化合物を含む層と、緑色または／および赤色の光を射出する蛍光材料以外の材料を
含む層と、を積層した積層体を、発光性の有機化合物を含む層５５３Ｅに用いることがで
きる。
例えば、配線部に用いる材料を第３の導電膜５５１ＥＢまたは第４の導電膜５５２に用
いることができる。
例えば、可視光について反射性を有し且つ導電性を備える材料を、第３の導電膜５５１
ＥＢに用いることができる。
例えば、可視光について透光性を有し且つ導電性を備える材料を、第４の導電膜５５２
に用いることができる。
具体的には、導電性酸化物またはインジウムを含む導電性酸化物、酸化インジウム、イ
ンジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛など
を、第４の導電膜５５２に用いることができる。
または、光が透過する程度に薄い金属膜を第４の導電膜５５２に用いることができる。
《第２の着色膜》
第２の着色膜は、第１の導電膜７５１ＥＢの開口部７５１Ｈおよび第２の表示素子５５０
ＥＢの間に配設される。
第２の着色膜は、開口部７５１Ｈおよび第２の表示素子５５０ＥＢと重なる領域を備え
、所定の色の光を透過する機能を備える。例えば、着色膜ＣＦＢ１を透過する光を透過す
る着色膜を着色膜ＣＦＢ２に用いることができる。これにより、第２の表示素子５５０Ｅ
Ｂが射出する光の一部を、着色膜ＣＦＢ２、開口部７５１Ｈおよび着色膜ＣＦＢ１を透過
して、表示装置の外側に取り出すことができる。
例えば、着色膜ＣＦＢ１に用いることができる材料を着色膜ＣＦＢ２に用いることがで
きる。
《画素回路》
トランジスタＭＥ３等を画素回路に用いることができる。
例えば、トランジスタＭＥ１に用いることができる構成を、トランジスタＭＥ３に用い
ることができる。
例えば、実施の形態１または実施の形態６で説明するトランジスタをトランジスタＭＥ
３に用いることができる。
《絶縁膜》
着色膜ＣＦＢ２および接合層５３０の間に、絶縁膜５７１を備える。
絶縁膜５２１Ｂは、導電膜５０４と重なる領域および半導体膜と重なる領域を備える。
絶縁膜５２１Ａは、半導体膜および絶縁膜５２１Ｂの間に配設される（図４２参照）。
《絶縁膜５２８Ｂ》
絶縁膜５２８Ｂは、絶縁膜５２８Ｂと重なるさまざまな構造に由来する段差を平坦化する
ことができる。
例えば、絶縁膜７２８に用いることができる材料を絶縁膜５２８Ｂに用いることができ
る。
《隔壁５２８Ａ》
隔壁５２８Ａは、開口部を第２の表示素子５５０ＥＢと重なる領域に備える。例えば、絶
縁性を備える材料を隔壁５２８Ａに用いることができる。これにより、第２の表示素子５
５０ＥＢを隣接する他の構成から分離することができる。または、隔壁５２８Ａに設ける
開口部の形状を用いて、第２の表示素子の形状を決定することができる。
例えば、絶縁膜５２８Ｂに用いることができる材料を隔壁５２８Ａに用いることができ
る。
《ソースドライバ回路部ＳＤ２》
例えば、集積回路をソースドライバ回路部ＳＤ２に用いることができる。具体的には、シ
リコン基板上に形成された集積回路を用いることができる（図３８参照）。
例えば、ＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）法を用いて、基板５１０に設けられた
パッドにソースドライバ回路部ＳＤ２を実装できる。具体的には、異方性導電膜を用いて
、パッドに集積回路を実装できる。なお、パッドは、画素回路と電気的に接続される。
《ゲートドライバ回路部ＧＤ２》
例えば、トランジスタＭＥ４をゲートドライバ回路部ＧＤ２に用いることができる（図４
２参照）。
例えば、実施の形態１または実施の形態６で説明するトランジスタをトランジスタＭＥ
４に用いることができる。
例えば、トランジスタＭＥ３が備える半導体膜と同一の工程で形成することができる半
導体膜をトランジスタＭＥ４に用いることができる。
なお、トランジスタＭＥ３と同一の構成を、トランジスタＭＥ４に用いることができる
。また、異なる構成をトランジスタＭＥ４に用いることができる。
《導電膜５２０》
導電膜５２０は、半導体膜と重なる領域を備える。言い換えると、半導体膜を導電膜５２
０および導電膜５０４の間に配置する。これにより、トランジスタＭＥ３またはトランジ
スタＭＥ４の信頼性を高めることができる。
導電膜５２０をトランジスタＭＥ４の第２のゲート電極に用いることができる。導電膜
５２０をトランジスタＭＥ３またはトランジスタＭＥ４の一部ということもできる。
例えば、導電膜５０４と同じ電位を供給することができる配線と導電膜５２０を電気的
に接続することができる。
例えば、配線部に用いる材料を導電膜５２０に用いることができる。具体的には、導電
性酸化物またはインジウムを含む導電性酸化物、酸化インジウム、インジウム錫酸化物、
インジウム亜鉛酸化物、インジウム亜鉛ガリウム酸化物、酸化亜鉛、ガリウムを添加した
酸化亜鉛などを、導電膜５２０に用いることができる。
《配線部、端子部》
配線部は信号線を備える。また、端子部は接続電極５１９を備える（図４２参照）。
信号線は、接続電極５１９と電気的に接続される。また、信号線の一部を接続電極５１
９に用いることができる。
接続電極５１９は、例えば、導電部材ＡＣＦ２を用いてフレキシブルプリント基板ＦＰ
Ｃ２と電気的に接続される。
信号線７１１または接続電極７１９に用いることができる材料を、信号線または接続電
極５１９に用いることができる。
《導電部材ＡＣＦ２》
導電部材ＡＣＦ１に用いることができる材料を、導電部材ＡＣＦ２に用いることができる
。
《基板５１０》
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基板５１０に用いることがで
きる。
例えば、基材５１０Ａと絶縁膜５１０Ｂの積層材料を基板５１０に用いる。絶縁膜５１
０Ｂは、基材５１０Ａに含まれる不純物または外部からの不純物の拡散を抑制する機能を
備える。
例えば、基板７１０に用いることができる材料を基板５１０に用いることができる。な
お、遮光性を備える材料も基板５１０に用いることができる。
《絶縁膜５７０》
例えば、単層の材料または複数の層が積層された材料を、絶縁膜５７０に用いることがで
きる。例えば、不純物の拡散を防ぐ絶縁膜等が積層された材料を、絶縁膜５７０に用いる
ことができる。具体的には、樹脂と樹脂等を透過する不純物の拡散を防ぐ酸化シリコン層
、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または複数の膜が積層され
た材料を、絶縁膜５７０に用いることができる。
《接合層５３０》
無機材料、有機材料または無機材料と有機材料の複合材料等を接合層５３０に用いること
ができる。
例えば、シール材７３０に用いることができる材料を接合層５３０に用いることができ
る。
《接着層５３５》
無機材料、有機材料または無機材料と有機材料の複合材料等を接着層５３５に用いること
ができる。
例えば、接合層５３０に用いることができる材料を接着層５３５に用いることができる
。
＜表示装置の構成例２．＞
本発明の一態様の表示装置の別の構成について、図３８、図３９または図４３乃至図４
５を参照しながら説明する。
図４３は、図３８に示す切断線Ｚ１−Ｚ２、Ｚ３−Ｚ４、Ｚ５−Ｚ６における本発明の
一態様の表示装置の断面の構成を説明する断面図である。
図４４（Ａ）は、図３８に示す切断線Ｚ１−Ｚ２、Ｚ３−Ｚ４、Ｚ５−Ｚ６における本
発明の一態様の表示装置の第１の表示部７００Ｆの断面の構成を説明する断面図であり、
図４４（Ｂ）は、トランジスタの構成を説明する断面図である。
図４５は、図３８に示す切断線Ｚ１−Ｚ２、Ｚ３−Ｚ４、Ｚ５−Ｚ６における本発明の
一態様の表示装置の第２の表示部５００Ｆの断面の構成を説明する断面図である。
ここでは、上記で説明した表示装置と異なる構成について詳細に説明し、同様の構成を
用いることができる部分は、上記の説明を援用する。
《第１の表示部７００Ｆ》
第１の表示部７００Ｆにおいて、平坦な第１の導電膜７５１ＦＢを備える点、光学フィル
ム７７０ＰＦを備える点および構造体ＫＢ１が基板７７０に設けられている点、トップゲ
ート型のトランジスタＭＦ１およびトランジスタＭＦ２を備える点が、図４１を参照しな
がら説明する第１の表示部７００Ｅと異なる。
例えば、２色性色素を含む偏光板を光学フィルム７７０ＰＦに用いることができる。
《第２の表示部５００Ｆ》
第２の表示部５００Ｆにおいて、着色膜ＣＦＢ２を備えない点および青色、緑色または赤
色等の光を射出する第２の表示素子５５０ＦＢを備える点、トップゲート型のトランジス
タＭＦ１およびトランジスタＭＦ２を備える点が、図４２を参照しながら説明する第２の
表示部５００Ｅとは異なる。
他の副画素に配置された第２の表示素子とは異なる色を射出する第２の表示素子５５０
ＦＢを、一の副画素に用いる。例えば、青色の光を射出する第２の表示素子５５０ＦＢを
一の副画素に用い、他の副画素に緑色または赤色の光を射出する第２の表示素子を用いる
。
具体的には、青色の光を射出する発光性の有機化合物を含む層５５３Ｆを備える第２の
表示素子を、一の副画素に用いる。また、緑色の光を射出する発光性の有機化合物を含む
層または赤色の光を射出する発光性の有機化合物を含む層を備える第２の表示素子を、他
の副画素に用いる。
なお、発光性の有機化合物を含む層を形成する方法にシャドーマスクを用いる蒸着法ま
たはインクジェット法を用いることができる。これにより、他の副画素に配置された第２
の表示素子とは異なる色を射出する第２の表示素子５５０ＦＢを、一の副画素に用いるこ
とができる。
《トランジスタＭＦ１》
トランジスタＭＦ１は、絶縁膜７１０Ｂと重なる領域を備える導電膜７０４と、絶縁膜７
１０Ｂおよび導電膜７０４の間に配設される領域を備える半導体膜７１８と、を備える。
なお、導電膜７０４はゲート電極の機能を備える（図４４（Ｂ））。
半導体膜７１８は、導電膜７０４と重ならない第１の領域７１８Ａおよび第２の領域７
１８Ｂと、第１の領域７１８Ａおよび第２の領域７１８Ｂの間に導電膜７０４と重なる第
３の領域７１８Ｃを備える。
トランジスタＭＦ１は、第３の領域７１８Ｃおよび導電膜７０４の間に絶縁膜７０６を
備える。なお、絶縁膜７０６はゲート絶縁膜の機能を備える。
第１の領域７１８Ａおよび第２の領域７１８Ｂは、第３の領域７１８Ｃに比べて低抵抗
化され、ソース領域の機能またはドレイン領域の機能を備える。
なお、例えば後述する酸化物半導体膜の抵抗率の制御方法を、半導体膜７１８の第１の
領域７１８Ａおよび第２の領域７１８Ｂを形成する方法に用いることができる。具体的に
は、希ガスを含むガスを用いるプラズマ処理を適用することができる。例えば、導電膜７
０４をマスクに用いると、第３の領域７１８Ｃの形状の一部を導電膜７０４の端部の形状
と自己整合することができる。
トランジスタＭＦ１は、第１の領域７１８Ａと接する導電膜７１２Ａと、第２の領域７
１８Ｂと接する導電膜７１２Ｂと、を備える。導電膜７１２Ａおよび導電膜７１２Ｂは、
ソース電極またはドレイン電極の機能を備える。
トランジスタＭＦ１と同一の工程で形成できるトランジスタをトランジスタＭＦ２に用
いることができる。
＜酸化物半導体膜の抵抗率の制御方法＞
酸化物半導体膜の抵抗率を制御する方法について説明する。
所定の抵抗率を備える酸化物半導体膜を、導電膜７２０、第１の領域７１８Ａまたは第
２の領域７１８Ｂに用いることができる。酸化物半導体膜の抵抗率を制御する方法は、実
施の形態１で説明する第２の酸化物半導体膜１１１の抵抗率の制御方法を参照できる。
なお、半導体膜７１８よりも水素濃度及び／又は酸素欠損量が多く、抵抗率が低い酸化
物半導体膜を、導電膜７２０に用いる。
また、導電膜７２０に含まれる水素濃度は、半導体膜７１８に含まれる水素濃度の２倍
以上、好ましくは１０倍以上である。
また、導電膜７２０の抵抗率は、半導体膜７１８の抵抗率の１×１０−８倍以上１×１
０−１倍未満である。
具体的には、導電膜７２０の抵抗率は、１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満
、好ましくは、１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満である。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。
（実施の形態８）
本実施の形態では、本発明の一態様の液晶表示装置を有する電子機器について、図４６
および図４７を用いて説明を行う。
図４６に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２と
の間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続され
た表示パネル８００６、フレーム８００９、プリント基板８０１０、バッテリ８０１１を
有する。
本発明の一態様の表示装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル
８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８
００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は
、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
図４７（Ａ）乃至図４７（Ｈ）は、電子機器を示す図である。これらの電子機器は、筐
体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５０
０５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（
力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質
、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、にお
い又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することが
できる。
図４７（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９
、赤外線ポート５０１０、等を有することができる。図４７（Ｂ）は記録媒体を備えた携
帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表
示部５００２、記録媒体読込部５０１１、等を有することができる。図４７（Ｃ）はゴー
グル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２
、イヤホン５０１３、等を有することができる。図４７（Ｄ）は携帯型遊技機であり、上
述したものの他に、記録媒体読込部５０１１、等を有することができる。図４７（Ｅ）は
テレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シ
ャッターボタン５０１５、受像部５０１６、等を有することができる。図４７（Ｆ）は携
帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１
、等を有することができる。図４７（Ｇ）は持ち運び型テレビ受像器であり、上述したも
のの他に、信号の送受信が可能な充電器５０１７、等を有することができる。図４７（Ｈ
）は腕時計型情報端末であり、上述したもののほかに、バンド５０１８、留め金５０１９
、等を有する。ベゼル部分を兼ねる筐体５０００に搭載された表示部５００１は、非矩形
状の表示領域を有している。表示部５００１は、時刻を表すアイコン５３０５、その他の
アイコン５３０６等を表示することができる。
図４７（Ａ）乃至図４７（Ｈ）に示す電子機器は、様々な機能を有することができる。
例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッ
チパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プ
ログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコ
ンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は
受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に
表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器におい
ては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報
を表示する機能、又は、複数の表示部に視差を考慮した画像を表示することで立体的な画
像を表示する機能、等を有することができる。さらに、受像部を有する電子機器において
は、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動又は手動で補正す
る機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画
像を表示部に表示する機能、等を有することができる。なお、図４７（Ａ）乃至図４７（
Ｈ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有す
ることができる。
本実施の形態の電子機器は、何らかの情報を表示するための表示部を有することを特徴
とする。該表示部に、本発明の一態様の液晶表示装置を適用することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
本実施例では、本発明の一態様である液晶表示装置を作製し、表示確認を行った結果に
ついて説明する。該液晶表示装置の画素７０Ｒ、７０Ｇの断面構成は図２１に対応し、画
素７０Ｂの断面構成は図２２に対応する。
まず、本実施例で作製した液晶表示装置の仕様を表１に示す。
本実施例で作製した液晶表示装置は、アクティブマトリクス反射型液晶表示装置、カラ
ーディスプレイであり、バックプレーン側のＦＥＴにはＣＡＡＣ−ＩＧＺＯを用いた。作
製した液晶表示装置の反射率は２５．１％、ＮＴＳＣ比は３７％である。
該液晶表示装置の表示例を図４８に示す。図４８より、本発明の一態様の液晶表示装置
は高い開口率を維持しつつコントラストの高い表示を行うことができる。
本実施例に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることがで
きる。
５０ トランジスタ
５０Ｂ トランジスタ
５０Ｇ トランジスタ
５０Ｒ トランジスタ
５１ 液晶素子
５１Ｂ 液晶素子
５５ 容量素子
７０ 画素
７０Ｂ 画素
７０Ｇ 画素
７０Ｒ 画素
７１ 画素部
７４ 走査線駆動回路
７５ 容量配線
７６ 信号線駆動回路
７７ 走査線
７９ 信号線
７９Ｂ 信号線
７９Ｇ 信号線
７９Ｒ 信号線
８０ 液晶表示装置
１０２ 基板
１０４ ゲート電極
１０６ 絶縁膜
１０７ 絶縁膜
１０８ 絶縁膜
１１０ 酸化物半導体膜
１１０ａ 酸化物半導体膜
１１１ 酸化物半導体膜
１１１ａ 酸化物半導体膜
１１２ａ ソース電極
１１２ｂ ドレイン電極
１１４ 絶縁膜
１１６ 絶縁膜
１１８ 絶縁膜
１１９ 絶縁膜
１２０ 導電膜
１２０ａ 導電膜
１２０ｂ 導電膜
１２１ 導電膜
１２２ 導電膜
１３０ 絶縁膜
１４１ 開口
１４２ 開口
１４３ 開口
１５０ トランジスタ
１５１ トランジスタ
１６０ 容量素子
１７０ 着色膜
１７１ 着色膜
１９３ ターゲット
１９４ プラズマ
２０２ 基板
２０４ 導電膜
２０６ 絶縁膜
２０７ 絶縁膜
２０８ 酸化物半導体膜
２０８ａ 酸化物半導体膜
２０８ｂ 酸化物半導体膜
２０８ｃ 酸化物半導体膜
２１１ａ 酸化物半導体膜
２１１ｂ 酸化物半導体膜
２１２ａ 導電膜
２１２ｂ 導電膜
２１４ 絶縁膜
２１６ 絶縁膜
２１８ 絶縁膜
２１９ 絶縁膜
２２０ｂ 導電膜
２５２ａ 開口部
２５２ｂ 開口部
２５２ｃ 開口部
２７０ トランジスタ
２７０Ａ トランジスタ
２７０Ｂ トランジスタ
３０２ 基板
３０３ 基板
３１１ａ 酸化物半導体膜
３１１Ｂ 酸化物半導体膜
３１１Ｇ 酸化物半導体膜
３１１Ｒ 酸化物半導体膜
３１４ 絶縁膜
３１６ 絶縁膜
３１８ 絶縁膜
３１９ 絶縁膜
３２０Ｂ 画素電極
３２０Ｇ 画素電極
３２０Ｒ 画素電極
３２５Ｂ 導電膜
３２５Ｇ 導電膜
３２５Ｒ 導電膜
３３０ 絶縁膜
３３０ａ 絶縁膜
３３０ｂ 絶縁膜
３３０Ｂ 絶縁膜
３３０Ｇ 絶縁膜
３３０Ｒ 絶縁膜
３３３ 構造体
３３５ 配向膜
３３６ 配向膜
３３７ オーバーコート膜
３４０Ｂ 着色膜
３４０Ｇ 着色膜
３４０Ｒ 着色膜
３４１ 液晶層
３４４ 絶縁膜
３４５ コモン電極
５００Ｅ 表示部
５００Ｆ 表示部
５０４ 導電膜
５１０ 基板
５１０Ａ 基材
５１０Ｂ 絶縁膜
５１９ 接続電極
５２０ 導電膜
５２１Ａ 絶縁膜
５２１Ｂ 絶縁膜
５２８Ａ 隔壁
５２８Ｂ 絶縁膜
５３０ 接合層
５３５ 接着層
５５０ＥＢ 表示素子
５５０ＦＢ 表示素子
５５１ＥＢ 導電膜
５５２ 導電膜
５５３Ｅ 層
５５３Ｆ 層
５７０ 絶縁膜
５７１ 絶縁膜
７００Ｅ 表示部
７００Ｆ 表示部
７０２Ｅ 画素
７０２ＥＢ 副画素
７０２ＥＧ 副画素
７０２ＥＲ 副画素
７０４ 導電膜
７０６ 絶縁膜
７１０ 基板
７１０Ａ 基材
７１０Ｂ 絶縁膜
７１１ 信号線
７１２Ａ 導電膜
７１２Ｂ 導電膜
７１８ 半導体膜
７１８Ａ 領域
７１８Ｂ 領域
７１８Ｃ 領域
７１９ 接続電極
７２０ 導電膜
７２１Ａ 絶縁膜
７２１Ｂ 絶縁膜
７２８ 絶縁膜
７３０ シール材
７５０ＥＢ 表示素子
７５１ＥＢ 導電膜
７５１ＥＧ 導電膜
７５１ＥＲ 導電膜
７５１ＦＢ 導電膜
７５１Ｈ 開口部
７５２ 導電膜
７５３ 液晶層
７７０ 基板
７７０Ｐ 光学フィルム
７７０ＰＦ 光学フィルム
７７１ 絶縁膜
７７７ 絶縁膜
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
５０１８ バンド
５０１９ 留め金
５１００ ペレット
５１２０ 基板
５１６１ 領域
５２００ ペレット
５２０１ イオン
５２０２ 横成長部
５２０３ 粒子
５２２０ 基板
５２３０ ターゲット
５２４０ プラズマ
５２６０ 加熱機構
５３０５ アイコン
５３０６ アイコン
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ

Claims (1)

  1. 画素電極と、
    前記画素電極と電気的に接続され、第１の酸化物半導体膜を有するトランジスタと、
    前記トランジスタと電気的に接続され、第２の酸化物半導体膜を有する容量素子と、
    前記第１の酸化物半導体膜上の第１の絶縁膜と、
    前記第１の絶縁膜上の第２の絶縁膜と、を有し、
    前記第２の酸化物半導体膜は、前記第１の絶縁膜と前記第２の絶縁膜とに挟まれている、液晶表示装置。
JP2020022258A 2015-03-19 2020-02-13 半導体装置 Withdrawn JP2020106849A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021207388A JP7493489B2 (ja) 2015-03-19 2021-12-21 表示装置
JP2024082460A JP2024116158A (ja) 2015-03-19 2024-05-21 表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015056766 2015-03-19
JP2015056766 2015-03-19
JP2015067084 2015-03-27
JP2015067084 2015-03-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016050970A Division JP6662665B2 (ja) 2015-03-19 2016-03-15 液晶表示装置及び該液晶表示装置を用いた電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021207388A Division JP7493489B2 (ja) 2015-03-19 2021-12-21 表示装置

Publications (1)

Publication Number Publication Date
JP2020106849A true JP2020106849A (ja) 2020-07-09

Family

ID=56925232

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2016050970A Expired - Fee Related JP6662665B2 (ja) 2015-03-19 2016-03-15 液晶表示装置及び該液晶表示装置を用いた電子機器
JP2020022258A Withdrawn JP2020106849A (ja) 2015-03-19 2020-02-13 半導体装置
JP2021207388A Active JP7493489B2 (ja) 2015-03-19 2021-12-21 表示装置
JP2024082460A Pending JP2024116158A (ja) 2015-03-19 2024-05-21 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016050970A Expired - Fee Related JP6662665B2 (ja) 2015-03-19 2016-03-15 液晶表示装置及び該液晶表示装置を用いた電子機器

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2021207388A Active JP7493489B2 (ja) 2015-03-19 2021-12-21 表示装置
JP2024082460A Pending JP2024116158A (ja) 2015-03-19 2024-05-21 表示装置

Country Status (2)

Country Link
US (1) US9612499B2 (ja)
JP (4) JP6662665B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10115828B2 (en) * 2015-07-30 2018-10-30 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
US9852926B2 (en) 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
JP6931985B2 (ja) * 2016-10-21 2021-09-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6910127B2 (ja) * 2016-10-21 2021-07-28 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6792405B2 (ja) * 2016-10-21 2020-11-25 株式会社半導体エネルギー研究所 表示装置の作製方法
KR102490188B1 (ko) 2016-11-09 2023-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
KR102684539B1 (ko) * 2016-12-21 2024-07-16 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
US10330993B2 (en) 2016-12-23 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Display device
CN108666218A (zh) * 2017-03-29 2018-10-16 京东方科技集团股份有限公司 薄膜晶体管和显示基板及其制作方法、显示装置
JP6960807B2 (ja) * 2017-08-31 2021-11-05 株式会社ジャパンディスプレイ 表示装置及びその製造方法
US10510797B2 (en) * 2017-10-31 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor image sensor
JP7122872B2 (ja) * 2018-06-06 2022-08-22 株式会社ジャパンディスプレイ 半導体装置
JP6961639B2 (ja) * 2019-03-19 2021-11-05 株式会社東芝 圧力センサ
CN110244485B (zh) * 2019-06-24 2021-07-23 武汉华星光电技术有限公司 显示面板结构及显示器
GB2623632B (en) * 2022-01-27 2025-04-30 Lg Display Co Ltd Display panel, display device, and method of manufacturing display panel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011180583A (ja) * 2010-02-05 2011-09-15 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2013140378A (ja) * 2009-09-04 2013-07-18 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013246358A (ja) * 2012-05-28 2013-12-09 Sony Corp 液晶パネル、液晶パネルの製造方法および液晶表示装置
JP2014199403A (ja) * 2012-08-28 2014-10-23 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS595229A (ja) * 1982-07-01 1984-01-12 Asahi Glass Co Ltd 画像表示装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05216071A (ja) * 1992-02-03 1993-08-27 Seiko Instr Inc 光弁用基板
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3326832B2 (ja) 1992-11-20 2002-09-24 セイコーエプソン株式会社 液晶表示装置
JP3195172B2 (ja) 1994-09-21 2001-08-06 アルプス電気株式会社 液晶表示素子およびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US6404472B1 (en) 1995-09-08 2002-06-11 Alejandro Andreatta Film containing oriented dye, method of manufacturing the same, and polarizer and liquid crystal display unit utilizing the same
JP2720862B2 (ja) * 1995-12-08 1998-03-04 日本電気株式会社 薄膜トランジスタおよび薄膜トランジスタアレイ
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10123564A (ja) * 1996-10-16 1998-05-15 Seiko Epson Corp 液晶パネル及び投射型表示装置
JP3776187B2 (ja) * 1996-12-06 2006-05-17 シャープ株式会社 液晶表示装置及びその製造方法
JPH11352521A (ja) * 1998-04-07 1999-12-24 Hitachi Ltd 液晶表示装置
US6839108B1 (en) 1998-05-16 2005-01-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of manufacturing the same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6233033B1 (en) 1999-03-29 2001-05-15 National Semiconductor Corp. Pixel array for LC silicon light valve featuring pixels with overlapping edges
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR100709502B1 (ko) 2000-11-15 2007-04-20 엘지.필립스 엘시디 주식회사 반사형 및 투과반사형 액정 표시장치와 그 제조방법
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3702859B2 (ja) 2001-04-16 2005-10-05 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003338628A (ja) 2002-05-20 2003-11-28 Seiko Epson Corp 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2226847B1 (en) 2004-03-12 2017-02-08 Japan Science And Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
KR100624314B1 (ko) * 2005-06-22 2006-09-19 삼성에스디아이 주식회사 발광표시장치 및 박막트랜지스터
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR101200444B1 (ko) 2005-07-14 2012-11-12 삼성디스플레이 주식회사 박막트랜지스터와 이를 이용한 박막트랜지스터 기판 및 그제조방법 및 액정표시장치
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
TWI335455B (en) 2005-09-22 2011-01-01 Ind Tech Res Inst Liquid crystal display device
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577256B (zh) 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
KR101282403B1 (ko) 2006-09-19 2013-07-04 삼성디스플레이 주식회사 액정표시장치
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US20100224880A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102959713B (zh) * 2010-07-02 2017-05-10 株式会社半导体能源研究所 半导体装置
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US10002968B2 (en) * 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR102770182B1 (ko) * 2012-12-28 2025-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013140378A (ja) * 2009-09-04 2013-07-18 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2011180583A (ja) * 2010-02-05 2011-09-15 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2013246358A (ja) * 2012-05-28 2013-12-09 Sony Corp 液晶パネル、液晶パネルの製造方法および液晶表示装置
JP2014199403A (ja) * 2012-08-28 2014-10-23 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
JP2024116158A (ja) 2024-08-27
JP2022058383A (ja) 2022-04-12
JP2016177284A (ja) 2016-10-06
US9612499B2 (en) 2017-04-04
JP6662665B2 (ja) 2020-03-11
JP7493489B2 (ja) 2024-05-31
US20160274394A1 (en) 2016-09-22

Similar Documents

Publication Publication Date Title
JP7493489B2 (ja) 表示装置
US12048223B2 (en) Display device
JP7411707B2 (ja) 表示装置
JP6211843B2 (ja) 半導体装置
TWI762251B (zh) 半導體裝置或包括該半導體裝置的顯示裝置
KR102101000B1 (ko) 표시 장치
US9583634B2 (en) Semiconductor device and method for manufacturing the same
TWI753899B (zh) 半導體裝置及包括該半導體裝置的顯示裝置
KR20160147658A (ko) 표시 장치
KR20210128038A (ko) 반도체 장치
JP2019165251A (ja) 半導体装置
JP2017212442A (ja) 半導体装置または当該半導体装置を有する表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200313

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210309

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211005

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20211222