[go: up one dir, main page]

JP2016225614A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016225614A
JP2016225614A JP2016098070A JP2016098070A JP2016225614A JP 2016225614 A JP2016225614 A JP 2016225614A JP 2016098070 A JP2016098070 A JP 2016098070A JP 2016098070 A JP2016098070 A JP 2016098070A JP 2016225614 A JP2016225614 A JP 2016225614A
Authority
JP
Japan
Prior art keywords
insulator
semiconductor
transistor
oxide
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2016098070A
Other languages
English (en)
Other versions
JP2016225614A5 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
熱海　知昭
Tomoaki Atami
知昭 熱海
佑太 遠藤
Yuta Endo
佑太 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016225614A publication Critical patent/JP2016225614A/ja
Publication of JP2016225614A5 publication Critical patent/JP2016225614A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】集積度の高い半導体装置を提供する。
【解決手段】基板と、角柱状の絶縁体と、直列に接続された複数のトランジスタを有するメモリセルストリングと、を有し、角柱状の絶縁体は、基板上に配置され、メモリセルストリングは、角柱状の絶縁体の側面に配置され、複数のトランジスタは、それぞれゲート絶縁体と、ゲート電極と、を有し、ゲート絶縁体は、第１の絶縁体と、第２の絶縁体と、電荷蓄積層と、を有し、電荷蓄積層は、第１の絶縁体と第２の絶縁体と、の間に配置される半導体装置である。
【選択図】図１

Description

本発明は、例えば、半導体、トランジスタおよび半導体装置に関する。または、本発明は、例えば、半導体、トランジスタおよび半導体装置の製造方法に関する。または、本発明は、例えば、半導体、表示装置、発光装置、照明装置、蓄電装置、記憶装置、プロセッサ、電子機器に関する。または、半導体、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の製造方法に関する。または、半導体装置、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の駆動方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器は、半導体装置を有する場合がある。
コンピュータなどに用いる大容量記憶装置として、半導体を用いた記憶装置に注目が集まっている。特に、ＮＡＮＤ型フラッシュメモリは、メモリセル当たりの配線や電極の数が少なく、集積度を高めやすいことが知られている。また、多値化などの技術も実現され、年々記憶容量の増大が為されてきた。近年では、平面的なメモリセルの配置による高集積化の限界を迎えており、三次元的にメモリセルを配置する技術に置き換わりつつある（特許文献１参照。）。
特開２０１１−９６３４０号公報
集積度の高い半導体装置を提供することを課題の一とする。または、三次元的にメモリセルを配置した半導体装置を提供することを課題の一とする。または、記憶容量の大きい半導体装置を提供することを課題の一とする。または、保持期間の長いメモリセルを有する半導体装置を提供することを課題の一とする。
または、該半導体装置を有するモジュールを提供することを課題の一とする。または、該半導体装置、または該モジュールを有する電子機器を提供することを課題の一とする。または、新規な半導体装置を提供することを課題の一とする。または、新規なモジュールを提供することを課題の一とする。または、新規な電子機器を提供することを課題の一とする。
または、ノーマリーオフの電気特性を有するトランジスタを提供することを課題の一とする。または、非導通時のリーク電流の小さいトランジスタを提供することを課題の一とする。または、サブスレッショルドスイング値の小さいトランジスタを提供することを課題の一とする。または、短チャネル効果の小さいトランジスタを提供することを課題の一とする。または、電気特性の優れたトランジスタを提供することを課題の一とする。または、信頼性の高いトランジスタを提供することを課題の一とする。または、高い周波数特性を有するトランジスタを提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
（１）
本発明の一態様は、基板と、角柱状の絶縁体と、直列に接続された複数のトランジスタを有するメモリセルストリングと、を有し、角柱状の絶縁体は、基板上に配置され、メモリセルストリングは、角柱状の絶縁体の側面に配置される半導体装置である。
（２）
本発明の一態様は、基板と、角柱状の絶縁体と、複数の、直列に接続された複数のトランジスタを有するメモリセルストリングと、を有し、角柱状の絶縁体は、基板上に配置され、複数のメモリセルストリングは、角柱状の絶縁体の側面に配置されることを特徴とする半導体装置である。
（３）
本発明の一態様は、（１）または（２）において、複数のトランジスタは、それぞれゲート絶縁体と、ゲート電極と、を有し、ゲート絶縁体は、第１の絶縁体と、第２の絶縁体と、電荷蓄積層と、を有し、電荷蓄積層は、第１の絶縁体と第２の絶縁体と、の間に配置される半導体装置である。
（４）
本発明の一態様は、（１）乃至（３）のいずれか一において、複数のトランジスタは、酸化物半導体を有する半導体装置である。
（５）
本発明の一態様は、（４）において、酸化物半導体は、インジウム、元素Ｍ（アルミニウム、ガリウム、イットリウムまたはスズ）および亜鉛を有する半導体装置である。
（６）
本発明の一態様は、（１）乃至（５）のいずれか一において、さらに基板に配置された第１のトランジスタと、第２のトランジスタと、を有し、第１のトランジスタのソース端子は、メモリセルストリングの第１の端子と電気的に接続され、第２のトランジスタのドレイン端子は、メモリセルストリングの第２の端子と電気的に接続される半導体装置である。
（７）
本発明の一態様は、（６）において、第１のトランジスタおよび第２のトランジスタは、単結晶シリコンを有する半導体装置である。
集積度の高い半導体装置を提供することができる。または、三次元的にメモリセルを配置した半導体装置を提供することができる。または、記憶容量の大きい半導体装置を提供することができる。または、保持期間の長いメモリセルを有する半導体装置を提供することができる。
または、該半導体装置を有するモジュールを提供することができる。または、該半導体装置、または該モジュールを有する電子機器を提供することができる。または、新規な半導体装置を提供することができる。または、新規なモジュールを提供することができる。または、新規な電子機器を提供することができる。
または、ノーマリーオフの電気特性を有するトランジスタを提供することができる。または、非導通時のリーク電流の小さいトランジスタを提供することができる。または、サブスレッショルドスイング値の小さいトランジスタを提供することができる。または、短チャネル効果の小さいトランジスタを提供することができる。または、電気特性の優れたトランジスタを提供することができる。または、信頼性の高いトランジスタを提供することができる。または、高い周波数特性を有するトランジスタを提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係る半導体装置の断面図および回路図。 本発明の一態様に係る半導体装置の動作を説明する模式図および断面図。 本発明の一態様に係る半導体装置の動作を説明する回路図。 本発明の一態様に係る半導体装置の動作を説明する回路図。 本発明の一態様に係る半導体装置の動作を説明する回路図。 本発明の一態様に係る半導体装置の動作を説明する回路図。 本発明の一態様に係る半導体装置の動作を説明する回路図。 本発明の一態様に係る半導体装置の動作を説明する回路図。 本発明の一態様に係る半導体装置の動作を説明する回路図。 本発明の一態様に係る半導体装置の断面図。 本発明の一態様に係る半導体装置の断面図。 本発明の一態様に係るトランジスタのチャネル形成領域近傍のバンド図。 Ｉｎ−Ｍ−Ｚｎ酸化物の組成を説明する三角図。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張されている場合がある。
なお、本明細書において、「膜」という表記と、「層」という表記と、を互いに入れ替えることが可能である。
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。一般的に、電位（電圧）は、相対的なものであり、基準の電位からの相対的な大きさによって決定される。したがって、「接地電位」などと記載されている場合であっても、電位が０Ｖであるとは限らない。例えば、回路で最も低い電位が、「接地電位」となる場合もある。または、回路で中間くらいの電位が、「接地電位」となる場合もある。その場合には、その電位を基準として、正の電位と負の電位が規定される。
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
なお、本明細書において、ＡがＢより迫り出した形状を有すると記載する場合、上面図または断面図において、Ａの少なくとも一端が、Ｂの少なくとも一端よりも外側にある形状を有することを示す場合がある。したがって、ＡがＢより迫り出した形状を有すると記載されている場合、例えば上面図において、Ａの一端が、Ｂの一端よりも外側にある形状を有すると読み替えることができる。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
＜半導体装置＞
以下では、本発明の一態様に係る半導体装置について説明する。
なお、以下では、ｎチャネル型トランジスタを想定して説明する。ただし、ｐチャネル型トランジスタに適用するために、適宜用語または符号などを読み替えても構わない。
＜半導体装置の構造＞
以下では、本発明の一態様に係る半導体装置の構造を例示する。
図１（Ａ）は、本発明の一態様に係る半導体装置の断面図である。また、図１（Ｂ）は、図１（Ａ）に示した半導体装置に対応する回路図である。
図１（Ａ）に示す半導体装置は、基板１００と、絶縁体１２０と、絶縁体１２２と、絶縁体１２４と、絶縁体１２６と、絶縁体１２８と、絶縁体１３０と、導電体１４０と、導電体１４２と、導電体１４４と、導電体１４６と、導電体１４８と、導電体１３２と、導電体１３４と、導電体１３６と、導電体１３８と、トランジスタＴｒ＿Ｓ１と、トランジスタＴｒ＿Ｓ２と、トランジスタＴｒ＿１乃至トランジスタＴｒ＿２ｎ（ｎは２以上の整数）と、を有する。
トランジスタＴｒ＿Ｓ１およびトランジスタＴｒ＿Ｓ２は、基板１００に設けられる。具体的には、トランジスタＴｒ＿Ｓ１は、基板１００に設けられた一対の不純物領域１６６と、不純物領域１６６に挟まれたチャネル形成領域と、チャネル形成領域と重なる領域を有する導電体１５４と、チャネル形成領域と導電体１５４とに挟まれた絶縁体１６２と、を有する。ここで、導電体１５４はゲート電極としての機能を有し、絶縁体１６２はゲート絶縁体としての機能を有する。トランジスタＴｒ＿Ｓ１のゲート電極として機能する導電体１５４は、配線ＳＥＬ＿１と電気的に接続される。また、トランジスタＴｒ＿Ｓ２のゲート電極として機能する導電体１５４は、配線ＳＥＬ＿２と電気的に接続される。トランジスタＴｒ＿Ｓ２は、トランジスタＴｒ＿Ｓ１と同様の構造を有するものとして説明は省略するが、異なる構造を有していてもよい。トランジスタＴｒ＿Ｓ１およびトランジスタＴｒ＿Ｓ２は、絶縁体１２０によって素子分離されている。素子分離の方法としては、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法やＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法などが挙げられる。なお、トランジスタＴｒ＿Ｓ１およびトランジスタＴｒ＿Ｓ２の構造としては、図１（Ａ）に示した構造に限定されない。例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板に設けたトランジスタであってもよいし、ＦＩＮ型のトランジスタであってもよい。
トランジスタＴｒ＿Ｓ１およびトランジスタＴｒ＿Ｓ２上には、絶縁体１２２が配置される。絶縁体１２２上には、絶縁体１３０と、導電体１４４と、導電体１４６と、導電体１４８と、が配置される。絶縁体１３０は、角柱状または壁状であり、側面にトランジスタＴｒ＿１乃至トランジスタＴｒ＿２ｎ（ｎは２以上の整数）が配置される。なお、トランジスタＴｒ＿１乃至トランジスタＴｒ＿ｎのそれぞれのチャネル長方向は基板の上面に対する垂直方向と平行であり、トランジスタＴｒ＿ｎ＋１乃至トランジスタＴｒ＿２ｎのそれぞれのチャネル長方向は基板の上面に対する垂直方向と平行である。ただし、絶縁体１３０が角柱状または壁状でなくてもよく、例えば円柱状であってもよい。なお、絶縁体１３０の一側面にはトランジスタＴｒ＿１乃至トランジスタＴｒ＿ｎが配置され、別の側面にはトランジスタＴｒ＿ｎ＋１乃至トランジスタＴｒ＿２ｎが配置される。ｎが大きいほど半導体装置の集積度は高くなる。例えば、ｎは２、４、８、１６、３２、６４、１２８などの数とすればよい。
なお、導電体１３２は、絶縁体１３０を介してトランジスタＴｒ＿１乃至トランジスタＴｒ＿２ｎと面する領域を有する。導電体１３２は、トランジスタＴｒ＿１乃至トランジスタＴｒ＿２ｎのバックゲート電極（第２のゲート電極ともいう。）としての機能を有し、配線ＢＧＬと電気的に接続される。
例えば、トランジスタＴｒ＿１は、絶縁体１０６ａと、半導体１０６ｂと、絶縁体１０６ｃと、導電体１１６ａと、導電体１１６ｂと、絶縁体１１２ａと、電荷蓄積層１１２ｂと、絶縁体１１２ｃと、導電体１０４と、を有する。絶縁体１０６ａは、絶縁体１３０の側面に沿って配置される。半導体１０６ｂは、絶縁体１０６ａを介して絶縁体１３０の側面に沿って配置される。絶縁体１０６ｃは、半導体１０６ｂおよび絶縁体１０６ａを介して絶縁体１３０の側面に沿って配置される。絶縁体１１２ａ、導電体１１６ａおよび導電体１１６ｂは、絶縁体１０６ｃ、半導体１０６ｂおよび絶縁体１０６ａを介して絶縁体１３０と面する領域を有する。なお、絶縁体１１２ａは、導電体１１６ａと導電体１１６ｂとの間に配置される。電荷蓄積層１１２ｂは、絶縁体１１２ａ、絶縁体１０６ｃ、半導体１０６ｂおよび絶縁体１０６ａを介して絶縁体１３０と面する領域を有する。絶縁体１１２ｃは、電荷蓄積層１１２ｂ、絶縁体１１２ａ、絶縁体１０６ｃ、半導体１０６ｂおよび絶縁体１０６ａを介して絶縁体１３０と面する領域を有する。導電体１０４は、絶縁体１１２ｃ、電荷蓄積層１１２ｂ、絶縁体１１２ａ、絶縁体１０６ｃ、半導体１０６ｂおよび絶縁体１０６ａを介して絶縁体１３０と面する領域を有する。
よって、トランジスタＴｒ＿１において、半導体１０６ｂはチャネル形成領域としての機能を有し、導電体１０４はゲート電極としての機能を有し、絶縁体１１２ａ、電荷蓄積層１１２ｂおよび絶縁体１１２ｃはゲート絶縁体としての機能を有し、導電体１１６ａはソース電極としての機能を有し、導電体１１６ｂはドレイン電極としての機能を有する。また、絶縁体１０６ａおよび絶縁体１０６ｃは、半導体１０６ｂの界面における欠陥準位密度を低減する機能を有する。絶縁体１０６ａ、半導体１０６ｂおよび絶縁体１０６ｃに用いられる材料の組み合わせについては後述する。トランジスタＴｒ＿１のゲート電極として機能する導電体１０４は、配線ＷＬ＿１と電気的に接続される。なお、配線ＷＬ＿１は、ワード線としての機能を有する。なお、トランジスタＴｒ＿１は、図１（Ａ）に示す構造に限定されるものではない。例えば、絶縁体１０６ａ、絶縁体１０６ｃなどの一部の構成要素を有さなくてもよい。
トランジスタＴｒ＿１は、導電体１０４と半導体１０６ｂとの間に電荷蓄積層１１２ｂを有する。そのため、トランジスタＴｒ＿１は、電荷蓄積層１１２ｂの有する電荷の極性および量に対応するしきい値電圧となる。トランジスタＴｒ＿１は電荷蓄積層１１２ｂによってしきい値電圧を制御できるため、しきい値電圧に応じたデータを記憶するメモリセル（記憶素子ともいう。）としての機能を有する。
図２（Ａ）の左側に示すように、例えば、電荷蓄積層１１２ｂに電子が蓄積されていない状態ではトランジスタＴｒ＿１のしきい値電圧はマイナスの値である。そして、図２（Ｂ）に示すように、電荷蓄積層１１２ｂに電子が蓄積されると、電子から生じる電界を打ち消すためにしきい値電圧は変動し、図２（Ａ）の右側のようにしきい値電圧はプラスの値となる。即ち、トランジスタＴｒ＿１は、電荷蓄積層１１２ｂに電子が蓄積されていない状態では導通するためｄａｔａ”１”を、電子が蓄積された状態では導通しないためｄａｔａ”０”をとる。ここでは、メモリセルが２値の場合について説明したが、３値以上（例えば、４値、８値、１６値および３２値など）の多値メモリセルとしてもよい。なお、電荷蓄積層１１２ｂへの電子の注入については後述する。
なお、トランジスタＴｒ＿２乃至トランジスタＴｒ＿２ｎは、トランジスタＴｒ＿１と同様の構成を有する。ただし、トランジスタＴｒ＿２乃至トランジスタＴｒ＿２ｎのゲート電極は、それぞれ配線ＷＬ＿２乃至配線ＷＬ＿２ｎと電気的に接続される。なお、配線ＷＬ＿２乃至配線ＷＬ＿２ｎは、それぞれワード線としての機能を有する。
このように、トランジスタＴｒ＿１乃至トランジスタＴｒ＿２ｎは、それぞれがメモリセルの機能を有する。そして、トランジスタＴｒ＿１乃至トランジスタＴｒ＿２ｎは直列に接続されていることから、それらをまとめて一つのメモリセルストリングと呼ぶことができる。また、メモリセルストリングは、例えば、基板１００上にマトリクス状に配列させることができ、それぞれのメモリセルストリングには選択トランジスタが電気的に接続される。具体的には、基板１００上の第１の方向に伸びる複数の直線と、第２の方向に伸びる複数の直線と、が交わる点上にメモリセルストリングを配列させればよい。第１の方向と第２の方向とが為す角度は、代表的には４５°または９０°とすればよいが、例えば、１０°以上９０°以下、３０°以上９０°以下、４５°以上９０°以下または６０°以上９０°以下の範囲であればよく、メモリセルストリングの形状によって密度が高くなる配列が好ましい。ここで、例えば、第１の方向に沿って配線ＳＬおよび配線ＢＬを配置すれば、第１の方向に沿って形成されたメモリセルストリング間で配線ＳＬおよび配線ＢＬを共用することができる。ただし、メモリセルストリングの配列はマトリクス状に限定されるものではない。なお、配線ＳＬはソース線としての機能を有する。また、配線ＢＬはビット線としての機能を有する。
また、複数のメモリセルストリングをまとめてブロックと呼ぶ。一つのブロックは、例えば、第１の方向にａ個（ａは自然数。）、第２の方向にｂ個（ｂは自然数。）のａ×ｂ個のメモリセルストリングをまとめたものとする。ただし、各ブロックでメモリセルストリングの数が異なっていてもよい。また、ブロックのまとめ方を任意に定めてもよい。ブロック内では、例えば、配線ＢＧＬと導電体１３２が互いに電気的に接続される。また、異なるブロック間で、配線ＢＧＬと導電体１３２が電気的に分離されていてもよい。一つのブロックにおいて、例えば、第２の方向に沿って配線ＷＬ＿１乃至配線ＷＬ＿２ｎを配置すれば、第２の方向に沿って形成されたメモリセルストリング間で配線ＷＬ＿１乃至配線ＷＬ＿２ｎを共用することができる。配線ＷＬ＿１乃至配線ＷＬ＿２ｎは、ブロックごとに分割してもよいし、第２の方向に沿って配置されるブロック間で共用してもよい。配線ＷＬ＿１乃至配線ＷＬ＿２ｎを共有するメモリセルのまとまりをページと呼ぶ。なお、配線ＢＬおよび配線ＳＬは、第１の方向に沿って配置されるブロック間で共用することができる。
トランジスタＴｒ＿Ｓ１は、ソース端子が配線ＳＬと電気的に接続され、ドレイン端子がメモリセルストリングの第１の端子と電気的に接続される。また、トランジスタＴｒ＿Ｓ２は、ドレイン端子が配線ＢＬと電気的に接続され、ソース端子がメモリセルストリングの第２の端子と電気的に接続される。このように、メモリセルストリングとの導通、非導通を選択するトランジスタであるため、トランジスタＴｒ＿Ｓ１およびトランジスタＴｒ＿Ｓ２を選択トランジスタと呼ぶことができる。
以下では、図１に示した半導体装置へのデータの書き込み動作および読み出し動作について説明する。
＜リセット動作＞
各メモリセルにデータを書き込む場合は、書き込み動作の前にデータを消去（ｄａｔａ”１”を書き込む）しておくことが好ましい。データを消去する動作をリセット動作ともいう。リセット動作は、ブロックごとに行う。例えば、データを消去したいブロックを選択し、図３（Ａ）に示すように、導電体１３２と電気的に接続する配線ＢＧＬに消去電位ＶＥ（例えば１５Ｖ）を印加し、配線ＷＬ＿１乃至配線ＷＬ＿２ｎには低電位（トランジスタＴｒ＿１乃至トランジスタＴｒ＿２ｎが非導通となる電位、例えば０Ｖ）を印加し、トランジスタＴｒ＿Ｓ１およびトランジスタＴｒ＿Ｓ２を導通させることで行うことができる。なお、導電体１３２を設けない場合は、配線ＳＬおよび配線ＢＬに消去電位ＶＥを印加することでもリセット動作を行うことができる。リセット動作により、トランジスタＴｒ＿１乃至トランジスタＴｒ＿２ｎのそれぞれの電荷蓄積層１１２ｂに蓄積された電子を引き抜くことができる。
一方、データを消去しないブロックについては、導電体１３２と配線ＢＧＬとの電気的な接続を切り、導電体１３２に消去電位ＶＥが印加されないようにすればよい。または、図３（Ｂ）に示すようにデータを消去しないブロックと電気的に接続する配線ＷＬ＿１乃至配線ＷＬ＿２ｎに、トランジスタＴｒ＿１乃至トランジスタＴｒ＿２ｎが導通となる電位、例えば消去電位ＶＥを印加すればよい。即ち、電荷蓄積層１１２ｂに、電子の引き抜きが起こる電位差を与えなければよい。
なお、データの書き換えを行わないメモリセルのデータは、ブロックのリセット動作の前に別の領域に格納しておくことが好ましい。
＜書き込み動作＞
次に、各メモリセルへのデータの書き込み動作について図４、図５および図６を用いて説明する。
データの書き込み動作は、上述したページごとに行うことができる。まず、書き込みを行うページのワード線に書き込み電位（例えば１５Ｖ）を印加し、書き込みを行わないページのワード線に正電位（トランジスタが導通する電位、例えば３Ｖ）を印加する。ここでは、図４に示すように、まず配線ＷＬ＿１に書き込み電位を印加し、配線ＷＬ＿２乃至配線ＷＬ＿２ｎに正電位を印加する。そして、配線ＳＬと電気的に接続するトランジスタＴｒ＿Ｓ１を非導通状態とし、配線ＢＬと電気的に接続するトランジスタＴｒ＿Ｓ２を導通状態とする。そうすることで、書き込みを行うページのメモリセルには配線ＢＬの電位が与えられる。したがって、配線ＢＬの電位に応じたデータがメモリセルに書き込まれる。具体的には、配線ＢＬの電位が低い電位（例えば０Ｖ）である場合、配線ＷＬ＿１に印加された書き込み電位との電位差が大きくなることによって電荷蓄積層１１２ｂに電子が注入される。また、配線ＢＬの電位が正電位である場合、配線ＷＬ＿１に印加された書き込み電位との電位差が小さくなることによって電荷蓄積層１１２ｂには電子が注入されない。即ち、配線ＢＬに低い電位が印加された場合にはメモリセルにｄａｔａ”０”が書き込まれ、正電位が印加された場合にはメモリセルはｄａｔａ”１”のままとなる。
ここで、配線ＢＬにメモリセルストリングごとに異なる電位を印加することで、ページごとのデータの書き込みを行うことができる。そして、同様のデータの書き込みを、図５および図６に示すように配線ＷＬ＿２乃至配線ＷＬ＿２ｎに対しても行うことで、ブロックまたは半導体装置全体のデータの書き込みを行うことができる。
なお、メモリセルにｄａｔａ”０”およびｄａｔａ”１”以外のデータを書き込むこともできる。例えば、配線ＢＬなどの電位や、電位を印加する時間によって電荷蓄積層１１２ｂに注入される電子量を制御すればよい。
＜読み出し動作＞
次に、各メモリセルに書き込まれたデータの読み出し動作について図７、図８および図９を用いた説明する。
データの読み出し動作も、ページごとに行うことができる。まず、読み出しを行うページのワード線に低い電位（例えば０Ｖ）を印加し、読み出しを行わないページのワード線に正電位（トランジスタが導通する電位、例えば３Ｖ）を印加する。ここでは、図７に示すように、まず配線ＷＬ＿１に低い電位を印加し、配線ＷＬ＿２乃至配線ＷＬ＿２ｎに正電位を印加する。そして、配線ＳＬと電気的に接続するトランジスタＴｒ＿Ｓ１、および配線ＢＬと電気的に接続するトランジスタＴｒ＿Ｓ２を導通状態とする。また、配線ＢＬに読み出し電位（例えば１Ｖ）を印加し、配線ＳＬに低い電位（例えば０Ｖ）を印加する。このとき、メモリセルがｄａｔａ”１”であればメモリセルストリングに電流が流れ、ｄａｔａ”０”であればメモリセルストリングに電流は流れない。したがって、このときの電流値を検出するか、配線ＢＬの電位降下を検出することで、メモリセルのデータを読み出すことができる。
ここで、各メモリセルストリングのデータを配線ＢＬに読み出すことで、ページ単位でデータを読み出すことができる。そして、同様のデータの読み出しを、図８および図９に示すように配線ＷＬ＿２乃至配線ＷＬ＿２ｎに対しても行うことで、ブロックまたは半導体装置全体のデータの読み出しを行うことができる。
以上に示したように、本発明の一態様に係る半導体装置は、三次元にメモリセルが配置されることで高い集積度を有する。したがって、投影面積辺りの記憶容量の大きい半導体装置である。例えば、１Ｔｂｙｔｅ以上、３Ｔｂｙｔｅ以上または１０Ｔｂｙｔｅ以上の記憶容量を有する半導体装置である。また、データを長期間保持できるため、不揮発または実質的に不揮発な記憶素子を有する半導体装置と呼ぶこともできる。
本発明の一態様に係る半導体装置は、書き換えが可能であり、記憶容量が大きく、データを長期間保持することが可能であるため、コンピュータなどの記憶装置に好適である。例えば、コンピュータの内部でデータを保存する主記憶装置（メインメモリまたはメモリともいう。）や、コンピュータの外部でデータを保存する外部記憶装置（ストレージ、二次記憶装置ともいう。）などに用いることができる。外部記憶装置としては、メモリカードやＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）などがある。
＜半導体装置の変形例＞
本発明の一態様に係る半導体装置は、図１（Ａ）に示した構造に限定されるものではない。例えば、図１０に示すように、絶縁体１０６ｃを半導体１０６ｂおよび絶縁体１０６ａを介して絶縁体１３０に沿った形状で配置してもよい。また、絶縁体１１２ａを、絶縁体１０６ｃ、半導体１０６ｂおよび絶縁体１０６ａを介して絶縁体１３０に沿った形状で配置してもよい。また、電荷蓄積層１１２ｂを、絶縁体１１２ａ、絶縁体１０６ｃ、半導体１０６ｂおよび絶縁体１０６ａを介して絶縁体１３０に沿った形状で配置してもよい。また、図１（Ａ）に示した導電体１１６ａおよび導電体１１６ｂを有さなくてもよい。
または、図１１に示すように、トランジスタＴｒ＿Ｓ１およびトランジスタＴｒ＿Ｓ２がＦＩＮ型トランジスタであってもよい。
＜半導体装置の構成要素＞
以下では、半導体装置の構成要素について説明する。
絶縁体１２０、絶縁体１２２、絶縁体１２４、絶縁体１２６、絶縁体１２８および絶縁体１３０としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。なお、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
なお、絶縁体１２０、絶縁体１２２、絶縁体１２４、絶縁体１２６、絶縁体１２８および絶縁体１３０は、隣接する素子や配線などを分離する機能を有する場合があるため、比誘電率の低い絶縁体を用いることが好ましい。例えば、比誘電率が５以下、好ましくは４以下、さらに好ましくは３以下の絶縁体を用いる。具体的には、シリコンと、酸素と、を有する絶縁体や、さらにフッ素を有する絶縁体などを用いることが好ましい。また、絶縁体１２０、絶縁体１２２、絶縁体１２４、絶縁体１２６、絶縁体１２８および絶縁体１３０のいずれか一以上が空間であってもよい。
絶縁体１２０、絶縁体１２２、絶縁体１２４、絶縁体１２６、絶縁体１２８および絶縁体１３０のいずれか一以上は、水素などの不純物および酸素をブロックする機能（透過させない）を有する絶縁体を有することが好ましい。トランジスタＴｒ＿１乃至トランジスタＴｒ＿２ｎの近傍に、水素などの不純物および酸素をブロックする機能を有する絶縁体を配置することによって、トランジスタＴｒ＿１乃至トランジスタＴｒ＿２ｎの電気特性を安定にすることができる。
例えば、トランジスタＴｒ＿１乃至トランジスタＴｒ＿２ｎが酸化物半導体を用いたトランジスタである場合、近接する絶縁体１３０または／および絶縁体１２６が過剰酸素を有する絶縁体であることが好ましい。過剰酸素は、酸化物半導体の酸素欠損の低減のために用いることができる。なお、過剰酸素とは、絶縁体中などに存在し、かつ絶縁体などと結合していない（遊離した）酸素、または絶縁体などとの結合エネルギーの低い酸素をいう。
過剰酸素を有する絶縁体は、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、１００℃以上７００℃以下または１００℃以上５００℃以下の表面温度の範囲で１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以上または１×１０２０ａｔｏｍｓ／ｃｍ３以上の酸素（酸素原子数換算）を放出することもある。
ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。
測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そして標準試料との比較により、気体の全放出量を計算することができる。
例えば、標準試料である所定の密度の水素を含むシリコン基板のＴＤＳ分析結果、および測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（ＮＯ２）は、下に示す式で求めることができる。ここで、ＴＤＳ分析で得られる質量電荷比３２で検出されるガスの全てが酸素分子由来と仮定する。ＣＨ３ＯＨの質量電荷比は３２であるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、測定試料をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。上に示す式の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として一定量の水素原子を含むシリコン基板を用いて測定する。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
または、加熱処理によって酸素を放出する絶縁体は、過酸化ラジカルを含むこともある。具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３以上であることをいう。なお、過酸化ラジカルを含む絶縁体は、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）にて、ｇ値が２．０１近傍に非対称の信号を有することもある。
ここで、トランジスタＴｒ＿Ｓ１およびトランジスタＴｒ＿Ｓ２が単結晶シリコンまたは多結晶シリコンなどのシリコンを用いたトランジスタである場合、過剰酸素は電気特性を劣化させる要因となる場合がある。したがって、トランジスタＴｒ＿Ｓ１およびトランジスタＴｒ＿Ｓ２に過剰酸素を混入させないために、絶縁体１２２が酸素透過性の低い絶縁体を有することが好ましい。
一方、水素は、シリコンのダングリングボンドを終端させるために用いることができる。その結果、トランジスタＴｒ＿Ｓ１およびトランジスタＴｒ＿Ｓ２の電気特性を向上させることができる。ただし、水素は、トランジスタＴｒ＿１乃至トランジスタＴｒ＿２ｎの電気特性を劣化させる要因となる場合があるため、絶縁体１２２が水素透過性の低い絶縁体を有することが好ましい。
水素は、原子半径などが小さいため絶縁体中を拡散しやすい（拡散係数が大きい）。例えば、密度の低い絶縁体は、水素透過性が高くなる。言い換えれば、密度の高い絶縁体は水素透過性が低くなる。密度の低い絶縁体は、絶縁体全体の密度が低い必要はなく、部分的に密度が低い場合も含む。これは、密度の低い領域が水素の経路となるためである。水素を透過しうる密度は一意には定まらないが、代表的には２．６ｇ／ｃｍ３未満などが挙げられる。密度の低い絶縁体としては、例えば、酸化シリコンおよび酸化窒化シリコンなどの無機絶縁体、ならびにポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートおよびアクリルなどの有機絶縁体などがある。密度の高い絶縁体としては、例えば、酸化マグネシウム、酸化アルミニウム、酸化ゲルマニウム、酸化ガリウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどがある。なお、密度の低い絶縁体および密度の高い絶縁体は、上述の絶縁体に限定されない。例えば、これらの絶縁体に、ホウ素、窒素、フッ素、ネオン、リン、塩素またはアルゴンから選ばれた一種以上の元素が含まれていてもよい。
また、結晶粒界を有する絶縁体は、水素透過性が高い場合がある。言い換えれば、結晶粒界を有さない（または結晶粒界が少ない）絶縁体は水素を透過させにくい。例えば、非多結晶絶縁体（非晶質絶縁体など）は、多結晶絶縁体と比べて水素透過性が低くなる。
また、水素との結合エネルギーが高い絶縁体は、水素透過性が低い場合がある。例えば、水素と結合して水素化合物を作る絶縁体が、装置の作製工程または装置の動作における温度で水素を脱離しない程度の結合エネルギーを有すれば、水素透過性の低い絶縁体といえる。例えば、２００℃以上１０００℃以下、３００℃以上１０００℃以下、または４００℃以上１０００℃以下で水素化合物を作る絶縁体は、水素透過性が低い場合がある。また、例えば、水素の脱離温度が、２００℃以上１０００℃以下、３００℃以上１０００℃以下、または４００℃以上１０００℃以下である水素化合物を作る絶縁体は、水素透過性が低い場合がある。一方、水素の脱離温度が、２０℃以上４００℃以下、２０℃以上３００℃以下、または２０℃以上２００℃以下である水素化合物を作る絶縁体は、水素透過性が高い場合がある。また、容易に脱離する水素、および遊離した水素を過剰水素と呼ぶ場合がある。
電荷蓄積層１１２ｂとしては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
絶縁体１１２ａおよび絶縁体１１２ｃとしては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
電荷蓄積層１１２ｂは、絶縁体１１２ａおよび絶縁体１１２ｃに挟まれて配置される。電荷蓄積層１１２ｂは、電子を蓄積する機能を有すればよい。例えば、電子トラップを有する絶縁体などが好適である。電子トラップは、不純物の添加やダメージを与えることなどによって形成することができる。また、電荷蓄積層１１２ｂと絶縁体１１２ａとの界面、または電荷蓄積層１１２ｂと絶縁体１１２ｃとの界面に電子トラップを有してもよい。この場合、電荷蓄積層１１２ｂと絶縁体１１２ａおよび電荷蓄積層１１２ｂと絶縁体１１２ｃ、が異種接合であることが好ましい。電荷蓄積層１１２ｂと絶縁体１１２ａとの界面に電子トラップを有する場合、絶縁体１１２ｃを設けなくてもよい場合がある。また、電荷蓄積層１１２ｂと絶縁体１１２ｃとの界面に電子トラップを有する場合、絶縁体１１２ａを設けなくてもよい場合がある。なお、電荷蓄積層１１２ｂは、隣接するメモリセル間で共用されているため、電荷蓄積層１１２ｂ内での電子の移動が起こりにくいことが好ましい。ただし、隣接するメモリセルと電荷蓄積層１１２ｂを分離させた場合は、電荷蓄積層１１２ｂ内で電子の移動が起こってもよい。即ち、電荷蓄積層１１２ｂが半導体または導電体であってもよい。
電荷蓄積層１１２ｂに電子を注入するために、絶縁体１１２ａおよび絶縁体１１２ｃは、ゲート電圧またはバックゲート電圧によって電子のトンネリングを起こす厚さであることが好ましい。ただし、メモリセルがデータを保持している状態での電子の流出を抑制するために、ゲート電圧またはバックゲート電圧が印加されていない状態での電子のトンネリングが起こらない厚さであることが好ましい。ただし、電子のトンネリングを完全になくすことは困難であるため、データが保持できる程度に電子のトンネリングが起こらない厚さとすればよい。例えば、絶縁体１１２ａおよび絶縁体１１２ｃの厚さは、３ｎｍ以上１５ｎｍ以下、好ましくは４ｎｍ以上１０ｎｍ以下とすればよい。また、電子の流出を抑制するために、エネルギーギャップの大きい絶縁体を用いることが好ましい。例えば、絶縁体１１２ａおよび絶縁体１１２ｃのエネルギーギャップは、６ｅＶ以上１０ｅＶ以下、好ましくは７ｅＶ以上１０ｅＶ以下、さらに好ましくは８ｅＶ以上１０ｅＶ以下とすればよい。
具体的には、電荷蓄積層１１２ｂとしては、欠陥準位密度の高い窒化シリコン、窒化酸化シリコンまたは酸化ハフニウムが好適である。また、絶縁体１１２ａおよび絶縁体１１２ｃとしては、酸化シリコンまたは酸化窒化シリコンが好適である。
導電体１５４、導電体１４０、導電体１４２、導電体１４４、導電体１４６、導電体１４８、導電体１０４、導電体１１６ａ、導電体１１６ｂ、導電体１３２、導電体１３４、導電体１３６および導電体１３８としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
以下では、絶縁体１０６ａ、半導体１０６ｂおよび絶縁体１０６ｃについて説明する。
半導体１０６ｂの上下に絶縁体１０６ａおよび絶縁体１０６ｃを配置することで、トランジスタの電気特性を向上させることができる場合がある。
絶縁体１０６ａはＣＡＡＣ−ＯＳを有することが好ましい。半導体１０６ｂはＣＡＡＣ−ＯＳを有することが好ましい。絶縁体１０６ｃはＣＡＡＣ−ＯＳを有することが好ましい。
半導体１０６ｂは、例えば、インジウムを含む酸化物である。半導体１０６ｂは、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、半導体１０６ｂは、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。または、元素Ｍは、例えば、酸化物のエネルギーギャップを大きくする機能を有する元素である。また、半導体１０６ｂは、亜鉛を含むと好ましい。酸化物は、亜鉛を含むと結晶化しやすくなる場合がある。
ただし、半導体１０６ｂは、インジウムを含む酸化物に限定されない。半導体１０６ｂは、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を含む酸化物、ガリウムを含む酸化物、スズを含む酸化物などであっても構わない。
半導体１０６ｂは、例えば、エネルギーギャップが大きい酸化物を用いる。半導体１０６ｂのエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
例えば、絶縁体１０６ａおよび絶縁体１０６ｃは、半導体１０６ｂを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物である。半導体１０６ｂを構成する酸素以外の元素一種以上、または二種以上から絶縁体１０６ａおよび絶縁体１０６ｃが構成されるため、絶縁体１０６ａと半導体１０６ｂとの界面、および半導体１０６ｂと絶縁体１０６ｃとの界面において、欠陥準位が形成されにくい。
絶縁体１０６ａ、半導体１０６ｂおよび絶縁体１０６ｃは、少なくともインジウムを含むと好ましい。なお、絶縁体１０６ａがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高いとする。また、半導体１０６ｂがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。また、絶縁体１０６ｃがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。なお、絶縁体１０６ｃは、絶縁体１０６ａと同種の酸化物を用いても構わない。ただし、絶縁体１０６ａまたは／および絶縁体１０６ｃがインジウムを含まなくても構わない場合がある。例えば、絶縁体１０６ａまたは／および絶縁体１０６ｃが酸化ガリウムであっても構わない。なお、絶縁体１０６ａ、半導体１０６ｂおよび絶縁体１０６ｃに含まれる各元素の原子数が、簡単な整数比にならなくても構わない。
半導体１０６ｂは、絶縁体１０６ａおよび絶縁体１０６ｃよりも電子親和力の大きい酸化物を用いる。例えば、半導体１０６ｂとして、絶縁体１０６ａおよび絶縁体１０６ｃよりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、絶縁体１０６ｃがインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
このとき、ゲート電圧を印加すると、絶縁体１０６ａ、半導体１０６ｂ、絶縁体１０６ｃのうち、電子親和力の大きい半導体１０６ｂにチャネルが形成される。
ここで、絶縁体１０６ａと半導体１０６ｂとの間には、絶縁体１０６ａと半導体１０６ｂとの混合領域を有する場合がある。また、半導体１０６ｂと絶縁体１０６ｃとの間には、半導体１０６ｂと絶縁体１０６ｃとの混合領域を有する場合がある。混合領域は、欠陥準位密度が低くなる。そのため、絶縁体１０６ａ、半導体１０６ｂおよび絶縁体１０６ｃの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド図となる（図１２参照。）。なお、絶縁体１０６ａ、半導体１０６ｂおよび絶縁体１０６ｃは、それぞれの界面を明確に判別できない場合がある。
このとき、電子は、絶縁体１０６ａ中および絶縁体１０６ｃ中ではなく、半導体１０６ｂ中を主として移動する。なお、絶縁体１０６ａおよび絶縁体１０６ｃは、単独で存在した場合には導体、半導体または絶縁体のいずれの性質も取りうるが、トランジスタの動作時においてはチャネルを形成しない領域を有する。具体的には、絶縁体１０６ａと半導体１０６ｂとの界面近傍、および絶縁体１０６ｃと半導体１０６ｂとの界面近傍のみにチャネルが形成され、そのほかの領域にはチャネルが形成されない。したがって、トランジスタの動作上は絶縁体と呼ぶことができるため、本明細書中では半導体および導電体ではなく絶縁体と表記する。ただし、絶縁体１０６ａと、半導体１０６ｂと、絶縁体１０６ｃと、は相対的な物性の違いによって半導体と絶縁体とを呼び分けられるだけであって、例えば、絶縁体１０６ａまたは絶縁体１０６ｃとして用いることのできる絶縁体を、半導体１０６ｂとして用いることができる場合がある。上述したように、絶縁体１０６ａと半導体１０６ｂとの界面における欠陥準位密度、および半導体１０６ｂと絶縁体１０６ｃとの界面における欠陥準位密度を低くすることによって、半導体１０６ｂ中で電子の移動が阻害されることが少なく、トランジスタのオン電流を大きくすることができる。
また、トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くすることができる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動すると推定される。電子の移動は、例えば、チャネル形成領域の物理的な凹凸が大きい場合にも阻害される。
トランジスタのオン電流を大きくするためには、例えば、半導体１０６ｂの上面または下面（被形成面、ここでは絶縁体１０６ａの上面）の、１μｍ×１μｍの範囲における二乗平均平方根（ＲＭＳ：Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）粗さが１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における平均面粗さ（Ｒａともいう。）が１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における最大高低差（Ｐ−Ｖともいう。）が１０ｎｍ未満、好ましくは９ｎｍ未満、さらに好ましくは８ｎｍ未満、より好ましくは７ｎｍ未満とすればよい。ＲＭＳ粗さ、ＲａおよびＰ−Ｖは、エスアイアイ・ナノテクノロジー株式会社製走査型プローブ顕微鏡システムＳＰＡ−５００などを用いて測定することができる。
また、トランジスタのオン電流を大きくするためには、絶縁体１０６ｃの厚さは小さいほど好ましい。例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下の領域を有する絶縁体１０６ｃとすればよい。一方、絶縁体１０６ｃは、チャネルの形成される半導体１０６ｂへ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンなど）が入り込まないようブロックする機能を有する。そのため、絶縁体１０６ｃは、ある程度の厚さを有することが好ましい。例えば、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有する絶縁体１０６ｃとすればよい。また、絶縁体１０６ｃは、他の絶縁体から放出される酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。
また、信頼性を高くするためには、絶縁体１０６ａは厚く、絶縁体１０６ｃは薄いことが好ましい。例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上の厚さの領域を有する絶縁体１０６ａとすればよい。絶縁体１０６ａの厚さを、厚くすることで、隣接する絶縁体と絶縁体１０６ａとの界面からチャネルの形成される半導体１０６ｂまでの距離を離すことができる。ただし、半導体装置の生産性が低下する場合があるため、例えば、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有する絶縁体１０６ａとすればよい。
例えば、半導体１０６ｂと絶縁体１０６ａとの間に、例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／ｃｍ３以下のシリコン濃度となる領域を有する。また、半導体１０６ｂと絶縁体１０６ｃとの間に、ＳＩＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／ｃｍ３以下のシリコン濃度となる領域を有する。
また、半導体１０６ｂは、ＳＩＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。また、半導体１０６ｂの水素濃度を低減するために、絶縁体１０６ａおよび絶縁体１０６ｃの水素濃度を低減すると好ましい。絶縁体１０６ａおよび絶縁体１０６ｃは、ＳＩＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。また、半導体１０６ｂは、ＳＩＭＳにおいて、１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。また、半導体１０６ｂの窒素濃度を低減するために、絶縁体１０６ａおよび絶縁体１０６ｃの窒素濃度を低減すると好ましい。絶縁体１０６ａおよび絶縁体１０６ｃは、ＳＩＭＳにおいて、１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
上述の３層構造は一例である。例えば、絶縁体１０６ａまたは絶縁体１０６ｃのない２層構造としても構わない。または、絶縁体１０６ａの上もしくは下、または絶縁体１０６ｃ上もしくは下に、絶縁体１０６ａ、半導体１０６ｂおよび絶縁体１０６ｃとして例示した半導体のいずれか一を有する４層構造としても構わない。または、絶縁体１０６ａの上、絶縁体１０６ａの下、絶縁体１０６ｃの上、絶縁体１０６ｃの下のいずれか二箇所以上に、絶縁体１０６ａ、半導体１０６ｂおよび絶縁体１０６ｃとして例示した半導体のいずれか一を有するｎ層構造（ｎは５以上の整数）としても構わない。
＜組成＞
以下では、Ｉｎ−Ｍ−Ｚｎ酸化物の組成について説明する。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンなどがある。
図１３は、各頂点にＩｎ、ＭまたはＺｎを配置した三角図である。また、図中の［Ｉｎ］はＩｎの原子濃度を示し、［Ｍ］は元素Ｍの原子濃度を示し、［Ｚｎ］はＺｎの原子濃度を示す。
Ｉｎ−Ｍ−Ｚｎ酸化物の結晶はホモロガス構造を有することが知られており、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍは自然数。）で示される。また、ＩｎとＭとを置き換えることが可能であるため、Ｉｎ１＋αＭ１−αＯ３（ＺｎＯ）ｍで示すこともできる（−１≦α≦１）。これは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１＋α：１−α：１、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１＋α：１−α：２、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１＋α：１−α：３、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１＋α：１−α：４、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１＋α：１−α：５と表記した破線で示される組成である。なお、破線上の太線は、例えば、原料となる酸化物を混合し、１３５０℃で焼成した場合に固溶体となりうる組成である。
よって、上述の固溶体となりうる組成に近づけることで、結晶性を高くすることができる。なお、スパッタリング法によってＩｎ−Ｍ−Ｚｎ酸化物を成膜する場合、ターゲットの組成と膜の組成とが異なる場合がある。例えば、ターゲットとして原子数比が「１：１：１」、「１：１：１．２」、「３：１：２」、「４：２：４．１」、「１：３：２」、「１：３：４」、「１：４：５」のＩｎ−Ｍ−Ｚｎ酸化物を用いた場合、膜の原子数比はそれぞれ「１：１：０．７（０．５から０．９程度）」、「１：１：０．９（０．８から１．１程度）」、「３：１：１．５（１から１．８程度）」、「４：２：３（２．６から３．６程度）」、「１：３：１．５（１から１．８程度）」、「１：３：３（２．５から３．５程度）」、「１：４：４（３．４から４．４程度）」となる。したがって、所望の組成の膜を得るためには、組成の変化を考慮してターゲットの組成を選択すればよい。
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図１４（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図１４（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図１４（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図１４（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図１４（Ｅ）に示す。図１４（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図１４（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図１４（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図１５（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
図１５（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
また、図１５（Ｂ）および図１５（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図１５（Ｄ）および図１５（Ｅ）は、それぞれ図１５（Ｂ）および図１５（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図１５（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
図１５（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図１５（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０−９個／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図１６（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図１６（Ｂ）に示す。図１６（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図１６（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
図１６（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
図１７に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図１７（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図１７（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図１７（Ａ）および図１７（Ｂ）より、ａ−ｌｉｋｅ ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図１８は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図１８より、ａ−ｌｉｋｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図１８より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図１８より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
１００ 基板
１０４ 導電体
１０６ａ 絶縁体
１０６ｂ 半導体
１０６ｃ 絶縁体
１１２ａ 絶縁体
１１２ｂ 電荷蓄積層
１１２ｃ 絶縁体
１１６ａ 導電体
１１６ｂ 導電体
１２０ 絶縁体
１２２ 絶縁体
１２４ 絶縁体
１２６ 絶縁体
１２８ 絶縁体
１３０ 絶縁体
１３２ 導電体
１３４ 導電体
１３６ 導電体
１３８ 導電体
１４０ 導電体
１４２ 導電体
１４４ 導電体
１４６ 導電体
１４８ 導電体
１５４ 導電体
１６２ 絶縁体
１６６ 不純物領域

Claims (11)

  1. 基板と、角柱状の絶縁体と、直列に接続された複数のトランジスタを有するメモリセルストリングと、を有し、
    前記角柱状の絶縁体は、前記基板上に配置され、
    前記メモリセルストリングは、前記角柱状の絶縁体の側面に配置されることを特徴とする半導体装置。
  2. 基板と、角柱状の絶縁体と、複数の、直列に接続された複数のトランジスタを有するメモリセルストリングと、を有し、
    前記角柱状の絶縁体は、前記基板上に配置され、
    前記複数のメモリセルストリングは、前記角柱状の絶縁体の側面に配置されることを特徴とする半導体装置。
  3. 基板と、絶縁体と、直列に接続された複数のトランジスタを有するメモリセルストリングと、を有し、
    前記絶縁体は、前記基板上に配置され、
    前記メモリセルストリングは、前記絶縁体の側面に配置され、
    前記複数のトランジスタは基板の上面に対する垂直方向に、互いに重なることを特徴とする半導体装置。
  4. 基板と、絶縁体と、第１乃至第２ｎトランジスタを有するメモリセルストリングと、を有し（ｎは２以上の整数）、
    前記絶縁体は、前記基板上に配置され、
    前記メモリセルストリングは、前記絶縁体の側面に配置され、
    前記第１乃至第ｎトランジスタのそれぞれのチャネル長方向は、基板の上面に対する垂直方向と平行であり、
    前記第１乃至第ｎトランジスタはそれぞれ直列に接続されることを特徴とする半導体装置。
  5. 請求項４において、
    前記第ｎ＋１乃至第２ｎトランジスタのそれぞれのチャネル長方向は、基板の上面に対する垂直方向と平行であり、
    前記第ｎ＋１乃至第２ｎトランジスタはそれぞれ直列に接続されることを特徴とする半導体装置。
  6. 請求項５において、
    前記第１乃至第ｎトランジスタと、前記第ｎ＋１乃至第２ｎトランジスタが直列に接続されることを特徴とする半導体装置。
  7. 請求項１乃至請求項６のいずれか一において、
    前記複数のトランジスタは、それぞれゲート絶縁体と、ゲート電極と、を有し、
    前記ゲート絶縁体は、第１の絶縁体と、第２の絶縁体と、電荷蓄積層と、を有し、
    前記電荷蓄積層は、前記第１の絶縁体と前記第２の絶縁体と、の間に配置されることを特徴とする半導体装置。
  8. 請求項１乃至請求項７のいずれか一において、
    前記複数のトランジスタは、酸化物半導体を有することを特徴とする半導体装置。
  9. 請求項８において、
    前記酸化物半導体は、インジウム、元素Ｍ（アルミニウム、ガリウム、イットリウムまたはスズ）および亜鉛を有することを特徴とする半導体装置。
  10. 請求項１乃至請求項９のいずれか一において、
    さらに前記基板に配置された第２ｎ＋１のトランジスタと、第２ｎ＋２のトランジスタと、を有し、
    前記第２ｎ＋１のトランジスタのソース端子は、前記メモリセルストリングの第１の端子と電気的に接続され、
    前記第２ｎ＋２のトランジスタのドレイン端子は、前記メモリセルストリングの第２の端子と電気的に接続されることを特徴とする半導体装置。
  11. 請求項１０において、
    前記第２ｎ＋１のトランジスタおよび前記第２ｎ＋２のトランジスタは、単結晶シリコンを有することを特徴とする半導体装置。
JP2016098070A 2015-05-26 2016-05-16 半導体装置 Withdrawn JP2016225614A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015106145 2015-05-26
JP2015106145 2015-05-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019133326A Division JP6992027B2 (ja) 2015-05-26 2019-07-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2016225614A true JP2016225614A (ja) 2016-12-28
JP2016225614A5 JP2016225614A5 (ja) 2019-06-13

Family

ID=57399114

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2016098070A Withdrawn JP2016225614A (ja) 2015-05-26 2016-05-16 半導体装置
JP2019133326A Active JP6992027B2 (ja) 2015-05-26 2019-07-19 半導体装置
JP2021199123A Active JP7519981B2 (ja) 2015-05-26 2021-12-08 半導体装置
JP2023104147A Withdrawn JP2023123682A (ja) 2015-05-26 2023-06-26 半導体装置
JP2025010081A Pending JP2025061780A (ja) 2015-05-26 2025-01-23 半導体装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2019133326A Active JP6992027B2 (ja) 2015-05-26 2019-07-19 半導体装置
JP2021199123A Active JP7519981B2 (ja) 2015-05-26 2021-12-08 半導体装置
JP2023104147A Withdrawn JP2023123682A (ja) 2015-05-26 2023-06-26 半導体装置
JP2025010081A Pending JP2025061780A (ja) 2015-05-26 2025-01-23 半導体装置

Country Status (2)

Country Link
US (3) US20160351576A1 (ja)
JP (5) JP2016225614A (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019057622A (ja) * 2017-09-21 2019-04-11 株式会社東芝 半導体装置
JP2019169490A (ja) * 2018-03-21 2019-10-03 東芝メモリ株式会社 半導体装置及びその製造方法
JP2019220670A (ja) * 2018-06-20 2019-12-26 コリア アドバンスト インスティテュート オブ サイエンス アンド テクノロジー セルの信頼性を向上させるための垂直集積型３次元フラッシュメモリおよびその製造方法
KR20200015586A (ko) * 2017-06-05 2020-02-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20200019149A (ko) * 2017-06-27 2020-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 웨이퍼, 기억 장치, 및 전자 기기
JPWO2019003042A1 (ja) * 2017-06-27 2020-06-25 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2020152523A1 (ja) * 2019-01-25 2020-07-30 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、及び半導体装置の動作方法
CN111512440A (zh) * 2017-12-27 2020-08-07 美光科技公司 立面延伸的存储器单元串的晶体管和阵列
WO2021099885A1 (ja) * 2019-11-21 2021-05-27 株式会社半導体エネルギー研究所 半導体装置および電子機器
KR20210158289A (ko) * 2020-06-23 2021-12-30 한양대학교 산학협력단 백 게이트를 포함하는 3차원 플래시 메모리
WO2022064318A1 (ja) * 2020-09-25 2022-03-31 株式会社半導体エネルギー研究所 半導体装置、半導体装置の駆動方法、および電子機器
JP2022075991A (ja) * 2020-04-16 2022-05-18 株式会社半導体エネルギー研究所 半導体装置
US11355511B2 (en) 2020-03-19 2022-06-07 Kioxia Corporation Semiconductor memory device
US11404571B2 (en) 2017-07-10 2022-08-02 Micron Technology, Inc. Methods of forming NAND memory arrays
KR20220128347A (ko) 2020-01-17 2022-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 구동 방법, 및 전자 기기
JP2022191433A (ja) * 2017-06-08 2022-12-27 株式会社半導体エネルギー研究所 半導体装置
US11538919B2 (en) 2021-02-23 2022-12-27 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
JP2023093611A (ja) * 2022-03-25 2023-07-04 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3029736A1 (en) * 2014-12-05 2016-06-08 IMEC vzw Vertical, three-dimensional semiconductor device
US9761599B2 (en) 2015-08-17 2017-09-12 Micron Technology, Inc. Integrated structures containing vertically-stacked memory cells
WO2018092003A1 (en) 2016-11-17 2018-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR20200048233A (ko) 2018-10-29 2020-05-08 삼성전자주식회사 수직형 메모리 장치의 제조 방법
WO2020095148A1 (ja) 2018-11-08 2020-05-14 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
EP4000091A4 (en) * 2019-07-19 2023-07-19 Entegris, Inc. NONE AND THREE-DIMENSIONAL MEMORY WITH REDUCED HEAT BALANCE
CN114787998A (zh) 2019-12-06 2022-07-22 株式会社半导体能源研究所 半导体装置及电子设备
JP2021125594A (ja) * 2020-02-06 2021-08-30 キオクシア株式会社 半導体記憶装置及びその製造方法
US20210296306A1 (en) * 2020-03-18 2021-09-23 Mavagail Technology, LLC Esd protection for integrated circuit devices
US11495618B2 (en) * 2020-07-30 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029586A (ja) * 2009-07-23 2011-02-10 Samsung Electronics Co Ltd メモリ半導体装置、その製造方法、及び動作方法
JP2012009512A (ja) * 2010-06-22 2012-01-12 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2012227326A (ja) * 2011-04-19 2012-11-15 Toshiba Corp 不揮発性半導体記憶装置とその製造方法
JP2013038124A (ja) * 2011-08-04 2013-02-21 Toshiba Corp 半導体記憶装置及びその製造方法
JP2013222785A (ja) * 2012-04-16 2013-10-28 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Family Cites Families (219)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP2226847B1 (en) 2004-03-12 2017-02-08 Japan Science And Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577256B (zh) 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
JP4822841B2 (ja) 2005-12-28 2011-11-24 株式会社東芝 半導体記憶装置及びその製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5016832B2 (ja) 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP4772656B2 (ja) * 2006-12-21 2011-09-14 株式会社東芝 不揮発性半導体メモリ
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US7781827B2 (en) * 2007-01-24 2010-08-24 Mears Technologies, Inc. Semiconductor device with a vertical MOSFET including a superlattice and related methods
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP2008277543A (ja) * 2007-04-27 2008-11-13 Toshiba Corp 不揮発性半導体記憶装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009094236A (ja) * 2007-10-05 2009-04-30 Toshiba Corp 不揮発性半導体記憶装置
KR101226685B1 (ko) * 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
JP5366517B2 (ja) 2007-12-03 2013-12-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009212280A (ja) * 2008-03-04 2009-09-17 Toshiba Corp 不揮発性半導体記憶装置の製造方法
JP2009224612A (ja) * 2008-03-17 2009-10-01 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
JP2009266944A (ja) * 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
JP5288877B2 (ja) 2008-05-09 2013-09-11 株式会社東芝 不揮発性半導体記憶装置
JP5244454B2 (ja) * 2008-05-19 2013-07-24 株式会社東芝 不揮発性記憶装置及びその製造方法
JP5086933B2 (ja) 2008-08-06 2012-11-28 株式会社東芝 不揮発性半導体記憶装置の駆動方法
JP5288936B2 (ja) * 2008-08-12 2013-09-11 株式会社東芝 不揮発性半導体記憶装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP2010080561A (ja) 2008-09-25 2010-04-08 Toshiba Corp 不揮発性半導体記憶装置
JP5214393B2 (ja) * 2008-10-08 2013-06-19 株式会社東芝 半導体記憶装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5193796B2 (ja) * 2008-10-21 2013-05-08 株式会社東芝 ３次元積層型不揮発性半導体メモリ
JP5330027B2 (ja) 2009-02-25 2013-10-30 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP5279560B2 (ja) 2009-03-11 2013-09-04 株式会社東芝 不揮発性半導体記憶装置
KR101539699B1 (ko) 2009-03-19 2015-07-27 삼성전자주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조방법
WO2010106922A1 (ja) 2009-03-19 2010-09-23 株式会社 東芝 半導体装置及びその製造方法
US8829646B2 (en) * 2009-04-27 2014-09-09 Macronix International Co., Ltd. Integrated circuit 3D memory array and manufacturing method
US8541832B2 (en) 2009-07-23 2013-09-24 Samsung Electronics Co., Ltd. Integrated circuit memory devices having vertical transistor arrays therein and methods of forming same
KR101028994B1 (ko) * 2009-09-07 2011-04-12 주식회사 하이닉스반도체 3차원 구조를 갖는 비휘발성 메모리 소자 및 그 제조 방법
JP4975794B2 (ja) 2009-09-16 2012-07-11 株式会社東芝 不揮発性半導体記憶装置
JP5259552B2 (ja) 2009-11-02 2013-08-07 株式会社東芝 不揮発性半導体記憶装置及びその駆動方法
WO2011058864A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Device including nonvolatile memory element
US8441009B2 (en) 2009-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101781336B1 (ko) 2009-12-25 2017-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104867984B (zh) 2009-12-28 2018-11-06 株式会社半导体能源研究所 制造半导体装置的方法
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8908431B2 (en) * 2010-02-17 2014-12-09 Samsung Electronics Co., Ltd. Control method of nonvolatile memory device
JP5248541B2 (ja) 2010-03-05 2013-07-31 株式会社東芝 半導体記憶装置の動作方法
JP2011187794A (ja) 2010-03-10 2011-09-22 Toshiba Corp 半導体記憶装置及びその製造方法
JP2011198806A (ja) 2010-03-17 2011-10-06 Toshiba Corp 半導体記憶装置及びその製造方法
KR101738533B1 (ko) * 2010-05-24 2017-05-23 삼성전자 주식회사 적층 메모리 장치 및 그 제조 방법
KR101688598B1 (ko) * 2010-05-25 2017-01-02 삼성전자주식회사 3차원 반도체 메모리 장치
KR101660432B1 (ko) * 2010-06-07 2016-09-27 삼성전자 주식회사 수직 구조의 반도체 메모리 소자
US8592873B2 (en) 2010-06-24 2013-11-26 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of forming the same
US8349681B2 (en) * 2010-06-30 2013-01-08 Sandisk Technologies Inc. Ultrahigh density monolithic, three dimensional vertical NAND memory device
JP5502629B2 (ja) 2010-07-12 2014-05-28 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
KR20120006843A (ko) * 2010-07-13 2012-01-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
CN103119656A (zh) 2010-09-24 2013-05-22 株式会社东芝 非易失性半导体存储器件
KR101094523B1 (ko) 2010-10-13 2011-12-19 주식회사 하이닉스반도체 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR101784695B1 (ko) 2010-10-21 2017-10-13 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
DE102011084603A1 (de) 2010-10-25 2012-05-16 Samsung Electronics Co., Ltd. Dreidimensionales Halbleiterbauelement
KR101924231B1 (ko) 2010-10-29 2018-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
JP2012119445A (ja) 2010-11-30 2012-06-21 Toshiba Corp 半導体記憶装置および半導体記憶装置の製造方法
US8421071B2 (en) 2011-01-13 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Memory device
US8598032B2 (en) * 2011-01-19 2013-12-03 Macronix International Co., Ltd Reduced number of masks for IC device with stacked contact levels
JP5798933B2 (ja) 2011-01-26 2015-10-21 株式会社半導体エネルギー研究所 信号処理回路
WO2012102182A1 (en) * 2011-01-26 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI657580B (zh) * 2011-01-26 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102184740B (zh) * 2011-01-31 2013-10-09 清华大学 垂直折叠式存储器阵列结构
JP2012168999A (ja) 2011-02-10 2012-09-06 Toshiba Corp 不揮発性半導体記憶装置の動作方法
US9012905B2 (en) * 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
US8785923B2 (en) * 2011-04-29 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012238763A (ja) 2011-05-12 2012-12-06 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2012244180A (ja) * 2011-05-24 2012-12-10 Macronix Internatl Co Ltd 多層接続構造及びその製造方法
JP2012252740A (ja) * 2011-06-02 2012-12-20 Toshiba Corp 不揮発性半導体記憶装置
CN103022012B (zh) 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8916424B2 (en) * 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101964263B1 (ko) 2012-02-22 2019-04-01 삼성전자주식회사 불휘발성 메모리 장치 및 그 제조 방법
JP6100559B2 (ja) 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
US9349849B2 (en) * 2012-03-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
US8847302B2 (en) * 2012-04-10 2014-09-30 Sandisk Technologies Inc. Vertical NAND device with low capacitance and silicided word lines
US8828884B2 (en) 2012-05-23 2014-09-09 Sandisk Technologies Inc. Multi-level contact to a 3D memory array and method of making
JP2014013634A (ja) 2012-07-03 2014-01-23 Toshiba Corp 不揮発性半導体記憶装置及びその動作方法
US9171626B2 (en) 2012-07-30 2015-10-27 Micron Technology, Inc.. Memory devices and programming memory arrays thereof
JP2014063555A (ja) 2012-09-24 2014-04-10 Toshiba Corp 不揮発性半導体記憶装置、及びその制御方法
KR101965614B1 (ko) * 2012-09-26 2019-04-04 삼성전자주식회사 반도체 메모리 장치
US8759899B1 (en) 2013-01-11 2014-06-24 Macronix International Co., Ltd. Integration of 3D stacked IC device with peripheral circuits
KR102024710B1 (ko) 2013-01-11 2019-09-24 삼성전자주식회사 3차원 반도체 장치의 스트링 선택 구조
JP6405100B2 (ja) 2013-03-08 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
US9515080B2 (en) 2013-03-12 2016-12-06 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and landing pad
US8946023B2 (en) * 2013-03-12 2015-02-03 Sandisk Technologies Inc. Method of making a vertical NAND device using sequential etching of multilayer stacks
KR102059525B1 (ko) 2013-03-19 2019-12-27 삼성전자주식회사 보호 패턴을 가진 수직 셀형 반도체 소자
KR20140127577A (ko) 2013-04-25 2014-11-04 에스케이하이닉스 주식회사 3차원 저항 가변 메모리 장치 및 그 제조방법
US9218890B2 (en) * 2013-06-03 2015-12-22 Sandisk Technologies Inc. Adaptive operation of three dimensional memory
US8982626B2 (en) * 2013-06-05 2015-03-17 Sandisk Technologies Inc. Program and read operations for 3D non-volatile memory based on memory hole diameter
US9601591B2 (en) * 2013-08-09 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5898657B2 (ja) * 2013-09-02 2016-04-06 株式会社東芝 不揮発性半導体記憶装置
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
US9070447B2 (en) * 2013-09-26 2015-06-30 Macronix International Co., Ltd. Contact structure and forming method
US9293592B2 (en) 2013-10-11 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2015079802A (ja) 2013-10-15 2015-04-23 株式会社東芝 不揮発性半導体記憶装置
JP2015097245A (ja) * 2013-11-15 2015-05-21 株式会社東芝 不揮発性半導体記憶装置、及びメモリシステム
JP6559444B2 (ja) * 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015176623A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体記憶装置及びメモリコントローラ
US9559113B2 (en) * 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9196628B1 (en) * 2014-05-08 2015-11-24 Macronix International Co., Ltd. 3D stacked IC device with stepped substack interlayer connectors
KR102192848B1 (ko) * 2014-05-26 2020-12-21 삼성전자주식회사 메모리 장치
US9224750B1 (en) * 2014-06-04 2015-12-29 Macronix International Co., Ltd. Multi-layer memory array and manufacturing method of the same
US9721964B2 (en) * 2014-06-05 2017-08-01 Macronix International Co., Ltd. Low dielectric constant insulating material in 3D memory
KR20160000512A (ko) * 2014-06-24 2016-01-05 삼성전자주식회사 메모리 장치
US9230983B1 (en) * 2014-08-20 2016-01-05 Sandisk Technologies Inc. Metal word lines for three dimensional memory devices
US20160064406A1 (en) * 2014-09-02 2016-03-03 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
US9257443B1 (en) 2014-09-09 2016-02-09 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
US9634097B2 (en) * 2014-11-25 2017-04-25 Sandisk Technologies Llc 3D NAND with oxide semiconductor channel
US9397115B1 (en) * 2014-12-29 2016-07-19 Sandisk Technologies Llc Methods for making a trim-rate tolerant self-aligned contact via structure array
US9583350B2 (en) * 2015-01-05 2017-02-28 Macronix International Co., Ltd. Memory device and method for fabricating the same
US9419058B1 (en) 2015-02-05 2016-08-16 Sandisk Technologies Llc Memory device with comb-shaped electrode having a plurality of electrode fingers and method of making thereof
US9761604B2 (en) * 2015-03-24 2017-09-12 Sandisk Technologies Llc 3D vertical NAND with III-V channel
US9245642B1 (en) 2015-03-30 2016-01-26 Sandisk Technologies Inc. Temperature dependent voltage to unselected drain side select transistor during program of 3D NAND
US9368510B1 (en) * 2015-05-26 2016-06-14 Sandisk Technologies Inc. Method of forming memory cell with high-k charge trapping layer
US9449985B1 (en) * 2015-05-26 2016-09-20 Sandisk Technologies Llc Memory cell with high-k charge trapping layer
JP6545587B2 (ja) * 2015-09-15 2019-07-17 東芝メモリ株式会社 半導体装置
KR102461150B1 (ko) 2015-09-18 2022-11-01 삼성전자주식회사 3차원 반도체 메모리 장치
US9842851B2 (en) * 2015-10-30 2017-12-12 Sandisk Technologies Llc Three-dimensional memory devices having a shaped epitaxial channel portion
US9576976B1 (en) * 2015-12-11 2017-02-21 Macronix International Co., Ltd. Three dimensional memory device
US9569143B1 (en) * 2015-12-11 2017-02-14 Sandisk Technologies Llc In block data folding for 3D non-volatile storage
US9530514B1 (en) * 2016-01-25 2016-12-27 Sandisk Technologies Llc Select gate defect detection
KR102551350B1 (ko) 2016-01-28 2023-07-04 삼성전자 주식회사 수직형 메모리 소자를 구비한 집적회로 소자 및 그 제조 방법
US9748262B1 (en) * 2016-04-13 2017-08-29 Macronix International Co., Ltd. Memory structure and manufacturing method of the same
US10164009B1 (en) * 2017-08-11 2018-12-25 Micron Technology, Inc. Memory device including voids between control gates

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029586A (ja) * 2009-07-23 2011-02-10 Samsung Electronics Co Ltd メモリ半導体装置、その製造方法、及び動作方法
JP2012009512A (ja) * 2010-06-22 2012-01-12 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2012227326A (ja) * 2011-04-19 2012-11-15 Toshiba Corp 不揮発性半導体記憶装置とその製造方法
JP2013038124A (ja) * 2011-08-04 2013-02-21 Toshiba Corp 半導体記憶装置及びその製造方法
JP2013222785A (ja) * 2012-04-16 2013-10-28 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Cited By (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12170317B2 (en) 2017-06-05 2024-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of manufacturing the semiconductor device
KR102625630B1 (ko) * 2017-06-05 2024-01-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20200015586A (ko) * 2017-06-05 2020-02-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2024097840A (ja) * 2017-06-05 2024-07-19 株式会社半導体エネルギー研究所 半導体装置
JPWO2018224904A1 (ja) * 2017-06-05 2020-05-21 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2022191433A (ja) * 2017-06-08 2022-12-27 株式会社半導体エネルギー研究所 半導体装置
JP7376661B2 (ja) 2017-06-08 2023-11-08 株式会社半導体エネルギー研究所 半導体装置
US12125849B2 (en) 2017-06-27 2024-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, memory device, and electronic device
JP7224282B2 (ja) 2017-06-27 2023-02-17 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、記憶装置、及び電子機器
US11682667B2 (en) 2017-06-27 2023-06-20 Semiconductor Energy Laboratory Co., Ltd. Memory cell including cell transistor including control gate and charge accumulation layer
JP7265475B2 (ja) 2017-06-27 2023-04-26 株式会社半導体エネルギー研究所 半導体装置
KR102647989B1 (ko) * 2017-06-27 2024-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 웨이퍼, 기억 장치, 및 전자 기기
KR20240037362A (ko) * 2017-06-27 2024-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 웨이퍼, 기억 장치, 및 전자 기기
KR102759850B1 (ko) * 2017-06-27 2025-01-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 웨이퍼, 기억 장치, 및 전자 기기
JP7470141B2 (ja) 2017-06-27 2024-04-17 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JPWO2019003060A1 (ja) * 2017-06-27 2020-07-02 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、記憶装置、及び電子機器
JPWO2019003042A1 (ja) * 2017-06-27 2020-06-25 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2024096800A (ja) * 2017-06-27 2024-07-17 株式会社半導体エネルギー研究所 半導体装置
JP2022066419A (ja) * 2017-06-27 2022-04-28 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
KR20200019149A (ko) * 2017-06-27 2020-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 웨이퍼, 기억 장치, 및 전자 기기
US11404571B2 (en) 2017-07-10 2022-08-02 Micron Technology, Inc. Methods of forming NAND memory arrays
US11075305B2 (en) 2017-09-21 2021-07-27 Kabushiki Kaisha Toshiba Semiconductor device
JP2019057622A (ja) * 2017-09-21 2019-04-11 株式会社東芝 半導体装置
JP7265552B2 (ja) 2017-12-27 2023-04-26 マイクロン テクノロジー，インク． トランジスタ、およびメモリ・セルの高さ方向に延びるストリングのアレイ
JP2021509226A (ja) * 2017-12-27 2021-03-18 マイクロン テクノロジー，インク． トランジスタ、およびメモリ・セルの高さ方向に延びるストリングのアレイ
CN111512440A (zh) * 2017-12-27 2020-08-07 美光科技公司 立面延伸的存储器单元串的晶体管和阵列
CN111512440B (zh) * 2017-12-27 2023-11-03 美光科技公司 水平晶体管、垂直晶体管、及立面延伸的存储器单元串的阵列
JP7051511B2 (ja) 2018-03-21 2022-04-11 キオクシア株式会社 半導体装置及びその製造方法
JP2019169490A (ja) * 2018-03-21 2019-10-03 東芝メモリ株式会社 半導体装置及びその製造方法
JP2019220670A (ja) * 2018-06-20 2019-12-26 コリア アドバンスト インスティテュート オブ サイエンス アンド テクノロジー セルの信頼性を向上させるための垂直集積型３次元フラッシュメモリおよびその製造方法
WO2020152523A1 (ja) * 2019-01-25 2020-07-30 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、及び半導体装置の動作方法
JP7525405B2 (ja) 2019-01-25 2024-07-30 株式会社半導体エネルギー研究所 半導体装置
JPWO2020152523A1 (ja) * 2019-01-25 2020-07-30
US11849584B2 (en) 2019-01-25 2023-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and operation method of semiconductor device
WO2021099885A1 (ja) * 2019-11-21 2021-05-27 株式会社半導体エネルギー研究所 半導体装置および電子機器
JPWO2021099885A1 (ja) * 2019-11-21 2021-05-27
KR20220103108A (ko) 2019-11-21 2022-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
KR20220128347A (ko) 2020-01-17 2022-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 구동 방법, 및 전자 기기
US11985827B2 (en) 2020-01-17 2024-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driving method of semiconductor device, and electronic device
US11355511B2 (en) 2020-03-19 2022-06-07 Kioxia Corporation Semiconductor memory device
JP7266728B2 (ja) 2020-04-16 2023-04-28 株式会社半導体エネルギー研究所 半導体装置
JP2022075991A (ja) * 2020-04-16 2022-05-18 株式会社半導体エネルギー研究所 半導体装置
KR102509658B1 (ko) 2020-06-23 2023-03-15 한양대학교 산학협력단 백 게이트를 포함하는 3차원 플래시 메모리
KR20210158289A (ko) * 2020-06-23 2021-12-30 한양대학교 산학협력단 백 게이트를 포함하는 3차원 플래시 메모리
WO2022064318A1 (ja) * 2020-09-25 2022-03-31 株式会社半導体エネルギー研究所 半導体装置、半導体装置の駆動方法、および電子機器
US11538919B2 (en) 2021-02-23 2022-12-27 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
US12170324B2 (en) 2021-02-23 2024-12-17 Lodestar Licensing Group Llc Transistors and arrays of elevationally-extending strings of memory cells
JP7532587B2 (ja) 2022-03-25 2024-08-13 株式会社半導体エネルギー研究所 半導体装置
JP2023093611A (ja) * 2022-03-25 2023-07-04 株式会社半導体エネルギー研究所 半導体装置
JP7702544B2 (ja) 2022-03-25 2025-07-03 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
JP6992027B2 (ja) 2022-01-13
JP2022027855A (ja) 2022-02-14
JP7519981B2 (ja) 2024-07-22
US11963360B2 (en) 2024-04-16
US20160351576A1 (en) 2016-12-01
US20210242220A1 (en) 2021-08-05
JP2023123682A (ja) 2023-09-05
JP2025061780A (ja) 2025-04-11
JP2019201214A (ja) 2019-11-21
US20240315038A1 (en) 2024-09-19

Similar Documents

Publication Publication Date Title
JP6992027B2 (ja) 半導体装置
US20240296881A1 (en) Semiconductor Device and Method for Driving Semiconductor Device
US12230696B2 (en) Semiconductor device and method for fabricating the same
JP6893966B2 (ja) 半導体装置
US9966473B2 (en) Manufacturing method of semiconductor device
JP6965000B2 (ja) 半導体装置
JP2024032795A (ja) 半導体装置
KR20160114511A (ko) 반도체 장치의 제작 방법
JP2016149546A (ja) 半導体装置およびその作製方法
JP2022172229A (ja) 金属酸化物膜及びトランジスタ
JP6698649B2 (ja) 半導体装置
WO2016189415A1 (ja) 半導体装置、および電子機器
WO2024194728A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190507

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210202

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20210415