[go: up one dir, main page]

JP2016018939A - 窒化物半導体基板に形成したショットキーバリアダイオード - Google Patents

窒化物半導体基板に形成したショットキーバリアダイオード Download PDF

Info

Publication number
JP2016018939A
JP2016018939A JP2014141916A JP2014141916A JP2016018939A JP 2016018939 A JP2016018939 A JP 2016018939A JP 2014141916 A JP2014141916 A JP 2014141916A JP 2014141916 A JP2014141916 A JP 2014141916A JP 2016018939 A JP2016018939 A JP 2016018939A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
layer
region
anode electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014141916A
Other languages
English (en)
Inventor
将一 兼近
Masakazu Kanechika
将一 兼近
上田 博之
Hiroyuki Ueda
博之 上田
西川 恒一
Koichi Nishikawa
恒一 西川
富田 英幹
Hidemiki Tomita
英幹 富田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2014141916A priority Critical patent/JP2016018939A/ja
Priority to US14/721,291 priority patent/US20160013286A1/en
Priority to DE102015110886.0A priority patent/DE102015110886A1/de
Priority to KR1020150096489A priority patent/KR20160007387A/ko
Priority to CN201510400619.6A priority patent/CN105261656A/zh
Publication of JP2016018939A publication Critical patent/JP2016018939A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/60Schottky-barrier diodes 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82Heterojunctions
    • H10D62/824Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343Gate regions of field-effect devices having PN junction gates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503Nitride Group III-V materials, e.g. AlN or GaN
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/602Heterojunction gate electrodes for FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/05Manufacture or treatment characterised by using material-based technologies using Group III-V technology

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

【課題】HEMTの電子走行層となる第1窒化物半導体層6と電子供給層となる第2窒化物半導体層8が積層された基板の表面に、ショットキー接触するアノード電極22とオーミック接触するカソード電極20を形成するとSBDが得られるが、リーク電流が大きく、耐圧が低い。【解決手段】アノード電極22に、第2窒化物半導体層8が直接に接触する領域と、第4窒化物半導体領域12bと第3窒化物半導体領域10bを介して第2窒化物半導体層8に接触する領域を混在させる。第4窒化物半導体領域12bをp型にすることでリーク電流を抑えることができる。第2窒化物半導体層8よりもバンドギャップが大きい窒化物半導体を第3窒化物半導体領域10bに用いることで、順方向電流が流れる順方向電圧の最低値を低く抑えることができる。【選択図】図1

Description

本明細書では、窒化物半導体の積層基板を利用して形成したショットキーバリアダイオード(Schottky Barrie Diode,本明細書ではSBDという)の特性を改善する技術を開示する。
窒化物半導体基板の表面上にアノード電極とカソード電極を形成してSBDを得る技術が知られている。そのSBDの特性を改善する技術も提案されている。
非特許文献1に、窒化物半導体のヘテロ接合を利用してダイオードの順方向の電圧降下を低下させる構造が開示されている。図4に示すように、バンドギャップが小さい窒化物半導体層6にバンドギャップが大きい窒化物半導体層8を積層してヘテロ接合界面を形成すると、ヘテロ接合界面に沿って2次元電子ガスが広がる。窒化物半導体層8にオーミック接触する材質で電極20を形成し、窒化物半導体層8にショットキー接触する材質で電極22を形成すると、電極20がカソード電極となり、電極22がアノード電極となり、SBDが得られる。このSBDは、電子の移動度が高い窒化物半導体層6に形成される2次元電子ガスを利用することから、順方向の電圧降下が低く抑えられる。なお、参照番号2は基板であり、参照番号4はバッファ層であり、参照番号28はパッシベーション膜である。
SBDは、リーク電流(逆方向電流)が流れやすく、耐圧が不十分になりやすい。非特許文献2に、p型の窒化物半導体領域を利用して、リーク電流を抑制し、耐圧を向上する技術が開示されている。非特許文献2の技術では、図5に示すように、n型のGaN層6aの上にn型のGaN層8aを積層し、その上に、n型のGaN層8aに対してショットキー接触する材質でアノード電極22を形成する。図5の構造では、n型のGaN層8aとn型のGaN層6aのバンドギャップが等しく、ヘテロ接合界面に沿って2次元電子ガスを生成して順方向の電圧降下を低く抑えるものでない。非特許文献2の技術では、アノード電極22の形成範囲の一部に、p型のGaN領域10を設ける。p型のGaN領域10を部分的に設けると、SBDに逆方向の電圧が作用したときにはp型のGaN領域10からn型のGaN層8a内に空乏層が伸び、その空乏層によってリーク電流が抑制され、電界集中が緩和されて耐圧が向上する。なお、参照番号2は基板であり、参照番号4はバッファ層であり、参照番号20はカソード電極であり、参照番号30,30はSiO膜である。図5のSBDを平面視すると、アノード電極22は円形であり、p型のGaN領域10はアノード電極22の外周に沿って延びるリング状であり、カソード電極20はアノード電極22の周囲を一巡している。
IEEE, ELECTRON DEVICE LETTERS, VOL.34, No.8, AUGUST, 2013 マイクロ波電力整流用GaNショットキーダイオードの高耐圧化の研究、澤田剛一、2009年3月、徳島大学修士論文
図4に示したヘテロ接合を利用する技術と、図5に示したp型の窒化物半導体領域を利用する技術を併用すると、オン抵抗が低く、リーク電力が抑制され、耐圧が高いSBDを得ることができる。しかしながら、順方向電流が流れる順方向電圧の最低値が高いという問題が残されている。本明細書では、順方向電流が流れ始める時の順方向電圧を低下させる技術を開示する。
本明細書で開示するSBDでは、窒化物半導体基板の表面上にアノード電極とカソード電極が形成されている
窒化物半導体基板は、裏面側から表面側に向かって、第1窒化物半導体層と第2窒化物半導体層と第3窒化物半導体層と第4窒化物半導体層の順に積層されている積層構造を備えている。第1窒化物半導体層を得るために、基板の上にバッファ層を成長させ、バッファ層の上に第1窒化物半導体層を成長させてもよい。この場合、窒化物半導体基板の裏面から表面に向かって、基板とバッファ層と第1窒化物半導体層と第2窒化物半導体層と第3窒化物半導体層と第4窒化物半導体層の順に積層されている積層構造を備えることになる。
窒化物半導体基板を平面視したときに、一部の領域では第3窒化物半導体層と第4窒化物半導体層が除去されており、除去された領域では第2窒化物半導体層が露出している。
アノード電極は、第4窒化物半導体層が存在しない領域と、第4窒化物半導体層が存在する領域に跨る範囲に形成されている。そのために、アノード電極の形成範囲を断面視すると、第1窒化物半導体層と第2窒化物半導体層と第3窒化物半導体層と第4窒化物半導体層とアノード電極の積層構造が存在する領域と、第1窒化物半導体層と第2窒化物半導体層とアノード電極の積層構造が存在する領域が混在する。
上記において、第1窒化物半導体のバントギャップ<第2窒化物半導体のバンドギャップ<第3窒化物半導体のバンドギャップの関係にある。また、第1窒化物半導体と第2窒化物半導体と第3窒化物半導体層の導電型はp型でなく、第4窒化物半導体の導電型はp型である。
上記のSBDでは、第1窒化物半導体のバントギャップ<第2窒化物半導体のバンドギャップの関係にある第1窒化物半導体層と第2窒化物半導体層が積層されていることから接合界面に沿って2次元電子ガスが発生し、ダイオードの順方向の電圧降下を低く抑えることができる。
また、p型の第4窒化物半導体領域から空乏層が広がってリーク電流が抑制され、電界集中が緩和されて耐圧が向上する。
さらに上記のSBDでは、第2窒化物半導体のバントギャップ<第3窒化物半導体のバンドギャップの関係にあることから、第3窒化物半導体領域の形成範囲では、第1窒化物半導体層に形成される2次元電子ガスの電子密度が増大する。p型の第4窒化物半導体領域と第2窒化物半導体層の間に第3窒化物半導体領域が介在していることから、第4窒化物半導体領域から第1窒化物半導体層内に伸びる空乏層の距離が短くなり、順方向電流が流れる始める時の順方向電圧を低下させることができる。
アノード電極に直接に接する領域における第2窒化物半導体層の厚み<アノード電極に直接には接しない領域における第2窒化物半導体層の厚みであることが好ましい。
アノード電極に直接に接する領域における第2窒化物半導体層の厚みを薄くすると、順方向電流が流れる始める時の順方向電圧をさらに低下させることができる。
アノード電極に第2窒化物半導体層が直接に接する領域では第3窒化物半導体層が存在してはいけないが、アノード電極の形成範囲外にまで第3窒化物半導体層が延びてしてもよい。第3窒化物半導体層が延びている範囲では2次元電子ガスの濃度が高まり、順方向の電圧降下が低下する。
アノード電極に直接に接する領域における第2窒化物半導体層の表面がAlOで被覆されていることが好ましい。
上記のSBDでは、第3窒化物半導体層と第4窒化物半導体層をエッチングして第2窒化物半導体層の表面を露出させ、その露出面にアノード電極を形成する。その場合、露出した第2窒化物半導体層の表面に損傷が発生してアノード電極が第2窒化物半導体にショットキー接触しないことがあり得る。第4窒化物半導体層と第3窒化物半導体層をエッチングして第2窒化物半導体層の表面を露出させるにあたって、第2窒化物半導体層の表面がAlOで被覆される条件でエッチングすると、アノード電極と第2窒化物半導体が安定的にショットキー接触する結果を得ることができる。
本明細書に記載の技術によると、Siよりも特性に優れた窒化物半導体を利用して、順方向の電圧降下が低く、リーク電流が低く、耐圧が高く、しかも順方向電流が流れ始める時の順方向電圧が低いSBDを得ることができる。損失が少ないSBDを得ることができる。
第1実施例の半導体装置の断面図。 第2実施例の半導体装置の断面図。 第3実施例の半導体装置の断面図。 従来の半導体装置の断面図。 別の従来の半導体装置の断面図。
以下、本明細書で開示する技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
(第1特徴)同一の窒化物半導体基板に、SBDとHEMT(High Electron Mobility Transistor)が形成されている。
(第2特徴)基板とバッファ層と第1窒化物半導体層と第2窒化物半導体層と第3窒化物半導体層と第4窒化物半導体層が積層されて、窒化物半導体基板が形成されている。
(第3特徴)HEMTでは、第1窒化物半導体層が電子走行層となり、第2窒化物半導体層が電子供給層となる。第3窒化物半導体層と第4窒化物半導体層が、電子供給層とゲート電極の間に介在し、HEMTをノーマリオフとする。
(第1実施例)
図1に示すように、第1実施例の半導体装置では、同じ窒化物半導体基板26に、HEMTとSBDが形成されている。HEMTは範囲Aに形成されており、SBDは範囲Bに形成されている。
本実施例の窒化物半導体基板26は、基板2と、基板2の表面に結晶成長したバッファ層4と、バッファ層4の表面に結晶成長した第1窒化物半導体層6と、第1窒化物半導体層6の表面に結晶成長した第2窒化物半導体層8と、第2窒化物半導体層8の表面に結晶成長した第3窒化物半導体層10と、第3窒化物半導体層10の表面に結晶成長した第4窒化物半導体層12の積層構造を備えている。
窒化物半導体基板26を平面視したときの一部の領域では第3窒化物半導体層10と第4窒化物半導体層12が除去されており、図1では、除去後に残存した第3窒化物半導体領域10a,10bと、第4窒化物半導体領域12a,12bを示している。なお、第3窒化物半導体領域10bと第4窒化物半導体領域12bは、窒化物半導体基板26を平面視するとリング形状をしている。
第1窒化物半導体層6は、HEMTの電子走行層となる層であり、窒化物半導体の結晶で形成されている。第2窒化物半導体層8は、HEMTの電子供給層となる層であり、窒化物半導体の結晶で形成されている。第1窒化物半導体層6のバンドギャップ<第2窒化物半導体層8のバンドギャップの関係にあり、第1窒化物半導体層6のうちのヘテロ接合界面に沿った領域には2次元電子ガスが存在する。
第3窒化物半導体層10のバンドギャップ>第2窒化物半導体層8のバンドギャップの関係にあり、第3窒化物半導体層10は第2窒化物半導体層8と協同してヘテロ接合界面に沿った領域に2次元電子ガスを誘起する。第3窒化物半導体領域10a,10bに対向する位置では、ヘテロ接合界面における2次元電子ガスの密度が増大する。
第4窒化物半導体層12は、p型の窒化物半導体の結晶で形成されている。ゲート電極16と第2窒化物半導体層8の間に介在する第4窒化物半導体領域12aは、後記するようにHEMTをノーマリオフの特性に調整する。アノード電極22と第2窒化物半導体層8がショットキー接触する領域に残存する第4窒化物半導体領域12bは、後記するようにSBDの特性を改善する。
窒化物半導体基板26の使命は、第1窒化物半導体層6と第2窒化物半導体層8と第3窒化物半導体層10と第4窒化物半導体層12の積層構造を提供することにある。バッファ層4は、バッファ層4の表面に第1窒化物半導体層6が結晶成長する基盤となる層であればよく、必ずしも窒化物半導体でなくてもよい。基板2は、基板2の表面にバッファ層4が結晶成長する基盤となる層であればよく、必ずしも窒化物半導体でなくてもよい。基板2に窒化物半導体を利用する場合には、バッファ層4を省略することができる。バッファ層4を利用する場合には、基板2に窒化物半導体以外、たとえばSi基板、あるいはサファイヤ基板を用いることができる。
第3窒化物半導体層10と第4窒化物半導体層12は、必ずしも窒化物半導体でなくてもよい。ただし、第2窒化物半導体層8の表面に結晶成長することから、窒化物半導体の結晶層を用いるのが実際的である。
上記から明らかに、本明細書でいう窒化物半導体基板とは、第1窒化物半導体層6と第2窒化物半導体層8と第3窒化物半導体層10と第4窒化物半導体層12の積層構造を備えている基板のことをいう。基板2とバッファ層4は、不可欠ではない。
本実施例では、基板2にSi基板を用い、バッファ層4にAlGaNを用い、第1窒化物半導体層6にi型のGaNを用い、第2窒化物半導体層8にi型のAlGa1−xNを用い、第3窒化物半導体層10にi型のInAlNを用い、第4窒化物半導体層12にp型のAlGa1−yNを用いる。GaNのバンドギャップ<AlGa1−xNのバンドギャップ<InAlNのバンドギャップの関係にある。第3窒化物半導体層10には、InAlNに代えてAlNを用いてもよい。
本実施例では、第2窒化物半導体層8の表面から第1窒化物半導体層6に達する素子分離溝24が形成されており、HEMTの形成範囲AとSBDの形成範囲Bが電気的に絶縁されている。溝を形成するのに代えて、不純物イオンを注入して絶縁化してもよい。
HEMTの形成範囲Aでは、図1に示されているように、後記するゲート電極16を形成する範囲以外では、第3窒化物半導体層10と第4窒化物半導体層12がエッチングによって除去されており、第2窒化物半導体層8の表面が露出している。ただし、第2窒化物半導体層8はAlを含んであり、その表面が酸化している。そのために、第2窒化物半導体層8の表面はAlO膜で被覆されている。
HEMTの形成範囲Aでは、表面がAlO膜で被覆されている第2窒化物半導体層8の表面に、ソース電極14とドレイン電極18が形成されている。ソース電極14とドレイン電極18は、第2窒化物半導体層8の表面にオーミック接合する金属膜で形成されている。ソース電極14とドレイン電極18の間の位置、すなわち、ソース電極14とドレイン電極18を分断する位置では、第3窒化物半導体層10の一部10aとp型の第4窒化物半導体層12の一部12aが残存しており、その表面にゲート電極16が形成されている。
上記したように、第1窒化物半導体層6を構成しているGaNのバンドギャップ<第2窒化物半導体層8を構成しているAlGa1−xNのバンドギャップの関係にあり、第1窒化物半導体層6のヘテロ接合界面に沿った範囲には、2次元電子ガスが形成されている。
ヘテロ接合界面に対向する位置に、p型の第4窒化物半導体領域12aが残存している。p型の第4窒化物半導体領域12aからは、第2窒化物半導体層8と第1窒化物層6に向けて空乏層が広がる。ゲート電極16に正電位を加えない状態では、p型の第4窒化物半導体層12aを介してゲート電極16に対向する範囲のヘテロ接合界面が空乏化し、ソース電極14とドレイン電極18の間を電子が移動できない。ソース電極14とドレイン電極18の間がオフとなる。ゲート電極16に正電位を加えると、空乏層が消失し、ソース電極14とドレイン電極18の間が2次元電子ガスでつながる。ソース電極14とドレイン電極18の間がオンとなる。上記から、範囲Aでは、ノーマリオフ型のHEMTが得られることがわかる。電子が移動する第1窒化物半導体層6はi型であり、電子の移動を阻止する不純物が少ない。このHEMTは、オン抵抗が低い。
SBDの形成範囲Bでは、表面がAlO膜10で被覆されている第2窒化物半導体層8の表面に、アノード電極22とカソード電極20が形成されている。
アノード電極22は、第2窒化物半導体層8の表面にショットキー接合する金属膜で形成されている。カソード電極20は、第2窒化物半導体層8の表面にオーミック接合する金属膜で形成されている。それによってSBDが得られる。順方向の電流は、第1窒化物半導体層6のヘテロ接合界面に沿った位置を流れる。順方向の電圧降下は低い。
アノード電極22の形成範囲の一部には、第3窒化物半導体領域10bと第4窒化物半導体領域12bが残存している。アノード電極22の形成範囲の一部に存在するp型の第4窒化物半導体領域12bは、JBS(junction barrier Schottky)構造を提供する。すなわち、SBDに逆方向の電圧が作用すると、p型の第4窒化物半導体領域12bから第3窒化物半導体領域10bと第2窒化物半導体層8を経て第1窒化物半導体層6に空乏層が伸び、リーク電流を低下させる。また電界集中が緩和し、耐圧が向上する。その一方において、第3窒化物半導体領域10bが介在していることから、第1窒化物半導体層6と第2窒化物半導体層8のヘテロ接合界面に2次元電子ガスが誘起されやすく、順方向に小さな電圧が作用しただけで、アノード・カソード間に電流が流れる。図1のSBDは、順方向の電圧降下が低く、逆方向電流(リーク電流)が小さく、耐圧が高く、順方向電流が流れ始める時の順方向電圧が低い。
上記では、FETのソース電極14はAlO膜を介して第2窒化物半導体層8に接触する。AlO膜の抵抗は高く、AlO膜が介在すると、HEMTのオン抵抗が増大することが懸念させる。しかしながら、AlO膜を薄くすると、オン抵抗の増大が問題とならないレベルにおさせることができる。ドレイン電極18についても同様であり、ドレイン電極18と第2窒化物半導体層8間の抵抗の増大を招かないほどにAlO膜を薄くすることができる。カソード電極20についても同様であり、カソード電極20と第2窒化物半導体層8間の抵抗の増大を招かないほどにAlO膜を薄くすることができる。それほどに薄くしても、AlO膜によってアノード電極22と第2窒化物半導体層8をショットキー接合させることができる。
第2窒化物半導体層8の表面がAlO膜で被覆されていないと、第2窒化物半導体層8に対してショットキー接合する材料を利用してアノード電極22を形成しても、ショットキー接合しない。第3窒化物半導体層10と第4窒化物半導体層12をエッチングして第2窒化物半導体層8の表面を露出する際に第2窒化物半導体層8の表面にエッチングダメージが加えられ、そのためにアノード電極22が第2窒化物半導体層8にショットキー接合しない。第2窒化物半導体層8の表面がAlO膜で被覆されていると、エッチングダメージの影響がなくなり、アノード電極22と第2窒化物半導体層8がショットキー接合する。
(第2実施例)
以下では、第1実施例と同じ部材には同じ参照番号を用いることで、重複説明を省略する。相違点のみを説明する。
図2に示すように、第2実施例の半導体装置では、アノード電極22に直接接触する範囲では、第2窒化物半導体層8が薄くされている。アノード電極22cが薄肉化された第2窒化物半導体層8cを介してヘテロ接合界面に対向すると、順方向電流が流れる場合の電圧降下が小さく抑えられる。また順方向電流が流れ始める時の順方向電圧が低くなる。
図1の構造から第3窒化物半導体領域10bを除去した場合、順方向電圧が1.2ボルト以上にならないと順方向電流が流れない。それに対して、第3窒化物半導体領域10bを付加し、第2窒化物半導体層8を薄くすると、順方向電圧が0.5ボルト以上になると順方向電流が流れる特性に改善することができた。
第2窒化物半導体層8の一部をエッチングして薄肉化された第2窒化物半導体層8cを形成する場合には、薄肉化された第2窒化物半導体層8cの表面にAlOが形成される条件でエッチングすることが好ましい。すると、薄肉化された第2窒化物半導体層8cとアノード電極22cが安定的にショットキー接触する関係を得ることができる。
また、第2実施例では、第4窒化物半導体領域12bの表面に、第4窒化物半導体領域12bにオーミック接触する電極22dが形成されている。電極22dが付加されていると、第4窒化物半導体領域12bの電位が安定し、第4窒化物半導体領域12bから伸びる空乏層の挙動が安定する。順方向の電圧降下が低く、リーク電流が低く、耐圧が高く、順方向電流が流れ始める時の順方向電圧が低いSBDの特性を安定化することができる。
(第3実施例)
図3に示すように、第4窒化物半導体領域12eの形状はリング形状に限られない。複数個の第4窒化物半導体領域12eがアノード電極22eの形成範囲内に分散して形成されていればよい。第4窒化物半導体領域12eの間隔を調整することで、リーク電流と耐圧等を調整することができる。
また、第3窒化物半導体領域10eは、図3に示すように、アノード電極22eと第2窒化物半導体層8が直接に接する領域でのみ除去し、その他の領域では残存させてもよい。アノード電極22eとカソード電極20eの間の位置でも第3窒化物半導体領域10eが残存していると、アノード電極22eとカソード電極20eの間に位置するヘテロ接合界面における2次元電子ガスの密度が増大し、順方向の電圧降下がさらに抑えられる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2:基板
4:バッファ層
6:i型のGaN層 (第1窒化物半導体層の実施例)
8:i型のAlGaN層 (第2窒化物半導体層の実施例)
10:i型のInAlN層(第3窒化物半導体層の実施例)
12:p型のAlGaN層(第4窒化物半導体層の実施例)
14:ソース電極
16:ゲート電極
18:ドレイン電極
20:カソード電極
22:アノード電極
24:素子分離領域
26:窒化物半導体の積層基板
28:パッシベーション膜

Claims (4)

  1. 窒化物半導体基板の表面上にアノード電極とカソード電極が形成されているSBDであり、
    前記窒化物半導体基板は、裏面側から表面側に向かって、第1窒化物半導体層と第2窒化物半導体層と第3窒化物半導体層と第4窒化物半導体層の順に積層されている積層構造を備えており、
    前記窒化物半導体基板を平面視したときの一部の領域では前記第3窒化物半導体層と前記第4窒化物半導体層が除去されており、前記アノード電極の形成範囲を断面視すると、前記第1窒化物半導体層と前記第2窒化物半導体層と前記第3窒化物半導体層と前記第4窒化物半導体層と前記アノード電極の積層構造が存在する領域と、前記第1窒化物半導体層と前記第2窒化物半導体層と前記アノード電極の積層構造が存在する領域が混在しており、
    前記第1窒化物半導体のバントギャップ<前記第2窒化物半導体のバンドギャップ<前記第3窒化物半導体のバンドギャップであり、
    前記第1窒化物半導体と前記第2窒化物半導体と前記第3窒化物半導体層の導電型がp型でなく、
    前記第4窒化物半導体の導電型がp型であることを特徴とするSBD。
  2. 前記アノード電極に接する領域における前記第2窒化物半導体層の厚み<前記アノード電極に接しない領域における前記第2窒化物半導体層の厚みであることを特徴とする請求項1に記載のSBD。
  3. 前記アノード電極の形成範囲外まで、前記第3窒化物半導体層が延びていることを特徴とする請求項1または2に記載のSBD。
  4. 前記アノード電極に接する領域における前記第2窒化物半導体層の表面がAlOで被覆されていることを特徴とする請求項1〜3のいずれかの1項に記載のSBD。
JP2014141916A 2014-07-10 2014-07-10 窒化物半導体基板に形成したショットキーバリアダイオード Pending JP2016018939A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014141916A JP2016018939A (ja) 2014-07-10 2014-07-10 窒化物半導体基板に形成したショットキーバリアダイオード
US14/721,291 US20160013286A1 (en) 2014-07-10 2015-05-26 Schottky barrier diode formed with nitride semiconductor substrate
DE102015110886.0A DE102015110886A1 (de) 2014-07-10 2015-07-06 Mit einem Nitrid-Halbleitersubstrat ausgebildete Schottky-Diode
KR1020150096489A KR20160007387A (ko) 2014-07-10 2015-07-07 질화물 반도체 기판에 형성한 쇼트키 배리어 다이오드
CN201510400619.6A CN105261656A (zh) 2014-07-10 2015-07-09 形成在氮化物半导体基板上的肖特基势垒二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014141916A JP2016018939A (ja) 2014-07-10 2014-07-10 窒化物半導体基板に形成したショットキーバリアダイオード

Publications (1)

Publication Number Publication Date
JP2016018939A true JP2016018939A (ja) 2016-02-01

Family

ID=54867074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014141916A Pending JP2016018939A (ja) 2014-07-10 2014-07-10 窒化物半導体基板に形成したショットキーバリアダイオード

Country Status (5)

Country Link
US (1) US20160013286A1 (ja)
JP (1) JP2016018939A (ja)
KR (1) KR20160007387A (ja)
CN (1) CN105261656A (ja)
DE (1) DE102015110886A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6299658B2 (ja) * 2015-04-22 2018-03-28 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子
CN108447897A (zh) * 2018-02-09 2018-08-24 沈阳工程学院 一种自支撑金刚石衬底异质结构及制备方法
CN110400776A (zh) * 2019-07-02 2019-11-01 珠海格力电器股份有限公司 一种功率芯片及其制备方法
JP7535257B2 (ja) * 2020-03-31 2024-08-16 豊田合成株式会社 半導体素子および装置
CN113594228A (zh) * 2021-07-26 2021-11-02 西安电子科技大学 具有异质结终端的氮化镓肖特基势垒二极管及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006513580A (ja) * 2003-01-29 2006-04-20 株式会社東芝 パワー半導体素子
JP2006279032A (ja) * 2005-03-02 2006-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2011054845A (ja) * 2009-09-03 2011-03-17 Panasonic Corp 窒化物半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933544B2 (en) * 2003-01-29 2005-08-23 Kabushiki Kaisha Toshiba Power semiconductor device
JP3940699B2 (ja) * 2003-05-16 2007-07-04 株式会社東芝 電力用半導体素子
US7898004B2 (en) * 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
WO2010151721A1 (en) * 2009-06-25 2010-12-29 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Transistor with enhanced channel charge inducing material layer and threshold voltage control
US8896122B2 (en) * 2010-05-12 2014-11-25 Cree, Inc. Semiconductor devices having gates including oxidized nickel
CN102903762B (zh) * 2012-10-22 2015-11-25 苏州英能电子科技有限公司 一种肖特基二极管及其制备方法
JP5928354B2 (ja) 2013-01-23 2016-06-01 マツダ株式会社 火花点火式多気筒エンジンの始動装置
EP2793255B8 (en) * 2013-04-16 2018-01-17 IMEC vzw Manufacturing method of a semiconductor device comprising a schottky diode and a high electron mobility transistor
US9202817B2 (en) * 2014-01-22 2015-12-01 Taiwan Semiconductorr Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006513580A (ja) * 2003-01-29 2006-04-20 株式会社東芝 パワー半導体素子
JP2006279032A (ja) * 2005-03-02 2006-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2011054845A (ja) * 2009-09-03 2011-03-17 Panasonic Corp 窒化物半導体装置

Also Published As

Publication number Publication date
KR20160007387A (ko) 2016-01-20
CN105261656A (zh) 2016-01-20
DE102015110886A1 (de) 2016-01-14
US20160013286A1 (en) 2016-01-14

Similar Documents

Publication Publication Date Title
JP5942204B2 (ja) 半導体装置
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
JP6049674B2 (ja) デュアルゲート型iii−v族複合トランジスタ
JP6522102B2 (ja) 電界効果ダイオード及びその製造方法
CN103367356B (zh) 具有氮化物层的半导体元件
JP6244557B2 (ja) 窒化物半導体デバイス
JP5645304B2 (ja) ダイオード
JP2011238654A (ja) 窒化物半導体素子
WO2017138505A1 (ja) 半導体装置
JP6665157B2 (ja) 窒化物半導体装置
WO2011024367A1 (ja) 窒化物半導体装置
US20170033098A1 (en) GaN-BASED SCHOTTKY DIODE RECTIFIER
Zhang et al. Current-collapse suppression of high-performance lateral AlGaN/GaN Schottky barrier diodes by a thick GaN cap layer
JP2013229449A (ja) 窒化物系半導体素子
JP2015177063A (ja) 半導体装置
JP2016018939A (ja) 窒化物半導体基板に形成したショットキーバリアダイオード
JP2011108712A (ja) 窒化物半導体装置
JP2025065365A (ja) 窒化物半導体デバイス
US20180358359A1 (en) Transistor, semiconductor device, electronic apparatus, and method for producing transistor
JP5721782B2 (ja) 半導体装置
JP2010263087A (ja) トランジスタ
JP2010165896A (ja) 半導体装置及びその製造方法
JP2013201189A (ja) 半導体装置
JP6693142B2 (ja) 半導体装置、電子部品、電子機器、および半導体装置の製造方法
US20240395632A1 (en) Manufacturing methods for a power semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170117