CN110400776A - 一种功率芯片及其制备方法 - Google Patents
一种功率芯片及其制备方法 Download PDFInfo
- Publication number
- CN110400776A CN110400776A CN201910589553.8A CN201910589553A CN110400776A CN 110400776 A CN110400776 A CN 110400776A CN 201910589553 A CN201910589553 A CN 201910589553A CN 110400776 A CN110400776 A CN 110400776A
- Authority
- CN
- China
- Prior art keywords
- hemt
- sbd
- layer
- anode
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 90
- 229910052751 metal Inorganic materials 0.000 claims abstract description 90
- 230000004888 barrier function Effects 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000000059 patterning Methods 0.000 claims abstract description 21
- 238000002161 passivation Methods 0.000 claims abstract description 20
- 238000002955 isolation Methods 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 239000007769 metal material Substances 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 abstract description 6
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 238000003466 welding Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5381—Crossover interconnections, e.g. bridge stepovers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及电子芯片技术领域，公开一种功率芯片及其制备方法。在衬底的一侧表面形成沟道层和势垒层，通过隔离工艺形成一个SBD有源区和一个HEMT有源区；在势垒层上形成芯片器件层，芯片器件层包括SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极、第一金属层、阳极焊盘和阴极焊盘，SBD阴极与HEMT源极通过第一金属层电连接，SBD阳极和HEMT栅极与阳极焊盘电连接，HEMT漏极与阴极焊盘电连接；在芯片器件层上形成表面钝化介质层，并通过构图工艺在表面钝化介质层上形成过孔以露出阳极焊盘和阴极焊盘。本申请实施例可同时实现低开启电压和高反向耐压，降低封装难度，减小芯片寄生效应，提高电路工作效率。
Description
技术领域
本发明涉及电子芯片技术领域，特别涉及一种功率芯片及其制备方法。
背景技术
GaN基二极管是重要的功率元器件之一，具有低开启电压、低导通压降、高导通电流和电流密度等优势，被广泛关注和研究。但受限于肖特基势垒，难以同时实现低开启电压和高反向耐压。为了解决这个问题，现有的一种GaN基二极管的结构示意图如图1所示，该GaN基二极管主要采用了低压硅肖特基势垒二极管(Si SBD)和高压耗尽型氮化镓异质结的高电子迁移率晶体管(GaN HEMT)级联结构，但是这种GaN基二极管通过焊线连接Si SBD和GaN HEMT芯片，增加寄生效应的同时增大了封装复杂性和难度，影响GaN基二极管的性能及可靠性。
发明内容
本发明提供了一种功率芯片及其制备方法，上述功率芯片可以同时实现低开启电压和高反向耐压，降低封装复杂性和难度，且减小了芯片的寄生效应，从而提高了电路的工作效率。
为达到上述目的，本发明提供以下技术方案：
一种功率芯片的制备方法，包括：
在衬底的一侧表面依次形成沟道层和势垒层，并通过隔离工艺在所述势垒层和沟道层之上形成一个肖特基势垒二极管SBD有源区和一个高电子迁移率晶体管HEMT有源区；
在所述势垒层上形成芯片器件层，芯片器件层包括SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极、第一金属层、阳极焊盘和阴极焊盘，其中，所述SBD阳极、SBD阴极位于SBD有源区，所述HEMT源极、HEMT漏极、HEMT栅极位于HEMT有源区，其中，所述SBD阴极与HEMT源极通过第一金属层电连接，所述SBD阳极和HEMT栅极与阳极焊盘电连接，所述HEMT漏极与阴极焊盘电连接；
在所述芯片器件层上形成表面钝化介质层，并通过构图工艺在所述表面钝化介质层上形成过孔以露出所述阳极焊盘和阴极焊盘。
上述功率芯片的制备方法中，在一个衬底上形成一个肖特基势垒二极管SBD有源区和一个高电子迁移率晶体管HEMT有源区，在势垒层上形成芯片器件层，芯片器件层包括SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极、第一金属层、阳极焊盘和阴极焊盘，其中，所述SBD阳极、SBD阴极位于SBD有源区，所述HEMT源极、HEMT漏极、HEMT栅极位于HEMT有源区，从而形成一个功率芯片，在该功率芯片的制备方法中，用于组成级联的两个芯片直接制作在一个衬底上，可以同时实现低开启电压和高反向耐压，且降低了功率芯片的封装难度。并在制作过程中通过布局实现了将芯片的SBD阴极与HEMT源极通过第一金属层电连接，SBD阳极和HEMT栅极与阳极焊盘电连接，HEMT漏极与阴极焊盘电连接，取代了现有技术中芯片之间通过焊线连接的连接方式，避免了过多焊线增加寄生效应，提高了电路的工作效率。
可选的，在所述势垒层上形成芯片器件层，包括：
在所述势垒层背离所述沟道层一侧形成SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极；
形成第一介质层以覆盖所述SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极，并在所述第一介质层上形成与SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极一一对应的第一过孔；
在第一介质层上形成第一金属层，并通过构图工艺形成第一金属层的图案，第一金属层的图案中，第一金属层与各所述第一过孔相对的部位沉入所述第一过孔内，且SBD阴极与HEMT源极通过所述第一金属层电连接；
在所述第一金属层背离所述第一介质层一侧形成第二介质层，并在所述第二介质层上形成与所述SBD阳极、HEMT栅极和HEMT漏极一一对应的第二过孔；
在第二介质层上形成第二金属层，并通过构图工艺形成第二金属层的图案，第二金属层的图案中，第二金属层形成阳极焊盘和阴极焊盘，且第二金属层与各所述第二过孔相对应的部分沉入所述第二过孔内，且SBD阳极和HEMT栅极通过阳极焊盘电连接，HEMT漏极与阴极焊盘电连接；
沉积表面钝化介质层，并通过构图工艺露出阳极焊盘和阴极焊盘。
可选的，在所述势垒层背离所述沟道层一侧形成SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极，包括：
在势垒层背离沟道层一侧形成欧姆金属层，并通过构图工艺形成SBD阴极、HEMT源极以及HEMT漏极的图形，并通过退火形成SBD阴极、HEMT源极以及HEMT漏极；
在势垒层背离所述沟道层一侧形成肖特基金属层，并通过构图工艺形成SBD阳极以及HEMT栅极的图形。
可选的，所述隔离工艺包括台面刻蚀工艺，刻蚀深度为100-500nm。
可选的，所述隔离工艺包括离子注入工艺，离子注入深度为100-500nm。
本发明还提供一种功率芯片，包括：
衬底；
形成于所述衬底一侧表面的沟道层和势垒层，所述沟道层和势垒层之上包括两个有源区，其中，一个有源区为肖特基势垒二极管SBD有源区，另一个为高电子迁移率晶体管HEMT有源区；
形成于所述势垒层背离所述沟道层一侧的芯片器件层，所述芯片器件层包括SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极、第一金属层、阳极焊盘和阴极焊盘，其中，所述SBD阳极、SBD阴极位于SBD有源区，所述HEMT源极、HEMT漏极、HEMT栅极位于HEMT有源区，其中，所述SBD阴极与HEMT源极通过第一金属层电连接，所述SBD阳极和HEMT栅极与阳极焊盘电连接，所述HEMT漏极与阴极焊盘电连接；
形成于所述芯片器件层背离所述衬底一侧的表面钝化介质层，所述表面钝化介质层上设有过孔以露出所述阳极焊盘和阴极焊盘。
可选的，所述芯片器件层包括：
形成于势垒层背离所述沟道层一侧的SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极；
形成于覆盖所述SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极的第一介质层，所述第一介质层设有与所述SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极一一对应的第一过孔；
形成于第一介质层上的第一金属层，所述第一金属层与各所述第一过孔对应的部位沉入各所述第一过孔，且所述SBD阴极与HEMT源极通过所述第一金属层电连接；
形成于所述第一金属层背离所述第一介质层一侧的第二介质层，所述第二介质层设有与SBD阳极、HEMT栅极和HEMT漏极一一对应的第二过孔；
形成于第二介质层上的第二金属层，所述第二金属层形成阳极焊盘和阴极焊盘，其中，第二金属层与各所述第二过孔相对应的部分沉入各所述第二过孔内，且SBD阳极和HEMT栅极通过阳极焊盘电连接，HEMT漏极与阴极焊盘电连接。
可选的，所述势垒层背离所述沟道层一侧的SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极中：
所述SBD阴极、HEMT漏极和HEMT源极的材料为欧姆金属材料，包括但不限于Ti或Al或其组合，且沿垂直于所述衬底的方向；
所述SBD阳极、HEMT栅极的材料为肖特基金属材料，包括但不限于Ni/Au或Ni/Pt金属叠层。
可选的，还包括设置于所述衬底与所述沟道层之间的缓冲层以及设置于所述势垒层和所述沟道层之间的AlN层。
附图说明
图1为一种现有GaN基二极管的结构示意图；
图2为本申请实施例提供的一种功率芯片制作方法的流程示意图；
图3a-图3e为本申请实施例提供的功率芯片制作方法中GaN基二极管的结构变化示意图；
图标：
1-衬底；2-GaN沟道层；3-势垒层；4-离子注入隔离区；5-SBD阳极；6-SBD阴极；7-HEMT源极；8-HEMT栅极；9-HEMT漏极；10-阳极焊盘；11-阴极焊盘；12-第一金属层；13-第二金属层；14-第一介质层；15-第二介质层；16-表面钝化介质层；17-缓冲层；18-肖特基势垒二极管SBD有源区；19-高电子迁移率晶体管HEMT有源区。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图2和图3a以及图3e，本发明提供一种功率芯片的制备方法，包括：
步骤S101：在衬底1的一侧表面依次形成沟道层2和势垒层3，并通过隔离工艺在所述势垒层3和沟道层2之上形成一个肖特基势垒二极管SBD有源区18和一个高电子迁移率晶体管HEMT有源区19；具体的，如图3a中所示，肖特基势垒二极管SBD有源区18和高电子迁移率晶体管HEMT有源区19之间的区域为隔离区4。
步骤S102：在所述势垒层3上形成芯片器件层，如图3e所示，芯片器件层包括SBD阳极5、SBD阴极6、HEMT源极7、HEMT漏极9、HEMT栅极8、第一金属层12、阳极焊盘10和阴极焊盘11，其中，所述SBD阳极5、SBD阴极6位于SBD有源区18，所述HEMT源极7、HEMT漏极9、HEMT栅极8位于HEMT有源区19，其中，所述SBD阴极6与HEMT源极7通过第一金属层12电连接，所述SBD阳极5和HEMT栅极8与阳极焊盘10电连接，所述HEMT漏极与阴极焊盘电连接11；
步骤S103：在所述芯片器件层上形成表面钝化介质层16，并通过构图工艺在所述表面钝化介质层16上形成过孔以露出所述阳极焊盘10和阴极焊盘11。
上述功率芯片的制备方法中，在一个衬底1上形成一个肖特基势垒二极管SBD有源区18和一个高电子迁移率晶体管HEMT有源区19，在势垒层3上形成芯片器件层，芯片器件层包括SBD阳极5、SBD阴极6、HEMT源极7、HEMT漏极9、HEMT栅极8、第一金属层12、阳极焊盘10和阴极焊盘11，其中，所述SBD阳极5、SBD阴极6位于SBD有源区18，所述HEMT源极7、HEMT漏极9、HEMT栅极8位于HEMT有源区19，从而形成一个功率芯片，在该功率芯片的制备方法中，用于组成级联的两个芯片直接制作在一个衬底上，可以同时实现低开启电压和高反向耐压，且降低了功率芯片的封装难度。并在制作过程中通过布局实现了将芯片的SBD阴极6与HEMT源极7通过第一金属层12电连接，SBD阳极5和HEMT栅极8与阳极焊盘10电连接，HEMT漏极9与阴极焊盘11电连接，避免了过多焊线增加寄生效应，提高了电路的工作效率。
本发明实施例的一种功率芯片可为GaN基功率二极管，参与级联的两个芯片可以是GaN SBD和GaN HEMT，可以同时实现低开启电压和高反向耐压。
具体的，上述步骤S101中，衬底1的材料可以是SiC、Si、蓝宝石、AlN或GaN衬底。
具体的，上述步骤S102中，在所述势垒层3上形成芯片器件层，包括：
如图3b所示，在所述势垒层3背离所述沟道层2一侧形成SBD阳极5、SBD阴极6、HEMT源极7、HEMT漏极9、HEMT栅极8；
形成第一介质层14以覆盖所述SBD阳极5、SBD阴极6、HEMT源极7、HEMT漏极9、HEMT栅极8，并在所述第一介质层14上形成与SBD阳极5、SBD阴极6、HEMT源极7、HEMT漏极9、HEMT栅极8一一对应的第一过孔；
在第一介质层14上形成第一金属层12，并通过构图工艺形成第一金属层12的图案，第一金属层12的图案中，第一金属层12与各所述第一过孔相对的部位沉入所述第一过孔内，且SBD阴极6与HEMT源极7通过所述第一金属层12电连接，如图3c所示；
在所述第一金属层12背离所述第一介质层14一侧形成第二介质层15，并在所述第二介质层15上形成与所述SBD阳极5、HEMT栅极8和HEMT漏极9一一对应的第二过孔；
在第二介质层15上形成第二金属层13，并通过构图工艺形成第二金属层13的图案，第二金属层13的图案中，第二金属层13形成阳极焊盘10和阴极焊盘11，且第二金属层13与各所述第二过孔相对应的部分沉入各所述第二过孔内，且SBD阳极5和HEMT栅极8通过阳极焊盘10电连接，HEMT漏极9与阴极焊盘11电连接，如图3d所示；
具体的，上述步骤S103中，沉积表面钝化介质层16，并通过构图工艺露出阳极焊盘10和阴极焊盘11，如图3e所示。
示例的，在SBD阴极6、HEMT源极7、HEMT漏极9的制作过程中，沉积欧姆金属层后，通过构图工艺图案化处理形成SBD阴极6、HEMT源极7、HEMT漏极9，并通过快速退火形成欧姆接触。在SBD阳极5和HEMT栅极8的制作过程中，沉积肖特基金属层，并通过构图工艺图案化处理形成SBD阳极5和HEMT栅极8。通过构图工艺刻蚀表面钝化介质层16，露出阳极焊盘10和阴极焊盘11用于芯片焊线。
示例的，所述沟道层2的厚度为50-500nm，所述势垒层3的厚度为10-30nm，势垒层3的材料可以是AlGaN，其中Al组分为5％-30％。
可选的，欧姆金属层的材料可以是Ti或Al或其组合，欧姆金属层的厚度为50-200nm，肖特基金属层的材料可以是Ni/Au、Ni/Pt等，肖特基金属层的厚度为50-500nm。
可选的，所述第一介质层14、第二介质层15以及表面钝化介质层16的材料可以是为SiN、SiO2、SiON或其任意组合，所述第一金属层12和第二金属13层的材料可以是Al、Ti/Al、或TiN/Al。
具体的，上述步骤S101中，隔离工艺包括台面刻蚀工艺，刻蚀深度为100-500nm。
具体的，上述步骤S101中，隔离工艺包括离子注入工艺，离子注入深度为100-500nm。
上述刻蚀深度和离子注入深度超过功率芯片中二维电子气沟道深度，以将不同的有源区电学隔离。
本发明还提供一种功率芯片，如图3e所示包括：
衬底1；
形成于所述衬底1一侧表面的沟道层2和势垒层3，所述沟道层2和所述势垒层3之上包括两个有源区，其中，一个有源区为肖特基势垒二极管SBD有源区18，另一个为高电子迁移率晶体管HEMT有源区19；
形成于所述势垒层3背离所述沟道层2一侧的芯片器件层，所述芯片器件层包括SBD阳极5、SBD阴极6、HEMT源极7、HEMT漏极9、HEMT栅极8、第一金属层12、阳极焊盘10和阴极焊盘11，其中，所述SBD阳极5、SBD阴极6位于SBD有源区18，所述HEMT源极7、HEMT漏极9、HEMT栅极8位于HEMT有源区19，其中，所述SBD阴极6与HEMT源极7通过第一金属层12电连接，所述SBD阳极5和HEMT栅极8与阳极焊盘10电连接，所述HEMT漏极9与阴极焊盘11电连接；
形成于所述芯片器件层背离所述衬底1一侧的表面钝化介质层16，所述表面钝化介质层16上设有过孔以露出所述阳极焊盘10和阴极焊盘11。
上述功率芯片的制备方法中，在一个衬底1上形成一个肖特基势垒二极管SBD有源区18和一个高电子迁移率晶体管HEMT有源区19，在势垒层3上形成芯片器件层，芯片器件层包括SBD阳极5、SBD阴极6、HEMT源极7、HEMT漏极9、HEMT栅极8、第一金属层12、阳极焊盘10和阴极焊盘11，其中，所述SBD阳极5、SBD阴极6位于SBD有源区18，所述HEMT源极7、HEMT漏极9、HEMT栅极8位于HEMT有源区19，从而形成一个功率芯片，在该功率芯片的制备方法中，用于组成级联的两个芯片直接制作在一个衬底上，可以同时实现低开启电压和高反向耐压，且降低了功率芯片的封装难度。并在制作过程中通过布局实现了将芯片的SBD阴极6与HEMT源极7通过第一金属层12电连接，SBD阳极5和HEMT栅极8与阳极焊盘10电连接，HEMT漏极9与阴极焊盘11电连接，避免了过多焊线增加寄生效应，提高了电路的工作效率。
本发明实施例的一种功率芯片可为GaN基功率二极管，参与级联的两个芯片可以是GaN SBD和GaN HEMT，可以同时实现低开启电压和高反向耐压。
具体的，所述芯片器件层包括：
形成于势垒层3背离所述沟道层2一侧的SBD阳极5、SBD阴极6、HEMT源极7、HEMT漏极9、HEMT栅极8；
形成于覆盖所述SBD阳极5、SBD阴极6、HEMT源极7、HEMT漏极9、HEMT栅极8的第一介质层14，所述第一介质层14设有与所述SBD阳极5、SBD阴极6、HEMT源极7、HEMT漏极9、HEMT栅极8一一对应的第一过孔；
形成于第一介质层14上的第一金属层12，所述第一金属层12与各所述第一过孔对应的部位沉入各所述第一过孔，且所述SBD阴极5与HEMT源极7通过所述第一金属层12电连接；
形成于所述第一金属层12背离所述第一介质层14一侧的第二介质层15，所述第二介质层15设有与SBD阳极5、HEMT栅极8和HEMT漏极9一一对应的第二过孔；
形成于第二介质层15上的第二金属层13，所述第二金属层13形成阳极焊盘10和阴极焊盘11，其中，第二金属层13与各所述第二过孔相对应的部分沉入各所述第二过孔内，且SBD阳极5和HEMT栅极8通过阳极焊盘10电连接，HEMT漏极9与阴极焊盘11电连接。
具体的，还包括设置于所述衬底1与所述沟道层2之间的缓冲层17以及设置于所述势垒层3和所述沟道层2之间的AlN层。
所述AlN层的厚度为1-5nm，所述缓冲层17的厚度为1-7μm，可选的，缓冲层17的材料可以是AlGaN、AlN、GaN的各种组合。其中，GaN，AlN及其三元合金AlGaN具有禁带宽度大、电子饱和漂移速度高、击穿电场强、热导率高、化学稳定性好等特点，是制作高温、大功率、高频电子器件的理想材料。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种功率芯片的制备方法，其特征在于，包括：
在衬底的一侧表面依次形成沟道层和势垒层，并通过隔离工艺在所述势垒层和沟道层之上形成一个肖特基势垒二极管SBD有源区和一个高电子迁移率晶体管HEMT有源区；
在所述势垒层上形成芯片器件层，芯片器件层包括SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极、第一金属层、阳极焊盘和阴极焊盘，其中，所述SBD阳极、SBD阴极位于SBD有源区，所述HEMT源极、HEMT漏极、HEMT栅极位于HEMT有源区，其中，所述SBD阴极与HEMT源极通过第一金属层电连接，所述SBD阳极和HEMT栅极与阳极焊盘电连接，所述HEMT漏极与阴极焊盘电连接；
在所述芯片器件层上形成表面钝化介质层，并通过构图工艺在所述表面钝化介质层上形成过孔以露出所述阳极焊盘和阴极焊盘。
2.根据权利要求1所述的制备方法，其特征在于，在所述势垒层上形成芯片器件层，包括：
在所述势垒层背离所述沟道层一侧形成SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极；
形成第一介质层以覆盖所述SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极，并在所述第一介质层上形成与SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极一一对应的第一过孔；
在第一介质层上形成第一金属层，并通过构图工艺形成第一金属层的图案，第一金属层的图案中，第一金属层与各所述第一过孔相对的部位沉入所述第一过孔内，且SBD阴极与HEMT源极通过所述第一金属层电连接；
在所述第一金属层背离所述第一介质层一侧形成第二介质层，并在所述第二介质层上形成与所述SBD阳极、HEMT栅极和HEMT漏极一一对应的第二过孔；
在第二介质层上形成第二金属层，并通过构图工艺形成第二金属层的图案，第二金属层的图案中，第二金属层形成阳极焊盘和阴极焊盘，且第二金属层与各所述第二过孔相对应的部分沉入各所述第二过孔内，且SBD阳极和HEMT栅极通过阳极焊盘电连接，HEMT漏极与阴极焊盘电连接；
沉积表面钝化介质层，并通过构图工艺露出阳极焊盘和阴极焊盘。
3.根据权利要求2所述的制备方法，其特征在于，在所述势垒层背离所述沟道层一侧形成SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极，包括：
在势垒层背离沟道层一侧形成欧姆金属层，并通过构图工艺形成SBD阴极、HEMT源极以及HEMT漏极的图形，并通过退火形成SBD阴极、HEMT源极以及HEMT漏极；
在势垒层背离所述沟道层一侧形成肖特基金属层，并通过构图工艺形成SBD阳极以及HEMT栅极的图形。
4.根据权利要求1所述的制备方法，其特征在于，所述隔离工艺包括台面刻蚀工艺，刻蚀深度为100-500nm。
5.根据权利要求1所述的制备方法，其特征在于，所述隔离工艺包括离子注入工艺，离子注入深度为100-500nm。
6.一种功率芯片，其特征在于，包括：
衬底；
形成于所述衬底一侧表面的沟道层和势垒层，所述沟道层和所述势垒层之上包括两个有源区，其中，一个有源区为肖特基势垒二极管SBD有源区，另一个为高电子迁移率晶体管HEMT有源区；
形成于所述势垒层背离所述沟道层一侧的芯片器件层，所述芯片器件层包括SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极、第一金属层、阳极焊盘和阴极焊盘，其中，所述SBD阳极、SBD阴极位于SBD有源区，所述HEMT源极、HEMT漏极、HEMT栅极位于HEMT有源区，其中，所述SBD阴极与HEMT源极通过第一金属层电连接，所述SBD阳极和HEMT栅极与阳极焊盘电连接，所述HEMT漏极与阴极焊盘电连接；
形成于所述芯片器件层背离所述衬底一侧的表面钝化介质层，所述表面钝化介质层上设有过孔以露出所述阳极焊盘和阴极焊盘。
7.根据权利要求6所述的功率芯片，其特征在于，所述芯片器件层包括：
形成于势垒层背离所述沟道层一侧的SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极；
形成于覆盖所述SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极的第一介质层，所述第一介质层设有与所述SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极一一对应的第一过孔；
形成于第一介质层上的第一金属层，所述第一金属层与各所述第一过孔对应的部位沉入各所述第一过孔，且所述SBD阴极与HEMT源极通过所述第一金属层电连接；
形成于所述第一金属层背离所述第一介质层一侧的第二介质层，所述第二介质层设有与SBD阳极、HEMT栅极和HEMT漏极一一对应的第二过孔；
形成于第二介质层上的第二金属层，所述第二金属层形成阳极焊盘和阴极焊盘，其中，第二金属层与各所述第二过孔相对应的部分沉入各所述第二过孔内，且SBD阳极和HEMT栅极通过阳极焊盘电连接，HEMT漏极与阴极焊盘电连接。
8.根据权利要求6所述的功率芯片，其特征在于，所述势垒层背离所述沟道层一侧的SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极中：
所述SBD阴极、HEMT漏极和HEMT源极的材料为欧姆金属材料，包括但不限于Ti或Al或其组合，且沿垂直于所述衬底的方向；
所述SBD阳极、HEMT栅极的材料为肖特基金属材料，包括但不限于Ni/Au或Ni/Pt金属叠层。
9.根据权利要求6所述的功率芯片，其特征在于，还包括设置于所述衬底与所述沟道层之间的缓冲层以及设置于所述势垒层和所述沟道层之间的AlN层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910589553.8A CN110400776A (zh) | 2019-07-02 | 2019-07-02 | 一种功率芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910589553.8A CN110400776A (zh) | 2019-07-02 | 2019-07-02 | 一种功率芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110400776A true CN110400776A (zh) | 2019-11-01 |
Family
ID=68322651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910589553.8A Pending CN110400776A (zh) | 2019-07-02 | 2019-07-02 | 一种功率芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110400776A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113035793A (zh) * | 2019-12-25 | 2021-06-25 | 珠海格力电器股份有限公司 | 芯片的制作方法 |
| WO2021208577A1 (zh) * | 2019-04-12 | 2021-10-21 | 广东致能科技有限公司 | 一种半导体装置及其制造方法 |
| WO2021243654A1 (en) * | 2020-06-04 | 2021-12-09 | Innoscience (Zhuhai) Technology Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN115223965A (zh) * | 2022-06-29 | 2022-10-21 | 乂馆信息科技(上海)有限公司 | 一种大功率hemt器件和hemt器件拓扑连接结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103516235A (zh) * | 2012-06-22 | 2014-01-15 | 株式会社东芝 | 整流电路 |
| CN104241260A (zh) * | 2013-06-18 | 2014-12-24 | 英飞凌科技奥地利有限公司 | 具有高电子迁移率晶体管和单片集成半导体二极管的高压级联二极管 |
| CN105261656A (zh) * | 2014-07-10 | 2016-01-20 | 丰田自动车株式会社 | 形成在氮化物半导体基板上的肖特基势垒二极管 |
| US20170271327A1 (en) * | 2015-03-26 | 2017-09-21 | Wen-Jang Jiang | Group-iii nitride semiconductor device and method for fabricating the same |
| CN109004026A (zh) * | 2017-06-06 | 2018-12-14 | 黄知澍 | Iii族/氮化物磊晶结构及其主动元件与其积体化的制作方法 |
-
2019
- 2019-07-02 CN CN201910589553.8A patent/CN110400776A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103516235A (zh) * | 2012-06-22 | 2014-01-15 | 株式会社东芝 | 整流电路 |
| CN104241260A (zh) * | 2013-06-18 | 2014-12-24 | 英飞凌科技奥地利有限公司 | 具有高电子迁移率晶体管和单片集成半导体二极管的高压级联二极管 |
| CN105261656A (zh) * | 2014-07-10 | 2016-01-20 | 丰田自动车株式会社 | 形成在氮化物半导体基板上的肖特基势垒二极管 |
| US20170271327A1 (en) * | 2015-03-26 | 2017-09-21 | Wen-Jang Jiang | Group-iii nitride semiconductor device and method for fabricating the same |
| CN109004026A (zh) * | 2017-06-06 | 2018-12-14 | 黄知澍 | Iii族/氮化物磊晶结构及其主动元件与其积体化的制作方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021208577A1 (zh) * | 2019-04-12 | 2021-10-21 | 广东致能科技有限公司 | 一种半导体装置及其制造方法 |
| CN113035793A (zh) * | 2019-12-25 | 2021-06-25 | 珠海格力电器股份有限公司 | 芯片的制作方法 |
| WO2021243654A1 (en) * | 2020-06-04 | 2021-12-09 | Innoscience (Zhuhai) Technology Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN115223965A (zh) * | 2022-06-29 | 2022-10-21 | 乂馆信息科技(上海)有限公司 | 一种大功率hemt器件和hemt器件拓扑连接结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102136356B1 (ko) | 고 전자 이동도 트랜지스터 | |
| CN1870301B (zh) | 氮化镓半导体器件 | |
| US9324645B2 (en) | Method and system for co-packaging vertical gallium nitride power devices | |
| JP6096109B2 (ja) | アイランドトポロジを用いる高密度窒化ガリウム装置 | |
| CN110400776A (zh) | 一种功率芯片及其制备方法 | |
| US8916962B2 (en) | III-nitride transistor with source-connected heat spreading plate | |
| US9324809B2 (en) | Method and system for interleaved boost converter with co-packaged gallium nitride power devices | |
| WO2014097524A1 (ja) | 半導体装置 | |
| US20150206768A1 (en) | Method and system for co-packaging gallium nitride electronics | |
| JP5280611B2 (ja) | 半導体デバイスの製造方法、および得られるデバイス | |
| JP2014060358A (ja) | 半導体装置 | |
| CN119092540A (zh) | 一种耗尽型GaN器件及HEMT级联型器件 | |
| CN114207837B (zh) | 氮基半导体器件及其制造方法 | |
| CN115799253B (zh) | 氮化物基双向切换器件及其制造方法 | |
| CN114975614A (zh) | 高电子迁移率晶体管及其制作方法 | |
| JP2014110311A (ja) | 半導体装置 | |
| WO2023065284A1 (en) | Nitride-based semiconductor device and method for manufacturing the same | |
| TWI692039B (zh) | 半導體裝置的製作方法 | |
| JP2017130621A (ja) | 半導体装置 | |
| CN112234030B (zh) | 一种三相逆变功率芯片及其制备方法 | |
| TWI701840B (zh) | 增強型高電子遷移率電晶體元件 | |
| TWM621651U (zh) | 氮化鎵場效電晶體 | |
| JP2006269880A (ja) | 窒化物半導体装置 | |
| JP2022045568A (ja) | 半導体装置 | |
| CN118284963A (zh) | 氮化物基半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191101 |
|
| RJ01 | Rejection of invention patent application after publication |