[go: up one dir, main page]

JP2015227279A - 結晶性積層構造体および半導体装置 - Google Patents

結晶性積層構造体および半導体装置 Download PDF

Info

Publication number
JP2015227279A
JP2015227279A JP2015095287A JP2015095287A JP2015227279A JP 2015227279 A JP2015227279 A JP 2015227279A JP 2015095287 A JP2015095287 A JP 2015095287A JP 2015095287 A JP2015095287 A JP 2015095287A JP 2015227279 A JP2015227279 A JP 2015227279A
Authority
JP
Japan
Prior art keywords
layer
crystalline
metal
substrate
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015095287A
Other languages
English (en)
Other versions
JP2015227279A5 (ja
JP6627131B2 (ja
Inventor
俊実 人羅
Toshimi Hitora
俊実 人羅
真也 織田
Shinya Oda
真也 織田
章夫 高塚
Akio Takatsuka
章夫 高塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Priority to JP2015095287A priority Critical patent/JP6627131B2/ja
Publication of JP2015227279A publication Critical patent/JP2015227279A/ja
Publication of JP2015227279A5 publication Critical patent/JP2015227279A5/ja
Application granted granted Critical
Publication of JP6627131B2 publication Critical patent/JP6627131B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/86—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/202—FETs having static field-induced regions, e.g. static-induction transistors [SIT] or permeable base transistors [PBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H10D30/635—Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/83—FETs having PN junction gate electrodes
    • H10D30/831—Vertical FETs having PN junction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/823—Materials of the light-emitting regions comprising only Group II-VI materials, e.g. ZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】半導体特性に優れ、特に、導電性の制御容易性に優れ、縦方向導通が可能であり、良好な電気特性を有している結晶性積層構造体を提供する。【解決手段】一軸に配向している金属を主成分として含む金属層上に、直接又は他の層を介して、結晶性酸化物半導体を主成分として含む半導体層を備えている積層構造体であって、前記結晶性酸化物半導体が、ガリウム、インジウムおよびアルミニウムから選ばれる１または２以上の金属を含む酸化物半導体であり、さらに、一軸に配向している。【選択図】なし

Description

本発明は、半導体装置、特に電力用または受発光用半導体装置に有用な結晶性積層構造体および前記結晶性積層構造体からなる半導体装置に関する。
高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム（Ｇａ２Ｏ３）を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。しかも、広いバンドギャップからＬＥＤやセンサー等の受発光装置としての応用も期待されている。当該酸化ガリウムは非特許文献１によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶することによりバンドギャップ制御することが可能であり、ＩｎＡｌＧａＯ系半導体として極めて魅力的な材料系統を構成している。ここでＩｎＡｌＧａＯ系半導体とはＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５〜２．５）を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。
これらのＩｎＡｌＧａＯ系半導体を用いた半導体装置を実現するために用いる下地材料としては、β酸化ガリウム基板やサファイア基板が検討されてきた。
特許文献１によると、β酸化ガリウム基板を用いる場合、酸化ガリウムのホモエピタキシャル成長が可能であり、酸化アルミニウムガリウム薄膜の高品質化が可能である。しかしながら、調達可能な基板サイズは限られておりシリコンやサファイア等の既に大量生産が進んでいる材料と比較して大口径化が困難であった。
特許文献２および特許文献３によると、サファイア基板を用いる場合、コランダム構造を有するＡｌＸＧａＹＯ３（０≦Ｘ≦２、０≦Ｙ≦２、Ｘ＋Ｙ＝２）薄膜の高品質化は可能であるが、βガリア構造膜の高品質化は困難である。また、サファイアが絶縁体であるために下地材料に電流を流すことができない問題もある。この場合、下地材料上にソース、ドレインのいずれかの電極を形成することができず、半導体装置の単位面積当たり出力電流に限界が生じてしまう。６インチ、８インチに大口径化した場合には、これらの大口径化サファイアの産業応用はそれほど進んでいないため安定調達不安があるとともに調達コスト上昇という問題もあった。
また酸化ガリウムやサファイアの低い熱伝導率も半導体装置の高耐熱化に際して課題となっている。
さらに、下地材料の特性は低損失な半導体装置を実現するための電気特性上の課題も引き起こしている。例えば、高耐圧、低損失な半導体装置を実現するためにはチャネル層での低損失化に加えて、チャネル層以外での損失を低減する必要がある。例えば、半導体装置を構成するコンタクト領域の低損失化が要求されており、さらに、縦型半導体装置では下地材料や、下地材料とチャネル層との間の層の低損失化が要求されている。
加えて、携帯機器等の発展に伴い、情報処理端末の単位体積あたり処理能力向上を背景として、半導体装置の小型化が要求されており、異なる機能を有する半導体装置を複合化して半導体装置の個数を低減する市場要求もある。ここでは、産業応用が圧倒的に進んでいるＳｉを用いた半導体装置、又は基板との複合化が強く求められている。これまでに結晶成長技術の実証されている酸化ガリウム、サファイア基板いずれを用いた場合であっても、この複合化を実現するには下地材料等の張り替えが必要であり、実現困難であった。
ところで、ＩｎＡｌＧａＯ系半導体の重要な応用分野として、ＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等の窒化物半導体の下地材料応用も重要である。窒化物半導体はＬＥＤ、レーザー等の受発光分野で産業応用されているが、もっとも一般的なサファイア基板を下地材料として用いたときには導電層であるｎ層による電圧降下・発熱損失・電流分布の不均一等が問題になるとともに、サファイア基板が絶縁であるために両極性の電極を同じＩｎＡｌＧａＮ半導体上に形成しなければならないことに起因する電流密度の限界等が問題となっている。ＬＥＤ素子とＳｉ半導体装置との複合化が困難という課題もある。Ｓｉ｛１１１｝面上での窒化物半導体の成膜技術は緩衝層等の工夫により注目されているが、量産化されているＳｉ｛１００｝面上での窒化物半導体の成膜技術は進展しておらず、産業応用はいまだ困難である。
特許文献３によるとβ酸化ガリウム基板を下地材料として用いて窒化ガリウムの結晶成長をすることができるが、調達可能な基板サイズは限られておりシリコンやサファイア等の既に大量生産が進んでいる材料と比較して大口径化が困難であった。
非特許文献２によるとＭＩＴのＴｏｍａｓ Ｐａｌａｃｉｏｓらは、Ｓｉ｛１１１｝上に成長したＡｌＧａＮ／ＧａＮ膜をＳｉ｛１１１｝基板から剥離し、ＡｌＧａＮ／ＧａＮ薄膜をＳｉ｛１００｝基板へ貼り付け、ＳｉデバイスとＧａＮデバイスの集積を図っている。しかしながら、作業工数が多く基板全面に綺麗に剥離することが困難という問題があった。
なお、非特許文献３には、Ｐｔ｛１１１｝上にアルミナ薄膜を形成した積層構造体が記載されている。特許文献４には、Ｐｔ｛１１１｝層上に酸化チタン層（ＴｉＯｘ）を形成した積層構造体が記載されている。また、特許文献５〜７には、Ｐｔ｛１１１｝からなる下地膜や下部電極の上に、強誘電体膜を形成した積層構造体が記載されている。しかしながら、非特許文献３記載のアルミナ、特許文献４記載の酸化チタン、特許文献５〜７記載の強誘電体膜（ＰＺＴ膜等）は、いずれも半導体として機能するものではなく、電気伝導性を利用して電気伝導性下地材料や電極材料として利用することも含め、それ自体を半導体装置の半導体として利用することは困難であった。
以上の通り、半導体装置に用いられる積層構造体にはまだまだ課題が多く、例えば、金属層と半導体層との界面でピニングが生じたり、成膜後にはショットキーコンタクトが維持できなかったり、縦方向導通が不可であったり、半導体装置の照度にムラがでたり、輝度などについてもまだまだ満足のいくものではなく、半導体装置の大電流化にも制約が多いなど、特に、半導体の電気特性において、多くの課題があった。
国際公開第２０１３／０３５８４２号 国際公開第２０１３／０３５８４４号 特開２０１３−０５８６３６号公報 特開２０１１−１９２９７５号公報 特開２０１１−０２９３９９号公報 特開２０１２−２５６８５０号公報 特開２０１２−２５６８５１号公報
金子健太郎、「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学博士論文、平成２５年３月 ＩＥＥＥ ＥＤＬ、３０、１０１５、２００９年 WILSON K et al，Electronic, Structural, and Reactive Properties of Ultrathin Aluminum Oxide Films on Pt(111)，The Journal of Physical Chemistry B，１９９８年，Vol.102，P.1736-1744
本発明は、上記課題に鑑み、半導体特性に優れた結晶性積層構造体を提供することを目的とする。
本発明者らは、上記目的を達成すべく鋭意検討した結果、一軸に配向している金属を主成分として含む金属層上に、直接又は他の層を介して、結晶性酸化物半導体を主成分として含む半導体層を備えている積層構造体であって、前記結晶性酸化物半導体が、ガリウム、インジウムおよびアルミニウムから選ばれる１または２以上の金属を含む酸化物半導体であり、さらに、一軸に配向している結晶性積層構造体が、導電性の制御容易性に優れ、縦方向導通が可能であり、良好な電気特性を有していることを見出し、上記した従来の課題を一挙に解決できることを知見した。
また、本発明者らは、前記結晶性積層構造体を備えている半導体装置が、ＩｎＡｌＧａＯ系半導体向けの応用分野として、チャネル層以外での損失を低減することができ、安価で大口径化可能な下地材料上に半導体層を形成することができ、β酸化ガリウム基板やサファイア基板よりも熱伝導率の良い下地材料上に半導体層を形成することができることを知見し、さらに、窒化物半導体向けの応用分野として、ＩｎＡｌＧａＯ系半導体を下地材料として用いることにより、受発光層以外での損失を低減させ無駄な発熱を低減することができること、安価で大口径化可能な下地材料上に半導体層を形成することができること、Ｓｉ半導体装置との複合化を実現することができることを見出した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて、本発明を完成させるに至った。
すなわち、本発明は、［１］一軸に配向している金属を主成分として含む金属層上に、直接又は他の層を介して、結晶性酸化物半導体を主成分として含む半導体層を備えている積層構造体であって、前記結晶性酸化物半導体が、ガリウム、インジウムおよびアルミニウムから選ばれる１または２以上の金属を含む酸化物半導体であり、さらに、一軸に配向していることを特徴とする結晶性積層構造体に関する。
また、本発明は、以下の発明に関する。
［２］前記結晶性酸化物半導体が、ガリウムを含む酸化物半導体である前記［１］記載の結晶性積層構造体。
［３］ 前記結晶性酸化物半導体が、コランダム構造またはβガリア構造を有する酸化物半導体である前記［１］または［２］に記載の結晶性積層構造体。
［４］ 前記金属が、白金、金またはパラジウムである前記［１］〜［３］のいずれかに記載の結晶性積層構造体。
［５］ 前記金属層が、下地基板上に設けられた金属膜で構成されている前記［１］〜［４］のいずれかに記載の結晶性積層構造体。
［６］ 前記下地基板が、サファイア基板、Ｓｉ基板、石英基板、窒化アルミニウム基板、窒化ホウ素基板、ＳｉＣ基板、ガラス基板、ＳｉＧｅ基板またはプラスチック基板である前記［５］記載の結晶性積層構造体。
［７］ 前記金属層が、連続した金属膜で構成されている前記［１］〜［６］のいずれかに記載の結晶性積層構造体。
［８］ 前記金属層が、連続していない金属膜で構成されている前記［１］〜［６］のいずれかに記載の結晶性積層構造体。
［９］ 前記［１］〜［８］のいずれかに記載の結晶性積層構造体からなることを特徴とする半導体装置。
［１０］ 前記［１］〜［８］のいずれかに記載の結晶性積層構造体上に、直接または他の層を介して、電極を備えていることを特徴とする半導体装置。
［１１］ 一軸に配向している金属を主成分として含む金属層と、前記金属層上に、直接又は他の層を介して、結晶性酸化物半導体を主成分として含む半導体層とを備えている半導体装置であって、前記結晶性酸化物半導体が、ガリウム、インジウムおよびアルミニウムから選ばれる１または２以上の金属を含む酸化物半導体であり、さらに、一軸に配向していることを特徴とする半導体装置。
［１２］ 縦型デバイスである前記［９］〜［１１］のいずれかに記載の半導体装置。
［１３］ パワーデバイスである前記［９］〜［１２］のいずれかに記載の半導体装置。
［１４］ ショットキーバリアダイオード（ＳＢＤ）、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または発光ダイオード（ＬＥＤ）である前記［９］〜［１３］のいずれかに記載の半導体装置。
［１５］ ショットキーバリアダイオード（ＳＢＤ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）または静電誘導トランジスタ（ＳＩＴ）である前記［９］〜［１４］のいずれかに記載の半導体装置。
［１６］ 前記結晶性積層構造体の上面または下面に、直接または他の層を介して、発光層を備えている発光ダイオードである前記［９］〜［１４］のいずれかに記載の半導体装置。
本発明の結晶性積層構造体は、半導体特性に優れ、特に、導電性の制御容易性に優れ、縦方向導通が可能であり、良好な電気特性を有している。
本発明の実施の形態の事例を示す結晶性積層構造体の断面図である。 本発明の実施の形態の他の例を示す結晶性積層構造体の断面図である。 本発明の実施の形態の他の例を示す結晶性積層構造体の断面図である。 本発明の実施の形態の他の例を示す結晶性積層構造体の断面図である。 本発明の実施の形態の他の例を示す結晶性積層構造体の断面図である。 本発明の実施の形態の他の例を示す結晶性積層構造体の断面図である。 本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。 本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。 本発明の金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）の好適な一例を模式的に示す図である。 本発明の高電子移動度トランジスタ（ＨＥＭＴ）の好適な一例を模式的に示す図である。 本発明の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を模式的に示す図である。 図１１の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の製造工程の一部を説明するための模式図である。 本発明の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の一例を模式的に示す図である。 本発明の静電誘導トランジスタ（ＳＩＴ）の好適な一例を模式的に示す図である。 図８のＳＩＴの製造工程の一部を説明するための模式図である。 本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。 本発明の高電子移動度トランジスタ（ＨＥＭＴ）の好適な一例を模式的に示す図である。 本発明の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を模式的に示す図である。 本発明の接合電界効果トランジスタ（ＪＦＥＴ）の好適な一例を模式的に示す図である。 本発明の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を模式的に示す図である。 本発明の発光素子（ＬＥＤ）の好適な一例を模式的に示す図である。 本発明の発光素子（ＬＥＤ）の好適な一例を模式的に示す図である。 本発明の実施の形態の事例を示す成膜装置の構成図である。 本発明の実施例のＸ線回折プロファイルの一例を示す図である。 本発明の実施例のＸ線回折プロファイルの一例を示す図である。 本発明の実施例のＸ線回折プロファイルの一例を示す図である。 本発明の実施例のＸ線回折プロファイルの一例を示す図である。 本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。 本発明の実施例におけるＩＶ特性の評価結果を示す図である。 本発明の好適な実施の態様の一つであるストライプ状の金属層を模式的に説明する図である。 本発明の好適な実施の態様の一つであるドット状の金属層を模式的に説明する図である。 本発明の好適な実施の態様の一つである逆ドットパターン状の金属層を模式的に説明する図である。 実施例におけるＴＥＭ像を示す図である。
本発明の結晶性積層構造体は、一軸に配向している金属を主成分として含む金属層上に、直接又は他の層を介して、結晶性酸化物半導体を主成分として含む半導体層を備えている。
前記金属は、一軸に配向している金属であれば、特に限定されない。「一軸に配向している金属」は、膜厚方向及び膜面内方向、もしくは膜厚方向などの一定の方向に単一の結晶方位をもつ金属であればそれでよく、一軸に優先配向している金属も含む。本発明においては、膜厚方向に一軸に配向しているのが好ましい。配向については、一軸に配向しているのか否かをＸ線回折法により確認することができる。例えば、一軸に配向している結晶面に由来するピークとその他の結晶面に由来するピークとの積分強度比と、ランダムに配向した同一結晶粉末の一軸に配向している結晶面に由来するピークとその他の結晶面に由来するピークとの積分強度比と比較して、大きい場合（好ましくは倍以上大きい場合、より好ましくは一桁以上大きい場合）に、一軸に配向していると判断することができる。前記金属の種類としては、例えば、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、クロム（Ｃｒ）、銅（Ｃｕ）、鉄（Ｆｅ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、マンガン（Ｍｎ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）またはハフニウム（Ｈｆ）等が挙げられ、これらの合金が前記金属であってもよい。本発明においては、前記金属が、一軸に配向している白金、金またはパラジウムであるのが好ましく、｛１１１｝面に配向している金属であるのも好ましく、｛１１１｝面に配向している白金、金またはパラジウムであるのがより好ましい。
前記金属層は、前記一軸に配向している金属を主成分として含んでいれば特に限定されず、通常、前記金属を５０モル％以上含む金属層であり、好ましくは、８０モル％以上含む金属層であり、より好ましくは、９０モル％以上含む金属層である。前記金属層は、金属基板で構成されていてもよいし、下地基板上に設けられた金属膜で構成されていてもよい。前記金属層は、連続した金属膜からなっていてもよいし、連続していない金属膜からなっていてもよい。不連続の金属膜で構成されていてもよい。なお、連続していない金属膜や不連続の金属膜の形状は、特に限定されず、ストライプ状、ドット状およびランダム状ならびにこれらの逆パターン状のいずれの形状であってもよい。ストライプ状の場合には、例えば図３０に示されるように、下地基板１７１上に、ストライプ状の金属層１７２が形成されているのが好ましい。また、ドット状の場合には、例えば図３１に示されるように、下地基板１７１上に、ドット状の金属層１７２が形成されているのが好ましく、逆ドットパターン状の場合には、例えば図３２に示されるように、下地基板１７１上に、ドットの穴が設けられた金属層１７２が形成されているのが好ましい。このような好ましいパターンによれば、金属層上に積層された前記半導体層の結晶性をより優れたものにすることができ、中でも結晶成長により形成した半導体層の結晶性をより優れたものにすることができる。
前記金属基板としては、例えば、上記金属の種類で例示した金属を主成分として含む金属基板などが挙げられ、より具体的には、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、クロム（Ｃｒ）、銅（Ｃｕ）、鉄（Ｆｅ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、マンガン（Ｍｎ）およびモリブデン（Ｍｏ）からなる１または２以上の金属を５０質量％以上（好ましくは８０質量％以上、より好ましくは９０質量％以上）含む金属基板などが挙げられる。前記金属膜としては、例えば、上記金属の種類で例示した金属を主成分として含む金属膜などが挙げられ、より具体的には、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、クロム（Ｃｒ）、銅（Ｃｕ）、鉄（Ｆｅ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、マンガン（Ｍｎ）およびモリブデン（Ｍｏ）からなる１または２以上の金属を５０％以上（好ましくは８０％以上、より好ましくは９０％以上）含む金属膜などが挙げられる。本発明においては、前記金属層が、下地基板上に設けられた金属膜で構成されているのが好ましい。前記下地基板は、本発明の目的を阻害しない限り、特に限定されない。前記下地基板としては、例えば、サファイア基板、Ｓｉ基板、石英基板、窒化アルミニウム基板、窒化ホウ素基板、ＳｉＣ基板、ガラス基板（ホウケイ酸ガラス基板や結晶化ガラス基板も含む）、ＳｉＧｅ基板またはプラスチック基板などが挙げられる。本発明においては、前記下地基板が、ｃ面サファイア基板またはＳｉ基板｛１００｝であるのが好ましい。このような好ましい基板を用いることにより、より半導体特性を向上させることができる。なお、本発明においては、前記金属層を電極として半導体装置に用いることもできる。
前記結晶性酸化物半導体は、ガリウム、インジウムおよびアルミニウムから選ばれる１または２以上の金属を含む酸化物半導体であって、さらに、一軸に配向していれば、特に限定されない。「一軸に配向している酸化物半導体」は、膜厚方向及び膜面内方向、もしくは膜厚方向などの一定の方向に単一の結晶方位をもつ酸化物半導体であれば、特に限定されず、一軸に優先配向している酸化物半導体も含まれる。本発明においては、膜厚方向に一軸に配向しているのが好ましい。配向については、上記金属層の場合と同様であり、一軸に配向しているのか否かをＸ線回折法により確認することができる。例えば、一軸に配向している結晶面に由来するピークとその他の結晶面に由来するピークとの積分強度比と、ランダムに配向した同一結晶粉末の一軸に配向している結晶面に由来するピークとその他の結晶面に由来するピークとの積分強度比と比較して、大きい場合（好ましくは倍以上大きい場合、より好ましくは一桁以上大きい場合）に、一軸に配向していると判断することができる。本発明においては、前記一軸に配向している結晶性酸化物半導体が単結晶であるのが好ましい。酸化物半導体の種類としては、例えば、ＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５〜２．５）などが挙げられる。本発明においては、前記酸化物半導体が、ガリウムを含む酸化物半導体であるのが好ましく、コランダム構造またはβガリア構造を有する酸化物半導体であるのも好ましく、α−Ｇａ２Ｏ３またはβ−Ｇａ２Ｏ３であるのがより好ましい。このような好ましい酸化物半導体を、上記した好ましい金属と共に用いることにより、より電気特性に優れた結晶性積層構造体を得ることができる。
なお、前記半導体層は、結晶性酸化物半導体を主成分として含んでいれば、特に限定されないが、通常、前記結晶性酸化物半導体を５０モル％以上含む半導体層であり、好ましくは、８０モル％以上含む半導体層であり、より好ましくは、９０モル％以上含む半導体層である。
以下、添付図面を参照して、酸化物半導体薄膜の成膜に関する好適な形態を説明する。具体的には、好ましい実施形態の一つである、金属層としての白金、金又はパラジウムの薄膜又は基板形成に関する形態で、酸化物半導体薄膜の成膜にミストＣＶＤ法を用いた形態で説明する。なお、各図において同一の符号を付した構成要素は同一であるものとする。
１．白金、金又はパラジウムの薄膜又は基板形成
白金、金又はパラジウムの基板を使用するときは、市販の材料を購入すればよい。成膜、デバイスプロセス等の工程で損傷せず、扱いやすい１００μｍ以上の厚みを有するものが望ましく、成膜面は化学研磨等の方法で平坦に加工されていることが望ましい。白金や金の薄膜はスパッタ、蒸着、メッキをはじめ、種々の成膜手法を利用することができる。面方位｛１１１｝の試料を作製するために、成膜中に加熱処理してもよいし、成膜後に加熱処理してもよい。少なくともインジウム、アルミニウム、ガリウムのいずれか一つ、又はこれらを組み合わせた結晶性酸化物半導体薄膜成膜時の熱エネルギーにより白金、金、又はパラジウムを配向させてもよい。
白金、金又はパラジウムの薄膜を成膜する前に、被成膜材料との間に酸化シリコンやチタン、ニッケルなどの層をブロック層として、あるいは密着度強化層を入れることもできる。ブロック層は各層の下地材料が上層に熱処理等のプロセスにより拡散、混入することを防ぐ目的で導入される。ブロック層より上の層に形成された半導体装置の周波数特性を改善する効果もある。ブロック層や密着度強化層にチタン、ニッケル等の金属や酸化亜鉛、酸化スズ、ＩＴＯ、ＩｎＧａＺｎＯ、ＩｎＯ、ＧａＯ、ＩｎＡｌＧａＯ等の低抵抗金属酸化膜を用いることで、白金、金又はパラジウムと下地材料とを低抵抗に接続すること、あるいは当該接続にオーミック特性を付与することができる。このときの金属酸化膜は必ずしも一軸に配向する必要はなく、アモルファスや多結晶でも構わない。密着強度向上には材料特性に加えて各層の下地材料との相性を踏まえて選定され、好適にはチタンやニッケルが用いられる。チタンのようにブロック層と密着度強化層とを兼ねることができる層もある。
好ましい実施形態の一例としては、ｃ面サファイア上に白金、金又はパラジウムの薄膜を蒸着又はスパッタ法により形成する方法がある。薄膜の厚みは特に限定しないが５００ｎｍ以下、より好適には５０ｎｍ以下であることが好ましい。
好ましい実施形態の一例としては、Ｓｉ｛１００｝面に酸化シリコン膜を熱酸化により形成したのち、加熱処理を加えながら、スパッタ法によって白金、金又はパラジウムを成膜する方法がある。成膜後の加熱処理を行うことにより、更に白金、金又はパラジウムの結晶性を向上することができる。
２．酸化物半導体薄膜の成膜
＜原料＞
結晶性酸化物の原料については特に限定しないが、ガリウム化合物とインジウム化合物、アルミニウム化合物のいずれか、又はこれらを組み合わせた金属化合物を材料として用いることができる。ガリウム金属やインジウム金属を出発材料として成膜直前にガリウム化合物やインジウム化合物を形成してもよい。ガリウム化合物とインジウム化合物には、有機錯体やハロゲン化物をはじめ、非常に多くの種類のものがあるが、本実施形態では、ガリウム化合物、インジウム化合物としてはガリウムアセチルアセトナート、インジウムアセチルアセトナートを用い、アルミニウム化合物としてはアルミニウムアセチルアセトナートを用いる。
原料溶液の溶媒は、水、過酸化水素水、有機溶媒であることが好ましい。原料溶液中には、ドーパント化合物を添加することができ、これによって、形成される薄膜に導電性を付与することができるため、半導体層として利用することができる。
ＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５〜２．５）でＸ，Ｙ，Ｚのうち少なくとも２つが０よりも大きい場合のように、２種類以上の金属元素を含む薄膜（混晶膜）を形成する場合、１種類の原料溶液中に２種類以上の金属化合物を溶解させてもよく、金属化合物ごとに原料溶液を準備し、それぞれの原料溶液を別々に微粒子化してもよい。
なお、本明細書中のＩｎＸＡｌＹＧａＺＯ３という表記はあくまで金属イオンと酸素イオンの比率を表現するために用いるのであって、「Ｘ＋Ｙ＋Ｚ＝２」と表記していないことからも明らかなように、ノンストイキオメトリー酸化物も含んでおり、これは、金属不足酸化物、金属過剰酸化物だけでなく、酸素不足酸化物、酸素過剰酸化物も含む。
＜微粒子化＞
原料溶液を微粒子化して原料微粒子を生成する方法は、特に限定されないが、原料溶液に超音波振動を印加して微粒子化する方法が一般的である。また、これ以外の方法でも、例えば、原料溶液を噴霧することによって原料溶液を微粒子化することによっても原料微粒子を生成することができる。
＜キャリアガス＞
キャリアガスは、例えば窒素であるが、アルゴン、酸素、オゾン、空気などのガスを用いてもよい。また、キャリアガスの流量は、特に限定されないが、例えば、０．１〜５０Ｌ／ｍｉｎである。原料溶液に有機溶媒を使用するときは酸素元素を含む酸素、オゾン等のガスを用いることが好ましい。
＜成膜室・被成膜試料・成膜＞
原料微粒子は、キャリアガスによって成膜室に供給され、成膜室において反応が起こって成膜室内に載置された被成膜試料上に薄膜が形成される。被成膜試料上に形成される薄膜は、酸化物結晶（好ましくは酸化物単結晶）の薄膜である。
成膜室は、薄膜形成が行われる空間であり、その構成や材料は特に限定されない。成膜室は、一例では、実施例のように石英管の一端から原料微粒子を含むキャリアガスを供給し、石英管の他端から排ガスを排出する構成である。この構成の場合、被成膜試料は、成膜面が水平になるように配置してもよく、キャリアガスの供給側に向けて例えば４５度に傾斜するように配置してもよい。また、例えば、数ｍｍ以下のチャネルを反応領域として利用するファインチャネル法や、基板上に直線状のノズルを設け、ここから基板に垂直方向に原料微粒子（およびキャリアガス）を吹き付け、さらにノズルを直線状の出口とは垂直方向に移動させるというリニアソース法や、複数の方式を混合した、あるいは派生させた方式による成膜法を利用してもよい。ファインチャネル法では、均質な薄膜作製と原料の利用効率の向上が可能であるし、リニアソース法では、将来の大面積基板およびロールツーロールでの連続成膜が可能である。成膜室は、例えば成膜室の周囲をヒータで取り囲む等によって内部空間を所望温度に加熱できる構成になっている。また、成膜室は、大気圧ではなく加圧や減圧をしてもよい。
成膜時の成膜室の加熱温度は、原料溶液に含まれる原料溶質（ガリウム化合物、インジウム化合物等）を化学反応させることができる温度であれば特に限定されず、例えば３００〜１５００℃であり、４００〜７００℃が好ましく、４５０〜５５０℃がさらに好ましい。加熱温度が低すぎると原料溶質の反応速度が遅くて成膜速度が遅くなり、加熱温度が高すぎると、形成された薄膜のエッチング速度が大きくなってしまって成膜速度が遅くなってしまうからである。加熱温度は、具体的には例えば、３００、３５０、４００、４５０、５００、５５０、６００、６５０、７００、７５０、８００、９００、１０００、１５００℃であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。ただし、酸化物半導体薄膜がコランダム構造（α層）である場合、成膜温度が高温の場合はβ相が成長しやすいため、α相単相を得たい場合は温度ごとに、溶液の濃度および、組成、成膜時の流量などの条件の最適化が必要である。酸化物半導体薄膜は、いずれも単一組成膜であっても混晶膜であってもよい。混晶膜とする場合は、２種類以上の溶質を混合した溶液１３ａからミストを発生させるか、または、別々に発生させた２種類以上のミストを同時に成膜室１６に導入すればよい。
被成膜試料は、白金、金又はパラジウムの薄膜又は基板、好ましくは面方位の配向した薄膜又は基板、例えば｛１１１｝に配向したものが形成可能であれば特に限定されない。白金、金又はパラジウムの薄膜を形成する場合の好適な例としては下地材料としてＳｉ基板、ガラス基板、サファイア基板のいずれかを用いてもよい。Ｓｉ基板としては｛１００｝が特に好ましいが｛１１１｝基板でもよい。被成膜試料の、その他の好適な下地材料例としてはコランダム構造を有する薄膜又は基板、ＧａＮやＺｎＯに代表される六方晶の結晶構造を有する薄膜又は基板、ＹＳＺに代表されるような立方晶の結晶構造を有する薄膜又は基板、またはβ型酸化ガリウム薄膜又は基板、γ型酸化ガリウム薄膜又は基板等が挙げられる。白金、金又はパラジウムの薄膜と下地材料との間にはアモルファス酸化物を形成することが好ましい。当該アモルファス酸化物が導電性酸化物であれば、下地材料上に電極を形成することができ、半導体装置の面積を小型化できる場合もある。
白金、金又はパラジウムの薄膜又は基板と少なくともインジウム、アルミニウム、ガリウムを含む酸化物半導体薄膜との間に緩衝層を入れることも可能である。緩衝層は少なくともインジウム、アルミニウム、ガリウムを含む、酸化物半導体薄膜と異なる組成の酸化物でもよい。緩衝層は白金、金又はパラジウムの薄膜と酸化物半導体薄膜との間に形成される。例えば、低い成膜温度で形成され、白金、金又はパラジウムの表面状態を良好に保った状態で酸化物半導体薄膜の形成を可能とする。他の例では、白金や金との接触抵抗を低減するために白金、金又はパラジウムと上層の酸化物半導体薄膜との間に形成された、仕事関数の低いチタンなどの金属又は酸化亜鉛、酸化インジウム、ＩＴＯ、ＩｎＧａＺｎＯなどの金属酸化物の薄膜でもよい。コランダム構造、βガリア構造、ビックスバイト構造を有していても良く、酸化物半導体薄膜層と同一の結晶構造を有することが好ましい。
本実施形態の方法によって製造可能な半導体装置又は結晶体の例を図１〜６に示す。
図１の例では、白金、金又はパラジウムの基板２上にＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５〜２．５）単結晶膜１がこの順で形成される。
図２の例では、下地材料５上に白金、金又はパラジウムの薄膜４が成膜され、その上にＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５〜２．５）単結晶膜３がこの順で形成される。白金、金又はパラジウムの薄膜４は配向していることが好ましく、特に｛１１１｝面に配向していることが好ましい。下地材料５としてはＳｉ基板、サファイア基板、ガラス基板が好ましく、Ｃｕをはじめとする金属基板でもよい。
図３の例では白金、金又はパラジウムの薄膜７と下地材料９との間にブロック層８を成膜している。ブロック層８は下地材料９が白金、金又はパラジウムの薄膜７に表出することを防ぐ目的で形成され、チタンや酸化シリコンが好適である。これにより、下地材料由来の不純物を防いだＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５〜２．５）膜６を形成することができる。
図４の例では白金、金又はパラジウムの薄膜１１と下地材料１３との間に密着度強化層１２を成膜している。密着度強化層１２は下地材料１３と白金、金又はパラジウムの薄膜１１との密着度を強化する目的で形成され、チタンやニッケルが好適である。
図５の例では白金、金又はパラジウムの薄膜１５と下地材料１８との間にブロック層１６と密着度強化層１７とを成膜している。
ブロック層１６と密着度強化層１７とは上下逆転する構造で形成されてもよい。密着度強化層１７をブロック層１６上層に成膜するときには、密着度強化層１７が白金、金又はパラジウムの薄膜１５と成膜工程あるいは成膜後工程により反応しないことが好ましい。この反応が生じた場合、白金、金又はパラジウムの薄膜に密着度強化層が混合してしまい、良質なＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５〜２．５）膜を形成する妨げとなるためである。しかも、ブロック層１６と下地材料１８との密着が強固であることが好ましい。
図６の例では酸化物半導体薄膜１９と白金、金又はパラジウムの薄膜２１との間に緩衝層が形成されている。
＜取り出し＞
酸化物半導体薄膜の成膜が完了すると、酸化物半導体薄膜付きの下地材料が成膜室から取り出される。
酸化物半導体薄膜をＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ半導体等の窒化物半導体の下地材料として利用する場合は、ＭＯＣＶＤ等の成膜プロセスにより窒化物半導体を成膜する。窒化物半導体の成膜前に窒化処理を施して酸化物半導体薄膜の最表面を窒素化しておくことでＩｎＡｌＧａＮ等の窒化物半導体の結晶品質を向上することができる。窒化処理には窒素プラズマ処理やアンモニアガスを流しながら高温アニールする方法を用いることができる。
特に、コランダム構造の酸化物半導体薄膜を形成する場合は、低温成長可能であり、Ｓｉ｛１００｝等を用いて複合化する場合であっても成膜温度等を低く抑えることができるため、コランダム構造以外の同一基板上に形成された材料、薄膜、半導体装置の熱ダメージを低減させることができる。但し、窒化物半導体層を形成する際に熱エネルギーが必要な場合は、コランダム構造を維持するために、相転移防止の手法を導入してもよい。例えば窒化物半導体の低温緩衝層導入などの手法が挙げられる。
相転移を防止又は制御するための手法の一例を以下で紹介する。
例えば、酸化物半導体薄膜の上の層としてよりＡｌ濃度の大きな酸化物半導体薄膜を形成することで、コランダム構造酸化物半導体薄膜、好適にはＩｎＡｌＧａＯ系半導体の相転移を防止、又は制御することができる。
例えば、窒化物半導体層の成膜温度を下地材料であるコランダム構造酸化物半導体薄膜が相転移しない低い温度に抑えること、詳しくはＡｌ濃度にも依存するが、ＩｎＡｌＧａＯ系半導体の場合は８００℃以下に抑えること、特に酸化ガリウム半導体の場合は５００℃以下に抑えることが好ましい。
例えば、ＩｎＡｌＧａＮ半導体等の窒化物半導体層とＩｎＡｌＧａＯ半導体層との間に窒化物半導体の低温緩衝層を入れて、界面形成時の成膜温度を、コランダム構造酸化物半導体薄膜が相転移しない温度に抑えることでＩｎＡｌＧａＯ系半導体等の酸化物半導体薄膜とＩｎＡｌＧａＮ等の窒化物半導体との界面を良好に保つことができる。この場合、低温緩衝層形成後の窒化物半導体層の形成温度は、コランダム構造酸化物半導体薄膜が相転移するよりも低い温度に抑えるのが好ましい。
なお、本発明においては、上記したように相転移を防止したり、制御したりしてもよいし、前記の相転移の防止手法又は制御手法等を用いずに、相転移させてもよい。相転移させる場合には、例えば、コランダム構造をβガリア構造に変えること等が考えられる。
また、上記実施形態では、ミストＣＶＤ法により酸化物半導体薄膜を成膜したが、他の手法により成膜してもよい。ミストＣＶＤ法を用いることで、比較的低温で酸化物半導体薄膜を形成することができる。その結果、白金や金のマイグレーションが生じにくく、また、材料種による熱膨張係数の違いが問題になりにくいというメリットが生じる。酸化物半導体薄膜を成膜可能な他の手法としては、有機金属気相成長法、分子線エピタキシー法、スパッタ法、蒸着法等があり、適宜、成膜後の加熱処理と組み合わせて実施される。成膜後の加熱処理は、その後の製造工程で置かれる、酸化物半導体薄膜の成膜、結晶性向上等を直接の目的としない工程における加熱処理で代替することもできる。
なお、本発明では、酸化物半導体薄膜、緩衝層、ブロック層、窒化物半導体層にインジウム、アルミニウム、ガリウム以外の元素を不純物ドーピングしてもよいし混晶としてもよい。例えば不純物ドーピングにはＧｅ、Ｓｎ、Ｓｉ、Ｚｎ、Ｍｇ等の元素を用いてもよいし、ブロック層や酸化物半導体薄膜層にはＩｎＧａＺｎＯなどの混晶を用いてもよい。これにより、導電性ならびに絶縁性を調整することができる。
さらに、本発明では、酸化物半導体薄膜、緩衝層、ブロック層、白金、金又はパラジウムの一部に、膜組成および元素ドーピング濃度についての一定の繰り返し構造を導入してもよい。これにより、応力緩和の促進、あるいはキャリア濃度の増減、キャリア移動度の大小、密着度、他層の混入防止程度（ブロック度）を調整することが可能である。
以上により、本発明に係る半導体装置の成膜工程は終了し、イオン注入やエッチング、フォトリソグラフィ、加熱処理、電極形成、等のデバイスプロセスへと移される。
その後、金属層などの各層は、下地材料の剥離技術に活用することもできる。例えば、白金や金を薬液等で溶解させ、あらかじめ支持基板に固定した白金や金より上の層を剥離することができる。この場合、白金や金よりを上の層で剥離後に指示基板に固定化させる目的の層は、白金や金を溶解させた薬液で溶解しないよう、薬液を適切に選定しなければならない。
本発明の結晶性積層構造体は、様々な半導体装置に有用であり、とりわけ、パワーデバイスに有用である。また、半導体装置は、電極が半導体層の片面側に形成された横型の素子（横型デバイス）と、半導体層の表裏両面側にそれぞれ電極を有する縦型の素子（縦型デバイス）に分類することができ、本発明においては、前記結晶性積層構造体を横型デバイスにも縦型デバイスにも好適に用いることができるが、中でも、縦型デバイスに用いることが好ましい。前記半導体装置としては、例えば、ショットキーバリアダイオード（ＳＢＤ）、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または発光ダイオードなどが挙げられる。本発明においては、前記半導体装置が、ＳＢＤ、ＭＯＳＦＥＴまたはＳＩＴであるのが好ましい。また、本発明においては、前記半導体装置が、ｐ型半導体層を含まないのが好ましい。
なお、本発明の結晶性積層構造体を半導体装置に用いる場合には、本発明の結晶性積層構造体をそのまま又は所望により基板の剥離等を行って、半導体装置に用いることができる。
以下、本発明の結晶性積層構造体の結晶性酸化物半導体薄膜をｎ型半導体層（ｎ＋型半導体やｎ−型半導体等）に適用した場合の好適な例を、図面を用いて説明するが、本発明は、これらの例に限定されるものではない。なお、以下に例示する半導体装置において、本発明の目的を阻害しない限り、さらに他の層（例えば絶縁体層、半絶縁体層、導体層、半導体層、緩衝層またはその他中間層等）などが含まれていてもよいし、また、緩衝層（バッファ層）なども適宜省いてもよい。
（ＳＢＤ）
図７は、本発明に係るショットキーバリアダイオード（ＳＢＤ）の一例を示している。図７のＳＢＤは、ｎ−型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、ショットキー電極１０５ａおよびオーミック電極１０５ｂを備えている。
ショットキー電極およびオーミック電極の材料は、公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。
ショットキー電極およびオーミック電極の形成は、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。より具体的に例えば、ショットキー電極を形成する場合、Ｍｏからなる層とＡｌからなる層を積層させ、Ｍｏからなる層およびＡｌからなる層に対して、フォトリソグラフィの手法を利用したパターニングを施すことにより行うことができる。
図７のＳＢＤに逆バイアスが印加された場合には、空乏層（図示せず）がｎ型半導体層１０１ａの中に広がるため、高耐圧のＳＢＤとなる。また、順バイアスが印加された場合には、オーミック電極１０５ｂからショットキー電極１０５ａへ電子が流れる。このようにして前記結晶性積層構造体を用いたＳＢＤは、高耐圧・大電流用に優れており、スイッチング速度も速く、耐圧性・信頼性にも優れている。
図８は、本発明に係るショットキーバリアダイオード（ＳＢＤ）の一例を示している。図８のＳＢＤは、図７のＳＢＤの構成に加え、さらに絶縁体層１０４を備えている。より具体的には、ｎ−型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、ショットキー電極１０５ａ、オーミック電極１０５ｂおよび絶縁体層１０４を備えている。
絶縁体層１０４の材料としては、例えば、ＧａＯ、ＡｌＧａＯ、ＩｎＡｌＧａＯ、ＡｌＩｎＺｎＧａＯ４、ＡｌＮ、Ｈｆ２Ｏ３、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３、ＭｇＯ、ＧｄＯ、ＳｉＯ２またはＳｉ３Ｎ４などが挙げられるが、本発明においては、コランダム構造を有するものであるのが好ましい。コランダム構造を有する絶縁体を絶縁体層に用いることで、界面における半導体特性の機能を良好に発現させることができる。絶縁体層１０４は、ｎ−型半導体層１０１とショットキー電極１０５ａとの間に設けられている。絶縁体層の形成は、例えば、スパッタリング法、真空蒸着法またはＣＶＤ法などの公知の手段により行うことができる。
ショットキー電極やオーミック電極の形成や材料等については、上記図７のＳＢＤの場合と同様である。
図８のＳＢＤは、図７のＳＢＤに比べ、さらに絶縁特性に優れており、より高い電流制御性を有する。
図２８は、本発明に係るショットキーバリアダイオード（ＳＢＤ）の一例を示している。図２８のＳＢＤは、ｎ型半導体層１０１、金属層１０３、ショットキー電極１０５ａ、オーミック電極１０５ｂおよび下地基板１０９を備えている。図２８のような構成とすることで、従来のように接触抵抗のためにオーミック電極を大きくする必要がなくなり、オーミック電極を小型化することができる。
（ＭＥＳＦＥＴ）
図９は、本発明に係る金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）の一例を示している。図９のＭＥＳＦＥＴは、ｎ−型半導体層１１１ａ、半絶縁体層１１４、ゲート電極１１５ａ、ソース電極１１５ｂおよびドレイン電極１１５ｃを備えている。
ゲート電極、ドレイン電極およびソース電極の材料は、公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。ゲート電極、ドレイン電極およびソース電極の形成は、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。
半絶縁体層１１４は、半絶縁体で構成されていればそれでよく、前記半絶縁体としては、例えばルテニウム（Ｒｕ）や鉄（Ｆｅ）等の半絶縁体ドーパントを含むものやドーピング処理がなされていないもの等が挙げられる。
図９のＭＥＳＦＥＴでは、ゲート電極下に良好な空乏層が形成されるので、ドレイン電極からソース電極に流れる電流を効率よく制御することができる。
（ＨＥＭＴ）
図１０は、本発明に係る光電子移動度トランジスタ（ＨＥＭＴ）の一例を示している。図１０のＨＥＭＴは、バンドギャップの広いｎ型半導体層１２１ａ、バンドギャップの狭いｎ型半導体層１２１ｂ、ｎ＋型半導体層１２１ｃ、半絶縁体層１２４、ゲート電極１２５ａ、ソース電極１２５ｂおよびドレイン電極１２５ｃを備えている。
ゲート電極、ドレイン電極およびソース電極の材料は、それぞれ公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。ゲート電極、ドレイン電極およびソース電極の形成は、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。
なお、ゲート電極下のｎ型半導体層は、少なくともバンドギャップの広い層１２１ａと狭い層１２１ｂとで構成されており、半絶縁体層１２４は、半絶縁体で構成されていればそれでよく、前記半絶縁体としては、例えばルテニウム（Ｒｕ）や鉄（Ｆｅ）等の半絶縁体ドーパントを含むものやドーピング処理がなされていないもの等が挙げられる。
図１０のＨＥＭＴでは、ゲート電極下に良好な空乏層が形成されるので、ドレイン電極からソース電極に流れる電流を効率よく制御することができる。また、本発明においては、さらにリセス構造とすることで、ノーマリーオフを発現することができる。
（ＭＯＳＦＥＴ）
本発明の半導体装置がＭＯＳＦＥＴである場合の一例を図１１に示す。図１１のＭＯＳＦＥＴは、トレンチ型のＭＯＳＦＥＴであり、ｎ−型半導体層１３１ａ、ｎ＋型半導体層１３１ｂ及び１３１ｃ、ゲート絶縁膜１３４、ゲート電極１３５ａ、ソース電極１３５ｂおよびドレイン電極１３５ｃを備えている。
ドレイン電極１３５ｃ上には、例えば厚さ１００ｎｍ〜１００μｍのｎ＋型半導体層１３１ｂが形成されており、前記ｎ＋型半導体層１３１ｂ上には、例えば厚さ１００ｎｍ〜１００μｍのｎ−型半導体層１３１ａが形成されている。そして、さらに、前記ｎ−型半導体層１３１ａ上には、ｎ＋型半導体層１３１ｃが形成されており、前記ｎ＋型半導体層１３１ｃ上には、ソース電極１３５ｂが形成されている。
また、前記ｎ−型半導体層１３１ａ及び前記ｎ＋型半導体層１３１ｃ内には、前記ｎ＋半導体層１３１ｃを貫通し、前記ｎ−型半導体層１３１ａの途中まで達する深さの複数のトレンチ溝が形成されている。前記トレンチ溝内には、例えば、１０ｎｍ〜１μｍの厚みのゲート絶縁膜１３４を介してゲート電極１３５ａが埋め込み形成されている。
図１１のＭＯＳＦＥＴのオン状態では、前記ソース電極１３５ｂと前記ドレイン電極１３５ｃとの間に電圧を印可し、前記ゲート電極１３５ａに前記ソース電極１３５ｂに対して正の電圧を与えると、前記ｎ−型半導体層１３１ａの側面にチャネル層が形成され、電子が前記ｎ−型半導体層に注入され、ターンオンする。オフ状態は、前記ゲート電極の電圧を０Ｖにすることにより、チャネル層ができなくなり、ｎ−型半導体層が空乏層で満たされた状態になり、ターンオフとなる。
図１２は、図１１のＭＯＳＦＥＴの製造工程の一部を示している。例えば図１２（ａ）に示すような積層体を用いて、ｎ−型半導体層１３１ａおよびｎ＋型半導体層１３１ｃの所定領域にエッチングマスクを設け、前記エッチングマスクをマスクにして、さらに、反応性イオンエッチング法等により異方性エッチングを行って、図１２（ｂ）に示すように、前記ｎ＋型半導体層１３１ｃ表面から前記ｎ−型半導体層１３１ａの途中にまで達する深さのトレンチ溝を形成する。次いで、熱酸化法、真空蒸着法、スパッタリング法、ＣＶＤ法等の公知の手段を用いて、前記トレンチ溝の側面及び底面に、例えば５０ｎｍ〜１μｍ厚のゲート絶縁膜１３４を形成する。次いで、ＣＶＤ法、真空蒸着法、スパッタリング法等の公知の手段を用いて、前記トレンチ溝に、例えばポリシリコン等のゲート電極材料をｎ−型半導体層の厚み以下に形成する。
そして、真空蒸着法、スパッタリング法、ＣＶＤ法等の公知の手段を用いて、ｎ＋型半導体層１３１ｃ上にソース電極１３５ｂを、ｎ＋型半導体層１３１ｂ上にドレイン電極１３５ｃを、それぞれ形成することで、パワーＭＯＳＦＥＴを製造することができる。なお、ソース電極およびドレイン電極の電極材料は、それぞれ公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。
このようにして得られたＭＯＳＦＥＴは、従来のトレンチ型ＭＯＳＦＥＴに比べて、さらに耐圧性に優れたものとなる。なお、図１１では、トレンチ型の縦型ＭＯＳＦＥＴの例を示したが、本発明においては、これに限定されず、種々のＭＯＳＦＥＴの形態に適用可能である。例えば、図１１のトレンチ溝の深さをｎ−型半導体層１３１ａの底面まで達する深さまで掘り下げて、シリーズ抵抗を低減させるようにしてもよい。なお、横型のＭＯＳＦＥＴの場合の一例を図１３に示す。図１３のＭＯＳＦＥＴは、ｎ−型半導体層１３１ａ、第１のｎ＋型半導体層１３１ｂ、第２のｎ＋型半導体層１３１ｃ、ゲート絶縁膜１３４、ゲート電極１３５ａ、ソース電極１３５ｂ、ドレイン電極１３５ｃ、緩衝層１３８および半絶縁体層１３９を備えている。図１３に示すように、ｎ＋型半導体層をｎ−型半導体層に埋め込むことで、より良好に電流を流すことができる。
（ＳＩＴ）
図１４は、本発明の半導体装置がＳＩＴである場合の一例を示す。図１４のＳＩＴは、ｎ−型半導体層１４１ａ、ｎ＋型半導体層１４１ｂ及び１４１ｃ、ゲート電極１４５ａ、ソース電極１４５ｂおよびドレイン電極１４５ｃを備えている。
ドレイン電極１４５ｃ上には、例えば厚さ１００ｎｍ〜１００μｍのｎ＋型半導体層１４１ｂが形成されており、前記ｎ＋型半導体層１４１ｂ上には、例えば厚さ１００ｎｍ〜１００μｍのｎ−型半導体層１４１ａが形成されている。そして、さらに、前記ｎ−型半導体層１４１ａ上には、ｎ＋型半導体層１４１ｃが形成されており、前記ｎ＋型半導体層１４１ｃ上には、ソース電極１４５ｂが形成されている。
また、前記ｎ−型半導体層１４１ａ内には、前記ｎ＋半導体層１３１ｃを貫通し、前記ｎ−半導体層１３１ａの途中の深さまで達する深さの複数のトレンチ溝が形成されている。前記トレンチ溝内のｎ−型半導体層上には、ゲート電極１４５ａが形成されている。
図１４のＳＩＴのオン状態では、前記ソース電極１４５ｂと前記ドレイン電極１４５ｃとの間に電圧を印可し、前記ゲート電極１４５ａに前記ソース電極１４５ｂに対して正の電圧を与えると、前記ｎ−型半導体層１４１ａ内にチャネル層が形成され、電子が前記ｎ−型半導体層に注入され、ターンオンする。オフ状態は、前記ゲート電極の電圧を０Ｖにすることにより、チャネル層ができなくなり、ｎ−型半導体層が空乏層で満たされた状態になり、ターンオフとなる。
図１５は、図１４のＳＩＴの製造工程の一部を示している。例えば図１５（ａ）に示すような積層体を用いて、ｎ−型半導体層１４１ａおよびｎ＋型半導体層１４１ｃの所定領域にエッチングマスクを設け、前記エッチングマスクをマスクにして、例えば、反応性イオンエッチング法等により異方性エッチングを行って、図１５（ｂ）に示すように、前記ｎ＋型半導体層１３１ｃ表面から前記ｎ−型半導体層の途中まで達する深さのトレンチ溝を形成する。次いで、ＣＶＤ法、真空蒸着法、スパッタリング法等で、前記トレンチ溝に、例えばポリシリコン等のゲート電極材料をｎ−型半導体層の厚み以下に形成する。また、真空蒸着法、スパッタリング法、ＣＶＤ法等の公知の手段を用いて、ｎ＋型半導体層１３１ｃ上にソース電極１３５ｂを、ｎ＋型半導体層１３１ｂ上にドレイン電極１３５ｃを、それぞれ形成することで、ＳＩＴを製造することができる。なお、ソース電極およびドレイン電極の電極材料は、それぞれ公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。
上記例では、ｐ型半導体を使用していない例を示したが、本発明においては、これに限定されず、ｐ型半導体を用いてもよい。ｐ型半導体を用いた例を図１６〜２２に示す。これらの半導体装置は、上記例と同様にして製造することができる。なお、ｐ型半導体は、ｎ型半導体と同じ材料であって、ｐ型ドーパントを含むものであってもよいし、異なるｐ型半導体であってもよい。
図１６は、ｎ−型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、ｐ型半導体層１０２、金属層１０３、絶縁体層１０４、ショットキー電極１０５ａおよびオーミック電極１０５ｂを備えているショットキーバリアダイオード（ＳＢＤ）の好適な一例を示す。なお、金属層１０３は、例えばＡｌ等の金属からなり、ショットキー電極１０５ａを覆っている。図１７は、バンドギャップの広いｎ型半導体層１２１ａ、バンドギャップの狭いｎ型半導体層１２１ｂ、ｎ＋型半導体層１２１ｃ、ｐ型半導体層１２３、ゲート電極１２５ａ、ソース電極１２５ｂ、ドレイン電極１２５ｃおよび基板１２９を備えている高電子移動度トランジスタ（ＨＥＭＴ）の好適な一例を示す。
図１８は、ｎ−型半導体層１３１ａ、第１のｎ＋型半導体層１３１ｂ、第２のｎ＋型半導体層１３１ｃ、ｐ型半導体層１３２、ｐ＋型半導体層１３２ａ、ゲート絶縁膜１３４、ゲート電極１３５ａ、ソース電極１３５ｂおよびドレイン電極１３５ｃを備えている金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を示す。なお、ｐ＋型半導体層１３２ａは、ｐ型半導体層であってもよく、ｐ型半導体層１３２と同じであってもよい。図１９は、ｎ−型半導体層１４１ａ、第１のｎ＋型半導体層１４１ｂ、第２のｎ＋型半導体層１４１ｃ、ｐ型半導体層１４２、ゲート電極１４５ａ、ソース電極１４５ｂおよびドレイン電極１４５ｃを備えている接合電界効果トランジスタ（ＪＦＥＴ）の好適な一例を示す。図２０は、ｎ型半導体層１５１、ｎ−型半導体層１５１ａ、ｎ＋型半導体層１５１ｂ、ｐ型半導体層１５２、ゲート絶縁膜１５４、ゲート電極１５５ａ、エミッタ電極１５５ｂおよびコレクタ電極１５５ｃを備えている絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を示す。
（ＬＥＤ）
図２１は、本発明の半導体装置が発光ダイオード（ＬＥＤ）である場合の一例を示す。図２１の半導体発光素子は、第２の電極１６５ｂ上にｎ型半導体層１６１を備えており、ｎ型半導体層１６１上には、発光層１６３が積層されている。そして、発光層１６３上には、ｐ型半導体層１６２が積層されている。ｐ型半導体層１６２上には、発光層１６３が発生する光を透過する透光性電極１６７を備えており、透光性電極１６７上には、第１の電極１６５ａが積層されている。なお、図２１の半導体発光素子は、電極部分を除いて保護層で覆われていてもよい。
透光性電極の材料としては、インジウム（Ｉｎ）またはチタン（Ｔｉ）を含む酸化物の導電性材料などが挙げられる。より具体的には、例えば、Ｉｎ２Ｏ３、ＺｎＯ、ＳｎＯ２、Ｇａ２Ｏ３、ＴｉＯ２、ＣｅＯ２またはこれらの２以上の混晶またはこれらにドーピングされたものなどが挙げられる。これらの材料を、スパッタリング等の公知の手段で設けることによって、透光性電極を形成できる。また、透光性電極を形成した後に、透光性電極の透明化を目的とした熱アニールを施してもよい。
図２１の半導体発光素子によれば、第１の電極１６５ａを正極、第２の電極１６５ｂを負極とし、両者を介してｐ型半導体層１６２、発光層１６３およびｎ型半導体層１６１に電流を流すことで、発光層１６３が発光するようになっている。
第１の電極１６５ａ及び第２の電極１６５ｂの材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。電極の成膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って形成することができる。
なお、発光素子の別の態様を図２２に示す。図２２の発光素子では、基板１６９上にｎ型半導体層１６１が積層されており、ｐ型半導体層１６２、発光層１６３およびｎ型半導体層１６１の一部を切り欠くことによって露出したｎ型半導体層１６１の半導体層露出面上の一部に第２の電極１６５ｂが積層されている。
このようにして、本発明の結晶性積層構造体を発光素子に用いることにより、高耐圧・大電流のＬＥＤとすることができるだけでなく、内部にも光が吸収されにくく、光の取り出し性にも優れたものとすることができ、輝度も高くすることができる。また、図２１に示される発光素子は、図２２の発光素子よりも小型化・軽量化することができ、発光効率もさらに良好なものとなる。
以下、本発明の実施例を説明する。
１．実験１
１−１．被成膜試料作成
サファイア基板（並木精密宝石株式会社製、Ｃ面、０．５５ｍｍ厚）上に蒸着装置を利用して白金薄膜を成膜したものを被成膜試料とした。
また、別の例では、Ｓｉ｛１００）基板（熱酸化膜１００ｎｍ、Ｎ型、０．５２５ｍｍ厚）上に、スパッタ装置（キャノンアネルバ製ＥＢ１１００）を用いて白金を６００℃で１０ｎｍ成膜し、その後スパッタ装置（同上）を使用して膜厚３５ｎｍで白金薄膜を成膜したものを被成膜試料とした。
また、上述のサファイア基板、又はＳｉ｛１００｝基板を被成膜試料として用い、蒸着装置を利用して金薄膜を３５ｎｍ成膜した。
１−２．ミストＣＶＤ装置
まず、図２３を用いて、本実施例で用いたミストＣＶＤ装置２５を説明する。被成膜試料２６には上述１−１に記載の方法にて作製した被成膜試料を用いた。ミストＣＶＤ装置２５は、下地材料等の被成膜試料２６を載置する試料台２７と、キャリアガスを供給するキャリアガス源２８と、キャリアガス源２８から送り出されるキャリアガスの流量を調節するための流量調節弁２９と、原料溶液３０ａが収容されるミスト発生源２４と、水３１ａが入れられる容器３１と、容器３１の底面に取り付けられた超音波振動子３２と、内径４０ｍｍの石英管からなる成膜室３３と、成膜室の周辺部に設置されたヒータ３４を備えている。試料台２７は、石英からなり、被成膜試料２６を載置する面が傾斜している。成膜室３３と試料台２７をどちらも石英で作製することにより、被成膜試料２６上に形成される薄膜内に装置由来の不純物が混入することを抑制している。
１−３．原料溶液の作製
表１に示す原料溶質を超純水中に溶解させることによって所望の濃度の原料溶液３０ａを作製した。
１−４．成膜準備
次に、被成膜試料２６として、１辺が１０ｍｍの正方形で厚さ６００μｍの下地材料を試料台２７上に設置させ、ヒータ３４を作動させて成膜室３３内を５００℃に昇温させた。次に、流量調節弁２９を開いてキャリアガス源２９からキャリアガスを成膜室３３内に供給し、成膜室３３の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を５ｍｌ／分に調節した。キャリアガスとしては、窒素ガスを用いた。
１−５．薄膜形成
次に、超音波振動子を２．４ＭＨｚで振動させ、その振動を、水３１ａを通じて原料溶液３０ａに伝播させることによって、原料溶液３０ａを微粒子化させて原料微粒子を生成した。
この原料微粒子が、キャリアガスによって成膜室３３内に導入され、成膜室３３内で反応して、被成膜試料２６の成膜面でのＣＶＤ反応によって被成膜試料２６上に薄膜を形成した。
１−６．評価
表１の実験についてのＸ線回折結果を図２４〜図２７に示す。サファイア基板上に形成した試料である図２４では白金、図２５では金が｛１１１｝面に配向していることが確認された。そしてそれぞれの薄膜上に一軸に配向しているコランダム構造の酸化ガリウム（α−Ｇａ２Ｏ３）単結晶が形成されていることを確認した。白金薄膜・金薄膜が一軸に配向し、その結果、白金薄膜・金薄膜上に結晶性の酸化ガリウム単結晶薄膜が形成されたと考えられる。また、酸化ガリウムの成膜温度を６００℃にして白金又は金の薄膜上に酸化ガリウム薄膜を成膜したところ、β型の酸化ガリウム単結晶薄膜を形成することができた。この場合にも、白金薄膜・金薄膜は成膜後に一軸に配向していることを確認した。
図２６で示したＳｉ｛１００｝基板（熱酸化膜１００ｎｍ、Ｎ型、０．５２５ｍｍ厚）上で、チタンを１０ｎｍ、白金薄膜を３５ｎｍ成膜した試料では、ミストＣＶＤ法を用いた酸化ガリウム形成後に、βガリア構造の酸化ガリウム（β−Ｇａ２Ｏ３）単結晶が確認された。この白金薄膜は、酸化ガリウムの成膜前にすでに一軸に配向しており、一軸に配向している白金薄膜上にβ型酸化ガリウム単結晶薄膜を形成することができた。
図２７で示したＳｉ｛１００｝基板（熱酸化膜１００ｎｍ、Ｎ型、０．５２５ｍｍ厚）上に、金を蒸着法で３５ｎｍ成膜した試料においても、ミストＣＶＤ法を用いた酸化ガリウム形成後にβガリア構造の酸化ガリウム（β−Ｇａ２Ｏ３）単結晶が確認された。この金薄膜は、酸化ガリウムの成膜前にすでに一軸に配向しており、一軸に配向している金薄膜上にβ型酸化ガリウム単結晶薄膜を形成することができた。
各実験についての考察は、以下の通りである。
Ｓｉ基板、具体的には、面方位｛１００｝、｛１１１｝、｛１１０｝上に、直接、酸化ガリウムを成膜した場合、酸化ガリウムがアモルファスになってしまい、結晶性酸化ガリウムを形成することができなかった。また、Ｓｉ基板上に白金薄膜を直接形成し、その上に酸化ガリウムの成膜を行ったところ、酸化ガリウムがアモルファスになってしまい、結晶性酸化ガリウムを形成することができなかった。なお、白金薄膜は、酸化ガリウムの成膜後にも一軸に配向していなかった。
サファイア基板上に、上記のスパッタ装置を用いて一軸に配向していないアルミニウム膜を形成し、その上に、酸化ガリウムを成膜した場合、酸化ガリウムがアモルファスになってしまい、結晶性酸化ガリウムを形成することができなかった。
以上のように、白金又は金の薄膜が酸化物半導体薄膜の成膜時までに一軸に配向している場合には、良好な結晶性を有する酸化物半導体薄膜を成膜することに成功した。
また、サファイア基板上に、上記のスパッタ装置を用いて一軸に配向しているパラジウム薄膜を形成し、その上に、酸化ガリウムを成膜した。その結果、パラジウム薄膜が一軸に配向している場合には、良好な結晶性を有するα−Ｇａ２Ｏ３単結晶膜およびβ−Ｇａ２Ｏ３単結晶膜をそれぞれ得ることができた。
白金薄膜の膜厚を３００ｎｍにし、ガリウムアセチルアセトナートに代えて臭化ガリウムを、窒素に代えて酸素を用いたこと以外は実験１と同様にして、結晶性積層構造体を作製した。この白金薄膜をショットキー電極とし、オーミック電極としてＩｎを圧着して酸化物半導体薄膜上に形成し、ＳＢＤを作製した。
得られたＳＢＤにつき、ＩＶ特性を評価した。結果を図２９に示す。
また、上記実施例と同様にして、Ｓｉ基板上に、一軸に配向しているＰｔ膜を形成し、さらに、Ｐｔ膜上に、一軸に配向しているα−Ｇａ２Ｏ３単結晶膜を得た。得られた結晶性積層構造体の断面をＴＥＭで観察した。ＴＥＭ像を図３３に示す。
本発明の結晶性積層構造体は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、半導体特性に優れているため、特に、半導体装置に有用である。
１ 酸化物半導体薄膜
２ 金属層（白金、金又はパラジウムの薄膜又は基板）
３ 酸化物半導体薄膜
４ 金属層（白金、金又はパラジウムの薄膜又は基板）
５ 下地材料
６ 酸化物半導体薄膜
７ 金属層（白金、金又はパラジウムの薄膜又は基板）
８ ブロック層
９ 下地材料
１０ 酸化物半導体薄膜
１１ 金属層（白金、金又はパラジウムの薄膜又は基板）
１２ 密着度強化層
１３ 下地材料
１４ 酸化物半導体薄膜
１５ 金属層（白金、金又はパラジウムの薄膜又は基板）
１６ ブロック層
１７ 密着度強化層
１８ 下地材料
１９ 酸化物半導体薄膜
２０ 緩衝層
２１ 金属層（白金、金又はパラジウムの薄膜又は基板）
２２ ブロック層
２３ 密着度強化層
２４ 下地材料
２５ ミストＣＶＤ装置
２６ 被成膜試料
２７ 試料台
２８ キャリアガス源
２９ 流量調節弁
３０ ミスト発生源
３０ａ 原料溶液
３１ 容器
３１ａ 水
３２ 超音波振動子
３３ 成膜室
３４ ヒータ
１０１ ｎ型半導体層
１０１ａ ｎ−型半導体層
１０１ｂ ｎ＋型半導体層
１０２ ｐ型半導体層
１０３ 金属層
１０４ 絶縁体層
１０５ａ ショットキー電極
１０５ｂ オーミック電極
１０９ 下地基板
１１１ａ ｎ−型半導体層
１１１ｂ ｎ＋型半導体層
１１４ 半絶縁体層
１１５ａ ゲート電極
１１５ｂ ソース電極
１１５ｃ ドレイン電極
１１８ 緩衝層
１２１ａ バンドギャップの広いｎ型半導体層
１２１ｂ バンドギャップの狭いｎ型半導体層
１２１ｃ ｎ＋型半導体層
１２３ ｐ型半導体層
１２４ 半絶縁体層
１２５ａ ゲート電極
１２５ｂ ソース電極
１２５ｃ ドレイン電極
１２８ 緩衝層
１２９ 基板
１３１ａ ｎ−型半導体層
１３１ｂ 第１のｎ＋型半導体層
１３１ｃ 第２のｎ＋型半導体層
１３２ ｐ型半導体層
１３４ ゲート絶縁膜
１３５ａ ゲート電極
１３５ｂ ソース電極
１３５ｃ ドレイン電極
１３８ 緩衝層
１３９ 半絶縁体層
１４１ａ ｎ−型半導体層
１４１ｂ 第１のｎ＋型半導体層
１４１ｃ 第２のｎ＋型半導体層
１４２ ｐ型半導体層
１４５ａ ゲート電極
１４５ｂ ソース電極
１４５ｃ ドレイン電極
１５１ ｎ型半導体層
１５１ａ ｎ−型半導体層
１５１ｂ ｎ＋型半導体層
１５２ ｐ型半導体層
１５４ ゲート絶縁膜
１５５ａ ゲート電極
１５５ｂ エミッタ電極
１５５ｃ コレクタ電極
１６１ ｎ型半導体層
１６２ ｐ型半導体層
１６３ 発光層
１６５ａ 第１の電極
１６５ｂ 第２の電極
１６７ 透光性電極
１６９ 基板
１７１ 下地基板
１７２ 金属層

Claims (16)

  1. 一軸に配向している金属を主成分として含む金属層上に、直接又は他の層を介して、結晶性酸化物半導体を主成分として含む半導体層を備えている結晶性積層構造体であって、前記結晶性酸化物半導体が、ガリウム、インジウムおよびアルミニウムから選ばれる１または２以上の金属を含む酸化物半導体であり、さらに、一軸に配向していることを特徴とする結晶性積層構造体。
  2. 前記結晶性酸化物半導体が、ガリウムを含む酸化物半導体である請求項１記載の結晶性積層構造体。
  3. 前記結晶性酸化物半導体が、コランダム構造またはβガリア構造を有する酸化物半導体である請求項１または２に記載の結晶性積層構造体。
  4. 前記金属が、白金、金またはパラジウムである請求項１〜３のいずれかに記載の結晶性積層構造体。
  5. 前記金属層が、下地基板上に設けられた金属膜で構成されている請求項１〜４のいずれかに記載の結晶性積層構造体。
  6. 前記下地基板が、サファイア基板、Ｓｉ基板、石英基板、窒化アルミニウム基板、窒化ホウ素基板、ＳｉＣ基板、ガラス基板、ＳｉＧｅ基板またはプラスチック基板である請求項５記載の結晶性積層構造体。
  7. 前記金属層が、連続した金属膜で構成されている請求項１〜６のいずれかに記載の結晶性積層構造体。
  8. 前記金属層が、連続していない金属膜で構成されている請求項１〜６のいずれかに記載の結晶性積層構造体。
  9. 請求項１〜８のいずれかに記載の結晶性積層構造体からなることを特徴とする半導体装置。
  10. 請求項１〜８のいずれかに記載の結晶性積層構造体上に、直接または他の層を介して、電極を備えていることを特徴とする半導体装置。
  11. 一軸に配向している金属を主成分として含む金属層と、前記金属層上に、直接又は他の層を介して、結晶性酸化物半導体を主成分として含む半導体層とを備えている半導体装置であって、前記結晶性酸化物半導体が、ガリウム、インジウムおよびアルミニウムから選ばれる１または２以上の金属を含む酸化物半導体であり、さらに、一軸に配向していることを特徴とする半導体装置。
  12. 縦型デバイスである請求項９〜１１のいずれかに記載の半導体装置。
  13. パワーデバイスである請求項９〜１２のいずれかに記載の半導体装置。
  14. ショットキーバリアダイオード（ＳＢＤ）、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または発光ダイオード（ＬＥＤ）である請求項９〜１３のいずれかに記載の半導体装置。
  15. ショットキーバリアダイオード（ＳＢＤ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）または静電誘導トランジスタ（ＳＩＴ）である請求項９〜１４のいずれかに記載の半導体装置。
  16. 前記結晶性積層構造体の上面または下面に、直接または他の層を介して、発光層を備えている発光ダイオードである請求項９〜１４のいずれかに記載の半導体装置。

JP2015095287A 2014-05-08 2015-05-07 結晶性積層構造体および半導体装置 Active JP6627131B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015095287A JP6627131B2 (ja) 2014-05-08 2015-05-07 結晶性積層構造体および半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014097241 2014-05-08
JP2014097241 2014-05-08
JP2015095287A JP6627131B2 (ja) 2014-05-08 2015-05-07 結晶性積層構造体および半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019205166A Division JP6875627B2 (ja) 2014-05-08 2019-11-13 結晶性積層構造体および半導体装置

Publications (3)

Publication Number Publication Date
JP2015227279A true JP2015227279A (ja) 2015-12-17
JP2015227279A5 JP2015227279A5 (ja) 2018-06-14
JP6627131B2 JP6627131B2 (ja) 2020-01-08

Family

ID=52146232

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015095287A Active JP6627131B2 (ja) 2014-05-08 2015-05-07 結晶性積層構造体および半導体装置
JP2019205166A Active JP6875627B2 (ja) 2014-05-08 2019-11-13 結晶性積層構造体および半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019205166A Active JP6875627B2 (ja) 2014-05-08 2019-11-13 結晶性積層構造体および半導体装置

Country Status (5)

Country Link
US (1) US9590050B2 (ja)
EP (1) EP2942804B1 (ja)
JP (2) JP6627131B2 (ja)
CN (1) CN105097896B (ja)
TW (1) TWI564937B (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016132681A1 (ja) * 2015-02-18 2016-08-25 出光興産株式会社 積層体及び積層体の製造方法
WO2017111174A1 (ja) * 2015-12-25 2017-06-29 出光興産株式会社 積層体
JP2017118090A (ja) * 2015-12-21 2017-06-29 株式会社Flosfia 積層構造体および半導体装置
WO2017111173A1 (ja) * 2015-12-25 2017-06-29 出光興産株式会社 積層体
WO2017134495A1 (ja) * 2016-02-05 2017-08-10 株式会社半導体エネルギー研究所 金属酸化物膜、半導体装置、及び半導体装置の作製方法
JP2018060992A (ja) * 2015-12-18 2018-04-12 株式会社Flosfia 半導体装置
JP2018142655A (ja) * 2017-02-28 2018-09-13 株式会社タムラ製作所 ショットキーバリアダイオード
JP2018142577A (ja) * 2017-02-27 2018-09-13 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
WO2019031204A1 (ja) * 2017-08-10 2019-02-14 株式会社タムラ製作所 ダイオード
JP2019033142A (ja) * 2017-08-04 2019-02-28 高知県公立大学法人 深紫外発光素子およびその製造方法
WO2019065751A1 (ja) * 2017-09-29 2019-04-04 株式会社タムラ製作所 電界効果トランジスタ
JP2019075508A (ja) * 2017-10-18 2019-05-16 矢崎総業株式会社 半導体装置および半導体ウェーハ
JPWO2020235690A1 (ja) * 2019-05-23 2020-11-26
JPWO2021095474A1 (ja) * 2019-11-14 2021-05-20
JPWO2020013259A1 (ja) * 2018-07-12 2021-07-15 株式会社Flosfia 半導体装置および半導体装置を含む半導体システム
JP2022087348A (ja) * 2017-02-27 2022-06-09 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
WO2023182312A1 (ja) * 2022-03-25 2023-09-28 国立大学法人東海国立大学機構 β型酸化ガリウム膜付き基板及びその製造方法
WO2025063023A1 (ja) * 2023-09-18 2025-03-27 Ａｇｃ株式会社 電子デバイス
WO2025063022A1 (ja) * 2023-09-18 2025-03-27 Ａｇｃ株式会社 電子デバイス
WO2025115789A1 (ja) * 2023-11-29 2025-06-05 株式会社ノベルクリスタルテクノロジー 半導体装置の製造方法及び半導体装置

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6135487B2 (ja) * 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
CN110676303A (zh) * 2014-07-22 2020-01-10 株式会社Flosfia 结晶性半导体膜和板状体以及半导体装置
US11728356B2 (en) * 2015-05-14 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and imaging device
KR102296809B1 (ko) 2016-06-03 2021-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 및 전계 효과 트랜지스터
EP3480841B1 (en) 2016-06-30 2024-03-27 Flosfia Inc. P-type oxide semiconductor
US10804362B2 (en) * 2016-08-31 2020-10-13 Flosfia Inc. Crystalline oxide semiconductor film, crystalline oxide semiconductor device, and crystalline oxide semiconductor system
WO2018052097A1 (ja) 2016-09-15 2018-03-22 株式会社Flosfia 半導体膜の製造方法及び半導体膜並びにドーピング用錯化合物及びドーピング方法
US20180097073A1 (en) * 2016-10-03 2018-04-05 Flosfia Inc. Semiconductor device and semiconductor system including semiconductor device
JP6761872B2 (ja) * 2017-01-05 2020-09-30 パナソニック株式会社 半導体リレー
JP2018137394A (ja) * 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置の製造方法
US10777644B2 (en) * 2017-04-27 2020-09-15 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Heterojunction devices and methods for fabricating the same
JP7008293B2 (ja) * 2017-04-27 2022-01-25 国立研究開発法人情報通信研究機構 Ｇａ２Ｏ３系半導体素子
JP6991503B2 (ja) 2017-07-06 2022-01-12 株式会社タムラ製作所 ショットキーバリアダイオード
US10943981B2 (en) * 2017-08-24 2021-03-09 Flosfia Inc. Semiconductor device
EP3712959A4 (en) * 2017-11-15 2021-07-28 Flosfia Inc. SEMICONDUCTOR DEVICE
WO2019098296A1 (ja) * 2017-11-15 2019-05-23 株式会社Flosfia 半導体装置
CN112334606A (zh) * 2018-06-26 2021-02-05 株式会社Flosfia 结晶性氧化物膜
CN112424949A (zh) * 2018-07-12 2021-02-26 株式会社Flosfia 半导体装置
JPWO2020013242A1 (ja) * 2018-07-12 2021-08-05 株式会社Flosfia 半導体装置
JP7315136B2 (ja) * 2018-12-26 2023-07-26 株式会社Flosfia 結晶性酸化物半導体
TWI706452B (zh) * 2019-04-11 2020-10-01 台灣茂矽電子股份有限公司 閘結構之製造方法及閘結構
US20220246733A1 (en) * 2019-05-23 2022-08-04 Flosfia Inc. Semiconductor device
CN110571152A (zh) * 2019-08-14 2019-12-13 青岛佳恩半导体有限公司 一种igbt背面电极缓冲层的制备方法
WO2021039010A1 (ja) * 2019-08-27 2021-03-04 信越化学工業株式会社 積層構造体及び積層構造体の製造方法
TWI850473B (zh) * 2019-09-30 2024-08-01 日商Ｆｌｏｓｆｉａ股份有限公司 積層結構體及半導體裝置
CN111106167A (zh) * 2019-11-27 2020-05-05 太原理工大学 一种择优取向的Ga2O3和SnO2混相膜基传感器的制备方法
CN114747021A (zh) * 2019-11-29 2022-07-12 株式会社Flosfia 半导体装置及具有半导体装置的半导体系统
JP7382559B2 (ja) * 2019-12-25 2023-11-17 株式会社ノベルクリスタルテクノロジー トレンチ型ｍｅｓｆｅｔ
CN111180557A (zh) * 2019-12-25 2020-05-19 中南大学 一种新型紫外发光二极管及其制备方法
JPWO2021157719A1 (ja) * 2020-02-07 2021-08-12
JP6873516B1 (ja) * 2020-06-05 2021-05-19 Ｅａｓｔｗｉｎｄ合同会社 パワー半導体素子及びその製造方法
TW202211484A (zh) * 2020-08-07 2022-03-16 日商Ｆｌｏｓｆｉａ股份有限公司 半導體元件及半導體裝置
CN111933711B (zh) * 2020-08-18 2022-08-23 电子科技大学 一种集成sbd的超结mosfet
CN112713183B (zh) * 2020-12-28 2022-06-10 光华临港工程应用技术研发(上海)有限公司 气体传感器的制备方法及气体传感器
JP7598268B2 (ja) 2021-03-15 2024-12-11 株式会社東芝 半導体装置
CN113629148A (zh) * 2021-06-24 2021-11-09 湖南大学 一种双栅极增强型氧化镓mesfet器件及其制作方法
CN115843391A (zh) * 2021-07-22 2023-03-24 华为技术有限公司 构件、晶体管器件、功率器件以及用于制造构件的方法
CN113794460B (zh) * 2021-09-17 2024-02-23 中国科学技术大学 纳米声子晶体及其制备方法
JPWO2023136309A1 (ja) * 2022-01-14 2023-07-20
WO2023249990A1 (en) * 2022-06-21 2023-12-28 Northwestern University Methods of forming stable conductive surface
JP2024016694A (ja) * 2022-07-26 2024-02-07 株式会社ノベルクリスタルテクノロジー フィン型電界効果トランジスタ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07262829A (ja) * 1994-03-25 1995-10-13 Hitachi Ltd 透明導電膜及びその形成方法
JPH1045496A (ja) * 1996-07-31 1998-02-17 Hoya Corp 導電性酸化物薄膜、この薄膜を有する物品及びその製造方法
JP2007305975A (ja) * 2006-04-13 2007-11-22 National Institute Of Advanced Industrial & Technology Ｉｉｉ族酸化物半導体を含む半導体素子
JP2012084867A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2013035845A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
JP2013219332A (ja) * 2012-03-14 2013-10-24 Tdk Corp ヘテロエピタキシャルｐｎ接合酸化物薄膜を有する積層薄膜
JP2014072533A (ja) * 2013-10-10 2014-04-21 Roca Kk 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6863943B2 (en) * 2001-01-12 2005-03-08 Georgia Tech Research Corporation Semiconducting oxide nanostructures
TW515116B (en) * 2001-12-27 2002-12-21 South Epitaxy Corp Light emitting diode structure
US7250627B2 (en) * 2004-03-12 2007-07-31 Hewlett-Packard Development Company, L.P. Semiconductor device
US7265483B2 (en) 2004-03-29 2007-09-04 Canon Kabushiki Kaisha Dielectric member, piezoelectric member, ink jet head, ink jet recording apparatus and producing method for ink jet recording apparatus
CN100388519C (zh) 2005-11-17 2008-05-14 晶能光电（江西）有限公司 在硅衬底上制备高质量发光半导体薄膜的方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5509419B2 (ja) 2009-07-24 2014-06-04 株式会社ユーテック 強誘電体膜、電子部品及び強誘電体膜の製造方法
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP5828293B2 (ja) 2011-05-17 2015-12-02 三菱マテリアル株式会社 Ｐｚｔ強誘電体薄膜の製造方法
JP5613910B2 (ja) 2011-05-17 2014-10-29 三菱マテリアル株式会社 Ｐｚｔ強誘電体薄膜の製造方法
US9299852B2 (en) * 2011-06-16 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20140217471A1 (en) 2011-09-08 2014-08-07 National Institute of Information and Communicatio ns Technology Ga2O3 SEMICONDUCTOR ELEMENT
JP2013058636A (ja) 2011-09-08 2013-03-28 Tamura Seisakusho Co Ltd β−Ｇａ２Ｏ３系基板、ＬＥＤ素子、及びＬＥＤ素子の製造方法
JP5807282B2 (ja) 2011-09-08 2015-11-10 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
JP5528612B1 (ja) * 2013-07-09 2014-06-25 Ｒｏｃａ株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07262829A (ja) * 1994-03-25 1995-10-13 Hitachi Ltd 透明導電膜及びその形成方法
JPH1045496A (ja) * 1996-07-31 1998-02-17 Hoya Corp 導電性酸化物薄膜、この薄膜を有する物品及びその製造方法
JP2007305975A (ja) * 2006-04-13 2007-11-22 National Institute Of Advanced Industrial & Technology Ｉｉｉ族酸化物半導体を含む半導体素子
JP2012084867A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2013035845A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
JP2013219332A (ja) * 2012-03-14 2013-10-24 Tdk Corp ヘテロエピタキシャルｐｎ接合酸化物薄膜を有する積層薄膜
JP2014072533A (ja) * 2013-10-10 2014-04-21 Roca Kk 半導体装置

Cited By (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016132681A1 (ja) * 2015-02-18 2016-08-25 出光興産株式会社 積層体及び積層体の製造方法
JP2018060992A (ja) * 2015-12-18 2018-04-12 株式会社Flosfia 半導体装置
JP2017118090A (ja) * 2015-12-21 2017-06-29 株式会社Flosfia 積層構造体および半導体装置
TWI795349B (zh) * 2015-12-25 2023-03-11 日商出光興產股份有限公司 積層體
WO2017111173A1 (ja) * 2015-12-25 2017-06-29 出光興産株式会社 積層体
US10340356B2 (en) 2015-12-25 2019-07-02 Idemitsu Kosan Co., Ltd. Laminated article
WO2017111174A1 (ja) * 2015-12-25 2017-06-29 出光興産株式会社 積層体
JPWO2017111173A1 (ja) * 2015-12-25 2018-10-18 出光興産株式会社 積層体
JPWO2017111174A1 (ja) * 2015-12-25 2018-10-18 出光興産株式会社 積層体
US11189737B2 (en) 2015-12-25 2021-11-30 Idemitsu Kosan Co., Ltd. Laminated body
TWI726964B (zh) * 2015-12-25 2021-05-11 日商出光興產股份有限公司 積層體
WO2017134495A1 (ja) * 2016-02-05 2017-08-10 株式会社半導体エネルギー研究所 金属酸化物膜、半導体装置、及び半導体装置の作製方法
US10892367B2 (en) 2016-02-05 2021-01-12 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film, semiconductor device, and manufacturing method of semiconductor device
US10546960B2 (en) 2016-02-05 2020-01-28 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film, semiconductor device, and manufacturing method of semiconductor device
JP7116409B2 (ja) 2017-02-27 2022-08-10 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
US11081598B2 (en) 2017-02-27 2021-08-03 Tamura Corporation Trench MOS Schottky diode
JP7291331B2 (ja) 2017-02-27 2023-06-15 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
JP2018142577A (ja) * 2017-02-27 2018-09-13 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
JP2022087348A (ja) * 2017-02-27 2022-06-09 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
JP2018142655A (ja) * 2017-02-28 2018-09-13 株式会社タムラ製作所 ショットキーバリアダイオード
US11043602B2 (en) 2017-02-28 2021-06-22 Tamura Corporation Schottky barrier diode
JP2019033142A (ja) * 2017-08-04 2019-02-28 高知県公立大学法人 深紫外発光素子およびその製造方法
JP7082390B2 (ja) 2017-08-04 2022-06-08 高知県公立大学法人 深紫外発光素子およびその製造方法
US11355594B2 (en) 2017-08-10 2022-06-07 Tamura Corporation Diode
WO2019031204A1 (ja) * 2017-08-10 2019-02-14 株式会社タムラ製作所 ダイオード
US11616138B2 (en) 2017-09-29 2023-03-28 Tamura Corporation Field effect transistor
JP2019067915A (ja) * 2017-09-29 2019-04-25 株式会社タムラ製作所 電界効果トランジスタ
US12087856B2 (en) 2017-09-29 2024-09-10 Tamura Corporation Field effect transistor
JP7179276B2 (ja) 2017-09-29 2022-11-29 株式会社タムラ製作所 電界効果トランジスタ
TWI722323B (zh) * 2017-09-29 2021-03-21 日商田村製作所股份有限公司 場效電晶體
WO2019065751A1 (ja) * 2017-09-29 2019-04-04 株式会社タムラ製作所 電界効果トランジスタ
JP2019075508A (ja) * 2017-10-18 2019-05-16 矢崎総業株式会社 半導体装置および半導体ウェーハ
JPWO2020013259A1 (ja) * 2018-07-12 2021-07-15 株式会社Flosfia 半導体装置および半導体装置を含む半導体システム
JP7457366B2 (ja) 2018-07-12 2024-03-28 株式会社Flosfia 半導体装置および半導体装置を含む半導体システム
JPWO2020235690A1 (ja) * 2019-05-23 2020-11-26
JP7612144B2 (ja) 2019-05-23 2025-01-14 株式会社Flosfia 半導体装置
JPWO2021095474A1 (ja) * 2019-11-14 2021-05-20
WO2021095474A1 (ja) * 2019-11-14 2021-05-20 株式会社Flosfia 結晶性酸化物のエッチング方法およびトレンチ形成方法ならびに半導体装置の製造方法
WO2023182312A1 (ja) * 2022-03-25 2023-09-28 国立大学法人東海国立大学機構 β型酸化ガリウム膜付き基板及びその製造方法
WO2025063023A1 (ja) * 2023-09-18 2025-03-27 Ａｇｃ株式会社 電子デバイス
WO2025063022A1 (ja) * 2023-09-18 2025-03-27 Ａｇｃ株式会社 電子デバイス
WO2025115789A1 (ja) * 2023-11-29 2025-06-05 株式会社ノベルクリスタルテクノロジー 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
CN105097896B (zh) 2019-05-14
JP2020036041A (ja) 2020-03-05
JP6875627B2 (ja) 2021-05-26
JP6627131B2 (ja) 2020-01-08
TW201543547A (zh) 2015-11-16
US20150325660A1 (en) 2015-11-12
TWI564937B (zh) 2017-01-01
US9590050B2 (en) 2017-03-07
EP2942804A1 (en) 2015-11-11
CN105097896A (zh) 2015-11-25
EP2942804B1 (en) 2017-07-12

Similar Documents

Publication Publication Date Title
JP6875627B2 (ja) 結晶性積層構造体および半導体装置
JP7352226B2 (ja) 結晶性半導体膜および半導体装置
JP5528612B1 (ja) 半導体装置
JP6230196B2 (ja) 結晶性半導体膜および半導体装置
JP6478425B2 (ja) 結晶性半導体膜および半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191113

R150 Certificate of patent or registration of utility model

Ref document number: 6627131

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250