[go: up one dir, main page]

TW202211484A - 半導體元件及半導體裝置 - Google Patents

半導體元件及半導體裝置 Download PDF

Info

Publication number
TW202211484A
TW202211484A TW110129032A TW110129032A TW202211484A TW 202211484 A TW202211484 A TW 202211484A TW 110129032 A TW110129032 A TW 110129032A TW 110129032 A TW110129032 A TW 110129032A TW 202211484 A TW202211484 A TW 202211484A
Authority
TW
Taiwan
Prior art keywords
layer
metal
semiconductor
substrate
semiconductor layer
Prior art date
Application number
TW110129032A
Other languages
English (en)
Inventor
柳田秀彰
水本尚吾
安藤裕之
松原佑典
Original Assignee
日商Ｆｌｏｓｆｉａ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｆｌｏｓｆｉａ股份有限公司 filed Critical 日商Ｆｌｏｓｆｉａ股份有限公司
Publication of TW202211484A publication Critical patent/TW202211484A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/202—FETs having static field-induced regions, e.g. static-induction transistors [SIT] or permeable base transistors [PBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H10D30/635—Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/83—FETs having PN junction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

[課題]本發明提供一種有益於功率裝置的且順向特性經改善的半導體元件及半導體裝置。 [解決方法] 一種半導體元件，至少具備包含結晶性氧化物半導體（例如α-Ga2 O3 等）作為主成分的半導體層、積層於該半導體層上的電極層、及直接或隔著其他層積層於該電極層上的導電性基板，其中導電性基板至少包含：選自週期表第11族金屬的第1金屬；以及具有與第1金屬不同的線性熱膨脹係數的第2金屬。

Description

半導體元件及半導體裝置
本發明係關於作為功率裝置等有益的半導體元件。
作為可實現高耐壓、低損失及高耐熱的次世代開關元件，使用了能隙大之氧化鎵(Ga2 O3 )的半導體裝置受到矚目，可望將其應用於反向器等電力用半導體裝置。而且，因為寬能隙亦可望用作LED及感測器等受發光裝置。若根據專利文獻1，可分別藉由銦或鋁、或是將其組合以進行混晶來控制該氧化鎵的能隙，作為InAlGaO系半導體，構成了極具魅力的材料系統。此處，InAlGaO系半導體表示InX AlY GaZ O3 (0≤X≤2，0≤Y≤2，0≤Z≤2，X+Y+Z=1.5～2.5)，可將其歸類為內包氧化鎵的同一材料系統。
已有人研究將β氧化鎵基板及藍寶石基板作為底層基板，該底層基板用以實現使用此等InAlGaO系半導體的半導體裝置。 根據專利文獻2，使用β氧化鎵基板的情況中，可進行氧化鎵的均質磊晶成長，而能夠使氧化鋁鎵薄膜高品質化。然而，可取得的基板尺寸有所限制，相較於矽或藍寶石等已邁向大量生產的材料，其難以大口徑化。 根據專利文獻3及專利文獻4，使用藍寶石基板的情況，可使具有剛玉結構的AlX GaY O3 (0≤X≤2，0≤Y≤2，X+Y=2)薄膜高品質化，但β-gallia結構膜卻難以高品質化。又因為藍寶石為絕緣體，亦具有電流無法流至底層材料的問題。此情況中，無法在底層材料上形成電極，導致半導體裝置每單位面積的輸出電流有所限制。在大口徑化至6英吋、8英吋的情況中，此等的大口徑化藍寶石的產業應用尚未發展成熟，因此可能無法穩定取得，而且亦具有取得成本上升這樣的問題。
又氧化鎵及藍寶石的低導熱率，對於隨著半導體裝置大電流化而產生的熱以及在高溫下運作而言，亦成為了課題。 再者，底層材料的特性，在用以實現低損失之半導體裝置的電特性方面，亦產生了課題。例如，為了實現高耐壓、低損失的半導體，除了通道層的低損失化以外，亦必須減少通道層以外的損失。例如要求在構成半導體裝置的接觸區域低損失化，在縱型半導體裝置中，更進一步要求底層材料、以及底層材料與通道層與之間的層低損失化。
專利文獻5中記載一種積層半導體結構，其係在使用了InAlGaO系半導體的半導體層上，隔著導電性接著層，積層包含熱膨脹係數與半導體層不同的導電性材料以作為主成分的支撐體層。然而，引用文獻5記載的半導體結構，順向特性等在實用上並不足，而且亦未充分滿足於係為InAlGaO系半導體特有之課題的翹曲。因此可望一種能夠充分展現InAlGaO系半導體之半導體特性、且散熱性及電特性優良的半導體結構。
另外，專利文獻1及專利文獻5係關於本案申請人所提出的專利申請案。 [先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2014/050793號 [專利文獻2]國際公開第2013/035842號 [專利文獻3]國際公開第2013/035844號 [專利文獻4]日本特開2013-58637號公報 [專利文獻5]日本特開2016-81496號公報
[發明所欲解決之課題]
本發明之目的在於提供一種順向特性等電特性優良的半導體元件。 [解決課題之手段]
本案發明人為了達成上述目的而詳細研究，結果發現使用了包含結晶性氧化物半導體作為主成分之半導體層的半導體元件的製造(前步驟)中，若使用包含選自週期表第11族金屬的第1金屬；以及具有與第1金屬不同的線性熱膨脹係數的第2金屬之導電性基板，不僅與所得之半導體元件中的電極及接著層的密合性更加提升，而且可抑制翹曲，所得之半導體元件的順向特性等電特性變得更優良，再進一步反覆研究，結果發現具備包含結晶性氧化物半導體作為主成分的半導體層、積層於該半導體層上的電極層、及直接或隔著其他層積層於該電極層上的導電性基板、且前述導電性基板至少包含選自週期表第11族金屬的第1金屬；以及具有與該第1金屬不同的線性熱膨脹係數的第2金屬的半導體元件，其順向特性等電特性優良，可一舉解決上述以往的問題。 又，本案發明人在得到上述見解後再反覆研究，進而完成本發明。
亦即，本發明係關於以下的發明。 [1] 　　一種半導體元件，至少具備包含結晶性氧化物半導體作為主成分的半導體層、積層於該半導體層上的電極層、及直接或隔著其他層積層於該電極層上的導電性基板，其中前述導電性基板至少包含：選自週期表第11族金屬的第1金屬；以及具有與該第1金屬不同的線性熱膨脹係數的第2金屬。 [2] 　 如前述[1]之半導體元件，其中該第1金屬是銅。 [3] 　　如前述[1]或[2]之半導體元件，其中該第2金屬包含週期表第6族金屬。 [4] 　　如前述[3]之半導體元件，其中該週期表第6族金屬為鉬。 [5] 　　如前述[1]至[4]中任一項之半導體元件，其中前述導電性基板具有由包含該第1金屬之層與包含該第2金屬之層至少各1層積層而成的積層結構。 [6]　　如前述[5]之半導體元件，其中該積層結構中的最上層及/或最下層包含第1金屬。 [7]　　 如前述[1]至[6]中任一項之半導體元件，其中前述結晶性氧化物半導體包含選自鋁、銦及鎵中的至少一種金屬。 [8]　　 如前述[1]至[7]中任一項之半導體元件，其中前述結晶性氧化物半導體至少含鎵。 [9]　　 如前述[1]至[8]中任一項之半導體元件，其中在前述半導體層中與積層有前述電極層的面對向的面上，更具備其他電極層。 [10]　 如前述[1]至[9]中任一項之半導體元件，其為功率裝置。 [11]　一種半導體裝置，其係為半導體元件至少藉由接合構件接合於引線框架、電路基板或散熱基板而構成，其中前述半導體元件為如前述[1]至[10]中任一項之半導體元件。 [12]　 一種電力轉換裝置，其中使用如前述[11]之半導體裝置。 [13]　一種控制系統，其中使用如前述[11]之半導體裝置。 [發明之效果]
本發明的半導體元件，順向特性等電特性優良。
本發明的半導體元件，至少具備包含結晶性氧化物半導體作為主成分的半導體層、積層於該半導體層上的電極層、及直接或隔著其他層積層於該電極層上的導電性基板，其特徵為前述導電性基板至少包含選自週期表第11族金屬的第1金屬；以及具有與該第1金屬不同的線性熱膨脹係數的第2金屬。
本發明之實施態樣中，例如，藉由包含下述步驟的製造方法，可適當地製造前述半導體元件：(1)在底層基板上直接或隔著其他層積層前述半導體層後，(2)在前述半導體層上形成電極層後，(3)在前述電極層上視需求隔著導電性接著層積層前述導電性基板，再使用習知手段去除前述底層基板。以下以製造前述半導體元件的主要步驟(1)～(3)為例，使用圖式詳細進行說明。
步驟(1)中，在底層基板上直接或隔著其他層積層前述半導體層。藉由步驟(1)，例如，可得到如圖1所示的積層體。圖1所示的積層體，係在底層基板108上積層有結晶性半導體101。本發明中，可將步驟(1)中所得之結晶性半導體膜101用作前述半導體層(以下亦稱為「半導體膜」)。以下說明步驟(1)。
(底層基板) 前述底層基板為板狀，只要是前述半導體膜的支撐體則未特別限定。可為絕緣體基板，亦可為半導體基板，亦可為金屬基板或導電性基板，但前述底層基板較佳為絕緣體基板，又，表面具有金屬膜的基板亦較佳。作為前述底層基板，可列舉例如：包含具有剛玉結構之基板材料作為主成分的底層基板、或包含具有β-gallia結構之基板材料作為主成分的底層基板、包含具有六方晶結構之基板材料作為主成分的底層基板等。此處，「主成分」係指以原子比計，相對於基板材料的總成分，較佳包含50%以上的前述具有特定結晶結構之基板材料，更佳為70%以上，再佳為90%以上，而且也可以為100%。
基板材料只要不阻礙本發明之目的則未特別限定，可為習知的材料。作為前述具有剛玉結構的基板材料，可適當列舉例如：α-Al2 O3 (藍寶石基板)或α-Ga2 O3 ，作為更佳的例子，可列舉：a面藍寶石基板、m面藍寶石基板、r面藍寶石基板、c面藍寶石基板或α型氧化鎵基板(a面、m面或r面)等。具有β-gallia結構之基板材料作為主成分的底層基板，可列舉例如：β-Ga2 O3 基板、或是包含Ga2 O3 與Al2 O3 、且Al2 O3 大於0wt%並在60wt%以下的混晶體基板等。又，作為主成分為具有六方晶結構之基板材料的底層基板，可列舉例如：SiC基板、ZnO基板、GaN基板等。
前述半導體層，只要是包含結晶性氧化物半導體作為主成分者，則未特別限定。前述結晶性氧化物半導體的結晶結構，只要不阻礙本發明之目的則未特別限定。作為前述結晶性氧化物半導體的結晶結構，可列舉例如：剛玉結構、β-gallia結構、六方晶結構(例如，ε型結構等)、直方晶結構(例如κ型結構等)、立方晶結構或正方晶結構等。本發明之實施態樣中，前述結晶性氧化物半導體較佳為具有剛玉結構、β-gallia結構或六方晶結構(例如，ε型結構等)、更佳為剛玉結構。作為前述結晶性氧化物半導體，可列舉例如：包含選自鋁、鎵、銦、鐵、鉻、釩、鈦、銠、鎳、鈷及銥中的1種或2種以上之金屬的金屬氧化物等。本發明之實施態樣中，前述結晶性氧化物半導體較佳為含有選自鋁、銦及鎵中的至少一種金屬，更佳為至少含鎵，最佳為α-Ga2 O3 或其混晶。另外，「主成分」係指以原子比計，相對於前述半導體層的所有成分，較佳為包含50%以上的前述結晶性氧化物半導體，更佳為70%以上，再更佳為90%以上，並意指亦可為100%。又，前述半導體層的厚度並未特別限定，可為1μm以下，亦可為1μm以上，但本發明之實施態樣中較佳為1μm以上。前述半導體層的表面積並未特別限定，可為1mm2 以上，亦可為1mm2 以下，但較佳為10mm2 ～300cm2 ，更佳為100mm2 ～100cm2 。又，前述半導體層通常為單晶，但亦可為多晶。又，前述半導體層為至少包含第1半導體層與第2半導體層的多層膜且第1半導體層上設有肖特基電極時，第1半導體層之載子密度小於第2半導體層之載子密度的多層膜亦較佳。另外，此時第2半導體層通常含有摻雜物，藉由調節摻雜量可適當設定前述半導體層的載子密度。
前述半導體層較佳係包含摻雜物。前述摻雜物並未特別限定，可為習知者。作為前述摻雜物，可列舉例如：錫、鍺、矽、鈦、鋯、釩或鈮等n型摻雜物，或鎂、鈣、鋅等p型摻雜物等。本發明之實施態樣中，前述n型摻雜物較佳為Sn、Ge或Si。摻雜物的含量，在前述半導體層的組成中，較佳為0.00001原子%以上，更佳為0.00001原子%～20原子%，最佳為0.00001原子%～10原子%。更具體而言，摻雜物的濃度通常可為約1×1016 /cm3 ～1×1022 /cm3 ，又，亦可使摻雜物的濃度為例如約1×1017 /cm3 以下的低濃度。又，再者，根據本發明，亦可以約1×1020 /cm3 以上的高濃度含有摻雜物。本發明之實施態樣中，較佳係以1×1017 /cm3 以上的載子濃度含有摻雜物。
前述半導體層可用習知的手段形成。作為前述半導體層的形成手段，可列舉例如：CVD法、MOCVD法、MOVPE法、霧化CVD法、霧化/磊晶法、MBE法、HVPE法、脈衝成長法或ALD法等。本發明之實施態樣中，前述半導體層的形成手段較佳為霧化CVD法或霧化/磊晶法。前述霧化CVD法或霧化/磊晶法中，例如使用圖12所示的霧化CVD裝置，使原料溶液霧化(霧化步驟)，使液滴飄浮，霧化後以載氣載持所得之霧化液滴以將其搬送至基體上(搬送步驟)，然後在成膜室內使前述霧化液滴進行熱反應，而在基體上積層包含結晶性氧化物半導體作為主成分的半導體膜(成膜步驟)，藉此形成前述半導體層。
(霧化步驟) 霧化步驟中，使前述原料溶液霧化。前述原料溶液的霧化手段，只要可將前述原料溶液霧化則未特別限定，可為習知的手段，本發明之實施態樣中較佳為使用超音波的霧化手段。使用超音波所得之霧化液滴，初速度為零而可飄浮在空中，因而較佳，例如不是以噴霧的方式吹送，而是可飄浮在空間中而作為氣體搬送的霧氣，因此不會因為衝撞能量而造成損傷，故極為合適。液滴尺寸並未特別限定，可為數mm左右的液滴，但較佳為50μm以下，更佳為100nm～10μm。
(原料溶液) 前述原料溶液只要可霧化或液滴化並且包含可形成半導體膜的原料，則未特別限定，可為無機材料，亦可為有機材料。本發明之實施態樣中，前述原料較佳為金屬或金屬化合物，更佳為包含選自鋁、鎵、銦、鐵、鉻、釩、鈦、銠、鎳、鈷及銥中的1種或2種以上的金屬。
本發明之實施態樣中，作為前述原料溶液，可適當使用以錯合物或鹽的型態使前述金屬溶解或分散於有機溶劑或水中而成者。作為錯合物的型態，可列舉例如：乙醯丙酮錯合物、羰基錯合物、氨錯合物、氫化物錯合物等。作為鹽的形態，可列舉例如：有機金屬鹽(例如金屬乙酸鹽、金屬乙二酸鹽、金屬檸檬酸鹽等)、硫化金屬鹽、硝化金屬鹽、磷酸化金屬鹽、鹵化金屬鹽(例如氯化金屬鹽、溴化金屬鹽、碘化金屬鹽等)等。
又，前述原料溶液中較佳係混合氫鹵酸或氧化劑等添加劑。作為前述氫鹵酸，可列舉例如：氫溴酸、鹽酸、氫碘酸等，其中從可更有效率地抑制產生異常晶粒的理由來看，較佳為氫溴酸或氫碘酸。作為前述氧化劑，可列舉例如：過氧化氫(H2 O2 )、過氧化鈉(Na2 O2 )、過氧化鋇(BaO2 )、    過氧化苯甲醯(C6 H5 CO)2 O2 等過氧化物，次氯酸(HClO)、過氯酸、硝酸、臭氧水、過乙酸或硝基苯等有機過氧化物等。
前述原料溶液中亦可含有摻雜物。藉由使原料溶液含有摻雜物，可良好地進行摻雜。前述摻雜物，只要不阻礙本發明之目的則未特別限定。作為前述摻雜物，可列舉例如：錫、鍺、矽、鈦、鋯、釩或鈮等的n型摻雜物、或Mg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Ti、Pb、N、或P等p型摻雜物等。前述摻雜物的含量，可藉由使用校正曲線來適當設定，該校正曲線係表示摻雜物在原料中的濃度相對於預期載子密度的關係。
原料溶液的溶劑並未特別限定，可為水等無機溶劑，亦可為醇等有機溶劑，亦可為無機溶劑與有機溶劑的混合溶劑。本發明之實施態樣中，前述溶劑較佳為含水，更佳為水或水與醇的混合溶劑。
(搬送步驟) 搬送步驟中，以載氣將前述霧化液滴搬送至成膜室內。前述載氣只要不阻礙本發明之目的則未特別限定，作為較佳的例子，可列舉例如：氧、臭氧、氮或氬等非活性氣體、或是氫氣或合成氣體等還原氣體等。又，載氣的種類可為1種，亦可為2種，亦可進一步使用流量經降低的稀釋氣體(例如10倍稀釋氣體等)等作為第2載氣。又，載氣的供給處可不僅為1處，亦可為2處以上。載氣的流量並未特別限定，較佳為0.01～20L/分鐘，更佳為1～10L/分鐘。稀釋氣體的情況，稀釋氣體的流量較佳為0.001～2L/分鐘，更佳為0.1～1L/分鐘。
(成膜步驟) 成膜步驟中，藉由在成膜室內使前述霧化液滴熱反應而在基體上形成前述半導體膜。熱反應只要是以熱使前述霧化液滴反應即可，反應條件等只要不阻礙本發明之目的則未特別限定。本步驟中，通常係以溶劑的蒸發溫度以上的溫度進行前述熱反應，較佳為不太高的溫度(例如1000℃)以下，更佳為650℃以下，最佳為300℃～650℃。又，熱反應只要不阻礙本發明之目的，則亦可在真空下、非氧環境下(例如非活性氣體環境下等)、還原氣體環境下及氧環境下的任一環境下進行，但較佳係在非活性氣體環境下或氧環境下進行。又，亦可在大氣壓下、加壓下及減壓下的任一條件下進行，但本發明中較佳係在大氣壓下進行。另外，前述半導體膜的膜厚可藉由調整成膜時間來設定。
本發明之實施態樣中，在前述成膜步驟之後，亦可進行退火處理。退火處理溫度只要不阻礙本發明之目的則未特別限定，通常為300℃～650℃，較佳為350℃～550℃。又，退火的處理時間通常為1分鐘～48小時，較佳為10分鐘～24小時，更佳為30分鐘～12小時。另外，退火處理只要不阻礙本發明之目的則可在任何環境下進行。可為非氧環境下，亦可為氧環境下。作為非氧環境下，可列舉例如：非活性氣體環境下(例如氮氣環境下)或還原氣體環境下等，但本發明之實施態樣中，較佳為非活性氣體環境下，更佳為氮氣環境下。
又，本發明之實施態樣中，可在前述底層基板上直接設置前述半導體膜，亦可隔著應力緩和層(例如緩衝層、ELO層等)、剝離犠牲層等其他層而設置前述半導體膜。各層的形成手段並未特別限定，可為習知的手段，本發明之實施態樣中較佳為霧化CVD法。
步驟(2)中，在前述半導體層101上形成電極層105b。藉由步驟(2)可得到例如圖2所示之積層體。圖2的積層體係由底層基板108、半導體層101及電極層105b所構成。
前述電極層，只要具有導電性且不阻礙本發明之目的，則未特別限定。前述電極層的構成材料可為導電性無機材料，亦可為導電性有機材料。本發明之實施態樣中，前述電極的材料較佳為金屬。作為前述金屬，較佳可列舉例如：選自週期表4族～第10族的至少一種金屬等。作為週期表第4族的金屬，可列舉例如：鈦(Ti)、鋯(Zr)、鉿(Hf)等。作為週期表第5族的金屬，可列舉例如：釩(V)、鈮(Nb)、鉭(Ta)等。作為週期表第6族的金屬，可列舉例如：鉻(Cr)、鉬(Mo)及鎢(W)等。作為週期表第7族的金屬，可列舉例如：錳(Mn)、鎝(Tc)、錸(Re)等。作為週期表第8族的金屬，可列舉例如：鐵(Fe)、釕(Ru)、鋨(Os)等。作為週期表第9族的金屬，可列舉例如：鈷(Co)、銠(Rh)、銥(Ir)等。作為週期表第10族的金屬，可列舉例如：鎳(Ni)、鈀(Pd)、鉑(Pt)等。本發明之實施態樣中，前述電極層較佳為包含選自週期表第4族及第9族的至少一種金屬，更佳為包含週期表第9族金屬。前述電極層的層厚並未特別限定，較佳為0.1nm～10μm，更佳為5nm～500nm，最佳為10nm～200nm。又，本發明之實施態樣中，前述電極層亦可為組成互相不同的2層以上所構成者。
前述電極層的形成手段並未特別限定，可為習知的手段。作為前述電極層或前述其他電極層的形成手段，具體可列舉例如乾式法及濕式法等。作為乾式法，可列舉例如：濺鍍、真空蒸鍍、CVD等。作為濕式法，可列舉例如：網版印刷及模塗布等。
步驟(3)中，可視需求在前述電極層上隔著導電性接著層積層前述導電性基板，並使用習知的手段去除前述底層基板。藉由步驟(3)，可得到例如圖3所示的積層體。圖3所示的積層體，係在導電性基板107上隔著導電性接著層106接合電極層105b，而半導體層101積層於前述電極層105b上。作為去除前述底層基板的方法，可列舉例如：施加機械衝擊以將其去除的方法、加熱而利用熱應力將其去除的方法、施加超音波等振動而將其去除的方法、進行蝕刻而將其去除的方法、進行研削而將其去除的方法、進行智能切割(smart cut)法等離子注入後再進行熱處理而將其去除的方法，藉由雷射剝離法而將其去除的方法，將此等組合而成的方法等。
前述導電性接著層，只要可將前述電極層與前述導電性基板接合即可，並未特別限定。作為前述導電性接著層的構成材料，可列舉例如：包含選自Al、Au、Pt、Ag、Ti、Ni、Bi、Cu、Ga、In、Pb、Sn及Zn中至少一種金屬以及此等的金屬氧化物、共晶材(例如，Au-Sn等)等。本發明之實施態樣中，前述導電性接著層較佳為具有多孔質結構。又，前述導電性接著層具有多孔質結構的情況，前述導電性接著層較佳為包含金屬粒子，更佳為包含具有選自Au、Pt、Ag、Ti、Ni、Bi、Cu、Ga、In、Pb、Sn及Zn中至少一種金屬的金屬粒子，最佳為包含貴金屬的金屬粒子。作為前述貴金屬，可列舉例如：選自Au、Ag、Pt、Pd、Rh、Ir、Ru及Os中的至少一種金屬等，本發明之實施態樣中，前述貴金屬較佳為Ag。又，本發明之實施態樣中，前述導電性接著層較佳為包含金屬粒子燒結體，更佳為包含銀粒子燒結體。藉由使用這種較佳的導電性接著層，可在無損前述半導體元件之電特性的情況下使其與前述電極層及前述導電性基板的密合性更加良好。又，前述導電性接著層可為單層，亦可為多層。又，前述導電性接著層的厚度，只要不損及本發明之目的則未特別限定，較佳為10nm～200μm，更佳為30nm～50μm。又，前述導電性接著層通常為非晶性，亦可包含結晶等副成分。另外，前述導電性接著層的形成手段並未特別限定，亦可為習知的塗布手段。
前述導電性基板只要具有導電性、可支撐前述半導體層且至少包含選自週期表第11族金屬的第1金屬；以及具有與該第1金屬不同的線性熱膨脹係數的第2金屬，則未特別限定。作為週期表的第 11 族金屬，可列舉例如銅 (Cu)、銀 (Ag) 和金 (Au)。 在本發明實施例中，該第1金屬優選為銅(Cu)。 該第2金屬只要是具有與第1金屬不同的線性熱膨脹係數的金屬即可，則沒有特別限制。而且， “線性熱膨脹係數”是根據JIS R 3102(1995)進行測量。 在本發明的實施例中，還優選地，所述第2金屬係為與所述第1金屬同種且具有不同線性熱膨脹係數的金屬（例如，當含有第1金屬的層通常為鍍銅層，含有第2金屬的層為低線性膨脹鍍銅層時等）。 此外，在本發明中，優選地第2金屬是週期表的第6族金屬。作為週期表第6族金屬，可列舉例如：鉻(Cr)、鉬(Mo)或鎢(W)等。本發明之實施態樣中，週期表第6族金屬較佳為鉬(Mo)。在本發明的實施方式中，優選地第2金屬包含週期表第6族金屬，因此能夠進一步提高順向特性的同時抑制半導體元件的翹曲。又，本發明之實施態樣中，前述導電性基板包含鉬及銅的情況，作為前述導電性基板，較佳係使用使銅含浸於鉬壓縮粉體的含浸法所得到的Cu-Mo複合基板(以下亦僅稱為「Cu-Mo複合基板」)。另外，本發明之實施態樣中，前述導電性基板亦可為表面具有金屬膜者。作為前述金屬膜的構成金屬，可列舉例如：選自鎵、鐵、銦、鋁、釩、鈦、鉻、銠、鎳、鈷、鋅、鎂、鈣、矽、釔、鍶及鋇中的1種或2種以上的金屬等。
又，本發明之實施態樣中，前述導電性基板較佳為具有由包含該第1金屬之層與包含該第2金屬之層至少各1層積層而成的積層結構，較佳具有積層結構，更佳為將含鉬之層與含銅之層至少各1層交互積層而成的積層結構體所構成。另外，此情況中，各層的厚度較佳為5μm以上，更佳為10μm以上。藉由使前述導電性基板為這種較佳的構成，可提升前述半導體元件的順向特性並且更良好地降低前述半導體元件的熱阻。又，本發明之實施態樣中，前述導電性基板具有前述積層結構的情況，前述積層結構中的最上層及/或最下層包含第1金屬，可更提升前述半導體元件的散熱性及安裝性，因此較佳為最上層及最下層包含第1金屬。又，像這樣前述積層結構的最上層及/或最下層包含第1金屬的情況，不使用前述導電性接著層即可進行前述電極層與前述導電性基板的接合，而能夠更有效地改善前述半導體元件的翹曲及熱阻。亦即，例如，由前述電極層中位於前述導電性基板側最表面的含銅層與前述導電性基板之前述積層結構中位於前述電極層側最表面的含銅層進行擴散接合，藉此不使用前述導電性接著層，即可將前述電極層及前述導電性基板以工業上有利的方式接合。又，前述導電性基板的厚度並未特別限定，在200μm以下，則可在無損前述半導體元件之電特性的情況下賦予更優良的散熱性，因而較佳，更佳為100μm以下。又，導電性基板的面積並未特別限定，本發明之實施態樣中，較佳與前述半導體層的面積大致相同。另外，所謂的大致相同，亦包含例如前述導電性基板的面積與前述半導體層的面積相同的情況，亦包含前述導電性基板之面積相對於前述半導體層之面積的比在0.9～1.4的範圍內者。
本發明之實施態樣中，在步驟(3)之後，亦可使前述結晶性半導體膜的結晶再成長，又亦可在前述結晶性半導體膜上設置不同的半導體層、其他電極層等。
本發明之實施態樣中，較佳係在前述半導體層中的與積層有前述電極層的面對向的面上，更具備其他電極層。如此，藉由形成依序積層前述導電性基板，前述導電性接著層、前述電極層、前述半導體層及前述其他電極層而成的積層結構，可作為電流在前述半導體層的厚度方向上流動的縱型元件，而使前述半導體元件的順向特性更為優良。前述其他電極層，只要具有導電性且不損及本發明之目的，則未特別限定。前述其他電極層的構成材料可為導電性無機材料，亦可為導電性有機材料。本發明之實施態樣中，前述其他電極的材料較佳為金屬。作為前述金屬，可適當列舉例如：選自週期表第8族～第13族中的至少一種金屬等。作為週期表第8族～10族的金屬，可列舉前述電極層的說明中作為週期表第8族～10族之金屬而分別例示的金屬等。作為週期表第11族金屬，可列舉例如：銅(Cu)、銀(Ag)、金(Au)等。作為週期表第12族的金屬，可列舉例如：鋅(ZN)、鎘(Cd)等。又，作為週期表第13族的金屬，可列舉例如：鋁(Al)、鎵(Ga)、銦(In)等。本發明之實施態樣中，前述其他電極層較佳係包含選自週期表第11族及第13族金屬中的至少一種金屬，更佳為包含選自銀、銅、金及鋁中的至少一種金屬。另外，前述其他電極層的層厚並未特別限定，較佳為1nm～500μm，更佳為10nm～100μm，最佳為0.5μm～10μm。
前述其他電極層的形成手段並未特別限定，可為習知的手段。作為前述電極層或前述其他電極層的形成手段，具體可列舉例如：乾式法或濕式法等。作為乾式法，可列舉例如：濺鍍、真空蒸鍍、CVD等。作為濕式法，可列舉例如：網版印刷及模塗布等。
本發明的半導體元件，可用作各種半導體元件，尤其可用作功率裝置。又，半導體元件可分類成：橫型元件(橫型裝置)，電極形成於半導體層的單面側，電流在半導體層中與膜厚方向垂直的方向上流動；以及縱型元件(縱型裝置)，在半導體層的表面與背面的雙面側分別具有電極，電流在半導體層的膜厚方向上流動。本發明之實施態樣中，將半導體元件用於橫型裝置或縱型裝置皆為合適，但其中較佳係用於縱型裝置。作為前述半導體元件，可列舉例如：肖特基屏障二極體(SBD)、金屬半導體場效電晶體(MESFET)、高電子移動度電晶體(HEMT)、金屬氧化膜半導體場效電晶體(MOSFET)、靜電感應電晶體(SIT)、接面場效電晶體(JFET)、絕緣閘雙極電晶體(IGBT)或發光二極體等。本發明之實施態樣中，前述半導體元件較佳為SBD、MOSFET、SIT、JFET或IGBT，更佳為SBD、MOSFET或SIT，最佳為SBD。
以下，使用圖式說明前述半導體元件的較佳例，但本發明不限於此等實施態樣。另外，以下例示的半導體元件中，只要不損及本發明之目的，亦可更含有其他層(例如絕緣體層、半絕緣體層、導體層、半導體層、緩衝層或其他中間層等)等，又亦可適當省略緩衝層(buffer layer)等。
(SBD) 圖4係顯示本發明之肖特基屏障二極體(SBD)的一例。圖4的SBD具備n-型半導體層101a、n+型半導體層101b、導電性接著層106、導電性基板107、肖特基電極105a及歐姆電極105b。
肖特基電極及歐姆電極的材料可為習知的電極材料，作為前述電極材料，可列舉例如：Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金屬或此等合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等金屬氧化物導電膜、聚苯胺、聚噻吩或聚吡咯等有機導電性化合物，或此等的混合物等。
肖特基電極及歐姆電極的形成，例如可藉由真空蒸鍍法或濺鍍法等習知的手段進行。更具體而言，例如，形成肖特基電極的情況中，可以下述方式進行：將Mo所構成之層與Al所構成之層積層，再藉由光微影的手法將Mo所構成之層及Al所構成之層圖案化。
本發明之實施態樣中，使用至少包含選自週期表第11族金屬的第1金屬；以及具有與該第1金屬不同的線性熱膨脹係數的第2金屬之導電性基板，作為前述導電性基板107。又，本發明之實施態樣中，作為前述導電性基板107，較佳係使用銅及包含週期表第6族金屬之導電性基板，更佳為係使用含銅及鉬的導電性基板，再佳係使用具有積層結構的導電性基板，該積層結構為含鉬層與含銅層至少各1層積層而成。藉由使用這種較佳構成的導電性基板，一方面可提升半導體元件的順向特性，一方面可更降低半導體元件整體的熱阻。圖23中顯示前述導電性基板的較佳一態樣。圖23顯示具有將含鉬層與含銅層至少各1層積層而成之積層結構的導電性基板(以下亦稱為「Cu-Mo積層基板」)，第1金屬層107a、第3金屬層107c及第5金屬層107e係由銅所構成，第2金屬層107b及第4金屬層107d係由鉬所構成。使用Si基板、Cu-Mo複合基板(Mo的含有質量70%，Cu的含有質量30%)、圖23所示的Cu-Mo積層基板作為導電性基板，對於以圖4所示之SBD為基準的結構進行熱阻的模擬。另外，導電性基板的厚度皆為100μm。導電性基板為Si基板之情況的結果顯示於圖20，導電性基板為Cu-Mo複合基板(Mo的含有質量70%，Cu的含有質量30%)之情況的結果顯示於圖21，導電性基板為Cu-Mo積層基板之情況顯示於圖22。由此模擬的結果可知，使用Cu-Mo複合基板或Cu-Mo積層基板作為導電性基板的情況，相較於使用Si基板作為導電性基板的情況，半導體元件的熱阻降低。又可知相較於使用Cu-Mo複合基板的情況，使用Cu-Mo積層基板的情況中，熱阻降低的效果為4倍以上。由此結果得知，藉由使用包含週期表第11族金屬之層與含鉬層至少各1層積層而成的基板作為導電性基板，可更加改善使用氧化物半導體(例如氧化鎵等)的半導體元件之熱阻。
又，在使用圖23所示的Cu-Mo積層基板作為前述導電性基板的情況，使前述導電性基板中的鉬含量以重量比計為9%、24%及30%以製作前述半導體元件，並且分別測量半導體元件的翹曲量。結果顯示於圖24。由圖24明確得知，藉由調整導電性基板中的鉬含量，可降低半導體元件整體的翹曲量。又，關於鉬的含量，可藉由前述半導體元件中的半導體層之厚度及包含週期表第11族金屬之層的厚度等適當調整。如此，藉由使用包含選自週期表第11族金屬的第1金屬；以及具有與該第1金屬不同的線性熱膨脹係數的第2金屬之導電性基板，可更有效地降低前述半導體元件的翹曲。又，藉由使用如圖23所示的積層基板並調整各層厚度及材料等，可更良好地降低半導體元件的翹曲。
圖5係顯示本發明之肖特基屏障二極體(SBD)的一例。圖5的SBD中，除了圖4的SBD之構成以外，更具備絕緣體層104。更具體而言，具備n-型半導體層101a、n+型半導體層101b、導電性接著層106、導電性基板107、肖特基電極105a、歐姆電極105b及絕緣體層104。
作為絕緣體層104的材料，可列舉例如：GaO、AlGaO、InAlGaO、AlInZnGaO4 、AlN、Hf2 O3 、SiN、SiON、Al2 O3 、MgO、GdO、SiO2 或Si3 N4 等，但本發明之實施態樣中，較佳為具有剛玉結構者。藉由將具有剛玉結構之絕緣體用於絕緣體層，可更良好地呈現界面中的半導體特性之功能。絕緣體層104係設於n-型半導體層101與肖特基電極105a之間。絕緣體層的形成，例如，可藉由濺鍍法、真空蒸鍍法或CVD法等習知的手段。
關於肖特基電極或歐姆電極的形成及材料等，與上述圖4之SBD的情況相同，可使用例如濺鍍法、真空蒸鍍法、壓接法、CVD法等習知手段來形成例如由Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金屬或此等的合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等金屬氧化物導電膜、聚苯胺、聚噻吩或聚吡咯等有機導電性化合物，或此等的混合物等所構成之電極。
圖5的SBD，其絕緣特性比圖4的SBD更為優良，而具有更高的電流控制性。
(MOSFET) 本發明的半導體元件為MOSFET之情況的一例顯示於圖6。圖6的MOSFET係溝槽式MOSFET，其具備n-型半導體層131a、n+型半導體層131b及131c、導電性接著層136、導電性基板137、閘極絕緣膜134、閘電極135a、源電極135b及汲電極135c。
導電性基板上137上形成有例如厚度50nm～50μm的導電性接著層136。又，導電性接著層136上形成有汲電極135c。又，汲電極135c上形成有例如厚度100nm～100μm的n+型半導體層131b，前述n+型半導體層131b上形成有例如厚度100nm～100μm的n-型半導體層131a。然後，前述n-型半導體層131a上進一步形成有n+型半導體層131c，前述n+型半導體層131c上形成有源電極135b。
又，前述n-型半導體層131a及前述n+型半導體層131c內形成有貫通前述n+型半導體層131c且深度到達前述n-型半導體層131a途中的多個溝槽。前述溝槽內，例如形成下述態樣：隔著厚度10nm～1μm的閘極絕緣膜134埋入有電極135a。
圖6的MOSFET的ON狀態中，在前述源電極135b與前述汲電極135c之間施加電壓，若對於前述閘電極135a施加相對前述源電極135b為正的電壓，則前述n-型半導體層131a的側面形成通道層，電子注入前述n-型半導體層，進而開啟。OFF狀態中，藉由使前述閘電極的電壓為0V，通道層消失，n-型半導體層131a成為被耗盡層填滿的狀態，因而關閉。
圖7顯示圖6之MOSFET的製造步驟的一部分。例如使用圖7(a)所示之積層體，在n-型半導體層131a及n+型半導體層131c的既定區域設置蝕刻遮罩，將前述蝕刻遮罩作為遮罩，再以反應性離子蝕刻法等進行異向性蝕刻，如圖7(b)所示，形成深度從前述n+型半導體層131c表面到達前述n-型半導體層131a途中的溝槽。接著，如圖7(c)所示，使用熱氧化法、真空蒸鍍法、濺鍍法、CVD法等習知手段，在前述溝槽的側面及底面形成例如厚度50nm～1μm的閘極絕緣膜134後，使用CVD法、真空蒸鍍法、濺鍍法等，在前述溝槽中，例如使多晶矽等閘電極材料形成為n-型半導體層的厚度以下。
然後使用真空蒸鍍法、濺鍍法、CVD法等習知手段在n+型半導體層131c上形成源電極135b、在n+型半導體層131b上形成汲電極135c，藉此可製造功率MOSFET。另外，源電極及汲電極的電極材料分別可為習知的電極材料，作為前述電極材料，可列舉例如：Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金屬或此等的合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等金屬氧化物導電膜、聚苯胺、聚噻吩或聚吡咯等有機導電性化合物，或此等的混合物等。
如此所得之MOSFET，相較於以往的溝槽式MOSFET，其耐壓性更為優良。另外，圖6中雖顯示溝槽式的縱型MOSFET的例子，但本發明之實施態樣不限於此，可應用於各種MOSFET的型態。例如，將圖6的溝槽深度挖掘至n-型半導體層131a的底面，亦可降低串聯電阻。
(SIT) 圖8顯示本發明的半導體元件為SIT之情況的一例。圖8的SIT具備n-型半導體層141a、n+型半導體層141b及141c、導電性接著層146、導電性基板147、閘電極145a、源電極145b及汲電極145c。
汲電極145c上形成有例如厚度100nm～100μm的導電性支撐體層147，導電性支撐體層147上形成有例如厚度50nm～50μm的導電性接著層146。又，導電性接著層146上形成有例如厚度100nm～100μm的n+型半導體層141b，前述n+型半導體層141b上形成有例如厚度100nm～100μm的n-型半導體層141a。然後，前述n-型半導體層141a上更形成有n+型半導體層141c，前述n+型半導體層141c上形成有源電極145b。
又，前述n-型半導體層141a內形成有多個貫通前述n+型半導體層131c且深度到達前述n-半導體層131a途中的溝槽。前述溝槽內的n-型半導體層上形成有閘電極145a。圖8的SIT的ON狀態中，在前述源電極145b與前述汲電極145c之間施加電壓，若對於前述閘電極145a施加相對前述源電極145b為正的電壓，則前述n-型半導體層141a內形成通道層，電子注入前述n-型半導體層，因而開啟。OFF狀態中，藉由使前述閘電極的電壓為0V，通道層消失，n-型半導體層成為被耗盡層填滿的狀態，因而關閉。
本發明之實施態樣中，可與圖7的MOSFET相同地製造圖8的SIT。更具體而言，例如，在n-型半導體層141a及n+型半導體層141c的既定區域上設置蝕刻遮罩，將前述蝕刻遮罩作為遮罩，例如，藉由反應性離子蝕刻法等進行異向性蝕刻，形成深度從前述n+型半導體層141c表面到達前述n-型半導體層途中的溝槽。接著，以CVD法、真空蒸鍍法、濺鍍法等，在前述溝槽中，例如使多晶矽等閘電極材料形成n-型半導體層的厚度以下。又，使用真空蒸鍍法、濺鍍法、CVD法等習知手段，在n+型半導體層141c上形成源電極145b，在n+型半導體層141b上形成汲電極145c，藉此可製造SIT。另外，源電極及汲電極的電極材料，分別可為習知的電極材料，作為前述電極材料，可列舉例如：Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金屬或此等的合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等的金屬氧化物導電膜、聚苯胺、聚噻吩或聚吡咯等有機導電性化合物、或此等的混合物等。
上述例子中，雖顯示未使用p型半導體的例子，但本發明之實施態樣並不限於此，亦可使用p型半導體。使用p型半導體的例子顯示於圖9～11。此等半導體元件可與上述例子相同地製造。另外，p型半導體可為與n型半導體相同材料且包含p型摻雜物者，亦可為不同的p型半導體。
前述半導體元件尤其可用作功率裝置。作為前述半導體元件，可列舉例如：二極體(例如PN二極體、肖特基屏障二極體、接面屏障肖特基二極體等)或電晶體(例如MESFET等)等，其中較佳為二極體，更佳為肖特基屏障二極體(SBD)。
本發明之實施態樣中的半導體元件，除了上述事項以外，更可藉由一般方法藉由接合構件接合於引線框架、電路基板或散熱基板等而適當地作為半導體裝置，尤其可適當地用作功率模組、反向器或轉換器，進一步可適當地用於例如使用了電源裝置的半導體系統等。前述半導體裝置的較佳一例顯示於圖15。圖15的半導體裝置中，在半導體元件500的兩面分別藉由焊料501與引線框架、電路基板或散熱基板502接合。藉由如此構成，可作為散熱性優良的半導體裝置。另外，本發明之實施態樣中，較佳係以樹脂密封焊料等接合構件的周圍。
上述本發明的半導體元件或半導體裝置，為了發揮上述功能而可應用於反向器或轉換器等電力轉換裝置。更具體而言，可用作反向器或轉換器內建的二極體、或是作為開關元件的閘流體(Thyristor)、功率電晶體、IGBT(Insulated　Gate　Bipolar　Transistor)、MOSFET(Metal-Oxide-Semiconductor　Field　Effect　Transistor)等。圖16係顯示採用了本發明之實施態樣的半導體元件或半導體裝置的控制系統之一例的方塊構成圖。圖17係相同的控制系統的電路圖，且特別是適合搭載於電動汽車（Electric Vehicle）的控制系統。
如圖16所示，控制系統500具有電池(電源)501、升壓轉換器502、降壓轉換器503、反向器504、馬達(驅動對象)505、驅動控制部506，此等搭載於電動車。電池501係由例如鎳氫電池或鋰離子電池等蓄電池所構成，藉由充電站的充電或減速時的再生能量等而儲存電力，可輸出電動車的運行系統及電氣系統的運作所必要的直流電壓。升壓轉換器502，例如搭載了截波電路的電壓轉換裝置，藉由截波電路的開關運作將從電池501供給的例如200V的直流電壓升壓至例如650V，而可輸出至馬達等的運行系統。降壓轉換器503亦相同地為搭載了截波電路的電壓轉換裝置，但將從電池501供給的例如200V的直流電壓降壓至例如12V左右，藉此可輸出至包含電動窗、動力轉向或車載電力設備等電氣系統。
反向器504，藉由開關運作將從升壓轉換器502供給的直流電壓轉換成三相的交流電壓而輸出至馬達505。馬達505構成電動車的運行系統的三相交流馬達，藉由從反向器504輸出的三相交流電壓而進行旋轉驅動，再透過圖中未顯示傳動裝置(transmission)等將其旋轉驅動力傳遞至電動車的車輪。
另一方面，使用圖中未顯示的各種感測器，從運行中的電動車量測車輪的旋轉數、扭矩、油門的踩踏量(加速量)等實測值，此等的量測信號輸入驅動控制部506。又同時，反向器504的輸出電壓值亦輸入驅動控制部506。驅動控制部506具有具備中央處理器(CPU，Central Processing Unit)等演算部及記憶體等資料保存部的控制器之功能，使用所輸入之量測信號生成控制信號，作為回饋信號而輸出至反向器504，藉此以開關元件控制開關運作。藉此瞬間修正反向器504給予馬達505的交流電壓，而可正確地執行電動車的運轉控制，實現電動車安全、舒適的運作。另外，藉由將來自驅動控制部506的回饋信號給予升壓轉換器502，亦可控制輸出至反向器504的電壓。
圖17係顯示將圖16中的降壓轉換器503去除的電路構成，亦即僅顯示用以驅動馬達505之構成的電路構成。如該圖所示，本發明的半導體裝置，例如作為肖特基屏障二極體而被用於升壓轉換器502及反向器504，藉此應用於開關控制。升壓轉換器502中，組裝至截波電路以進行截波控制，又反向器504中，組裝至包含IGBT的開關電路，以進行開關控制。另外，藉由使電感器(線圈等)介於電池501的輸出中，來達成電流的穩定化，又電池501、升壓轉換器502、反向器504的各別之間設有電容器(電解電容器(electrolytic condenser)等)，藉此達成電壓的穩定化。
又，如圖17中以點線所示，驅動控制部506內設有由中央處理器(CPU，Central Processing Unit)所構成之演算部507與由非揮發性記憶體所構成儲存部508。輸入驅動控制部506的信號被傳送至演算部507，進行必要的演算，藉此生成與各半導體元件相對的回饋信號。又儲存部508，暫時保持演算部507的演算結果，或是將驅動控制所需要的物理常數及函數以表格的形式儲存並適當輸出至演算部507。演算部507及儲存部508可採用習知的構成，其處理能力等亦可任意選定。
如圖16及圖17所示，控制系統500中，升壓轉換器502、降壓轉換器503、反向器504的開關運作中，使用作為二極體或開關元件的閘流體、功率電晶體、IGBT、MOSFET等。藉由在此等的半導體元件中，使用氧化鎵(Ga2 O3 )、尤其是剛玉型氧化鎵(α-Ga2 O3 )作為其材料，可大幅提升開關特性。再者，藉由應用本發明之半導體裝置等，可期待極佳的開關特性，而可實現控制系統500的更加小型化及成本降低。亦即，升壓轉換器502、降壓轉換器503、反向器504皆可期待本發明之效果，此等任一者或任意二者以上的組合，或是亦包含驅動控制部506之型態的任一者，皆可期待本發明的效果。 另外，上述的控制系統500，不僅可將本發明的半導體裝置應用於電動車的控制系統，亦可應用於將來自直流電源的電力進行升壓/降壓，或是從直流進行電力轉換而成為交流之類的所有用途的控制系統。又，亦可使用太陽能電池等電源作為電池。
圖18系顯示可應用本發明之實施態樣的半導體元件或半導體裝置的控制系統之其他例的方塊構成圖，圖19係相同控制系統的電路圖，其係適合搭載於以來自交流電源的電力運作的基礎設備或家電設備等的控制系統。
如圖18所示，控制系統600，係輸入由外部的例如三相交流電源(電源)601所供給的電力，其具有AC/DC轉換器602、反向器604、馬達(驅動對象)605、驅動控制部606，此等可搭載於各種設備(後述)。三相交流電源601為例如電力公司的發電設施(火力發電廠、水力發電廠、地熱發電廠、核電廠等)，其輸出透過變電所降壓並且作為交流電壓以進行供給。又，例如以自家發電機等型態設置於大樓內或鄰近設施內而以電纜進行供給。AC/DC轉換器602係將交流電壓轉換成直流電壓的電壓轉換裝置，將由三相交流電源601所供給的100V或200V的交流電壓轉換成既定的直流電壓。具體而言，藉由電壓轉換，轉換成3.3V、5V或是12V之類的一般使用的預期直流電壓。驅動對象為馬達的情況中轉換成12V。另外，亦可採用單相交流電源代替三相交流電源，此情況中，只要使AC/DC轉換器為單相輸入，則可作為相同的系統構成。
反向器604，係藉由開關運作將由AC/DC轉換器602所供給之直流電壓轉換成三相的交流電壓而輸出至馬達605。馬達605，其型態根據控制對象而有所不同，控制對象為電動車的情況係用以驅動車輪的三相交流馬達，工廠設備的情況係用以驅動泵及各種動力源的三相交流馬達，家電設備的情況係用以驅動壓縮機等的三相交流馬達，藉由從反向器604所輸出的三相交流電壓進行旋轉驅動，並將該旋轉驅動力傳遞至圖中未顯示的驅動對象。
另外，例如家電設備中，亦有許多可直接供給從AC/DC轉換器302輸出之直流電壓的驅動對象(例如電腦、LED照明設備、映像設備、音響設備等)，此時控制系統600中不需要反向器604，如圖18所示，從AC/DC轉換器602對於驅動對象供給直流電壓。此情況中，例如對於電腦等供給3.3V的直流電壓，對於LED照明設備等供給5V的直流電壓。
另一方面，使用圖中未顯示的各種感測器，量測驅動對象的旋轉數、扭矩、或是驅動對象周邊環境的溫度、流量等之類的實測值，此等的量測信號被輸入驅動控制部606。又同時，反向器604的輸出電壓值亦輸入驅動控制部606。以此等的測量信號為基準，驅動控制部606給予反向器604回饋信號，控制由開關元件所進行的開關運作。藉此，藉由瞬間修正反向器604給予馬達605的交流電壓，可正確地執行驅動對象的運轉控制，而實現驅動對象的穩定運作。又，如上所述，驅動對象能夠由直流電壓所驅動的情況，亦可對於AC/DC轉換器602進行回饋控制，以代替對於反向器的回饋。
圖19係顯示圖18的電路構成。如該圖所示，本發明的半導體裝置，例如，作為肖特基屏障二極體而被用於AC/DC轉換器602及反向器604，藉此應用於開關控制。AC/DC轉換器602，例如係使用將肖特基屏障二極體進行電路構成而成為橋接狀者，將輸入電壓的負電壓部分進行變壓整流而成為正電壓，藉此進行直流轉換。又在反向器604中，組裝至IGBT中的開關電路以進行開關控制。另外，在三相交流電源601與AC/DC轉換器602之間設有電感器(線圈等)，藉此達到電流的穩定化，又AC/DC轉換器602與反向器604之間設有電容器(電解電容器等)，藉此達到電壓的穩定化。
又，如圖19中以點線所示，在驅動控制部606內設有CPU所構成之演算部607與非揮發性記憶體所構成之儲存部608。輸入驅動控制部606的信號被傳遞至演算部607，進行必要的演算，藉此生成與各半導體元件相對的回饋信號。又儲存部608暫時保存演算部607的演算結果，或是將驅動控制所需的物理常數或函數等以表格的形式儲存並適當輸出至演算部607。演算部607及儲存部608可採用習知的構成，其處理能力等亦可任意選定。
這樣的控制系統600中，與圖16及圖17所示之控制系統500相同，亦在AC/DC轉換器602及反向器604的整流運作及開關運作中使用作為二極體或開關元件的閘流體、功率電晶體、IGBT、MOSFET等。藉由在此等半導體元件中，使用氧化鎵(Ga2 O3 )、尤其是剛玉型氧化鎵(α-Ga2 O3 )作為其材料，藉此提升開關特性。再者，藉由應用本發明之半導體膜和半導體裝置，可期待極佳的開關特性，並且可實現控制系統600進一步的小型化及成本降低。亦即，AC/DC轉換器602、反向器604皆可期待本發明之效果，此等任一者或其組合、或是亦包含驅動控制部606的型態皆可期待本發明的效果。
另外，圖18及圖19中雖例示馬達605作為驅動對象，但驅動對象並不限於機械運作者，亦可以需要交流電壓的許多設備作為對象。只要是從交流電源輸入電力以將驅動對象驅動，則可應用控制系統600，可以基礎設備(例如大樓及工廠等的電力設備、通信設備、交通管制設備、淨水處理設備、系統設備、省力設備、列車等)或家電設備(例如，冰箱、洗衣機、電腦、LED照明設備、影像設備、音響設備等)之類的設備為對象，而搭載控制系統600以對該等對象進行驅動控制。 [實施例]
以下說明本發明的實施例，但本發明不限於此等。
(實施例1) 1.n-型半導體層的形成 1-1.成膜裝置 使用圖12說明本實施例中所使用之霧化CVD裝置1。霧化CVD裝置1具備：載氣源2a，用以供給載氣；流量調節閥3a，用以調節從載氣源2a送出的載氣之流量；載氣(稀釋)源2b，用以供給載氣(稀釋)；流量調節閥3b，用以調節從載氣(稀釋)源2b送出之載氣(稀釋)的流量；霧氣產生源4，收納有原料溶液4a；容器5，放入有水5a；超音波振動子6，安裝於容器5的底面；成膜室7；供給管9，從霧氣產生源4連接至成膜室7；加熱板8，設於成膜室7內；及排出口11，排出熱反應後的霧氣、液滴及排出氣體。另外，加熱板8上設有基板10。
1-2.結晶性氧化物半導體膜的形成 使用圖12所示的霧化CVD裝置，在藍寶石基板(基板10)上形成n-型半導體層。
1-3.評價 使用XRD繞射裝置，鑑定上述1-2.中所得之膜的相，結果所得之膜為α-Ga2 O3 。
2.n+型半導體層的形成 使用錫作為摻雜物，除此之外，與上述1-2.相同地在n-型半導體層上形成n+型半導體層。針對所得之膜，使用XRD繞射裝置鑑定膜的相，所得之膜為α-Ga2 O3 。
3.歐姆電極的形成 在上述2.所得之積層體的n+型半導體層上分別濺鍍Ti層及Au層以進行積層。另外，Ti層的厚度為70nm，Au層的厚度為30nm。
4.導電性基板的積層 在上述3.所得之積層體的歐姆電極上，隔著銀粒子燒結體所構成之導電性接著層，積層Cu-Mo複合基板(Mo的含有質量70%，Cu的含有質量30%)。另外，導電性基板的厚度為200μm。
5.基板去除 在上述4.所得之積層體中，去除上述藍寶石基板。
6.肖特基電極的形成 在上述5.所得之積層體的第2n-型半導體層上，藉由EB蒸鍍，分別形成Co膜(厚度100nm)、Ti膜(50nm)及Al膜(厚度5μm)，以作為肖特基電極。
(比較例1) 使用Si基板作為導電性基板，除此之外，依照實施例1製作SBD。
(電特性的評價) 針對實施例1及比較例1所得之半導體元件(SBD)，評價IV特性。結果分別顯示於圖13及圖14。由圖13及圖14可知，實施例1的肖特基屏障二極體具有優良的電特性。又，使用圖23所示的Cu-Mo積層基板作為導電性基板的情況，亦可得到與實施例1同等的電特性。
本發明的半導體元件可用於半導體(例如化合物半導體電子元件等)、電子零件/電器設備零件、光學/電子影像相關裝置、工業構件等所有領域，但作為功率裝置尤其有用。
1:成膜裝置(霧化CVD裝置) 2a:載氣源 2b:載氣(稀釋)源 3a:流量調節閥 3b:流量調節閥 4:霧化發生源 4a:原料溶液 4b:原料微粒子 5:容器 5a:水 6:超音波振動子 7:成膜室 8:加熱板 9:供給管 10:基板 101:半導體層 101a:n-型半導體層 101b:n+型半導體層 102:p型半導體層 103:金屬層 104:絕緣體層 105:電極層 105a:肖特基電極(其他電極層) 105b:歐姆電極(電極層) 106:導電性接著層 107:導電性基板 107a:第1金屬層 107b:第2金屬層 107c:第3的金屬層 107d:第4的金屬層 107e:第5的金屬層 108:底層基板 131a:n-型半導體層 131b:第1n+型半導體層 131c:第2n+型半導體層 132:p型半導體層 134:閘極絕緣膜 135a:閘電極 135b:源電極 135c:汲電極 136:導電性接著層 137:導電性基板 141a:n-型半導體層 141b:第1n+型半導體層 141c:第2n+型半導體層 142:p型半導體層 145a:閘電極 145b:源電極 145c:汲電極 146:導電性接著層 147:導電性基板 500:控制系統 501:電池(電源) 502:升壓轉換器 503:降壓轉換器 504:反向器 505:馬達(驅動對象) 506:驅動控制部 507:演算部 508:儲存部 600:控制系統 601:三相交流電源(電源) 602:AC/DC轉換器 604:反向器 605:馬達(驅動對象) 606:驅動控制部 607:演算部 608:儲存部
圖1係顯示本發明之實施態樣中所使用的積層體之一例的圖。 圖2係顯示本發明之實施態樣中所使用的貼合積層體之一例的圖。 圖3係顯示本發明之實施態樣中所使用的半導體結構之一例的圖。 圖4係示意顯示本發明之肖特基屏障二極體(SBD)的較佳一態樣的圖。 圖5係示意顯示本發明之肖特基屏障二極體(SBD)的較佳一態樣的圖。 圖6係示意顯示本發明之金屬氧化膜半導體場效電晶體(MOSFET)的較佳一例的圖。 圖7係用以說明圖4之金屬氧化膜半導體場效電晶體(MOSFET)的製造步驟之一部分的示意圖。 圖8係示意顯示本發明之靜電感應電晶體(SIT)較佳之一例的圖。 圖9係示意顯示本發明之肖特基屏障二極體(SBD)較佳之一例的圖。 圖10係示意顯示本發明之金屬氧化膜半導體場效電晶體(MOSFET)的較佳之一例的圖。 圖11係示意顯示本發明之接面場效電晶體(JFET)的較佳之一例的圖。 圖12係本發明的實施例中所使用之霧化CVD裝置的構成圖。 圖13係顯示實施例中的IV測量結果的圖，縱軸為電流(A)，橫軸為電壓(V)。 圖14係顯示比較例中的IV測量結果的圖，縱軸為電流(A)，橫軸為電壓(V)。 圖15係示意顯示半導體裝置的較佳之一例的圖。 圖16係顯示採用了本發明之實施態樣的半導體裝置的控制系統之一例的方塊構成圖。 圖17係顯示採用了本發明之實施態樣的半導體裝置的控制系統之一例的電路圖。 圖18係顯示採用了本發明之實施態樣的半導體裝置的控制系統之一例的方塊構成圖。 圖19係顯示採用了本發明之實施態樣的半導體裝置的控制系統之一例的電路圖。 圖20係顯示本發明之實施態樣中的熱阻之模擬結果的圖。 圖21係顯示本發明之實施態樣中的熱阻之模擬結果的圖。 圖22係顯示本發明之實施態樣中的熱阻之模擬結果的圖。 圖23係顯示本發明之實施態樣中的導電性基板(Cu-Mo積層基板)的較佳之一態樣的圖。 圖24係顯示本發明之實施態樣中的翹曲測量結果的圖。
101a:n-型半導體層
101b:n+型半導體層
105a:肖特基電極(其他電極層)
105b:歐姆電極(電極層)
106:導電性接著層
107:導電性基板

Claims (13)

  1. 一種半導體元件，至少具備包含結晶性氧化物半導體作為主成分的半導體層、積層於該半導體層上的電極層、及直接或隔著其他層積層於該電極層上的導電性基板，其中， 該導電性基板至少包含：選自週期表第11族的第1金屬；以及具有與該第1金屬不同的線性熱膨脹係數的第2金屬。
  2. 如請求項1所述之半導體元件，其中該第1金屬是銅。
  3. 如請求項1或2所述之半導體元件，其中該第2金屬包含週期表第6族金屬。
  4. 如請求項3所述之半導體元件，其中該週期表第6族金屬為鉬。
  5. 如請求項1至4中任一項所述之半導體元件，其中該導電性基板具有：由包含該第1金屬之層與包含該第2金屬之層至少各1層積層而成的積層結構。
  6. 如請求項5所述之半導體元件，其中該積層結構中的最上層及/或最下層包含第1金屬。
  7. 如請求項1至6中任一項所述之半導體元件，其中該結晶性氧化物半導體包含選自鋁、銦及鎵中的至少一種金屬。
  8. 如請求項1至7中任一項所述之半導體元件，其中該結晶性氧化物半導體至少含鎵。
  9. 如請求項1至8中任一項所述之半導體元件，其中在該半導體層中的與積層有該電極層的面對向的面上，更具備其他電極層。
  10. 如請求項1至9中任一項所述之半導體元件，其為功率裝置。
  11. 一種半導體裝置，其係為半導體元件至少藉由接合構件與引線框架、電路基板或散熱基板接合所構成的半導體裝置，其中該半導體元件為如請求項1至10中任一項所述之半導體元件。
  12. 一種電力轉換裝置，其中使用如請求項11所述之半導體裝置。
  13. 一種控制系統，其中使用如請求項11所述之半導體裝置。
TW110129032A 2020-08-07 2021-08-06 半導體元件及半導體裝置 TW202211484A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-134996 2020-08-07
JP2020134996 2020-08-07

Publications (1)

Publication Number Publication Date
TW202211484A true TW202211484A (zh) 2022-03-16

Family

ID=80117487

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110129032A TW202211484A (zh) 2020-08-07 2021-08-06 半導體元件及半導體裝置

Country Status (5)

Country Link
US (1) US20230290888A1 (zh)
JP (1) JPWO2022030651A1 (zh)
CN (1) CN116114061A (zh)
TW (1) TW202211484A (zh)
WO (1) WO2022030651A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4976688B2 (ja) * 2005-12-15 2012-07-18 富士電機株式会社 ヒートスプレッダと金属板との接合方法
JP6005440B2 (ja) * 2011-08-22 2016-10-12 エルジー イノテック カンパニー リミテッド 発光素子パッケージ及びこれを含むライトユニット
KR102290801B1 (ko) * 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6330220B2 (ja) * 2014-03-27 2018-05-30 株式会社Ｊｏｌｅｄ 表示装置、電子機器および基板
EP2942804B1 (en) * 2014-05-08 2017-07-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
JP6652342B2 (ja) * 2014-08-08 2020-02-19 株式会社半導体エネルギー研究所 半導体装置
JP2017157661A (ja) * 2016-03-01 2017-09-07 出光興産株式会社 半導体装置
US10573585B2 (en) * 2018-03-19 2020-02-25 Texas Instruments Incorporated Power converter having a conductive clip
JP2020004861A (ja) * 2018-06-28 2020-01-09 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
JP7139862B2 (ja) * 2018-10-15 2022-09-21 株式会社デンソー 半導体装置
JP7315137B2 (ja) * 2018-12-26 2023-07-26 株式会社Flosfia 結晶性酸化物膜

Also Published As

Publication number Publication date
CN116114061A (zh) 2023-05-12
US20230290888A1 (en) 2023-09-14
WO2022030651A1 (ja) 2022-02-10
JPWO2022030651A1 (zh) 2022-02-10

Similar Documents

Publication Publication Date Title
US20220393037A1 (en) Semiconductor device
US11855135B2 (en) Semiconductor device
TW202215664A (zh) 半導體元件及半導體裝置
US20240055471A1 (en) Semiconductor device
CN115053355A (zh) 半导体元件和半导体装置
US12107137B2 (en) Semiconductor device
TW202211484A (zh) 半導體元件及半導體裝置
US20240387643A1 (en) Multilayer structure, semiconductor device and semiconductor apparatus
US20240387319A1 (en) Multilayer structure, semiconductor device and semiconductor apparatus
WO2023145910A1 (ja) 積層構造体、半導体素子および半導体装置
US20240055510A1 (en) Semiconductor device
US20240363695A1 (en) Semiconductor device
JP2022101356A (ja) 半導体素子および半導体装置
WO2022230834A1 (ja) 半導体装置
TW202301687A (zh) 半導體裝置
WO2022210615A1 (ja) 半導体装置
TW202230810A (zh) 半導體裝置
JP2022011781A (ja) 結晶性酸化物膜および半導体装置