[go: up one dir, main page]

JP2015158572A - 表示装置、電子機器 - Google Patents

表示装置、電子機器 Download PDF

Info

Publication number
JP2015158572A
JP2015158572A JP2014032851A JP2014032851A JP2015158572A JP 2015158572 A JP2015158572 A JP 2015158572A JP 2014032851 A JP2014032851 A JP 2014032851A JP 2014032851 A JP2014032851 A JP 2014032851A JP 2015158572 A JP2015158572 A JP 2015158572A
Authority
JP
Japan
Prior art keywords
gate electrode
tft
electrode
wiring
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014032851A
Other languages
English (en)
Inventor
弥樹博 横関
Mikihiro Yokozeki
弥樹博 横関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Priority to JP2014032851A priority Critical patent/JP2015158572A/ja
Priority to US14/615,007 priority patent/US20150243231A1/en
Publication of JP2015158572A publication Critical patent/JP2015158572A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739Conductor-insulator-semiconductor electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0434Flat panel display in which a field is applied parallel to the display plane
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】透明ディスプレイなどと称されるディスプレイにおいて、光の透過率を向上させる。
【解決手段】表示素子と、表示素子を駆動するためのトランジスタとを備え、トランジスタは、チャネル層と、チャネル層の下部に積層されているゲート電極と、ゲート電極と容量電極を接続する配線とを備え、容量電極と配線は、少なくとも透明材料で形成されている。透明材料は、アモルファス系の材料、または結晶系の材料が用いられる。本技術は、背面の画像を視認できる構造とされている透明ディスプレイに適用できる。
【選択図】図8

Description

本技術は、表示装置、電子機器に関する。詳しくは、透明ディスプレイなどと称される装置に適用して好適な表示装置、電子機器に関する。
近年、透明ディスプレイなどと称されるディスプレイが普及しつつある。透明ディスプレイは、例えば、液晶パネルのバックライトを除いた構成とされることで、裏面側を視認可能としたディスプレイである。
一方で近年、AR(Augmented Reality:拡張現実)技術が盛んに検討されている。このAR技術とは、現実の環境(の一部)に対して付加情報(電子情報)としてバーチャル(仮想的)な物体を合成提示することを特徴とする技術であり、バーチャルリアリティ(仮想現実:VR)と対比をなす技術である。AR技術では、現実環境中の特定の物体に関する説明や関連情報を含ませ、説明対象となる実物体近くに提示されることが多い。このため、ARを実現するための技術として、使用者が対象を観察する位置などの現実環境の情報を取得するための技術が、基礎技術として重要視されている。
このようなARにおけるリアリティ(臨場感)をより高める手法の1つとして、透明ディスプレイが用いられることが提案されている。(例えば、特許文献1参照)
特開2012−238544号公報
液晶パネルのバックライトを除く構成とした透明ディスプレイによると、原理的に透過率を上げることは困難である。その一因として、液晶は、バックライトの光の透過量を調整して画像を出すことがあげられる。このため、液晶以外の部分に穴を開けるなどの対策を取り、透過率を上げる試みがなされているが、穴を開けすぎると画像が見えにくくなる。
また、液晶は、自発光デバイスではないために、背景が暗い状態では、画像が見えづらくなる。例えば、ショーウィンドウなどで用いた場合、液晶で構成される透明ディスプレイの背面に商品などがあると、その部分の画像が見えにくくなる可能性があった。
このようなことから、透明ディスプレイの透過率を向上させることが望まれている。
本技術は、このような状況に鑑みてなされたものであり、透過率を向上させたディスプレイを提供することができるようにするものである。
本技術の一側面の表示装置は、表示素子と、前記表示素子を駆動するためのトランジスタとを備え、前記トランジスタは、チャネル層と、前記チャネル層の下部に積層されているゲート電極と、前記ゲート電極と容量電極を接続する配線とを備え、前記容量電極と前記配線は、少なくとも透明材料で形成されている。
前記ゲート電極、前記容量電極、および前記配線は、同一の透明材料で形成されているようにすることができる。
前記透明材料は、アモルファス系の材料であるようにすることができる。
前記透明材料は、結晶系の材料であるようにすることができる。
前記ゲート電極は、金属で形成され、前記容量電極と前記配線は、前記透明材料で形成され、前記ゲート電極と前記チャネル層との間に、前記配線が積層されているようにすることができる。
前記配線は、前記ゲート電極の上面を覆うように形成された状態で、前記ゲート電極と接続されているようにすることができる。
前記ゲート電極は、金属で形成され、前記容量電極と前記配線は、前記透明材料で形成され、前記ゲート電極の下面に、前記配線が形成されているようにすることができる。
前記配線は、前記ゲート電極の下面を覆うように形成された状態で、前記ゲート電極と接続されているようにすることができる。
前記チャネル層の上側に、遮光膜が積層されているようにすることができる。
前記チャネル層の上側に、ゲート電極をさらに備えるようにすることができる。
前記チャネル層は、透明材料で形成されているようにすることができる。
前記表示素子は、有機ELであるようにすることができる。
前記トランジスタは、TFT(Thin Film Transistor)であるようにすることができる。
本技術の一側面の電子機器は、表示素子と、前記表示素子を駆動するためのトランジスタとを備える表示装置を備え、前記トランジスタは、チャネル層と、前記チャネル層の下部に積層されているゲート電極と、前記ゲート電極と容量電極を接続する配線とを備え、前記容量電極と前記配線は、少なくとも透明材料で形成されている。
本技術の一側面の表示装置は、表示素子と、表示素子を駆動するためのトランジスタとが備えられ、そのトランジスタは、チャネル層と、チャネル層の下部に積層されているゲート電極と、ゲート電極と容量電極を接続する配線とが備えられ、容量電極と配線は、少なくとも透明材料で形成されている。
本技術の一側面によれば、透過率を向上させたディスプレイを提供することが可能となる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用した表示装置の一実施の形態の構成を示す図である。 画素の構成を示す回路図である。 TFTの構成を示す図である。 透過領域について説明するための図である。 TFTの構成を示す図である。 透過領域について説明するための図である。 透過領域について説明するための図である。 TFTの構成を示す図である。 透過領域について説明するための図である。 透過領域について説明するための図である。 TFTの構成を示す図である。 透過領域について説明するための図である。 TFTの構成を示す図である。 透過領域について説明するための図である。 TFTの構成を示す図である。 透過領域について説明するための図である。 TFTの構成を示す図である。 透過領域について説明するための図である。 表面荒れによる影響について説明するための図である。 TFTの構成を示す図である。 透過領域について説明するための図である。 TFTの構成を示す図である。 TFTの構成を示す図である。 本技術の適用例を説明するための図である。 本技術の適用例を説明するための図である。 本技術の適用例を説明するための図である。 本技術の適用例を説明するための図である。
以下に、本技術を実施するための形態(以下、実施の形態という)について説明する。なお、説明は、以下の順序で行う。
1.表示装置の構成
2.画素の構成
3.透過率を向上させる条件について
4.第1の実施の形態
5.第2の実施の形態
6.第3の実施の形態
7.適用例
<表示装置の構成>
図1は、本技術を適用した表示装置の一実施の形態の構成を示す図である。図1に示した表示装置1は、表示パネル10および駆動回路20を備えており、後述するように画素の少なくとも一部が光透過領域(透明領域)となっていることにより、裏面側を視認可能に構成されている。このような裏面側を視認可能に構成されているディスプレイ(表示装置)は、いわゆる透明ディスプレイなどと称されている。
表示パネル10は、複数の画素11がマトリクス状に配置された画素アレイ部13を有しており、外部から入力される映像信号20Aおよび同期信号20Bに基づいて、アクティブマトリクス駆動により画像表示を行うものである。各画素11は、複数の色、例えば、RGB(Red、Green、Blue)の3色に対応する複数のサブピクセル(各色用のサブ画素)を含んで構成されている。
画素アレイ部13は、行状に配置された複数の走査線WSLと、列状に配置された複数の信号線DTLと、走査線WSLに沿って行状に配置された複数の電源線DSLとを有している。これらの走査線WSL、信号線DTLおよび電源線DSLの一端側はそれぞれ、後述する駆動回路20に接続されている。また、上記した各画素11は、各走査線WSLと各信号線DTLとの交差部に対応して、行列状に配置(マトリクス配置)されている。なお、図1では、複数の色に対応する複数の信号線(各色用の信号線)DTLr,DTLg,DTLbを、簡略化して1つの信号線DTLとして示している。
駆動回路20は、画素アレイ部13(表示パネル10)を駆動するものである。具体的には、画素アレイ部13における複数の画素11を順次選択しつつ、選択された画素11内の各サブピクセルに対して映像信号20Aに基づく映像信号電圧を書き込むことにより、複数の画素11に対する表示駆動を行っている。すなわち、駆動回路20は、映像信号20Aに基づいて各サブピクセルに対する表示駆動を行うようになっている。
駆動回路20は、映像信号処理回路21、タイミング生成回路22、走査線駆動回路23、信号線駆動回路24、および電源線駆動回路25を有している。
映像信号処理回路21は、外部から入力されるデジタルの映像信号20Aに対して所定の映像信号処理を行うとともに、そのような映像信号処理後の映像信号21Aを信号線駆動回路24に出力するものである。この所定の映像信号処理としては、例えば、ガンマ補正処理やオーバードライブ処理などが挙げられる。
タイミング生成回路22は、外部から入力される同期信号20Bに基づいて制御信号22Aを生成し出力することにより、走査線駆動回路23、信号線駆動回路24、電源線駆動回路25がそれぞれ、連動して動作するように制御するものである。
走査線駆動回路23は、制御信号22Aに従って(同期して)複数の走査線WSLに対して選択パルスを順次印加することにより、複数の画素11を順次選択するものである。具体的には、書き込みトランジスタTr1をオン状態に設定するときに印加する電圧Vonと、書き込みトランジスタTr1をオフ状態に設定するときに印加する電圧Voffとを選択的に出力することにより、上記した選択パルスを生成するようになっている。ここで、電圧Vonは、書き込みトランジスタTr1のオン電圧以上の値(一定値)となっており、電圧Voffは、書き込みトランジスタTr1のオン電圧よりも低い値(一定値)となっている。
信号線駆動回路24は、制御信号22Aに従って(同期して)、映像信号処理回路21から入力される映像信号21Aに対応するアナログの映像信号を生成し、各信号線DTL(DTLr,DTLg,DTLb)に印加するものである。具体的には、この映像信号21Aに基づく各色用のアナログの映像信号電圧を、各信号線DTLr,DTLg,DTLbに対して個別に印加する。これにより、走査線駆動回路23により選択された画素11内の各サブピクセルに対して、映像信号の書き込みを行うようになっている。
電源線駆動回路25は、制御信号22Aに従って(同期して)複数の電源線DSLに対して制御パルスを順次印加することにより、各画素11内の各サブピクセルにおける有機EL素子12の発光(点灯)動作および非発光(消光,消灯)動作の制御を行うものである。言い換えると、上記制御パルスの幅(パルス幅)を調整することにより、各画素11内の各サブピクセルにおける発光期間および非発光期間(消光期間)の長さを制御する(PWM(Pulse Width Modulation)制御を行う)ようになっている。
図2は、各サブピクセルの内部構成(回路構成)の一例を表した図である。なお以下の説明においては、サブピクセルを画素と記述して説明を続ける。各画素内には、有機EL素子12(発光素子)および画素回路14が設けられている。
画素回路14は、書き込み(サンプリング用)トランジスタTr1、駆動トランジスタTr2および保持容量素子Csを用いて構成されている。すなわち、この画素回路14は、いわゆる「2Tr1C」の回路構成となっている。
なおここでは、「2Tr1C」の回路構成を例に挙げて説明を行うが、以下に説明する本技術は、「2Tr1C」の回路構成に適用が限定されることを示す記載ではなく、「2Tr1C」の回路構成以外の回路構成の表示装置に対しても適用は可能である。
ここで、書き込みトランジスタTr1および駆動トランジスタTr2はそれぞれ、例えば、nチャネルMOS(Metal Oxide Semiconductor)型のTFT(Thin Film Transistor;薄膜トランジスタ)により形成されている。なお、本技術が適用されるTFTの種類には、特に限定はなく、ここに例示した以外のTFTを用いることも可能である。
画素回路14では、書き込みトランジスタTr1のゲートが走査線WSLに接続され、ドレインが信号線DTL(DTLr,DTLg,DTLb)に接続され、ソースが、駆動トランジスタTr2のゲートおよび保持容量素子Csの一端に接続されている。駆動トランジスタTr2のドレインは電源線DSLに接続され、ソースは、保持容量素子Csの他端および有機EL素子12のアノードに接続されている。有機EL素子12のカソードは、例えば水平ライン方向に沿って延在する配線上の固定電位VSS(例えば、接地電位)に設定されている。
<画素の構成>
以下に画素の構成について説明を加える。本実施の形態における画素は、その少なくとも一部の領域が光を透過する領域として構成されている。具体的には、詳細は後述するが、画素11内の画素回路14において、駆動素子(書き込みトランジスタTr1、駆動トランジスタTr2および保持容量素子Cs)の半導体層および電極層や配線層のうちの少なくとも一部が、光透過性材料(透明材料)を用いて構成されている。
これにより、画素11では、高い開口率を示すことが可能となる。開口率が高くなることで、光の透過率を向上させることが可能となり、裏面側が視認できる表示装置1を構成することができる。
裏面側が視認できる表示装置1においては、光の透過率を向上させることが必要である。このようなことについて説明するために、また本実施の形態と従来との差異を明確にするために、まず従来の画素に用いられるTFTの構成について説明を加える。
図3は、透過型ではないTFTの一例の構成を示す図である。図中、上側の図は、TFTを上部から見たときの平面図であり、下側の図は、平面図に対応する断面図である。
下側に示したTFTの断面図を参照するに、図示はしていないが、TFT100の最下部には、基板があり、その基板上に絶縁膜があり、その絶縁膜の上に、ゲート(Gate)電極101とゲート絶縁膜102が形成されている。ゲート絶縁膜102の上側には、チャネル(Channel)層103が形成され、チャネル層103の上部であり、左側には、ソース(Source)電極104が形成され、右側にはドレイン(Drain)電極105が形成されている。
基板(不図示)は、例えばガラス基板であるが、その他、合成石英、樹脂または樹脂フィルムなどの材料からなるものでもよい。絶縁膜は、例えばシリコン(Si)を含む絶縁膜材料により構成されている。
ゲート電極101は、TFT100に印加されるゲート電圧によって、チャネル層103層中のチャネル部分のキャリア密度(ここでは、電子密度)を制御するための電極である。ゲート絶縁膜102は、例えば上記絶縁膜と同様に、シリコンを含む絶縁膜材料により構成されている。このゲート絶縁膜102は、ゲート電極101覆うものであり、例えば、ゲート電極101上を含む基板の表面全体に渡って形成されている。
チャネル層103上のゲート電極101と対向する領域には、例えば上記絶縁膜と同一材料からなるチャネル保護膜(不図示)が設けられている。このチャネル保護膜の表面からチャネル層103の表面に至る領域には、一対のソース電極104とドレイン電極105が形成されている。
これらのソース電極104とドレイン電極105はそれぞれ、例えばモリブデン,アルミニウム,チタン等の金属あるいはそれらの多層膜により構成されている。
なお、図示はしていないが、ソース電極104、ドレイン電極105の上には、例えば絶縁膜と同一材料からなる保護膜(パッシベーション膜)を設けるようにしても良い。
このような構成を有するTFT100を上部から見た場合、図3の上側に示したような平面図で表すことができる。上部からTFT100を見た場合、ゲート電極103の上部にチャネル層103の一部が位置し、その左右に、ソース電極104とドレイン電極105が位置する。またソース電極104とドレイン電極105の上方には、容量電極(Cs)111が配置されている。この容量電極111は、例えば、図2における保持容量素子Csに該当する。
容量電極111は、配線112と一体化した構成とされ、その配線112は、ゲート電極101と接続されていている。
図3に示したようなTFT100の構成において、ゲート電極101、ソース電極104、ドレイン電極105、容量電極111、配線112は、金属を用いて構成されている。金属で構成されているため、これらの部分は、光を透過しない領域となる。
図4に、図3に示したTFT100において光が透過する領域を図示した。図4Aは、図3に示したTFT100の上部に示した平面図であり、このようなTFT100に上部から光を当てた場合、光が透過する領域と光を透過しない領域とを図示したのが、図4Bである。
図4Bを参照するに、光が透過する領域131は、光が透過しない領域132と比較して小さい領域である。光が透過しない領域132は、ゲート電極101、ソース電極104、ドレイン電極105、容量電極111、配線112が位置している部分である。このように、ゲート電極101、ソース電極104、ドレイン電極105、容量電極111、配線112を金属で構成すると、光が透過する領域131が小さくなり、透明ディスプレイなどを構成するTFTとしては好ましくない構成である。
<透過率を向上させる条件について>
ところで、有機ELディスプレイ(OELD:organic electroluminescence display)は、液晶ディスプレイよりも、透過率を上げた透明ディスプレイを構成しやすい構造となっている。その理由として、例えば、有機ELディスプレイの有機EL層の発光前は、ほぼ透明であるために、回路に透明電極を用いれば、高い透過率を実現できるためである。さらに、有機ELディスプレイは、自発光型のディスプレイであるため、後ろが暗い状態でも、くっきりとした画像を出すことが可能だからである。
有機ELディスプレイの透過率を決める要因は、TFTの配線、コンタクト、および容量電極などのメタル部分である。基本的に、有機ELの発光層は、ほぼ透明である。よって、有機ELディスプレイの透過率は、TFT回路の金属部分を少なくすることで、透過率を上げることが可能となる。
TFTの配線には、多くの電流が流れるために金属から透明電極に全て切り替えると、配線の抵抗値が上がり、ディスプレイを正常に動作させるのが困難になる可能性がある。また、TFTに光が当たると、Ioffが上がったり、Vthがシフトしたりと特性が変化してしまう可能性がある。
よって、TFTには直接強い光が入らないような遮光構造を導入する必要がある。さらに、酸化物半導体同士のコンタクトでは、酸素の移動によってTFTの特性が変わってしまう可能性がある。
このようなことから、透明ディスプレイに用いるTFTにおいて光の透過率を向上させるために調整できる部分は、主に容量電極である。
これらのことから、信頼性の高い透明ディスプレイを実現するためには、TFT部分は遮光のためにメタルを用いることが必要であり、かつ透過率をあげるためには、透明電極で画素の大部分の面積を占める容量電極を形成することが望ましい。
そこで、図5に示すように容量電極を透明電極で構成するようにする。図5に示した図面のうち、下側に示したTFT150の断面図は、図3の下側に示したTFT100の断面図と同様である。図5に示したTFT150においては、容量電極151が、透明材料で構成され、配線152は、メタルで構成されている。
このように、容量電極151を透明材料で構成することで、図6に示すように、光を透過する領域を広くすることができる。図6Aは、図5に示したTFT150の上部に示した平面図であり、このようなTFT150に上部から光を当てた場合、光が透過する領域と光を透過しない領域とを図示したのが、図6Bである。
図6Bを参照するに、光が透過する領域171は、光が透過しない領域172と比較して小さい領域であるが、図4Bに示した光が透過する領域131よりは大きい領域となっている。光が透過しない領域132は、ゲート電極101、ソース電極104、ドレイン電極105、配線152が位置している部分である。このように、容量電極151を透明材料で構成することで、光が透過する領域171を広くできる。
しかしながら、図5を再度参照するに、容量電極151と配線152は、一部重なる状態で設けられている。この重なる部分が小さいと接触不良などを起こす可能性があり、大きいと、透過性が悪くなる可能性がある。
このことについて、図7を参照して説明する。図7に有機ELディスプレイの1画素に関わる回路構成の一例を示す。図7を参照するに、書き込みトランジスタTr1や駆動トランジスタTr2はともに、配線を引き回す必要がある。上記したように容量電極151だけでなく、このような引き回す必要がある配線の部分も透明化することで、さらに透過率を向上させることができる。
図7において、透明材料で構成された電極(以下、透明電極と適宜記述する)と金属で構成された電極(以下、金属電極と適宜記述する)との重なり部分を、点線の枠で示した。領域201と領域202は、それぞれ、透明電極と金属電極とが接触する部分であるが、この接触面積をできる限り大きく取ることで、透明電極と金属電極といった異種の材料を接合する際の接触抵抗を小さくすることができる。
よって、接触抵抗を小さくすることを考えた場合、透明電極と金属電極が重なる領域201と領域202内の領域は、大きく取ることが望ましい。しかしながら、金属領域を広げてしまうと、光の透過率を落ちてしまうため、透過率を考慮した場合、透明電極と金属電極が重なる領域201と領域202は、小さく取ることが望ましい。
このようことを考慮したTFTについて、図8以降の図面を参照して説明する。図8以降の図面を参照して説明するTFTにおいては、以下の点も考慮してある。すなわち、光学シミュレーションの結果から、ゲートメタルの幅は、チャネル層103端から3um程度の広がりがあれば、遮光は可能であるという結果が得られている。
この結果から、金属電極は極力小さくできる。その場合、透明電極をゲート領域まで広げる場合には、その構成材料によって積層方法を変える必要がある。以下の説明においては、その構成材料と積層方法について説明する。
<第1の実施の形態>
第1の実施の形態として、容量電極以外に、配線なども透明材料で構成する実施の形態について説明する。また、透明材料として、アモルファス系の材料を用いる場合を例に挙げて説明する。
<第1−1の実施の形態>
図8は、第1−1の実施の形態におけるTFTの構成を示す図である。図8中、上側の図は、TFTを上部から見たときの平面図であり、下側の図は、平面図に対応する断面図である。
下側に示したTFT300の断面図を参照するに、図示はしていないが、TFT300の最下部には、基板があり、その基板上に絶縁膜があり、その絶縁膜の上に、ゲート電極301とゲート絶縁膜302が形成されている。ゲート絶縁膜302の上側には、チャネル層303が形成され、チャネル層303の上部であり、左側には、ソース電極304が形成され、右側にはドレイン電極305が形成されている。このような構成は、図3に示したTFT100や図5に示したTFT150と同様である。
基板(不図示)は、例えばガラスなどの透明性を有する材料で構成される。絶縁膜は、例えばa-SiO2により構成されている。ゲート電極301は、第1−1の実施の形態においては、容量電極311と同じ材料で構成されている。例えば、ゲート電極301は、アモルファス系の材料であるIZO(インジウム錫酸化物)で構成される。また、容量電極311と配線312も、ゲート電極301と同じ材料、例えば、アモルファス系の材料で構成される。
チャネル層303は、例えば、InGaZnO4(酸化インジウム・ガリウム・亜鉛)で構成される。ソース電極304とドレイン電極305はそれぞれ、例えば、モリブデン、アルミニウム、銅(Cu)、チタン、ITOおよび酸化チタンなどにより構成されている。
第1−1の実施の形態においては、容量電極311とゲート電極301が、同一の透明材料で構成されている。また、容量電極311とゲート電極301を接続する配線312も、同一の透明材料で構成されている。すなわち、容量電極311、配線312、およびゲート電極301は、透明材料で一体化された構成とされている。
このように構成することで、図9に示すように、光が透過する領域を拡大することができるため、透過率を向上させることが可能となる。
図9に、図8に示したTFT300において光が透過する領域を図示した。図9Aは、図8の上部に示したTFT300の平面図であり、このようなTFT300に上部から光を当てた場合、光が透過する領域と光を透過しない領域とを図示したのが、図9Bである。
チャネル層303が、光耐性を有する透明材料で構成されている場合、チャネル層303も光を透過する層となる。図9Bは、チャネル層303も光を透過する場合を示している。他の実施の形態においても、チャネル層303も光を透過する場合を例に挙げて説明する。
図9Bを参照するに、光が透過する領域321は、光が透過しない領域322と比較して大きい領域である。光が透過しない領域322は、ソース電極304、ドレイン電極305が位置している部分である。これらは、金属で構成されているため、光が透過しない領域322となる。
ソース電極304やドレイン電極305も、透明材料で構成される透明電極とすることで、ソース電極304とドレイン電極305が位置する部分も、光を透過する領域321とすることができる。
しかしながら、ソース電極304やドレイン電極305を酸化物の透明電極で構成すると、酸化物同士の酸素のやり取りが発生し、特性が変化する可能性がある。よって、ソース電極304やドレイン電極305は、金属で構成するのが好ましく、本実施の形態においては、金属で構成されるとして説明を続ける。
なお、少なくとも界面に金属、もしくは、酸化物ではない材料を薄膜で挿入する方法で、透過率を上げるという手法を適用することも可能である。
他の実施の形態においても、同様に、ソース電極304やドレイン電極305は、金属で構成されている例を挙げて説明する。
なお、特性が変化しない透明電極を用いることが可能である場合などは、ソース電極304やドレイン電極305も、透明電極とすることが可能である。
図9Aに示したように、第1−1の実施の形態においては、ゲート電極301、容量電極311、および配線312が透明材料で構成されているため、これらの部分は、光を透過する領域321となる。よって、例えば、図4Bに示した光を透過する領域131や図6Bに示した光を透過する領域171よりも、明らかに、図9Bに示した光を透過する領域321は、広い領域となる。
よって、第1−1の実施の形態におけるTFT300においては、透過率を向上させることが可能となる。
さらに、透過率を向上させることができる画素構成について図10を参照して説明を続ける。図10は、TFT300を適用した場合の有機ELディスプレイの1画素に関わる回路構成の一例を示す図である。図10を参照するに、書き込みトランジスタTr1や駆動トランジスタTr2はともに、配線を引き回す必要がある。
図7に示した領域201を、図10においては領域201’とし、図7に示した領域202を、図10においては領域202’とする。図7に示した領域201や領域202は、透明電極と金属電極との重なり部分であった。
TFT300を書き込みトランジスタTr1や駆動トランジスタTr2に適用した場合、領域201’と領域202’内に存在する電極(この場合、配線312)は、透明材料で構成されているため、光を透過する領域となる。さらに、領域201’と領域202’自体を小さくしたわけではなく、透明電極と金属電極とが接触する部分を小さくした構成ではない。よって、透明電極と金属電極といった異種の材料を接合する際の接触抵抗を小さくすることができる。
トランジスタの数が増えれば、領域201’や領域202’の数も増えることになり、このような領域を透明化することで、表示装置1において光を透過する領域が増えることは明らかである。
このように、透過率を向上させることができる。また、ゲート電極301自体を配線312と同一の材料で一体化構成とすることで、ゲート電極301と配線312が接触不良を起こしたり、断線したりすることを防ぐことが可能となる。同様に容量電極311と配線312を同一の材料で一体化構成とすることで、容量電極311と配線312が接触不良を起こしたり、断線したりすることを防ぐことが可能となる。
<第1−2の実施の形態>
図11は、第1−2の実施の形態におけるTFTの構成を示す図である。図11中、上側の図は、TFTを上部から見たときの平面図であり、下側の図は、平面図に対応する断面図である。
図11に示したTFT330のうち、図8に示したTFT300と同様の部分には、同様の符号を付し、その説明は省略する。
TFT330は、ゲート電極331が金属で構成されている点が、TFT300と異なる。ゲート電極331を金属で構成することで、基板(不図示)内で反射される光などの迷光成分を遮光することが可能となる。
TFT330においては、ゲート電極331とゲート絶縁膜302との間に、配線341が配置されている。換言すれば、ゲート電極331の上部を覆うように、配線341が配置されている。さらに、図11の上側に示した平面図を参照するに、中央部分の点線で示した部分は、ゲート電極331を表すが、配線341は、ゲート電極331よりも大きく(図中では下方向に長く)設けられている。
容量電極311と配線341は、透明材料で構成され、例えば、IZOなどのアモルファスな材料で構成されている。一方で、ゲート電極331は、金属で形成されている。このような場合、配線341とゲート電極331は、異なる材料で構成されていることになり、接触抵抗が発生したり、接触不良を起こしたりする可能性がある。
しかしながら、上記したように、第1−2の実施の形態においては、ゲート電極331の上部の面全体と配線341が接する構成とすることができ、接触不良や剥がれなどが生じる可能性を低減することができるとともに、接触抵抗を低減することも可能となる。
またこのように構成することで、図12に示すように、光が透過する領域を拡大することができるため、透過率を向上させることも可能となる。
図12に、図11に示したTFT330において光が透過する領域を図示した。図12Aは、図11の上部に示したTFT330の平面図であり、このようなTFT330に上部から光を当てた場合、光が透過する領域と光を透過しない領域とを図示したのが、図12Bである。
図12Bを参照するに、光が透過する領域351は、光が透過しない領域352と比較して大きい領域である。光が透過しない領域352は、ゲート電極331、ソース電極304、ドレイン電極305が位置している部分である。これらは、金属で構成されているため、光が透過しない領域352となる。
しかしながら、第1−2の実施の形態においては、容量電極311と配線341が透明材料で構成されているため、これらの部分は、光を透過する領域351となる。よって、例えば、図4Bに示した光を透過する領域131や図6Bに示した光を透過する領域171よりも、明らかに、図12Bに示した光を透過する領域351は、広い領域となる。
よって、第1−2の実施の形態におけるTFT330においては、透過率を向上させることも可能となる。
<第1−3の実施の形態>
図13は、第1−3の実施の形態におけるTFTの構成を示す図である。図13中、上側の図は、TFTを上部から見たときの平面図であり、下側の図は、平面図に対応する断面図である。
図13に示したTFT360のうち、図11に示したTFT330と同様の部分には、同様の符号を付し、その説明は省略する。
TFT360は、ゲート電極361が金属で構成されている点は、TFT330と同じであるが、配線371が、ゲート電極361の下側の層に配置されている点が異なる。
TFT360においては、ゲート電極361を金属で構成することで、図11に示したTFT330と同じく、基板(不図示)内で反射される光などの迷光成分を遮光することが可能となる。
TFT360のゲート電極361と基板(不図示)との間には、配線371が配置されている。換言すれば、ゲート電極361の下部を覆うように、配線371が配置されている。配線371は、ゲート電極361よりも大きく(図中では下方向に長く)設けられている。
よって、ゲート電極361の下部の面全体と配線371が接する構成とすることができ、接触不良や剥がれなどが生じる可能性を低減することができるとともに、接触抵抗を低減することも可能となる。
またこのように構成することで、図14に示すように、光が透過する領域を拡大することができるため、透過率を向上させることも可能となる。
図14に、図13に示したTFT360において光が透過する領域を図示した。図14Aは、図13の上部に示したTFT360の平面図であり、このようなTFT360に上部から光を当てた場合、光が透過する領域と光を透過しない領域とを図示したのが、図14Bである。
図14Bを参照するに、光が透過する領域381は、光が透過しない領域382と比較して大きい領域である。光が透過しない領域382は、ゲート電極361、ソース電極304、ドレイン電極305が位置している部分である。これらは、金属で構成されているため、光が透過しない領域382となる。
しかしながら、第1−3の実施の形態においては、容量電極311と配線371が透明材料で構成されているため、これらの部分は、光を透過する領域381となる。よって、例えば、図4Bに示した光を透過する領域131や図6Bに示した光を透過する領域171よりも、明らかに、図14Bに示した光を透過する領域381は、広い領域となる。
よって、第1−3の実施の形態におけるTFT360においては、透過率を向上させることも可能となる。
このように、第1の実施の形態によれば、TFTの容量電極と配線を一体化した構成とし、かつ透明材料で構成することで、光の透過率を向上させることが可能になるとともに、接触不良などが起こる可能性をなくすことが可能となる。
さらに、ゲート電極も容量電極や配線と一体化した構成とし、かつ透明材料で構成することで、光の透過率をさらに向上させることが可能になるとともに、接触不良などが起こる可能性をなくすことが可能となる。
第1の実施の形態おいては、ゲート電極301自体をアモルファスで形成したり、ゲート電極331の上部にアモルファスで形成された配線341を配置したり、またはゲート電極361の下部にアモルファスで形成された配線371を配置したりする例を示した。
アモルファスは、平坦性が良好であり、上記したような膜間に配置しても、他の層の平坦性に悪影響を与えることもなく成膜することができる。よって、第1の実施の形態を実施するときに適した材料であるため、第1の実施の形態においては、アモルファス系の材料を用いた実施の形態について説明した。
<第2の実施の形態>
第2の実施の形態においては、第1の実施の形態において、透明材料としてアモルファスを用いて形成していた部分を、透明材料として結晶材料を用いて構成する点が異なる。その他の部分は、第1の実施の形態と同様なため、適宜、同様の部分に関しての説明は省略する。
<第2−1の実施の形態>
図15は、第2−1の実施の形態におけるTFTの構成を示す図である。図15中、上側の図は、TFTを上部から見たときの平面図であり、下側の図は、平面図に対応する断面図である。
第2の実施の形態においても、第1の実施の形態のTFTの構成と同じく、TFT400の最下部には、ガラスなどの透明材料で形成された基板があり、その基板上に絶縁膜があり、その絶縁膜の上に、ゲート電極401とゲート絶縁膜402が形成されている。ゲート絶縁膜402の上側には、チャネル層403が形成され、チャネル層403の上部であり、左側には、ソース電極404が形成され、右側にはドレイン電極405が形成されている。
第2−1の実施の形態においては、容量電極411とゲート電極401が、同一の透明材料で構成されている。また、容量電極411とゲート電極401を接続する配線412も、同一の透明材料で構成されている。すなわち、容量電極411、配線412、およびゲート電極401は、透明材料で一体化された構成とされている。
容量電極411、配線412、およびゲート電極401を構成する透明材料は、例えば、結晶材料であるITO(Indium Tin Oxide:酸化インジウム錫)を用いることができる。第2の実施の形態においては、透明材料として結晶材料を用いた場合を例に挙げて説明する。
このように構成することで、図16に示すように、光が透過する領域を拡大することができるため、透過率を向上させることが可能となる。
図16に、図15に示したTFT400において光が透過する領域を図示した。図16Aは、図15の上部に示したTFT400の平面図であり、このようなTFT400に上部から光を当てた場合、光が透過する領域と光を透過しない領域とを図示したのが、図16Bである。
図16Bを参照するに、光が透過する領域421は、光が透過しない領域422と比較して大きい領域である。光が透過しない領域422は、ソース電極404、ドレイン電極405が位置している部分である。これらは、金属で構成されているため、光が透過しない領域422となる。
しかしながら、第2−1の実施の形態においては、ゲート電極401、容量電極411、および配線412が透明材料で構成されているため、これらの部分は、光を透過する領域421となる。よって、例えば、図4Bに示した光を透過する領域141や図6Bに示した光を透過する領域171よりも、明らかに、図16Bに示した光を透過する領域421は、広い領域となる。
よって、第2−1の実施の形態におけるTFT400においては、透過率を向上させることが可能となる。
また、ゲート電極401自体を配線412と同一の材料で一体化構成とすることで、ゲート電極401と配線412が接触不良を起こしたり、断線したりすることを防ぐことが可能となる。同様に容量電極411と配線412を同一の材料で一体化構成とすることで、容量電極411と配線412が接触不良を起こしたり、断線したりすることを防ぐことが可能となる。
<第2−2の実施の形態>
図17は、第2−2の実施の形態におけるTFTの構成を示す図である。図17中、上側の図は、TFTを上部から見たときの平面図であり、下側の図は、平面図に対応する断面図である。
図17に示したTFT440のうち、図15に示したTFT400と同様の部分には、同様の符号を付し、その説明は省略する。
TFT440は、ゲート電極431が金属で構成されている点が、TFT400と異なる。ゲート電極431を金属で構成することで、基板(不図示)内で反射される光などの迷光成分を遮光することが可能となる。
またTFT440のゲート電極431とゲート絶縁膜402との間には、配線441が配置されている。換言すれば、ゲート電極431の上部を覆うように、配線441が配置されている。さらに、図17の上側に示した平面図において、中央部分の点線で示した部分は、ゲート電極431を表すが、配線441は、ゲート電極431よりも大きく(図中では下方向に長く)設けられている。
容量電極411と配線441は、透明材料で構成され、例えば、ITOなどの結晶材料で構成されている。一方で、ゲート電極431は、金属で構成されている。配線441とゲート電極431は、異なる材料で構成されているため、接触抵抗が発生する可能性がある。
しかしながら、上記したように、第2−2の実施の形態においては、ゲート電極431の上部の面全体と配線441が接する構成とすることができ、接触不良や剥がれなどが生じる可能性を低減することができるとともに、接触抵抗を低減することも可能となる。
またこのように構成することで、図18に示すように、光が透過する領域を拡大することができるため、透過率も向上させることが可能となる。
図18に、図17に示したTFT440において光が透過する領域を図示した。図18Aは、図17の上部に示したTFT440の平面図であり、このようなTFT440に上部から光を当てた場合、光が透過する領域と光を透過しない領域とを図示したのが、図18Bである。
図18Bを参照するに、光が透過する領域451は、光が透過しない領域452と比較して大きい領域である。光が透過しない領域452は、ゲート電極431、ソース電極404、ドレイン電極405が位置している部分である。これらは、金属で構成されているため、光が透過しない領域452となる。
しかしながら、第2−2の実施の形態においては、容量電極411と配線441が透明材料で構成されているため、これらの部分は、光を透過する領域451となる。よって、例えば、図4Bに示した光を透過する領域141や図6Bに示した光を透過する領域171よりも、明らかに、図18Bに示した光を透過する領域451は、広い領域となる。
よって、第2−2の実施の形態におけるTFT440においては、透過率を向上させることも可能となる。
<第2−3の実施の形態>
ところで、第2−1の実施の形態や第2−2の実施の形態においては、ゲート電極401自体を結晶系の材料で構成したり、ゲート電極431上に結晶系の材料で構成される配線441を配置したりする例を示した。
このように、配線441などの透明電極をゲート電極431などの遮光性を有する金属の上に形成する場合、その金属でリソグラフィのマークを形成しやすいために、プロセスが容易だというメリットがある。
しかしながら、この構造の場合には、加工のために初期にアモルファス製膜し、その後アニールで結晶化させた場合、表面荒れが生じる可能性がある。図15に示したTFT400を再度参照する。TFT400は、ゲート電極401を結晶系の材料で構成した場合であるが、ゲート電極401の上面には荒れが生じ、図15では、その荒れを凹凸で示した。また、図17に示したTFT430においても同様に、ゲート電極431の上面に配置された配線441の表面は荒れ、凸凹が発生している。
このような結晶系の材料を用いたときに、表面が荒れ、表面が荒れている状態で、ゲート絶縁膜302やチャネル層303を形成した場合、図15または図17に示したように、チャネル層303に影響が出てしまう。すなわち、チャネル層303の界面にも凸凹が残ってしまう可能性がある。
このように、チャネル層303に荒れがあると、TFTの特性に変化が生じてしまう可能性がある。図19は、表面に荒れがある場合と無い場合とにおいて、TFTの特性が変化する可能性があることを説明するための図である。図19は、FFTにおけるVg-Id特性を示したグラフであり、Vs-Vd間の電圧Vdsが0.1Vのときと10Vのときのグラフである。また図19Aは、表面に荒れがある場合のグラフであり、図19Bは、表面に荒れがない場合のグラフである。
図19Aの例から、Vs-Vd間の電圧が変わるだけでVthがずれることがわかる。また、初動も値の変動が激しく安定していないことが読み取れる。図19Bの例から、荒れが無い場合には、Vs-Vd間の電圧が変わってもVthがずれることなく、初動も値の変動が少なく安定していることが読み取れる。
このようなことから、TFT400やTFT430のように、荒れが生じる可能性がある構成の場合、荒れを吸収し、チャネル層303などに影響を与えないような構成とするのが好ましい。例えば、ゲート絶縁膜302を厚くし、ゲート電極401上またはゲート電極431上の配線441上の荒れを吸収するように構成しても良い。
または、荒れによるTFT特性の変化を許容範囲とするような装置や、光の透過性や、異種材料の結合による接触抵抗を下げることを優先としたい装置などに、TFT400やTFT430を適用することができる。
または、第2−3の実施の形態として以下に説明するような構成にすれば、図19Bに示した荒れが無いTFTと同様の特性を有するTFTとすることがで、透過率を向上させ、さらに接触抵抗などを低減できるTFTとすることができる。以下に、第2−3の実施の形態について説明する。
なお、第1の実施の形態においては、透明材料として、平坦性が良好なアモルファス系の材料を用いるため、チャネル層303に影響をおよぼすような荒れが発生することなく、図19Bに示した荒れが無いTFTと同様の特性を有するTFTとすることができる。
すなわち、第1の実施の形態は、透明電極を金属上部に形成する場合に、平坦性の良い酸化物半導体膜を形成する例である。アモルファス酸化物導電膜は、熱処理でも結晶化しにくく平坦性を保つことができる。
また、表面の荒れである凹凸は、少なくともチャネル層303の膜厚以下にすることが望ましい。このような条件を満たす材料の一例としては、InZnO膜である。a-InZnO層は、プロセスの上限温度に近い300℃程度のアニールでも結晶化しない。
このような材料を用いることで、図19Bに示すような特性劣化の無いTFT特性を得ることができ、第1の実施の形態として説明したように、透過率を向上させ、接触抵抗などを低減させるに適した構成とすることができる。
なお、第1の実施の形態において透明材料として適用できる材料は、a-IZOだけに限定されるものではなく、平坦性の良い透明導電膜であればよい。そして、第2の実施の形態のように、平坦性が良好ではない透明材料を用いる場合、以下に説明する第2−3の実施の形態のように構成すれば、荒れによる影響を低減したTFTとすることができる。
図20は、第2−3の実施の形態におけるTFTの構成を示す図である。図20中、上側の図は、TFTを上部から見たときの平面図であり、下側の図は、平面図に対応する断面図である。
図20に示したTFT460のうち、図17に示したTFT430と同様の部分には、同様の符号を付し、その説明は省略する。
TFT460は、ゲート電極472が金属で構成されている点は、TFT430と同じであるが、配線471が、ゲート電極472の下側の層に配置されている点が異なる。
TFT460においては、ゲート電極461を金属で構成することで、図17に示したTFT440と同じく、基板(不図示)内で反射される光などの迷光成分を遮光することが可能となる。
TFT460のゲート電極461と基板(不図示)との間には、配線471が配置されている。換言すれば、ゲート電極461の下部を覆うように、配線471が配置されている。さらに、図20の上側に示した平面図において、配線471は、ゲート電極461よりも大きく(図中では下方向に長く)設けられている。
容量電極411と配線471は、透明材料で構成され、例えば、ITOなどの結晶材料で構成されている。一方で、ゲート電極461は、金属で構成されている。配線471とゲート電極461は、異なる材料で構成されているため、接触抵抗が発生する可能性がある。
しかしながら、上記したように、第2−3の実施の形態においては、ゲート電極461の下部の面全体と配線471が接する構成とすることができ、接触不良や剥がれなどが生じる可能性を低減することができるとともに、接触抵抗を低減することも可能となる。
また透明電極が金属の下に入る構造となるため、金属の形状にテーパがついていなくても、段切れなどが生じる可能性が低くなる。
また、ゲート電極461の下部に配線471を配置することで、配線471を結晶系の材料で構成し、表面に荒れが発生する可能性があっても、その荒れを、ゲート電極461を構成する金属膜で吸収することができる。
換言すれば、結晶系の材料で構成されて配線471上に、金属のゲート電極461を成膜することで、表面平坦性を回復させることが可能となる。
すなわち、図20に示したように、配線471の表面の凸凹に、ゲート電極461の金属が入り込み、ゲート電極461のゲート絶縁膜402側の面に凸凹が無い状態とすることができる。よって、ゲート電極461の上側に設けられているチャネル層403に、配線471の表面の荒れの影響がおよぼされるようなことを防ぐことが可能となる。
表面平坦性を回復させるための金属の膜厚、この場合、ゲート電極461の膜厚に制限はないが、100nm程度以上の膜厚が望ましい。このように表面平坦性が回復される構成とすることで、Id-Vg特性は、図19Bに示したような良好な状態とすることが可能である。
図20に示したTFT460のように、透明電極(配線471)を遮光メタル(ゲート電極461)の下側に配置する場合、透明電極を形成した後に、遮光メタルを形成するため、リソグラフィ―の精度をあげるためのマーキングを事前に形成しておくようにするのが好ましい。
マークを事前に形成しておくことで、ITOのような表面ラフネスがある材料でも、良好な特性をもつTFTを形成することができる。
このようにして、透明材料として結晶系の材料、例えば、結晶化ITOを使うメリットとしては、透明電極としては抵抗値が低いことが挙げられる。結晶化したITOの抵抗率は、平均的に10-4Ω・cmという低い値が報告されており、低抵抗透明導電膜としては優れた材料である。
またこのように構成することで、図21に示すように、光が透過する領域を拡大することができるため、透過率も向上させることが可能となる。
図21に、図20に示したTFT460において光が透過する領域を図示した。図21Aは、図20の上部に示したTFT460の平面図であり、このようなTFT460に上部から光を当てた場合、光が透過する領域と光を透過しない領域とを図示したのが、図21Bである。
図21Bを参照するに、光が透過する領域481は、光が透過しない領域482と比較して大きい領域である。光が透過しない領域482は、ゲート電極461、ソース電極404、ドレイン電極405が位置している部分である。これらは、金属で構成されているため、光が透過しない領域452となる。
しかしながら、第2−3の実施の形態においては、容量電極411と配線471が透明材料で構成されているため、これらの部分は、光を透過する領域451となる。よって、例えば、図4Bに示した光を透過する領域141や図6Bに示した光を透過する領域171よりも、明らかに、図21Bに示した光を透過する領域451は、広い領域となる。
よって、第2−3の実施の形態におけるTFT460においては、透過率も向上させることが可能となる。
このように、第2の実施の形態によれば、TFTの容量電極と配線を一体化した構成とし、かつ透明材料で構成することで、光の透過率を向上させることが可能になるとともに、接触不良などが起こる可能性をなくすことが可能となる。
さらに、ゲート電極も容量電極や配線と一体化した構成とし、かつ透明材料で構成することで、光の透過率をさらに向上させることが可能になるとともに、接触不良などが起こる可能性をなくすことが可能となる。
第2の実施の形態おいては、ゲート電極401自体を結晶系の材料で形成したり、ゲート電極431の上部に結晶系の材料で形成された配線441を配置したり、またはゲート電極461の下部に結晶系の材料で形成された配線471を配置したりする例を示した。
結晶系の材料は、平坦性が良好ではなく、表面荒れが発生する可能性があるが、上記したように、透過率の向上や接触抵抗の低減などを実現することはできる。また、第2−3の実施の形態のように、結晶系の材料で構成される透明電極を金属の下側に設けることで、表面荒れが発生しても、その荒れによる影響を抑えることが可能となり、かつ、透過率の向上や接触抵抗の低減などを実現することができる。
<第3の実施の形態>
第3の実施の形態として、遮光膜や複数のゲート電極を有するTFTの構成について説明する。ここでは、第2−3の実施の形態で説明したTFT460に対して、遮光膜やゲートを追加する例を示すが、第1、第2−1、第2−2の実施の形態のいずれの実施の形態に対しても適用できる。
<第3―1の実施の形態>
図22に示したTFT500は、図20に示したTFT460に遮光膜501を追加した構成とされている点以外は、図20に示したTFT460と同様の構成を有しているため、その説明は省略する。
ゲート電極461は、下部からの迷光成分を遮光する機能も有するが、さらにTFT500の上部からの迷光成分も遮光する構成としても良い。そこで、上部からの迷光成分を遮光するための遮光膜501を、チャネル層403の上側に設ける。遮光膜501とチャネル層403との間には、平坦化膜502が形成される。
このように遮光膜501を形成する場合、チャネル層403部分に光が入りにくくなるように、できるだけチャネルに近いところに遮光膜501が形成されるのが良い。
遮光膜501は、金属で構成することができる。遮光膜501を遮光膜として用いることは勿論可能であるが、さらにゲート電極として用いることも可能である。すなわち、TFT500は、上下にゲート電極を有するDual gate構造のTFTとすることも可能である。
Dual gate構造とし、かつ、遮光機能も持たせる構造とする場合、図23に示すようなTFT530のような構造とすることも可能である。図23に示したTFT530は、チャネル層403のチャネルの真上にゲート電極531が設けられている構造とされている。
このようにゲート電極461とゲート電極531をTFT530の上下にそれぞれ設けることで、上方向からの迷光成分と下方向からの迷光成分が、チャネル層303に侵入することを効果的に防ぐことができる構造とすることができる。
上記した実施の形態によれば、必要最低限の金属のみを使用することで、透過率の高い透明ディスプレイを実現することができる。本技術によれば、具体的には、透過率を50%以上とすることができることを、本出願人は確認済である。
また、金属とITOなどの異種の材料が重なる部分の接触面積を大きく取れるために、段切れや接触不良などを減少させることが可能となり、歩留り向上にも有効である。
また上記したTFTの構造によれば、光がデバイスに照射されないために、酸化物半導体TFTの信頼性を向上させることも可能である。
<適用例>
以下、上述した表示装置の適用例について説明する。本技術を適用したTFTは、図1に示したような表示装置1に適用できる。また本技術を適用した表示装置1は、透明ディスプレイなどと称される背面が視認できるようなディスプレイに適用できる。
また、本技術を適用した表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置などのあらゆる分野の電子機器に適用することが可能である。
換言すると、上記表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
また、本技術を適用した表示装置は、背面を透過して視認可能な透明ディスプレイなどと称されるディスプレイに適用できるため、このような特徴を活かし、以下のような適用例を例示する。
<壁掛けディスプレイへの適用>
本技術を適用した表示装置は、壁掛けディスプレイに適用できる。壁掛けディスプレイに適用した場合、図24に示すように、表示部1100と壁面に設置されたベース部1200から構成されるようにすることができる。
表示部1100に本技術を適用し、透明ディスプレイとすることができる。ベース部1200は、周辺部1202、信号入出力端子1204、および音声出力部1206により構成される。
図24の例では、ベース部1200を形成する周辺部1202の内周部分に、表示部1100の外周部分が嵌合されて固定される。このとき、表示部1100の信号入出力端子1102と、ベース部1200の信号入出力端子1204とが接続される。
表示部1100は、透明ディスプレイであるため、ベース部1200に設置され、映像を表示していないときには、表示部1100の背面にある壁面を視認できる。
例えば、表示部1100の周辺部分を額縁に見立て、ベース部1200の内側に絵画を飾ることで、表示部1100が画像を表示していないときには、壁面に飾られた絵画を、額縁内に飾られた絵画のようにして視認することができる状態とすることができる。そして、表示部1100が画像(映像)を表示しているときには、テレビジョン受像機などと同等のディスプレイとして機能させることが可能である。
<携帯端末への適用例>
本技術を適用した表示装置は、スマートフォンなどと称される携帯端末機に適用できる。図25は、スマートフォンの外観を表している。このスマートフォンは、例えば、表示部2110および非表示部(筐体)2120と、操作部2130とを備えている。操作部2130は、図25の上図に示したように、非表示部2120の前面に設けられていてもよいし、下図に示したように上面に設けられていてもよい。
本技術を適用した表示装置を、図25に示したスマートフォンに適用した場合、表示部2110に適用することができる。
近年、AR(Augmented Reality:拡張現実)技術が盛んに検討されている。このAR技術とは、現実の環境(の一部)に対して付加情報(電子情報)としてバーチャル(仮想的)な物体を合成提示することを特徴とする技術であり、バーチャルリアリティ(仮想現実:VR)と対比をなす技術である。
AR技術では、現実環境中の特定の物体に関する説明や関連情報を含ませ、説明対象となる実物体近くに提示されることが多い。このようなARにおけるリアリティ(臨場感)をより高める手法の1つとして、透明ディスプレイが用いられることができる。ユーザは、図25に示したスマートフォンを用いて、現実の環境を視認しながら、表示部2110に表示されている付加情報を視認して、拡張現実を楽しむことができる。
<車載ディスプレイへの適用>
本技術を適用した表示装置は、自動車などに搭載されるナビゲーションシステムのディスプレイにも適用できる。
図26は、本技術を適用した表示装置を有するナビゲーション装置を備えた自動車のコックピット周辺を示している。この自動車のコックピットにおいて、インスツルメントパネル3000の上部には透明体の一つとしてのフロントガラス3020が設けられている。
また、インスツルメントパネル3000の中央部下側にはナビゲーション装置本体3011が取り付けられており、ナビゲーション装置本体3011の上部にはナビゲーション情報を表示するための液晶ディスプレイ3012が装着されている。
さらに、図中破線で示すユーザとしての運転者が座る側にはメーターパネル3013が設けられている。また、メーターパネル3013の奥側下部には、フロントガラス3020に映像を投射する投射部あるいは表示手段の一つとしての表示ユニット3014が取り付けられている。
このような構成を有するナビゲーション装置では、通常、ナビゲーション装置本体3011にて探索された推奨経路等のナビゲーション情報を液晶ディスプレイ3012に表示する。また、この形態では、これらのナビゲーション情報を、必要に応じて表示ユニット3014を用いてフロントガラス3020に表示することも可能となっている。
フロントガラス3020の一部分に、本技術を適用した表示装置(透明ディスプレイ)が組み込まれるようにし、その透明ディスプレイに、ナビゲーション情報を表示させる構成とすることができる。透明ディスプレイであるため、ユーザが道路状況などを見ながら、ナビゲーション情報を確認できるシステムを構築することが可能となる。
<電車窓への適用>
本技術を適用した表示装置は、電車などの移動体に乗車しているユーザに対して、情報を提供するディスプレイに適用できる。
図27は、本技術を適用した表示装置を有する移動体の一例の構成を示す図である。図27に示すように、レール4010が施設された走行路4020を、人を乗せて走行することができる移動体であり、この例では電車4000である。
この電車4000には、窓4001が備えられており、窓4001から乗客者は、外の風景などを見ることができるようになされている。この窓4001に、本技術を適用した表示装置である透明ディスプレイを設け、その透明ディスプレイに情報を表示するように構成することも可能である。
このように、本技術の適用範囲は多岐にわたり、上記した適用範囲に限定されるものではない。
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
なお、本技術は以下のような構成も取ることができる。
(1)
表示素子と、
前記表示素子を駆動するためのトランジスタと
を備え、
前記トランジスタは、
チャネル層と、
前記チャネル層の下部に積層されているゲート電極と、
前記ゲート電極と容量電極を接続する配線と
を備え、
前記容量電極と前記配線は、少なくとも透明材料で形成されている
表示装置。
(2)
前記ゲート電極、前記容量電極、および前記配線は、同一の透明材料で形成されている
前記(1)に記載の表示装置。
(3)
前記透明材料は、アモルファス系の材料である
前記(2)に記載の表示装置。
(4)
前記透明材料は、結晶系の材料である
前記(2)に記載の表示装置。
(5)
前記ゲート電極は、金属で形成され、
前記容量電極と前記配線は、前記透明材料で形成され、
前記ゲート電極と前記チャネル層との間に、前記配線が積層されている
前記(1)、(3)、(4)のいずれかに記載の表示装置。
(6)
前記配線は、前記ゲート電極の上面を覆うように形成された状態で、前記ゲート電極と接続されている
前記(5)に記載の表示装置。
(7)
前記ゲート電極は、金属で形成され、
前記容量電極と前記配線は、前記透明材料で形成され、
前記ゲート電極の下面に、前記配線が形成されている
前記(1)、(3)、(4)のいずれかに記載の表示装置。
(8)
前記配線は、前記ゲート電極の下面を覆うように形成された状態で、前記ゲート電極と接続されている
前記(7)に記載の表示装置。
(9)
前記チャネル層の上側に、遮光膜が積層されている
前記(1)乃至(8)のいずれかに記載の表示装置。
(10)
前記チャネル層の上側に、ゲート電極をさらに備える
前記(1)乃至(8)のいずれかに記載の表示装置。
(11)
前記チャネル層は、透明材料で形成されている
前記(1)乃至(10)のいずれかに記載の表示装置。
(12)
前記表示素子は、有機ELである
前記(1)乃至(11)のいずれかに記載の表示装置。
(13)
前記トランジスタは、TFT(Thin Film Transistor)である
前記(1)乃至(12)のいずれかに記載の表示装置。
(14)
表示素子と、
前記表示素子を駆動するためのトランジスタと
を備える表示装置を備え、
前記トランジスタは、
チャネル層と、
前記チャネル層の下部に積層されているゲート電極と、
前記ゲート電極と容量電極を接続する配線と
を備え、
前記容量電極と前記配線は、少なくとも透明材料で形成されている
電子機器。
300 TFT, 301 ゲート電極, 302 ゲート絶縁膜, 303 チャネル層, 304 ソース電極, 305 ドレイン電極, 311 容量電極, 312 配線, 330 TFT, 331 ゲート電極, 341 配線, 360 TFT, 361 ゲート電極, 371 配線, 400 TFT, 401 ゲート電極, 402 ゲート絶縁膜, 403 チャネル層, 404 ソース電極, 405 ドレイン電極, 411 容量電極, 412 配線, 430 TFT, 431 ゲート電極, 441 配線, 460 TFT, 461 ゲート電極, 471 配線

Claims (14)

  1. 表示素子と、
    前記表示素子を駆動するためのトランジスタと
    を備え、
    前記トランジスタは、
    チャネル層と、
    前記チャネル層の下部に積層されているゲート電極と、
    前記ゲート電極と容量電極を接続する配線と
    を備え、
    前記容量電極と前記配線は、少なくとも透明材料で形成されている
    表示装置。
  2. 前記ゲート電極、前記容量電極、および前記配線は、同一の透明材料で形成されている
    請求項1に記載の表示装置。
  3. 前記透明材料は、アモルファス系の材料である
    請求項2に記載の表示装置。
  4. 前記透明材料は、結晶系の材料である
    請求項2に記載の表示装置。
  5. 前記ゲート電極は、金属で形成され、
    前記容量電極と前記配線は、前記透明材料で形成され、
    前記ゲート電極と前記チャネル層との間に、前記配線が積層されている
    請求項1に記載の表示装置。
  6. 前記配線は、前記ゲート電極の上面を覆うように形成された状態で、前記ゲート電極と接続されている
    請求項5に記載の表示装置。
  7. 前記ゲート電極は、金属で形成され、
    前記容量電極と前記配線は、前記透明材料で形成され、
    前記ゲート電極の下面に、前記配線が形成されている
    請求項1に記載の表示装置。
  8. 前記配線は、前記ゲート電極の下面を覆うように形成された状態で、前記ゲート電極と接続されている
    請求項7に記載の表示装置。
  9. 前記チャネル層の上側に、遮光膜が積層されている
    請求項1に記載の表示装置。
  10. 前記チャネル層の上側に、ゲート電極をさらに備える
    請求項1に記載の表示装置。
  11. 前記チャネル層は、透明材料で形成されている
    請求項1に記載の表示装置。
  12. 前記表示素子は、有機ELである
    請求項1に記載の表示装置。
  13. 前記トランジスタは、TFT(Thin Film Transistor)である
    請求項1に記載の表示装置。
  14. 表示素子と、
    前記表示素子を駆動するためのトランジスタと
    を備える表示装置を備え、
    前記トランジスタは、
    チャネル層と、
    前記チャネル層の下部に積層されているゲート電極と、
    前記ゲート電極と容量電極を接続する配線と
    を備え、
    前記容量電極と前記配線は、少なくとも透明材料で形成されている
    電子機器。
JP2014032851A 2014-02-24 2014-02-24 表示装置、電子機器 Pending JP2015158572A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014032851A JP2015158572A (ja) 2014-02-24 2014-02-24 表示装置、電子機器
US14/615,007 US20150243231A1 (en) 2014-02-24 2015-02-05 Display device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014032851A JP2015158572A (ja) 2014-02-24 2014-02-24 表示装置、電子機器

Publications (1)

Publication Number Publication Date
JP2015158572A true JP2015158572A (ja) 2015-09-03

Family

ID=53882790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014032851A Pending JP2015158572A (ja) 2014-02-24 2014-02-24 表示装置、電子機器

Country Status (2)

Country Link
US (1) US20150243231A1 (ja)
JP (1) JP2015158572A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207486A (ja) * 2015-04-23 2016-12-08 株式会社ジャパンディスプレイ 表示装置
WO2020049690A1 (ja) * 2018-09-06 2020-03-12 シャープ株式会社 アクティブマトリクス基板の製造方法及びアクティブマトリクス基板
US10847739B2 (en) 2017-09-21 2020-11-24 Sharp Kabushiki Kaisha Display device having larger openings on inner sides of anode electrodes in display region than on inner sides of anode electrodes in peripheral display region
CN112753058A (zh) * 2018-09-26 2021-05-04 夏普株式会社 显示装置
US11289563B2 (en) 2017-09-28 2022-03-29 Sharp Kabushiki Kaisha Electrode contact structure, display control driver, and display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220158143A (ko) * 2021-05-20 2022-11-30 삼성디스플레이 주식회사 표시 패널

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302273A (ja) * 2008-06-13 2009-12-24 Sony Corp 半導体装置、半導体装置の製造方法および表示装置ならびに電子機器
JP2010123595A (ja) * 2008-11-17 2010-06-03 Sony Corp 薄膜トランジスタおよび表示装置
JP2010183027A (ja) * 2009-02-09 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
JP2011100995A (ja) * 2009-10-09 2011-05-19 Semiconductor Energy Lab Co Ltd 半導体装置
WO2013061381A1 (ja) * 2011-10-28 2013-05-02 パナソニック株式会社 薄膜半導体装置及び薄膜半導体装置の製造方法
US20130207099A1 (en) * 2012-02-13 2013-08-15 E Ink Holdings Inc. Display apparatus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897477B2 (en) * 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
US7230592B2 (en) * 2002-03-04 2007-06-12 Hitachi, Ltd. Organic electroluminescent light emitting display device
JP5567770B2 (ja) * 2007-09-21 2014-08-06 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
KR101813492B1 (ko) * 2011-01-05 2018-01-02 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
JP2012243935A (ja) * 2011-05-19 2012-12-10 Sony Corp デバイスおよび表示装置
CN102983141B (zh) * 2011-09-02 2015-07-01 乐金显示有限公司 具有氧化物薄膜晶体管的平板显示装置及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302273A (ja) * 2008-06-13 2009-12-24 Sony Corp 半導体装置、半導体装置の製造方法および表示装置ならびに電子機器
JP2010123595A (ja) * 2008-11-17 2010-06-03 Sony Corp 薄膜トランジスタおよび表示装置
JP2010183027A (ja) * 2009-02-09 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
JP2011100995A (ja) * 2009-10-09 2011-05-19 Semiconductor Energy Lab Co Ltd 半導体装置
WO2013061381A1 (ja) * 2011-10-28 2013-05-02 パナソニック株式会社 薄膜半導体装置及び薄膜半導体装置の製造方法
US20130207099A1 (en) * 2012-02-13 2013-08-15 E Ink Holdings Inc. Display apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207486A (ja) * 2015-04-23 2016-12-08 株式会社ジャパンディスプレイ 表示装置
US10847739B2 (en) 2017-09-21 2020-11-24 Sharp Kabushiki Kaisha Display device having larger openings on inner sides of anode electrodes in display region than on inner sides of anode electrodes in peripheral display region
US11289563B2 (en) 2017-09-28 2022-03-29 Sharp Kabushiki Kaisha Electrode contact structure, display control driver, and display device
WO2020049690A1 (ja) * 2018-09-06 2020-03-12 シャープ株式会社 アクティブマトリクス基板の製造方法及びアクティブマトリクス基板
CN112753058A (zh) * 2018-09-26 2021-05-04 夏普株式会社 显示装置
CN112753058B (zh) * 2018-09-26 2022-09-06 夏普株式会社 显示装置

Also Published As

Publication number Publication date
US20150243231A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
US12133419B2 (en) Display device, method of manufacturing the same, and electronic apparatus
US10211270B2 (en) Thin film transistor and display panel using the same having serially connected gates
US10210813B2 (en) Display device, electronic device, and driving method of display device
TWI745991B (zh) 顯示設備
JP5849981B2 (ja) 表示装置および電子機器
CN109216417B (zh) 显示装置
JP2015158572A (ja) 表示装置、電子機器
WO2016013264A1 (ja) 表示装置、表示装置の製造方法、及び、電子機器
CN111326673B (zh) 显示装置
JP2010145444A (ja) 表示装置、表示装置の画素レイアウト方法および電子機器
CN110858607A (zh) 显示装置
CN112599563B (zh) 显示装置
JP5531720B2 (ja) 表示装置、表示装置の製造方法、及び、電子機器
KR20190002931A (ko) 표시장치
JP2008129155A (ja) 画素回路および表示装置、並びに画素回路の製造方法
TW202121375A (zh) 顯示裝置
KR102344142B1 (ko) 표시장치
JP2008235499A (ja) トランジスタパネル及びその製造方法
JP2015018100A (ja) El表示装置およびel表示装置の駆動方法
JP2007003792A (ja) 表示装置及びアレイ基板

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150327

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150701

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180904