[go: up one dir, main page]

JP2010183027A - 薄膜トランジスタおよび表示装置 - Google Patents

薄膜トランジスタおよび表示装置 Download PDF

Info

Publication number
JP2010183027A
JP2010183027A JP2009027646A JP2009027646A JP2010183027A JP 2010183027 A JP2010183027 A JP 2010183027A JP 2009027646 A JP2009027646 A JP 2009027646A JP 2009027646 A JP2009027646 A JP 2009027646A JP 2010183027 A JP2010183027 A JP 2010183027A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
drain electrode
source electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009027646A
Other languages
English (en)
Other versions
JP4752927B2 (ja
Inventor
Toshiaki Arai
俊明 荒井
Narihiro Morosawa
成浩 諸沢
Kazuhiko Tokunaga
和彦 徳永
Hiroshi Sagawa
裕志 佐川
Kiwamu Miura
究 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009027646A priority Critical patent/JP4752927B2/ja
Priority to TW099102266A priority patent/TWI412137B/zh
Priority to US12/696,270 priority patent/US8269217B2/en
Priority to KR1020100008969A priority patent/KR101651679B1/ko
Priority to CN201010104366.5A priority patent/CN101800248B/zh
Publication of JP2010183027A publication Critical patent/JP2010183027A/ja
Application granted granted Critical
Publication of JP4752927B2 publication Critical patent/JP4752927B2/ja
Priority to US13/287,689 priority patent/US8497504B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】酸化物半導体層に酸素を供給しやすく、良好なトランジスタ特性を回復させることが可能な薄膜トランジスタおよびこれを備えた表示装置を提供する。
【解決手段】ＴＦＴ２０のソース電極２５Ｓおよびドレイン電極２５Ｄに、酸化物半導体層２３を露出させる開口部２７を設ける。ＴＦＴ２０形成後に酸素アニールをする際に、開口部２７から、酸化物半導体層２３に酸素を供給しやすくし、良好なトランジスタ特性を回復させる。また、ソース電極２５Ｓおよびドレイン電極２５Ｄを、酸化物半導体層２３を露出させる溝により、チャネル幅方向に分割するようにしてもよい。あるいは、ソース電極２５Ｓまたはドレイン電極２５Ｄのチャネル保護層２４に重なる辺に対向する辺に沿って、酸化物半導体層２３がソース電極２５Ｓまたはドレイン電極２５Ｄの端から露出しているはみ出し領域を設けてもよい。
【選択図】図４

Description

本発明は、チャネルとして酸化物半導体層を有する薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）およびこれを備えた表示装置に関する。
酸化亜鉛または酸化インジウムガリウム亜鉛（ＩＧＺＯ）等の酸化物半導体は、半導体デバイスの活性層として優れた性質を示し、近年、ＴＦＴ，発光デバイス，透明導電膜などへの応用を目指して開発が進められている。
例えば、酸化物半導体を用いたＴＦＴは、従来液晶表示装置に用いられているアモルファスシリコン（ａ−Ｓｉ：Ｈ）をチャネルに用いたものと比較して、電子移動度が大きく、優れた電気特性を有している。また、室温付近の低温でも高い移動度が期待できるという利点もある。
一方、酸化物半導体は耐熱性が充分でなく、ＴＦＴ製造プロセス中の熱処理により酸素や亜鉛などが脱離して格子欠陥を形成することが知られている。この格子欠陥は、電気的には浅い不純物準位を形成し、酸化物半導体層の低抵抗化を引き起こす。そのため、そのため、ゲート電圧を印加しなくてもドレイン電流が流れるノーマリーオン型すなわちデプレッション型の動作となり、欠陥準位の増大と共に閾電圧が小さくなり、リーク電流が増大する。
そのため、従来では、ＴＦＴ形成後に高温下で酸素アニールをすることで、酸化物半導体層中の酸素が不足していた、または酸素が脱離した欠損部分に酸素を供給し、特性回復をすることが知られている（例えば、特許文献１および特許文献２参照。）。
特開２００６−１６５５２９号公報 特開２００６−１６５５３２号公報
しかしながら、ＴＦＴの形状やサイズによってはトランジスタ特性が回復しにくいという問題があった。
本発明はかかる問題点に鑑みてなされたもので、その目的は、酸化物半導体層に酸素を供給しやすく、良好なトランジスタ特性を回復させることが可能な薄膜トランジスタおよびこれを備えた表示装置を提供することにある。
本発明による第１の薄膜トランジスタは、基板上に、ゲート電極，ゲート絶縁膜，チャネル領域を含む酸化物半導体層およびチャネル領域を覆うチャネル保護層を順に備え、チャネル保護層の両側の酸化物半導体層上にソース電極およびドレイン電極が形成され、ソース電極およびドレイン電極の少なくとも一方は、酸化物半導体層を露出させる開口部を有するものである。
本発明による第２の薄膜トランジスタは、基板上に、ゲート電極，ゲート絶縁膜，チャネル領域を含む酸化物半導体層およびチャネル領域を覆うチャネル保護層を順に備え、チャネル保護層の両側の酸化物半導体層上にソース電極およびドレイン電極が形成され、ソース電極およびドレイン電極は、酸化物半導体層を露出させる溝により、チャネル幅方向に分割されているものである。ここでチャネル幅方向とは、ソース電極およびドレイン電極の対向する方向に直交する方向（通常は長手方向）の幅をいう。
本発明による第３の薄膜トランジスタは、基板上に、ゲート電極，ゲート絶縁膜，チャネル領域を含む酸化物半導体層およびチャネル領域を覆うチャネル保護層を順に備え、チャネル保護層の両側の酸化物半導体層上にソース電極およびドレイン電極が形成されており、ソース電極およびドレイン電極の少なくとも一方のチャネル保護層に重なる辺に対向する辺に沿って、酸化物半導体層がソース電極またはドレイン電極の端から露出しているはみ出し領域が設けられているものである。
本発明による第１ないし第３の表示装置は、薄膜トランジスタおよび表示素子を備えたものであって、薄膜トランジスタが、上記本発明の第１ないし第３の薄膜トランジスタによりそれぞれ構成されたものである。
本発明の第１の薄膜トランジスタでは、ソース電極およびドレイン電極の少なくとも一方に、酸化物半導体層を露出させる開口部が設けられているので、薄膜トランジスタの形成後に高温下で酸素アニールをした場合、この開口部から、酸化物半導体層中の酸素が不足していた、または酸素が脱離した欠損部分に酸素が供給されやすくなる。
本発明の第２の薄膜トランジスタでは、ソース電極およびドレイン電極が、酸化物半導体層を露出させる溝により、チャネル幅方向に分割されているので、薄膜トランジスタの形成後に高温下で酸素アニールをした場合、この溝から、酸化物半導体層中の酸素が不足していた、または酸素が脱離した欠損部分に酸素が供給されやすくなる。
本発明の第３の薄膜トランジスタでは、ソース電極およびドレイン電極の少なくとも一方のチャネル保護層に重なる辺に対向する辺に沿って、酸化物半導体層がソース電極またはドレイン電極の端から露出しているはみ出し領域が設けられているので、薄膜トランジスタの形成後に高温下で酸素アニールをした場合、このはみ出し領域から、酸化物半導体層中の酸素が不足していた、または酸素が脱離した欠損部分に酸素が供給されやすくなる。
本発明の第１ないし第３の表示装置では、上記本発明による第１ないし第３の薄膜トランジスタをそれぞれ備えているので、薄膜トランジスタの酸化物半導体層の低抵抗化が抑えられている。よって、リーク電流が抑制され、輝度の高い明るい表示が可能となる。
本発明の第１の薄膜トランジスタによれば、ソース電極およびドレイン電極の少なくとも一方に、酸化物半導体層を露出させる開口部を設けるようにしたので、この開口部から、酸化物半導体層に酸素を供給しやすくすることができ、良好なトランジスタ特性を回復させることが可能となる。
本発明の第２の薄膜トランジスタでは、ソース電極およびドレイン電極を、酸化物半導体層を露出させる溝により、チャネル幅方向に分割するようにしたので、この溝から、酸化物半導体層に酸素を供給しやすくすることができ、良好なトランジスタ特性を回復させることが可能となる。
本発明の第３の薄膜トランジスタでは、ソース電極およびドレイン電極の少なくとも一方のチャネル保護層に重なる辺に対向する辺に沿って、酸化物半導体層がソース電極またはドレイン電極の端から露出しているはみ出し領域を設けるようにしたので、このはみ出し領域から、酸化物半導体層に酸素を供給しやすくすることができ、良好なトランジスタ特性を回復させることが可能となる。
本発明の第１ないし第３の表示装置では、上記本発明による第１ないし第３の薄膜トランジスタをそれぞれ備えるようにしたので、薄膜トランジスタの酸化物半導体層の低抵抗化を抑えてリーク電流を抑制することができ、輝度の高い明るい表示が可能となる。
本発明の第１の実施の形態に係る表示装置の構成を表す図である。 図１に示した画素駆動回路の一例を表す等価回路図である。 図２に示したＴＦＴの構成を表す平面図である。 図３のＩＶ−ＩＶ線における断面図である。 図１に示した表示領域の構成を表す断面図である。 図１に示した表示装置の製造方法を工程順に表す断面図である。 図３に示したＴＦＴの特性を説明するための図である。 変形例１−１に係るＴＦＴの構成を表す平面図である。 図８に示したＴＦＴの構成を表す断面図である。 図８に示したＴＦＴを用いた画素回路の構成を表す平面図である。 変形例１−２に係るＴＦＴの構成を表す平面図である。 図１１に示したＴＦＴの構成を表す断面図である。 図１１に示したＴＦＴを用いた画素回路の構成を表す平面図である。 変形例１−３に係るＴＦＴの構成を表す平面図である。 図１４に示したＴＦＴの構成を表す断面図である。 図１４に示したＴＦＴの変形例を表す平面図である。 図１４に示したＴＦＴを用いた画素回路の構成を表す平面図である。 変形例１−４に係る画素回路の構成を表す平面図である。 図１８に示した駆動トランジスタの構成を拡大して表す平面図である。 変形例１−５に係る画素回路の構成を表す平面図である。 図２０に示した駆動トランジスタおよび保持容量の構成を表す断面図である。 本発明の第２の実施の形態に係るＴＦＴの構成を表す平面図である。 図２２のＸＸＩＩＩ−ＸＸＩＩＩ線における断面図である。 表１においてＷ＝２０μｍ、Ｌ＝１０μｍの場合の酸素伝搬距離を説明するための平面図である。 表１においてＷ＝５０μｍ、Ｌ＝１０μｍの場合の酸素伝搬距離を説明するための平面図である。 表１においてＷ＝２０μｍ、Ｌ＝２０μｍの場合（良好）、およびＷ＝２０μｍ、Ｌ＝２０μｍの場合（導電体動作）のそれぞれのトランジスタ特性を表す図である。 本発明の第３の実施の形態に係るＴＦＴの構成を表す平面図である。 変形例３−１に係るＴＦＴの構成を表す平面図である。 図２８に示したＴＦＴの構成を表す断面図である。 変形例３−２に係る画素回路の構成を表す平面図である。 図３０に示したサンプリング用トランジスタの構成を表す断面図である。 変形例３−３に係る画素回路の構成を表す平面図である。 図３２に示したサンプリング用トランジスタの構成を表す断面図である。 上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。 上記実施の形態の表示装置の適用例１の外観を表す斜視図である。 （Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例３の外観を表す斜視図である。 適用例４の外観を表す斜視図である。 （Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（ソース電極およびドレイン電極に開口部を設けた例）
２．第２の実施の形態（ソース電極およびドレイン電極を溝により分割した例）
３．第３の実施の形態（ソース電極およびドレイン電極の外側にはみ出し領域を設けた例）
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る表示装置の構成を表すものである。この表示装置は、極薄型の有機発光カラーディスプレイ装置などとして用いられるものであり、例えば、後述するＴＦＴ基板１に、表示素子として後述する複数の有機発光素子１０Ｒ，１０Ｇ，１０Ｂよりなる画素ＰＸＬＣがマトリクス状に配置されてなる表示領域１１０が形成されると共に、この表示領域１１０の周辺に、信号部である水平セレクタ（ＨＳＥＬ）１２１と、スキャナ部であるライトスキャナ（ＷＳＣＮ）１３１および電源スキャナ（ＤＳＣＮ）１３２とが形成されたものである。
表示領域１１０において、列方向には信号線ＤＴＬ１０１〜１０ｎが配置され、行方向には走査線ＷＳＬ１０１〜１０ｍおよび電源ラインＤＳＬ１０１〜１０ｍが配置されている。各信号線ＤＴＬと各走査線ＷＳＬとの交差点に、有機発光素子ＰＸＬＣ（１０Ｒ，１０Ｇ，１０Ｂのいずれか一つ（サブピクセル））を含む画素回路１４０が設けられている。各信号線ＤＴＬは、水平セレクタ１２１に接続され、この水平セレクタ１２１から信号線ＤＴＬに映像信号が供給される。各走査線ＷＳＬは、ライトスキャナ１３１に接続されている。各電源ラインＤＳＬは、電源ラインスキャナ１３２に接続されている。
図２は、画素回路１４０の一例を表したものである。画素回路１４０は、サンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂと、保持容量３Ｃと、有機発光素子ＰＸＬＣよりなる発光素子３Ｄとを有するアクティブ型の駆動回路である。サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬ１０１に接続され、そのソースおよびドレインの一方が対応する信号線ＤＴＬ１０１に接続され、他方が駆動用トランジスタ３Ｂのゲートｇに接続されている。駆動用トランジスタ３Ｂは、そのドレインｄが対応する電源線ＤＳＬ１０１に接続され、ソースｓが発光素子３Ｄのアノードに接続されされている。発光素子３Ｄのカソードは接地配線３Ｈに接続されている。なお、この接地配線３Ｈは全ての画素ＰＸＬＣに対して共通に配線されている。保持容量３Ｃは、駆動用トランジスタ３Ｂのソースｓとゲートｇとの間に接続されている。
サンプリングトランジスタ３Ａは、走査線ＷＳＬ１０１から供給される制御信号に応じて導通し、信号線ＤＴＬ１０１から供給された映像信号の信号電位をサンプリングして保持容量３Ｃに保持するものである。駆動用トランジスタ３Ｂは、第１電位にある電源線ＤＳＬ１０１から電流の供給を受け、保持容量３Ｃに保持された信号電位に応じて駆動電流を発光素子３Ｄに供給するものである。発光素子３Ｄは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
図３は、図２に示したサンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂを構成するＴＦＴ２０の平面構成を表したものであり、図４は、図３のＩＶ−ＩＶ線における断面構成を表したものである。ＴＦＴ２０は、例えば、基板１０上に、ゲート電極２１、ゲート絶縁膜２２、酸化物半導体層２３、チャネル保護層２４，ソース電極２５Ｓおよびドレイン電極２５Ｄ，並びにパッシベーション膜２６を順に有する酸化物半導体トランジスタである。ここで酸化物半導体とは、亜鉛，インジウム，ガリウム，スズまたはそれらの混合物の酸化物をいい、優れた半導体特性を示すことが知られている。
ゲート電極２１は、ＴＦＴ２０に印加されるゲート電圧により酸化物半導体層２３中の電子密度を制御するものであり、例えば、厚みが５０ｎｍのモリブデン（Ｍｏ）層と、厚みが４００ｎｍのアルミニウム（Ａｌ）層またはアルミニウム合金層との二層構造を有している。アルミニウム合金層としては、例えばアルミニウム−ネオジム合金層が挙げられる。
ゲート絶縁膜２２は、例えば、厚みが４００ｎｍ程度であり、シリコン酸化膜，シリコン窒化膜、シリコン酸窒化膜あるいは酸化アルミニウム膜、またはこれらの積層膜により構成されている。
酸化物半導体層２３は、例えば、厚みが２０ｎｍ以上１００ｎｍ以下であり、酸化インジウムガリウム亜鉛（ＩＧＺＯ）により構成されている。
チャネル保護層２４は、酸化物半導体薄膜層２３からの酸素の脱離が少なく、また水素の供給が少ないことが望ましく、例えば、厚みが２００ｎｍ程度であり、シリコン酸化膜，シリコン窒化膜，シリコン酸窒化膜あるいは酸化アルミニウム膜、またはこれらの積層膜により構成されている。
ソース電極２５Ｓおよびドレイン電極２５Ｄは、チャネル保護層２４の両側の酸化物半導体層２３上に形成されている。なお、酸化物半導体層２３のうち、ソース電極２５Ｓとドレイン電極２５Ｄとの間の領域に対応する部分がチャネル領域２３Ａとなっており、このチャネル領域２３Ａはチャネル保護層２４で覆われている。また、酸化物半導体層２３のチャネル幅方向の両端は、チャネル保護層２４、ソース電極２５Ｓおよびドレイン電極２５Ｄのいずれにも覆われない露出部分２３Ｂとなっている。
ソース電極２５Ｓおよびドレイン電極２５Ｄは、酸化物半導体層２３を露出させる開口部２７を有している。これにより、このＴＦＴ２０では、酸化物半導体層２３に酸素を供給しやすく、良好なトランジスタ特性を回復させることができるようになっている。
なお、開口部２７は、ソース電極２５Ｓまたはドレイン電極２５Ｄのいずれか一方に設けられていてもよい。また、開口部２７の寸法、形状および個数などは特に限定されないが、例えば５μｍ×５μｍのものを片側４箇所に配置することができる。
ソース電極２５Ｓおよびドレイン電極２５Ｄは、例えば、アルミニウム，銅，銀あるいはモリブデンを主成分とする金属層を含み、この金属層の単層膜、または、この金属層と、チタン，バナジウム，ニオブ，タンタル，クロム，タングステン，ニッケル，亜鉛あるいはインジウムを主成分とする金属層あるいは金属化合物層との積層膜により構成されていることが好ましい。
特に、ソース電極２５Ｓおよびドレイン電極２５Ｄは、アルミニウムまたは銅を主成分とする金属層を含むことが好ましい。配線を低抵抗化することができるからである。アルミニウムを主成分とする金属としては、例えば、アルミニウム、アルミニウム−ネオジウム合金，シリコンを含むアルミニウムが挙げられる。
また、ソース電極２５Ｓおよびドレイン電極２５Ｄの酸化物半導体層２３と接する層は、酸化物半導体層２３から酸素を脱離させない金属、または酸化物半導体層２３から酸素を脱離させない金属化合物により構成されていることが好ましい。ＴＦＴ２０の電気特性を変化させてしまうおそれが小さいからである。具体的には、ソース電極２５Ｓおよびドレイン電極２５Ｄの酸化物半導体層２３と接する層は、モリブデン，モリブデンあるいはチタンの酸化物，窒化物あるいは酸窒化物，アルミニウム窒化物，または銅酸化物により構成されていることが好ましい。
あるいは、ソース電極２５Ｓおよびドレイン電極２５Ｄの最上層は、チタン，チタンの酸化物，窒化物あるいは酸窒化物により構成されていることが好ましい。
このようなソース電極２５Ｓおよびドレイン電極２５Ｄの具体的な構成例としては、例えば、酸化物半導体層２３の側から、厚みが５０ｎｍのモリブデン層２５Ａ、厚みが５００ｎｍのアルミニウム層２５Ｂおよび厚みが５０ｎｍのチタン層２５Ｃの積層膜が好ましい。その理由は、以下の通りである。後述する有機発光素子１０Ｒ，１０Ｇ，１０Ｂのアノード５１をアルミニウムを主成分とする金属により構成した場合、アノード５１をリン酸・硝酸、酢酸等を含む混合液を用いてウェットエッチングする必要がある。その際、最上層であるチタン層２５Ｃはエッチングレートが非常に低いので、基板１０側に残すことができる。その結果、後述する有機発光素子１０Ｒ，１０Ｇ，１０Ｂのカソード５５と、基板１０側のチタン層２５Ｃとを接続することが可能となる。
あるいは、ソース電極２５Ｓおよびドレイン電極Ｄの酸化物半導体層２３と接する層は、金属酸化物または金属窒化物により構成されていることも好ましい。金属酸化物としては、酸化チタン，酸化ネオブ，酸化亜鉛，酸化スズ，ＩＴＯ（インジウム・スズ複合酸化物）などが上げられる。金属窒化物としては、窒化チタン，窒化タンタルなどが挙げられる。
パッシベーション膜２６は、例えば、厚みが３００ｎｍ程度であり、シリコン酸化膜，シリコン窒化膜、シリコン酸窒化膜あるいは酸化アルミニウム膜、またはこれらの積層膜により構成されている。
図５は、表示領域１１０の断面構成を表したものである。表示領域１１０には、赤色の光を発生する有機発光素子１０Ｒと、緑色の光を発生する有機発光素子１０Ｇと、青色の光を発生する有機発光素子１０Ｂとが、順に全体としてマトリクス状に形成されている。なお、有機発光素子１０Ｒ，１０Ｇ，１０Ｂは短冊形の平面形状を有し、隣り合う有機発光素子１０Ｒ，１０Ｇ，１０Ｂの組み合わせが一つの画素（ピクセル）を構成している。
有機発光素子１０Ｒ，１０Ｇ，１０Ｂは、それぞれ、ＴＦＴ基板１上に、平坦化絶縁膜５１を間にして、アノード（陽極）５２、電極間絶縁膜５３、後述する発光層を含む有機層５４、およびカソード（陰極）５５がこの順に積層された構成を有している。
このような有機発光素子１０Ｒ，１０Ｇ，１０Ｂは、必要に応じて、窒化ケイ素（ＳｉＮ）または酸化ケイ素（ＳｉＯ）などの保護膜５６により被覆され、更にこの保護膜５５上に、熱硬化型樹脂または紫外線硬化型樹脂などの接着層６０を間にしてガラスなどよりなる封止用基板７１が全面にわたって貼り合わされることにより封止されている。封止用基板７１には、必要に応じてカラーフィルタ７２およびブラックマトリクスとしての光遮蔽膜（図示せず）が設けられていてもよい。
平坦化絶縁膜５１は、上述したＴＦＴ２０よりなるサンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂを含む画素駆動回路１４０が形成されたＴＦＴ基板１の表面を平坦化するためのものである。平坦化絶縁膜５１は、微細な接続孔５１Ａが形成されるためパターン精度が良い材料により構成されていることが好ましい。平坦化絶縁膜５１の構成材料としては、例えば、ポリイミド等の有機材料、あるいは酸化シリコン（ＳｉＯ２ ）などの無機材料が挙げられる。図２に示した駆動トランジスタ３Ｂは、平坦化絶縁膜５１に設けられた接続孔５１Ａを介してアノード５２に電気的に接続されている。
アノード５２は、有機発光素子１０Ｒ，１０Ｇ，１０Ｂの各々に対応して形成されている。また、アノード５２は、発光層で発生した光を反射させる反射電極としての機能を有しており、できるだけ高い反射率を有するようにすることが発光効率を高める上で望ましい。アノード５２は、例えば、厚みが１００ｎｍ以上１０００ｎｍ以下であり、銀（Ａｇ），アルミニウム（Ａｌ），クロム（Ｃｒ），チタン（Ｔｉ），鉄（Ｆｅ），コバルト（Ｃｏ），ニッケル（Ｎｉ），モリブデン（Ｍｏ），銅（Ｃｕ），タンタル（Ｔａ），タングステン（Ｗ），白金（Ｐｔ）あるいは金（Ａｕ）などの金属元素の単体または合金により構成されている。
電極間絶縁膜５３は、アノード５２とカソード５５との絶縁性を確保すると共に発光領域を正確に所望の形状にするためのものであり、例えば、ポリイミドなどの有機材料、または酸化シリコン（ＳｉＯ２ ）などの無機絶縁材料により構成されている。電極間絶縁膜５３は、アノード５２の発光領域に対応して開口部を有している。なお、有機層５４およびカソード５５は、発光領域だけでなく電極間絶縁膜５３の上にも連続して設けられていてもよいが、発光が生じるのは電極間絶縁膜５３の開口部だけである。
有機層５４は、例えば、アノード５２の側から順に、正孔注入層，正孔輸送層，発光層および電子輸送層（いずれも図示せず）を積層した構成を有するが、これらのうち発光層以外の層は必要に応じて設ければよい。また、有機層５４は、有機発光素子１０Ｒ，１０Ｇ，１０Ｂの発光色によってそれぞれ構成が異なっていてもよい。正孔注入層は、正孔注入効率を高めるためのものであると共に、リークを防止するためのバッファ層である。正孔輸送層は、発光層への正孔輸送効率を高めるためのものである。発光層は、電界をかけることにより電子と正孔との再結合が起こり、光を発生するものである。電子輸送層は、発光層への電子輸送効率を高めるためのものである。なお、有機層５４の構成材料は、一般的な低分子または高分子有機材料であればよく、特に限定されない。
カソード５５は、例えば、厚みが５ｎｍ以上５０ｎｍ以下であり、アルミニウム（Ａｌ），マグネシウム（Ｍｇ），カルシウム（Ｃａ），ナトリウム（Ｎａ）などの金属元素の単体または合金により構成されている。中でも、マグネシウムと銀との合金（ＭｇＡｇ合金）、またはアルミニウム（Ａｌ）とリチウム（Ｌｉ）との合金（ＡｌＬｉ合金）が好ましい。また、カソード５５は、ＩＴＯまたはＩＺＯ（インジウム・亜鉛複合酸化物）により構成されていてもよい。
この表示装置は、例えば次のようにして製造することができる。
（ＴＦＴ基板１を形成する工程）
まず、図６（Ａ）に示したように、ガラスよりなる基板１０上に、例えばスパッタリング法により、上述した厚みおよび材料よりなる金属層を形成し、この金属層に対してフォトリソグラフィおよびエッチングを施すことにより、ゲート電極２１を形成する。
次いで、図６（Ｂ）に示したように、基板１０の全面に、例えばプラズマＣＶＤ（Chemical Vapor Deposition ；化学気相成長）法により、上述した厚みおよび材料よりなるゲート絶縁膜２２を形成する。
続いて、同じく図６（Ｂ）に示したように、スパッタリング法により、上述した厚みおよび材料よりなる酸化物半導体層２３を形成する。具体的には、酸化物半導体層２３を酸化インジウムガリウム亜鉛（ＩＧＺＯ）により構成する場合、例えば、ＩＧＺＯのセラミックをターゲットとしたＤＣスパッタ法を用い、アルゴン（Ａｒ）と酸素（Ｏ２ ）の混合ガスによるプラズマ放電により基板１０上にＩＧＺＯ膜を形成する。なお、プラズマ放電の前に真空容器内の真空度が１×１０-4Ｐａ以下になるまで排気したのち、アルゴンと酸素との混合ガスを導入する。また、酸化物半導体層２３を酸化亜鉛により構成する場合、酸化亜鉛のセラミックをターゲットとしたＲＦスパッタ法、または亜鉛の金属ターゲットを用いてアルゴンおよび酸素を含むガス雰囲気中でＤＣスパッタ法を用いて、酸化亜鉛膜を形成する。
そののち、図６（Ｃ）に示したように、フォトリソグラフィおよびエッチングにより、酸化物半導体層２３を所定の形状に成形する。続いて、同じく図６（Ｃ）に示したように、例えばプラズマＣＶＤ法により、上述した厚みおよび材料よりなるチャネル保護層２４を形成し、フォトリソグラフィおよびエッチングにより所定の形状に成形する。
チャネル保護層２４を形成したのち、例えばスパッタリング法により、厚みが５０ｎｍのモリブデン層２５Ａ、厚みが５００ｎｍのアルミニウム層２５Ｂおよび厚みが５０ｎｍのチタン層２５Ｃを形成する。続いて、例えば塩素系のガスを用いたドライエッチングによりチタン層２５Ｃをエッチングしたのち、例えばリン酸、硝酸、酢酸を含む混合液を用いたウェットエッチングにより、アルミニウム層２５Ｂおよびモリブデン層２５Ａをエッチングする。これにより、図６（Ｄ）に示したように、開口部２７を有するソース電極２５Ｓおよびドレイン電極２５Ｄを形成する。
ソース電極２５Ｓおよびドレイン電極２５Ｄを形成したのち、高温下で酸素アニールをすることにより、酸化物半導体層２３中の酸素が不足していた、または酸素が脱離した欠損部分に酸素を供給し、特性回復をする。アニール条件としては、例えば、窒素濃度６０％で酸素濃度４０％の雰囲気中において３００℃１時間とすることができる。ここでは、ソース電極２５Ｓおよびドレイン電極２５Ｄに開口部２７が設けられ、この開口部２７内に酸化物半導体層２３が露出しているので、この開口部２７から、酸化物半導体層２３中の酸素の欠損部分に酸素が供給されやすくなる。また、酸化物半導体層２３の露出部分２３Ｂからも、酸化物半導体層２３に酸素が供給される。
そののち、例えば原子層成膜法またはスパッタリング法により、上述した厚みおよび材料よりなるパッシベーション膜２６を形成する。以上により、図３および図４に示したＴＦＴ２０を有するＴＦＴ基板１が形成される。
なお、この製造方法により、ソース電極２５Ｓおよびドレイン電極２５Ｄを、厚みが５０ｎｍのモリブデン層２５Ａ、厚みが５００ｎｍのアルミニウム層２５Ｂおよび厚みが５０ｎｍのチタン層２５Ｃの積層膜とし、上述したアニール条件でアニールしてＴＦＴ２０を実際に作製し、得られたＴＦＴ２０について伝達特性を調べたところ、図７（Ａ）に示したように、オン・オフ比の十分に確保されたトランジスタ特性を得ることができた。
一方、モリブデン層２５Ａに代えてチタン層を用い、上記と同様にしてＴＦＴを作製し、得られたＴＦＴについて伝達特性を調べたところ、図７（Ｂ）に示したように、十分にオン・オフ比の確保されたトランジスタ特性を得ることはできなかった。
その理由は、以下のように考えられる。ソース電極２５Ｓおよびドレイン電極２５Ｄをチタン、アルミニウムおよびチタンの３層膜とした場合、チタンをウェットエッチングすることは困難であるので、ドライエッチングを用いることが一般的である。良好なＴＦＴ特性を得るためには、酸化物半導体層２３の厚みを５０ｎｍ程度にする必要があるが、ドライエッチングを用いた場合にはソース電極２５Ｓおよびドレイン電極２５Ｄを構成する金属材料と、酸化物半導体との選択比を高くすることが困難であるので、ソース電極２５Ｓおよびドレイン電極２５Ｄをエッチングする際に酸化物半導体層２３が消失してしまう。そのため、開口部２７内に酸化物半導体層２３が露出せず、酸素アニールをしても酸化物半導体層２３中に酸素を供給することが難しくなる。
（有機発光素子１０Ｒ，１０Ｇ，１０Ｂを形成する工程）
ＴＦＴ基板１を形成したのち、ＴＦＴ基板１の全面に感光性樹脂を塗布し、露光および現像することにより、平坦化絶縁膜５１および接続孔５１Ａを形成し、焼成する。次いで、例えば直流スパッタリングにより、上述した材料よりなるアノード５２を成膜し、例えばリソグラフィ技術を用いて選択的にエッチングし、所定の形状にパターニングする。続いて、例えばＣＶＤ法により上述した厚みおよび材料よりなる電極間絶縁膜５３を形成し、例えばリソグラフィ技術を用いて開口部を形成する。そののち、例えば蒸着法により、上述した材料よりなる有機層５４およびカソード５５を順次成膜し、有機発光素子１０Ｒ，１０Ｇ，１０Ｂを形成する。続いて、有機発光素子１０Ｒ，１０Ｇ，１０Ｂを、上述した材料よりなる保護膜５６で覆う。
そののち、保護膜５６の上に、接着層６０を形成する。そののち、カラーフィルタ７２が設けられ、上述した材料よりなる封止用基板７１を用意し、ＴＦＴ基板１と封止用基板７１とを接着層６０を間にして貼り合わせる。以上により、図５に示した表示装置が完成する。
この表示装置では、走査線ＷＳＬから供給される制御信号に応じてサンプリング用トランジスタ３Ａが導通し、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされて保持容量３Ｃに保持される。また、第１電位にある電源線ＤＳＬから駆動用トランジスタ３Ｂに電流が供給され、保持容量３Ｃに保持された信号電位に応じて、駆動電流が発光素子３Ｄ（有機発光素子１０Ｒ，１０Ｇ，１０Ｂ）に供給される。発光素子３Ｄ（有機発光素子１０Ｒ，１０Ｇ，１０Ｂ）は、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。この光は、カソード５５，カラーフィルタ７２および封止用基板７１を透過して取り出される。
ここでは、サンプリングトランジスタ３Ａおよび駆動用トランジスタ３Ｂを構成するＴＦＴ２０において、ソース電極２５Ｓおよびドレイン電極２５Ｄに、酸化物半導体層２３を露出させる開口部２７が設けられているので、製造工程中の酸素アニールにより、開口部２７から、酸化物半導体層２３中の酸素が不足していた、または酸素が脱離した欠損部分に酸素が供給され、トランジスタ特性が十分に回復されている。よって、このＴＦＴ２０を用いて構成された表示装置では、ＴＦＴ２０の酸化物半導体層２３の低抵抗化が抑えられ、リーク電流が抑制され、輝度の高い明るい表示が可能となる。
このように本実施の形態では、ＴＦＴ２０のソース電極２５Ｓおよびドレイン電極２５Ｄに、酸化物半導体層２３を露出させる開口部２７を設けるようにしたので、この開口部２７から、酸化物半導体層２３に酸素を供給しやすくすることができ、良好なトランジスタ特性を回復させることが可能となる。よって、このＴＦＴ２０を用いて表示装置を構成すれば、ＴＦＴ２０の酸化物半導体層２３の低抵抗化を抑えてリーク電流を抑制することができ、輝度の高い明るい表示が可能となる。
以下、本実施の形態の変形例１−１〜１−５について説明する。実際の画素レイアウトにおいては、ソース電極２５Ｓまたはドレイン電極２５Ｄに開口部２７を設けることは、ラインアンドスペースの加工上、難しい場合があるが、これらの変形例は、そのような困難を解消することができるものである。
（変形例１−１）
図８は、変形例１−１に係るＴＦＴ２０の平面構成を表したものであり、図９は図８のＩＸ−ＩＸ線に沿った断面構成を表したものである。このＴＦＴ２０は、ドレイン電極２５Ｄのチャネル幅Ｗｄとソース電極２５Ｓのチャネル幅Ｗｓとが異なっており、ソース電極２５Ｓまたはドレイン電極２５Ｄのいずれかのチャネル幅方向の両側に、酸化物半導体層２３を露出させる開口部２７が設けられている。これにより、このＴＦＴ２０では、酸化物半導体層２３に酸素を供給しやすく、良好なトランジスタ特性を回復させることが可能となっている。
具体的には、ソース電極２５Ｓのチャネル幅Ｗｓのほうがドレイン電極２５Ｄのチャネル幅Ｗｄよりも大きくなっており、ドレイン電極２５Ｄのチャネル幅方向の両側に開口部２７が設けられていることが好ましい。ソース電極２５Ｓに開口部２７を設けると保持容量３Ｃを十分に確保することが難しくなるからである。
図１０は、図８および図９に示したＴＦＴ２０を用いた画素回路１４０の平面構成を表したものである。ＴＦＴ２０は、サンプリング用トランジスタ３Ａおよび駆動トランジスタ３Ｂのいずれにも適用可能であるが、特に駆動トランジスタ３Ｂに適用することが好ましい。駆動トランジスタ３Ｂはトランジスタサイズが大きいからである。
（変形例１−２）
図１１は、変形例１−２に係るＴＦＴ２０の平面構成を表したものであり、図１２は図１１のＸＩＩ−ＸＩＩ線に沿った断面構成を表したものである。このＴＦＴ２０は、ドレイン電極２５Ｄまたはソース電極２５Ｓのいずれかがノズル形状または櫛歯形状とされており、櫛歯の間に、酸化物半導体層２３を露出させる開口部２７が設けられている。これにより、このＴＦＴ２０では、酸化物半導体層２３に酸素を供給しやすく、良好なトランジスタ特性を回復させることが可能となっている。
具体的には、ドレイン電極２５Ｄが、多数の櫛歯２５Ｄ１を有するノズル形状または櫛歯形状とされており、ドレイン電極２５Ｄの櫛歯２５Ｄ１の間に開口部２７が設けられていることが好ましい。ソース電極２５Ｓに開口部２７を設けると保持容量３Ｃを十分に確保することが難しくなるからである。また、ドレイン電極２５Ｄのチャネル幅Ｗｄは、櫛歯２５Ｄ１の幅の総和に等しく（Ｗｄ＝Ｗｄ１＋Ｗｄ２＋・・・＋Ｗｄｎ）、ソース電極２５Ｓのチャネル幅Ｗｓのほうがドレイン電極２５Ｄのチャネル幅Ｗｄよりも大きくなっている。
図１３は、図１１および図１２に示したＴＦＴ２０を用いた画素回路１４０の平面構成を表したものである。ＴＦＴ２０は、サンプリング用トランジスタ３Ａおよび駆動トランジスタ３Ｂのいずれにも適用可能であるが、特に駆動トランジスタ３Ｂに適用することが好ましい。駆動トランジスタ３Ｂはトランジスタサイズが大きいからである。
（変形例１−３）
図１４は、変形例１−３に係るＴＦＴ２０の平面構成を表したものであり、図１５は図１４のＸＶ−ＸＶ線に沿った断面構成を表したものである。このＴＦＴ２０は、ドレイン電極２５Ｄにチャネル幅の狭くなった狭チャネル幅領域２５Ｄ２が設けられており、この狭チャネル幅領域２５Ｄ２に、酸化物半導体層２３を露出させる開口部２７が設けられている。これにより、このＴＦＴ２０では、酸化物半導体層２３に酸素を供給しやすく、良好なトランジスタ特性を回復させることが可能となっている。
この場合、ソース電極２５Ｓの一部に狭チャネル幅領域を設けるよりも、ドレイン電極２５Ｄの一部に狭チャネル幅領域２５Ｄ２および開口部２７が設けられていることが好ましい。ソース電極２５Ｓに開口部２７を設けると保持容量３Ｃを十分に確保することが難しくなるからである。
狭チャネル幅領域２５Ｄ２の平面形状は、図１４に示したような長方形に限らず、図１６に示したように、ソース電極２５Ｓから離れるにつれて細くなる形状、例えば台形でもよい。
図１７は、図１４および図１５に示したＴＦＴ２０を用いた画素回路１４０の平面構成を表したものである。ＴＦＴ２０は、サンプリング用トランジスタ３Ａおよび駆動トランジスタ３Ｂのいずれにも適用可能であるが、特に駆動トランジスタ３Ｂに適用することが好ましい。駆動トランジスタ３Ｂはトランジスタサイズが大きいからである。
（変形例１−４）
図１８は、変形例１−４に係る画素回路１４０の平面構成を表したものであり、図１９は、図１８に示した駆動トランジスタ３Ｂの平面構成を拡大して表したものである。この画素回路１４０および駆動トランジスタ３Ｂは、酸化物半導体層２３がドレイン電極２５Ｄの下部から電源線ＤＳＬの下部まで延在し、電源線ＤＳＬに、酸化物半導体層２３を露出させる開口部２７が設けられている。これにより、この画素回路１４０では、駆動トランジスタ３Ｂの酸化物半導体層２３に酸素を供給しやすく、良好なトランジスタ特性を回復させることが可能となっている。
なお、本変形例は、サンプリング用トランジスタ３Ａおよび駆動トランジスタ３Ｂのいずれにも適用可能であるが、特に駆動トランジスタ３Ｂに適用することが好ましい。駆動トランジスタ３Ｂはトランジスタサイズが大きいからである。また、電源線ＤＳＬは線幅が大きいので、走査線ＷＳＬや信号線ＤＴＬよりも、電源線ＤＳＬのほうが開口部２７を設けるのに適しているからである。
（変形例１−５）
図２０は、変形例１−５に係る画素回路１４０の平面構成を表したものであり、図２１は、図２０のＸＸＩ−ＸＸＩ線に沿った断面構成を表したものである。この画素回路１４０および駆動トランジスタ３Ｂは、酸化物半導体層２３がドレイン電極２５Ｄの下部から保持容量３Ｃの下部まで延在し、保持容量３Ｃに、酸化物半導体層２３を露出させる開口部２７が設けられている。これにより、この画素回路１４０では、駆動トランジスタ３Ｂの酸化物半導体層２３に酸素を供給しやすく、良好なトランジスタ特性を回復させることが可能となっている。
（第２の実施の形態）
図２２は、本発明の第２の実施の形態に係るＴＦＴ２０の平面構成を表したものであり、図２３は図２２のＸＸＩＩＩ−ＸＸＩＩＩ線に沿った断面構成を表したものである。なお、図２２には、ＴＦＴ基板１の画素駆動回路１４０のうち、上述したサンプリング用トランジスタ３Ａを構成するＴＦＴ２０と、上述した保持容量３Ｃを構成するキャパシタ３０とを表している。このＴＦＴ２０は、ソース電極２５Ｓおよびドレイン電極２５Ｄをチャネル幅方向に分割したことを除いては、上記第１の実施の形態と同様に構成されている。よって、対応する構成要素には同一の符号を付して説明する。
ＴＦＴ２０のゲート電極２１，ゲート絶縁膜２２，酸化物半導体層２３，チャネル保護層２４およびパッシベーション膜２６は、第１の実施の形態と同様に構成されている。
ソース電極２５Ｓおよびドレイン電極２５Ｄは、溝２８により、チャネル幅方向に分割されている。溝２８内には、酸化物半導体層２３が露出している。これにより、このＴＦＴ２０では、酸化物半導体層２３に酸素を供給しやすく、良好なトランジスタ特性を回復させることができるようになっている。
チャネル領域２３Ａは、溝２８から２０μｍ以内の領域に形成されていることが好ましい。酸素の伝搬は、酸化物半導体層２３中、または酸化物半導体層２３と他の層との界面を通じた水平方向の伝搬となるので、チャネル領域２３Ａを、溝２８から２０μｍ以内の領域に形成することにより、溝２８の効果をより高めることができるからである。
表１は、ＴＦＴのチャネル幅（ソース電極２５Ｓおよびドレイン電極２５Ｄの対向する方向に直交する方向、すなわちソース電極２５およびドレイン電極２５Ｄの長手方向の幅）Ｗおよびチャネル長（ソース電極２５Ｓおよびドレイン電極２５Ｄの対向する方向の幅）Ｌとトランジスタ特性との関係を調べた結果を表したものである。表１から分かるように、図２４に示したようなＷ＝２０μｍ、Ｌ＝１０μｍの場合は良好なトランジスタ特性を示すが、図２５に示したようなＷ＝５０μｍ、Ｌ＝１０μｍの場合はデプレッション型から導電体動作にシフトしてしまっていた。参考のため、図２６に、表１においてＷ＝２０μｍ、Ｌ＝２０μｍの場合（良好）、およびＷ＝２０μｍ、Ｌ＝２０μｍの場合（導電体動作）のそれぞれのトランジスタ特性を示す。
Figure 2010183027
図２４および図２５に示したＴＦＴ２０では、酸化物半導体層２３のチャネル幅方向の両端の露出部分２３Ｂからのみ酸素が供給される。よって、酸素伝搬距離はＷ／２となる。図２４における酸素伝搬距離はＷ／２＝１０μｍで、良好なトランジスタ特性が得られている。これに対して、図２５における酸素伝搬距離はＷ／２＝２５μｍで、導電体動作にシフトしてしまっている。このことから、溝２８を形成した場合には、酸素伝搬距離が１０μｍ以下、すなわち、チャネル領域２３Ａが溝２８から２０μｍ以内の領域に形成されているようにすれば、溝２８および露出部分２９から、酸化物半導体層２３に酸素を十分に供給することができることが分かる。
キャパシタ３０は、基板１０の側から順に、ゲート電極２１と同層に形成された下層電極と、ゲート絶縁膜２２と同層に形成されたキャパシタ絶縁膜と、ソース電極２５Ｓおよびドレイン電極２５Ｄと同層に形成された上層電極とを備えている。
このＴＦＴ２０およびこれを備えた表示装置は、第１の実施の形態と同様にして製造することができる。
この表示装置では、第１の実施の形態と同様にして、発光素子３Ｄ（有機発光素子１０Ｒ，１０Ｇ，１０Ｂ）が発光し、この光が、カソード５５，カラーフィルタ７２および封止用基板７１を透過して取り出される。ここでは、サンプリングトランジスタ３Ａおよび駆動用トランジスタ３Ｂを構成するＴＦＴ２０において、ソース電極２５Ｓおよびドレイン電極２５Ｄが、酸化物半導体層２３を露出させる溝２８により、チャネル幅方向に分割されているので、製造工程中の酸素アニールにより、開口部２７から、酸化物半導体層２３中の酸素が不足していた、または酸素が脱離した欠損部分に酸素が供給され、トランジスタ特性が十分に回復されている。よって、このＴＦＴ２０を用いて構成された表示装置では、ＴＦＴ２０の酸化物半導体層２３の低抵抗化が抑えられ、リーク電流が抑制され、輝度の高い明るい表示が可能となる。
このように本実施の形態では、ソース電極２５Ｓおよびドレイン電極２５Ｄを、酸化物半導体層２３を露出させる溝２８により、チャネル幅方向に分割するようにしたので、この溝２８から、酸化物半導体層２３に酸素を供給しやすくすることができ、良好なトランジスタ特性を回復させることが可能となる。よって、このＴＦＴ２０を用いて表示装置を構成すれば、ＴＦＴ２０の酸化物半導体層２３の低抵抗化を抑えてリーク電流を抑制することができ、輝度の高い明るい表示が可能となる。
（第３の実施の形態）
図２７は、本発明の第３の実施の形態に係るＴＦＴ２０の平面構成を表したものである。このＴＦＴ２０は、ドレイン電極２５Ｄの片側に酸化物半導体層２３を露出させたことを除いては、上記第１および第２の実施の形態と同様に構成されている。よって、対応する構成要素には同一の符号を付して説明する。
ＴＦＴ２０のゲート電極２１，ゲート絶縁膜２２，酸化物半導体層２３，チャネル保護層２４およびパッシベーション膜２６は、第１の実施の形態と同様に構成されている。
ドレイン電極２５Ｄのチャネル保護層２４に重なる辺に対向する辺に沿って、酸化物半導体層２３がドレイン電極２５Ｄの端から露出しているはみ出し領域２９が設けられている。これにより、このＴＦＴ２０では、酸化物半導体層２３に酸素を供給しやすく、良好なトランジスタ特性を回復させることができるようになっている。
チャネル領域２３Ａは、第２の実施の形態と同様に、はみ出し領域２９から２０μｍ以内の領域に形成されていることが好ましい。
このＴＦＴ２０およびこれを備えた表示装置は、第１の実施の形態と同様にして製造することができる。
この表示装置では、第１の実施の形態と同様にして、発光素子３Ｄ（有機発光素子１０Ｒ，１０Ｇ，１０Ｂ）が発光し、この光が、カソード５５，カラーフィルタ７２および封止用基板７１を透過して取り出される。ここでは、サンプリングトランジスタ３Ａおよび駆動用トランジスタ３Ｂを構成するＴＦＴ２０において、ドレイン電極２５Ｄのチャネル保護層２４に重なる辺に対向する辺に沿って、酸化物半導体層２３がドレイン電極２５Ｄの端から露出しているはみ出し領域２９が設けられているので、製造工程中の酸素アニールにより、はみ出し領域２９から、酸化物半導体層２３中の酸素が不足していた、または酸素が脱離した欠損部分に酸素が供給され、トランジスタ特性が十分に回復されている。よって、このＴＦＴ２０を用いて構成された表示装置では、ＴＦＴ２０の酸化物半導体層２３の低抵抗化が抑えられ、リーク電流が抑制され、輝度の高い明るい表示が可能となる。
このように本実施の形態では、ドレイン電極２５Ｄのチャネル保護層２４に重なる辺に対向する辺に沿って、酸化物半導体層２３がドレイン電極２５Ｄの端から露出しているはみ出し領域２９を設けるようにしたので、このはみ出し領域２９から、酸化物半導体層２３に酸素を供給しやすくすることができ、良好なトランジスタ特性を回復させることが可能となる。よって、このＴＦＴ２０を用いて表示装置を構成すれば、ＴＦＴ２０の酸化物半導体層２３の低抵抗化を抑えてリーク電流を抑制することができ、輝度の高い明るい表示が可能となる。
（変形例３−１）
なお、上記実施の形態では、ドレイン電極２５Ｄの片側にはみ出し領域２９を設けた場合について説明したが、ＴＦＴ２０の構成によっては、図２８および図２９に示したように、ソース電極２５Ｓおよびドレイン電極２５Ｄの両方の外側にはみ出し領域２９を設けるようにしてもよい。
（変形例３−２）
図３０は、変形例３−２に係る画素回路１４０の平面構成を表したものであり、図３１は、図３０に示したサンプリング用トランジスタ３Ａおよび信号線ＤＴＬの断面構成を表したものである。この画素回路１４０は、酸化物半導体層２３がソース電極２５Ｓまたはドレイン電極２５Ｄの下部から信号線ＤＴＬまたは電源線ＤＳＬなどの配線の下部まで延在し、信号線ＤＴＬまたは電源線ＤＳＬなどの配線に、はみ出し領域２９が設けられている。これにより、この画素回路１４０では、サンプリング用トランジスタ３Ａまたは駆動トランジスタ３Ｂの酸化物半導体層２３に酸素を供給しやすく、良好なトランジスタ特性を回復させることが可能となっている。
（変形例３−３）
図３２は、変形例３−３に係る画素回路１４０の平面構成を表したものであり、図３３は、図３２に示したサンプリング用トランジスタ３Ａおよび信号線ＤＴＬの断面構成を表したものである。この画素回路１４０は、走査線ＷＳＬ，信号線ＤＴＬまたは電源線ＤＳＬなどの配線の下部に、配線下酸化物半導体層２３Ｃが設けられたものである。配線下酸化物半導体層２３Ｃは、サンプリング用トランジスタ３Ａまたは駆動トランジスタ３Ｂの活性層としての酸化物半導体層２３とは、分離溝２３Ｄによって分離されている。走査線ＷＳＬ，信号線ＤＴＬまたは電源線ＤＳＬなどの配線は、配線下酸化物半導体層２３Ｃよりも広い幅で設けられ、配線下酸化物半導体層２３Ｃの表面全部を被覆している。そのため、配線下酸化物半導体層２３Ｃは、製造工程において酸素が脱離したままで、酸化物半導体層２３の特性回復のためのアニールによっても酸素を導入されず、金属としての性質を有していると共に配線の一部を構成している。また、配線下酸化物半導体層２３Ｃは、酸化物半導体層２３と同一のマスクで形成することが可能である。これにより、この画素回路１４０では、複数のマスクを用いずに、走査線ＷＳＬ，信号線ＤＴＬまたは電源線ＤＳＬを低抵抗化することが可能となる。よって、低コストで、配線抵抗に起因するクロストークやシェーディングなどの画質不良が抑えられる。
（モジュールおよび適用例）
以下、上記実施の形態で説明した表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
（モジュール）
上記実施の形態の表示装置は、例えば、図３４に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の一辺に、封止用基板７１および接着層６０から露出した領域２１０を設け、この露出した領域２１０に、信号線駆動回路１２０および走査線駆動回路１３０の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
（適用例１）
図３５は、上記実施の形態の表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記各実施の形態に係る表示装置により構成されている。
（適用例２）
図３６は、上記実施の形態の表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記各実施の形態に係る表示装置により構成されている。
（適用例３）
図３７は、上記実施の形態の表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記各実施の形態に係る表示装置により構成されている。
（適用例４）
図３８は、上記実施の形態の表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記各実施の形態に係る表示装置により構成されている。
（適用例５）
図３９は、上記実施の形態の表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記各実施の形態に係る表示装置により構成されている。
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
また、上記実施の形態では、有機発光素子１０Ｒ，１０Ｇ，１０Ｂが、ＴＦＴ基板１上に、アノード５２、発光層を含む有機層５４およびカソード５５がこの順に積層された構成を有している場合について説明したが、有機発光素子１０Ｒ，１０Ｇ，１０Ｂは、アノード５２およびカソード５５の間に発光層を含む有機層５４を有していれば、それらの積層順序は限定されない。例えば、有機発光素子１０Ｒ，１０Ｇ，１０Ｂは、ＴＦＴ基板１上に、カソード５５、発光層を含む有機層５４およびアノード５２がこの順に積層された構成を有していてもよい。
更に、上記実施の形態では、有機発光素子１０Ｒ，１０Ｂ，１０Ｇの構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。
加えて、本発明は、有機発光素子のほか、液晶表示素子、無機エレクトロルミネッセンス素子、またはエレクトロデポジション型もしくエレクトロクロミック型の表示素子などの他の表示素子を用いた表示装置にも適用可能である。
１…ＴＦＴ基板、３Ａ…サンプリング用トランジスタ、３Ｂ…駆動用トランジスタ、３Ｃ…保持容量、３Ｄ…発光素子、１０…基板、１０Ｒ，１０Ｇ，１０Ｂ…有機発光素子、２０…ＴＦＴ、２１…ゲート電極、２２…ゲート絶縁膜、２３…酸化物半導体層、２４…チャネル保護層、２５…ソース・ドレイン電極、２６…パッシベーション膜、５１…平坦化絶縁膜、５２…アノード、５３…電極間絶縁膜、５４…有機層、５５…カソード、５６…保護膜、６０…接着層、７１…封止用基板、１１０…表示領域、１４０…画素駆動回路

Claims (15)

  1. 基板上に、ゲート電極，ゲート絶縁膜，チャネル領域を含む酸化物半導体層および前記チャネル領域を覆うチャネル保護層を順に備え、
    前記チャネル保護層の両側の前記酸化物半導体層上にソース電極およびドレイン電極が形成されており、前記ソース電極および前記ドレイン電極の少なくとも一方は、前記酸化物半導体層を露出させる開口部を有する
    薄膜トランジスタ。
  2. 基板上に、ゲート電極，ゲート絶縁膜，チャネル領域を含む酸化物半導体層および前記チャネル領域を覆うチャネル保護層を順に備え、
    前記チャネル保護層の両側の前記酸化物半導体層上にソース電極およびドレイン電極が形成されており、前記ソース電極および前記ドレイン電極は、前記酸化物半導体層を露出させる溝により、チャネル幅方向に分割されている
    薄膜トランジスタ。
  3. 前記チャネル領域は、前記溝から２０μｍ以内の領域に形成されている
    請求項２記載の薄膜トランジスタ。
  4. 基板上に、ゲート電極，ゲート絶縁膜，チャネル領域を含む酸化物半導体層および前記チャネル領域を覆うチャネル保護層を順に備え、
    前記チャネル保護層の両側の前記酸化物半導体層上にソース電極およびドレイン電極が形成されており、前記ソース電極および前記ドレイン電極の少なくとも一方の前記チャネル保護層に重なる辺に対向する辺に沿って、前記酸化物半導体層が前記ソース電極または前記ドレイン電極の端から露出しているはみ出し領域が設けられている
    薄膜トランジスタ。
  5. 前記ソース電極および前記ドレイン電極の少なくとも一方は、前記チャネル保護層に重なる辺を除く辺に沿って、前記酸化物半導体層が前記ソース電極または前記ドレイン電極の端からはみ出した領域を有する
    請求項４記載の薄膜トランジスタ。
  6. 前記チャネル領域は、前記はみ出した領域から２０μｍ以内の領域に形成されている
    請求項４記載の薄膜トランジスタ。
  7. 前記ソース電極および前記ドレイン電極は、アルミニウム，銅，銀あるいはモリブデンを主成分とする金属層を含み、前記金属層の単層膜、または、前記金属層と、チタン，バナジウム，ニオブ，タンタル，クロム，タングステン，ニッケル，亜鉛あるいはインジウムを主成分とする金属層あるいは金属化合物層との積層膜により構成されている
    請求項１ないし６のいずれか１項に記載の薄膜トランジスタ。
  8. 前記ソース電極および前記ドレイン電極の前記酸化物半導体層と接する層は、前記酸化物半導体層から酸素を脱離させない金属、または前記酸化物半導体層から酸素を脱離させない金属化合物により構成されている
    請求項７記載の薄膜トランジスタ。
  9. 前記ソース電極および前記ドレイン電極の前記酸化物半導体層と接する層は、モリブデン，モリブデンあるいはチタンの酸化物，窒化物あるいは酸窒化物，アルミニウム窒化物，または銅酸化物により構成されている
    請求項７記載の薄膜トランジスタ。
  10. 前記ソース電極および前記ドレイン電極の最上層は、チタン，チタンの酸化物，窒化物あるいは酸窒化物により構成されている
    請求項７記載の薄膜トランジスタ。
  11. 前記ソース電極および前記ドレイン電極の前記酸化物半導体層と接する層は、導電性の金属酸化物，金属窒化物または金属酸窒化物により構成されている
    請求項１ないし６のいずれか１項に記載の薄膜トランジスタ。
  12. 薄膜トランジスタおよび表示素子を備え、
    前記薄膜トランジスタは、
    基板上に、ゲート電極，ゲート絶縁膜，チャネル領域を含む酸化物半導体層および前記チャネル領域を覆うチャネル保護層を順に備え、
    前記チャネル保護層の両側の前記酸化物半導体層上にソース電極およびドレイン電極が形成されており、前記ソース電極および前記ドレイン電極の少なくとも一方は、前記酸化物半導体層を露出させる開口部を有する
    表示装置。
  13. 薄膜トランジスタおよび表示素子を備え、
    前記薄膜トランジスタは、
    基板上に、ゲート電極，ゲート絶縁膜，チャネル領域を含む酸化物半導体層および前記チャネル領域を覆うチャネル保護層を順に備え、
    前記チャネル保護層の両側の前記酸化物半導体層上にソース電極およびドレイン電極が形成されており、前記ソース電極および前記ドレイン電極は、前記酸化物半導体層を露出させる溝により、チャネル幅方向に分割されている
    表示装置。
  14. 薄膜トランジスタおよび表示素子を備え、
    前記薄膜トランジスタは、
    基板上に、ゲート電極，ゲート絶縁膜，チャネル領域を含む酸化物半導体層および前記チャネル領域を覆うチャネル保護層を順に備え、
    前記チャネル保護層の両側の前記酸化物半導体層上にソース電極およびドレイン電極が形成されており、前記ソース電極および前記ドレイン電極の少なくとも一方の前記チャネル保護層に重なる辺に対向する辺に沿って、前記酸化物半導体層が前記ソース電極または前記ドレイン電極の端から露出しているはみ出し領域が設けられている
    表示装置。
  15. 前記表示素子は、アノードとカソードとの間に、発光層を含む有機層を有する有機発光素子である
    請求項１２ないし１４のいずれか１項に記載の表示装置。
JP2009027646A 2009-02-09 2009-02-09 薄膜トランジスタおよび表示装置 Active JP4752927B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009027646A JP4752927B2 (ja) 2009-02-09 2009-02-09 薄膜トランジスタおよび表示装置
TW099102266A TWI412137B (zh) 2009-02-09 2010-01-27 薄膜電晶體及顯示單元
US12/696,270 US8269217B2 (en) 2009-02-09 2010-01-29 Display unit with thin film transistor having through holes in source/drain electrode
KR1020100008969A KR101651679B1 (ko) 2009-02-09 2010-02-01 박막 트랜지스터 및 표시 장치
CN201010104366.5A CN101800248B (zh) 2009-02-09 2010-02-02 薄膜晶体管和显示器件
US13/287,689 US8497504B2 (en) 2009-02-09 2011-11-02 Thin film transistor and display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009027646A JP4752927B2 (ja) 2009-02-09 2009-02-09 薄膜トランジスタおよび表示装置

Publications (2)

Publication Number Publication Date
JP2010183027A true JP2010183027A (ja) 2010-08-19
JP4752927B2 JP4752927B2 (ja) 2011-08-17

Family

ID=42539679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009027646A Active JP4752927B2 (ja) 2009-02-09 2009-02-09 薄膜トランジスタおよび表示装置

Country Status (5)

Country Link
US (2) US8269217B2 (ja)
JP (1) JP4752927B2 (ja)
KR (1) KR101651679B1 (ja)
CN (1) CN101800248B (ja)
TW (1) TWI412137B (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160718A (ja) * 2011-01-14 2012-08-23 Semiconductor Energy Lab Co Ltd 半導体記憶装置
JP2012253752A (ja) * 2011-05-06 2012-12-20 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013084939A (ja) * 2011-09-29 2013-05-09 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
WO2013150981A1 (ja) * 2012-04-04 2013-10-10 シャープ株式会社 半導体装置およびその製造方法
JP2013541192A (ja) * 2010-09-03 2013-11-07 アプライド マテリアルズ インコーポレイテッド スタガー薄膜トランジスタおよびその形成方法
US8866984B2 (en) 2010-01-24 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2014239216A (ja) * 2010-06-21 2014-12-18 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
KR20150055334A (ko) * 2013-11-13 2015-05-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
JP2015158572A (ja) * 2014-02-24 2015-09-03 株式会社Ｊｏｌｅｄ 表示装置、電子機器
US9171942B2 (en) 2011-07-29 2015-10-27 Fujifilm Corporation Semiconductor element manufacturing method
WO2016035652A1 (ja) * 2014-09-03 2016-03-10 シャープ株式会社 金属積層膜の製造方法、半導体装置の製造方法、及び液晶表示装置の製造方法
JP2016034032A (ja) * 2010-10-20 2016-03-10 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JPWO2015122393A1 (ja) * 2014-02-14 2017-03-30 シャープ株式会社 アクティブマトリクス基板
WO2017099024A1 (ja) * 2015-12-09 2017-06-15 シャープ株式会社 アクティブマトリクス基板およびそれを備える液晶表示パネル
US9812518B2 (en) 2015-04-07 2017-11-07 Samsung Display Co., Ltd. Thin film transistor array substrate and organic light-emitting display apparatus including the same
JP2018032874A (ja) * 2010-09-03 2018-03-01 株式会社半導体エネルギー研究所 半導体装置
JP2018078340A (ja) * 2012-11-16 2018-05-17 株式会社半導体エネルギー研究所 半導体装置
JP2018164096A (ja) * 2010-01-15 2018-10-18 株式会社半導体エネルギー研究所 半導体装置
JP2018537861A (ja) * 2015-12-16 2018-12-20 鴻富錦精密工業（深▲セン▼）有限公司 薄膜トランジスタの基板及びその製造方法
US12369403B2 (en) 2010-01-24 2025-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041144B1 (ko) * 2009-08-13 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR101460869B1 (ko) * 2009-09-04 2014-11-11 가부시끼가이샤 도시바 박막 트랜지스터 및 그 제조 방법
KR102057221B1 (ko) * 2009-09-16 2019-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102443297B1 (ko) * 2009-09-24 2022-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101693816B1 (ko) 2009-10-09 2017-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 시프트 레지스터, 표시 장치, 및 그 구동 방법
KR101801959B1 (ko) 2009-10-21 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 액정 표시 장치를 구비하는 전자기기
KR20190100462A (ko) 2009-11-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011118509A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN105810752B (zh) 2010-04-02 2019-11-19 株式会社半导体能源研究所 半导体装置
US9196739B2 (en) * 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101977152B1 (ko) 2010-04-02 2019-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9147768B2 (en) * 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9246010B2 (en) * 2010-07-14 2016-01-26 Sharp Kabushiki Kaisha Thin film transistor substrate
CN102097324B (zh) * 2010-10-22 2012-12-12 友达光电股份有限公司 半导体元件及其制造方法
KR20120045178A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
CN102610652A (zh) * 2011-01-20 2012-07-25 元太科技工业股份有限公司 金属氧化物半导体结构及其制造方法
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2013080247A1 (ja) * 2011-11-29 2013-06-06 パナソニック株式会社 薄膜トランジスタおよび薄膜トランジスタの製造方法
TWI463670B (zh) 2012-03-28 2014-12-01 E Ink Holdings Inc 主動元件
KR101949225B1 (ko) 2012-04-16 2019-04-26 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
JP6001308B2 (ja) * 2012-04-17 2016-10-05 株式会社半導体エネルギー研究所 半導体装置
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5991668B2 (ja) * 2012-08-23 2016-09-14 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR20140068918A (ko) 2012-11-02 2014-06-09 보에 테크놀로지 그룹 컴퍼니 리미티드 박막 트랜지스터(tft), 그 제조 방법, 어레이 기판, 디스플레이 장치 및 장벽층
TWI582993B (zh) 2012-11-30 2017-05-11 半導體能源研究所股份有限公司 半導體裝置
CN103050441B (zh) * 2012-12-10 2014-09-24 华映视讯（吴江）有限公司 氧化物薄膜晶体管制程方法
US20150295058A1 (en) * 2012-12-28 2015-10-15 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Thin-film transistor and manufacturing method therefor
CN103177970A (zh) * 2013-02-26 2013-06-26 上海大学 一种氧化物薄膜晶体管制备方法
JP6151070B2 (ja) * 2013-04-11 2017-06-21 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
TWI513005B (zh) * 2013-09-13 2015-12-11 Au Optronics Corp 薄膜電晶體及其製造方法
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102085099B1 (ko) * 2013-10-15 2020-03-05 삼성디스플레이 주식회사 박막 트랜지스터 기판, 표시 장치 및 표시 장치의 제조 방법
US9166181B2 (en) 2014-02-19 2015-10-20 International Business Machines Corporation Hybrid junction field-effect transistor and active matrix structure
US20150340539A1 (en) * 2014-05-21 2015-11-26 Semiconductor Energy Laboratory Co., Ltd. Ultraviolet sensor and electronic device using ultraviolet sensor
CN104167446B (zh) * 2014-07-14 2017-09-29 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置
CN104600123B (zh) 2015-01-05 2018-06-26 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
CN106684125B (zh) * 2015-11-05 2020-05-08 群创光电股份有限公司 显示设备
JP2017143108A (ja) * 2016-02-08 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ及び薄膜トランジスタの製造方法
TWI715699B (zh) * 2016-10-21 2021-01-11 日商半導體能源硏究所股份有限公司 複合氧化物及電晶體
CN106653772B (zh) * 2016-12-30 2019-10-01 惠科股份有限公司 一种显示面板及制程
KR20180099974A (ko) 2017-02-27 2018-09-06 삼성디스플레이 주식회사 반도체 장치
US10510899B2 (en) 2017-08-07 2019-12-17 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor, thin film transistor manufacturing method and liquid crystal display panel
CN107369718A (zh) * 2017-08-07 2017-11-21 武汉华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法、液晶显示面板
KR20190047365A (ko) 2017-10-27 2019-05-08 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 그 제조방법
JP2019153656A (ja) * 2018-03-02 2019-09-12 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
CN109616510B (zh) 2018-12-03 2020-04-14 惠科股份有限公司 薄膜晶体管结构及其制作方法、显示装置
JP7327940B2 (ja) * 2019-01-10 2023-08-16 株式会社ジャパンディスプレイ 半導体装置及び表示装置
US10784341B2 (en) * 2019-01-21 2020-09-22 Northrop Grumnian Systems Corporation Castellated superjunction transistors
CN110707156B (zh) * 2019-09-16 2023-11-28 Tcl华星光电技术有限公司 薄膜晶体管及其制造方法
CN111244034A (zh) * 2020-01-17 2020-06-05 Tcl华星光电技术有限公司 阵列基板及其制造方法
CN111403336A (zh) * 2020-03-31 2020-07-10 成都中电熊猫显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法
US11631704B2 (en) * 2020-04-21 2023-04-18 Sharp Kabushiki Kaisha Active matrix substrate and display device
CN111682033A (zh) * 2020-07-07 2020-09-18 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
WO2023239182A1 (ko) * 2022-06-09 2023-12-14 서울대학교산학협력단 박막 트랜지스터 구동 소자 및 이의 제조방법
CN115101537A (zh) * 2022-06-22 2022-09-23 合肥维信诺科技有限公司 一种阵列基板以及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0261620A (ja) * 1988-08-29 1990-03-01 Hitachi Ltd 液晶表示装置
JP2001209070A (ja) * 2000-01-27 2001-08-03 Casio Comput Co Ltd 液晶表示素子
JP2005310881A (ja) * 2004-04-19 2005-11-04 Matsushita Electric Ind Co Ltd Ｆｅｔ型強誘電体メモリセルおよびｆｅｔ型強誘電体メモリ
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008218495A (ja) * 2007-02-28 2008-09-18 Canon Inc 薄膜トランジスタおよびその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3856901B2 (ja) * 1997-04-15 2006-12-13 株式会社半導体エネルギー研究所 表示装置
JP2915397B1 (ja) 1998-05-01 1999-07-05 インターナショナル・ビジネス・マシーンズ・コーポレイション バックチャネル効果を防止する薄膜トランジスタおよびその製造方法
US6346730B1 (en) 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
JP4403599B2 (ja) 1999-04-19 2010-01-27 ソニー株式会社 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
JP2001119029A (ja) 1999-10-18 2001-04-27 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置
US6559594B2 (en) 2000-02-03 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
US6774397B2 (en) * 2000-05-12 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
SG138468A1 (en) * 2001-02-28 2008-01-28 Semiconductor Energy Lab A method of manufacturing a semiconductor device
JP4024508B2 (ja) 2001-10-09 2007-12-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6833556B2 (en) * 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7868957B2 (en) 2003-12-02 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
US8038857B2 (en) * 2004-03-09 2011-10-18 Idemitsu Kosan Co., Ltd. Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes
KR100601370B1 (ko) * 2004-04-28 2006-07-13 삼성에스디아이 주식회사 박막 트랜지스터 및 그를 이용한 유기 전계 발광 표시 장치
US20050258427A1 (en) * 2004-05-20 2005-11-24 Chan Isaac W T Vertical thin film transistor electronics
JP2006126692A (ja) 2004-11-01 2006-05-18 Seiko Epson Corp 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
WO2006103853A1 (ja) * 2005-03-25 2006-10-05 Japan Science And Technology Agency 二酸化チタンを活性層として用いる半導体装置およびその製造方法
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP2007115808A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
DE112006003807T5 (de) 2006-03-15 2009-03-12 Sharp Kabushiki Kaisha Aktivmatrixsubstrat, Display und Fernsehempfänger
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US20090278120A1 (en) 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
TWI637444B (zh) * 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0261620A (ja) * 1988-08-29 1990-03-01 Hitachi Ltd 液晶表示装置
JP2001209070A (ja) * 2000-01-27 2001-08-03 Casio Comput Co Ltd 液晶表示素子
JP2005310881A (ja) * 2004-04-19 2005-11-04 Matsushita Electric Ind Co Ltd Ｆｅｔ型強誘電体メモリセルおよびｆｅｔ型強誘電体メモリ
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008218495A (ja) * 2007-02-28 2008-09-18 Canon Inc 薄膜トランジスタおよびその製造方法

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018164096A (ja) * 2010-01-15 2018-10-18 株式会社半導体エネルギー研究所 半導体装置
US11935896B2 (en) 2010-01-24 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8866984B2 (en) 2010-01-24 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US12369403B2 (en) 2010-01-24 2025-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US9117732B2 (en) 2010-01-24 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US11362112B2 (en) 2010-01-24 2022-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2014239216A (ja) * 2010-06-21 2014-12-18 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
US10269563B2 (en) 2010-09-03 2019-04-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2018032874A (ja) * 2010-09-03 2018-03-01 株式会社半導体エネルギー研究所 半導体装置
JP2013541192A (ja) * 2010-09-03 2013-11-07 アプライド マテリアルズ インコーポレイテッド スタガー薄膜トランジスタおよびその形成方法
JP2016034032A (ja) * 2010-10-20 2016-03-10 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US11139301B2 (en) 2011-01-14 2021-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including side surface conductor contact
US10763261B2 (en) 2011-01-14 2020-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device comprising memory cell over driver
JP2023178501A (ja) * 2011-01-14 2023-12-14 株式会社半導体エネルギー研究所 半導体装置
US11805637B2 (en) 2011-01-14 2023-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first and second conductors
US9786668B2 (en) 2011-01-14 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including multilayer wiring layer
US12225711B2 (en) 2011-01-14 2025-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising wiring layer over driver circuit
JP2012160718A (ja) * 2011-01-14 2012-08-23 Semiconductor Energy Lab Co Ltd 半導体記憶装置
US10249626B2 (en) 2011-01-14 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including multilayer wiring layer
JP2012253752A (ja) * 2011-05-06 2012-12-20 Semiconductor Energy Lab Co Ltd 半導体装置
US9171942B2 (en) 2011-07-29 2015-10-27 Fujifilm Corporation Semiconductor element manufacturing method
JP2013084939A (ja) * 2011-09-29 2013-05-09 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
WO2013150981A1 (ja) * 2012-04-04 2013-10-10 シャープ株式会社 半導体装置およびその製造方法
JP2021093546A (ja) * 2012-11-16 2021-06-17 株式会社半導体エネルギー研究所 半導体装置
JP2018078340A (ja) * 2012-11-16 2018-05-17 株式会社半導体エネルギー研究所 半導体装置
KR102232539B1 (ko) * 2013-11-13 2021-03-29 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
KR20150055334A (ko) * 2013-11-13 2015-05-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
JPWO2015122393A1 (ja) * 2014-02-14 2017-03-30 シャープ株式会社 アクティブマトリクス基板
JP2015158572A (ja) * 2014-02-24 2015-09-03 株式会社Ｊｏｌｅｄ 表示装置、電子機器
WO2016035652A1 (ja) * 2014-09-03 2016-03-10 シャープ株式会社 金属積層膜の製造方法、半導体装置の製造方法、及び液晶表示装置の製造方法
US9812518B2 (en) 2015-04-07 2017-11-07 Samsung Display Co., Ltd. Thin film transistor array substrate and organic light-emitting display apparatus including the same
WO2017099024A1 (ja) * 2015-12-09 2017-06-15 シャープ株式会社 アクティブマトリクス基板およびそれを備える液晶表示パネル
JP2018537861A (ja) * 2015-12-16 2018-12-20 鴻富錦精密工業（深▲セン▼）有限公司 薄膜トランジスタの基板及びその製造方法

Also Published As

Publication number Publication date
CN101800248B (zh) 2012-06-20
KR20100091108A (ko) 2010-08-18
JP4752927B2 (ja) 2011-08-17
US20100200843A1 (en) 2010-08-12
KR101651679B1 (ko) 2016-08-26
CN101800248A (zh) 2010-08-11
TW201044593A (en) 2010-12-16
US8269217B2 (en) 2012-09-18
TWI412137B (zh) 2013-10-11
US8497504B2 (en) 2013-07-30
US20120043548A1 (en) 2012-02-23

Similar Documents

Publication Publication Date Title
JP4752927B2 (ja) 薄膜トランジスタおよび表示装置
JP4752925B2 (ja) 薄膜トランジスタおよび表示装置
JP4844617B2 (ja) 薄膜トランジスタ基板および表示装置
JP5515281B2 (ja) 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
US8426851B2 (en) Thin film transistor and display device
JP5552753B2 (ja) 薄膜トランジスタおよび表示装置
TWI455320B (zh) 薄膜電晶體及其製造方法，及顯示裝置
JP6019507B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
JP2013211410A (ja) 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
JP6019330B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110509

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4752927

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250