[go: up one dir, main page]

JP2015060890A - 記憶装置 - Google Patents

記憶装置 Download PDF

Info

Publication number
JP2015060890A
JP2015060890A JP2013192382A JP2013192382A JP2015060890A JP 2015060890 A JP2015060890 A JP 2015060890A JP 2013192382 A JP2013192382 A JP 2013192382A JP 2013192382 A JP2013192382 A JP 2013192382A JP 2015060890 A JP2015060890 A JP 2015060890A
Authority
JP
Japan
Prior art keywords
electrode
insulating
insulating portion
storage device
filament
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013192382A
Other languages
English (en)
Inventor
石川 貴之
Takayuki Ishikawa
貴之 石川
洋毅 田中
Hirotake Tanaka
洋毅 田中
章輔 藤井
Akisuke Fujii
章輔 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013192382A priority Critical patent/JP2015060890A/ja
Priority to US14/453,781 priority patent/US9024287B2/en
Publication of JP2015060890A publication Critical patent/JP2015060890A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8418Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】動作が安定した記憶装置を提供する。【解決手段】実施形態に係る記憶装置は、イオン化する金属を含む第1電極と、前記金属よりもイオン化しにくい導電性材料を含む第2電極と、前記第1電極と前記第2電極との間に設けられ、絶縁性材料からなる絶縁部と、を備え、前記第1電極と前記第2電極の間には、前記絶縁部の側面に隣接して空孔が形成されている。【選択図】図1

Description

本発明の実施形態は、記憶装置に関する。
抵抗変化型メモリ(ReRAM:Resistance Random Access Memory)は、可変抵抗層を2つの電極で挟んだ2端子構造で記憶素子部が構成される不揮発性メモリである。セル構造が簡易なことから、他のメモリと比較して、スケーリングが容易であると考えられている。そのため、大容量半導体記憶装置として広く製品化されているNANDフラッシュメモリに代わる次世代の大容量記憶装置の有力候補として、注目されている。
抵抗変化型メモリの可変抵抗層の材料としては、遷移金属酸化物、硫化物、ペロブスカイト酸化物系、半導体材料等の様々な材料が検討されている。中でも、可変抵抗層の材料にアモルファスシリコン等の半導体材料を用いた記憶装置は、CMOSプロセスとの親和性が高いことなどから、実用化が期待されている。しかしながら、このような記憶装置においては、書き込み状態の保持特性が十分ではないなど、安定した動作が実現できていないという問題がある。
米国特許公開公報US2009/0014707
本発明の目的は、動作が安定した記憶装置を提供することである。
実施形態に係る記憶装置は、イオン化する金属を含む第1電極と、前記金属よりもイオン化しにくい導電性材料を含む第2電極と、前記第1電極と前記第2電極との間に設けられ、絶縁性材料からなる絶縁部と、を備え、前記第1電極と前記第2電極の間には、前記絶縁部の側面に隣接して空孔が形成されている。
第1の実施形態に係る記憶装置を例示する断面図である。 (a)及び(b)は、第1の実施形態に係る記憶装置の動作を示す断面図であり、(a)は書込動作を示し、(b)は消去動作を示す。 横軸に電圧をとり、縦軸に電流をとって、抵抗変化素子の電流電圧特性を例示するグラフ図である。 (a)〜(c)は、各状態の抵抗変化素子を観察したTEM(transmission electron microscopy:透過型電子顕微鏡)写真をトレースした図である。 第2の実施形態に係る記憶装置を例示する断面図である。 (a)及び(b)は、第2の実施形態に係る記憶装置の動作を示す断面図であり、(a)は書込動作を示し、(b)は消去動作を示す。 第3の実施形態に係る記憶装置を例示する断面図である。 (a)は第3の実施形態に係る記憶装置の製造方法を例示する平面図であり、(b)は、(a)に示すA−A’線による断面図である。 (a)は第3の実施形態に係る記憶装置の製造方法を例示する平面図であり、(b)は、(a)に示すA−A’線による断面図である。 (a)は第3の実施形態に係る記憶装置の製造方法を例示する平面図であり、(b)は、(a)に示すA−A’線による断面図である。 (a)は第3の実施形態に係る記憶装置の製造方法を例示する平面図であり、(b)は、(a)に示すA−A’線による断面図である。 (a)は第3の実施形態に係る記憶装置の製造方法を例示する平面図であり、(b)は、(a)に示すA−A’線による断面図である。 (a)は第3の実施形態に係る記憶装置の製造方法を例示する平面図であり、(b)は、(a)に示すA−A’線による断面図である。 第3の実施形態に係る記憶装置の書込動作を示す断面図である。 第4の実施形態に係る記憶装置を例示する断面図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
(第1の実施形態)
図1は、本実施形態に係る記憶装置を例示する断面図である。
図1に示すように、本実施形態に係る記憶装置1においては、イオン源電極11及び対向電極13が設けられており、イオン源電極11と対向電極13との間に絶縁層12が設けられている。絶縁層12においては、絶縁性材料からなる絶縁部12aが設けられており、絶縁部12a間には空孔12bが形成されている。すなわち、空孔12bは、イオン源電極11と対向電極13との間に、絶縁部12aの側面12cに隣接して形成されている。絶縁部12a及び空孔12bは、それぞれ、イオン源電極11と対向電極13との間にわたって連続的に配置されている。このため、絶縁部12aにおける空孔12bに面した側面12c、すなわち、固相部分である絶縁部12aと気相部分である空孔12bとの界面は、イオン源電極11から対向電極13にわたって連続的に形成されている。イオン源電極11、絶縁層12及び対向電極13により、抵抗変化素子10が形成されている。
絶縁部12aを形成する絶縁性材料は、例えばシリコン(Si)を含む材料であり、例えば、シリコンの他に、酸素(O)及び窒素(N)のうち少なくとも一方を含む材料である。このような材料の例としては、CMOSプロセスで層間絶縁膜の材料として用いられているシリコン酸化物(SiO)、シリコン酸窒化物(SiON)又はシリコン窒化物(SiN)等が挙げられる。絶縁部12aのイオン伝導性を低減し、絶縁性を高めるためには、絶縁部12aを形成する絶縁材料に、シリコン及び窒素が含まれていることが好ましい。本実施形態においては、絶縁部12aは窒素を含有したシリコン酸化物により形成されている。空孔12b内は、真空であることが好ましいが、窒素等の非酸化性ガスによって充填されていてもよい。
イオン源電極11の材料には、イオン化しやすい金属材料を用いる。例えば、銀(Ag)、銅(Cu)、コバルト(Co)、ニッケル(Ni)、チタン(Ti)、アルミニウム(Al)又は金(Au)等を用いる。本実施形態においては、イオン源電極11を銀により形成する。対向電極13の材料は、イオン源電極11の材料よりもイオン化しにくい不活性な導電性材料を用いる。例えば、タングステン(W)、白金(Pt)、タンタル(Ta)、モリブデン(Mo)等の金属、又は、チタン窒化物(TiN)、タンタル窒化物(TaN)、タングステン窒化物(WN)等の金属窒化物を用いてもよく、不純物が高濃度にドープされた半導体材料、例えば高濃度ドープシリコン、高濃度ドープゲルマニウム等を用いてもよい。
次に、記憶装置1の動作について説明する。
図2(a)及び(b)は、本実施形態に係る記憶装置の動作を示す断面図であり、(a)は書込動作を示し、(b)は消去動作を示す。
抵抗変化素子10は、電圧の印加により絶縁層12の電気抵抗が変化する素子であり、書込電圧の印加により絶縁層12が高抵抗状態から低抵抗状態に遷移し、消去電圧の印加により絶縁層12が低抵抗状態から高抵抗状態に遷移する。また、抵抗変化素子10は、書込電圧の印加方向と消去電圧の印加方向とが互いに逆向きとなる、いわゆる、バイポーラ動作する抵抗変化素子である。
抵抗変化素子10の書込動作について説明する。
図2(a)に示すように、抵抗変化素子10に対して、書込電圧として、イオン源電極11が正極となり、対向電極13が負極となるような所定の正電圧を印加する。これにより、イオン源電極11を構成する金属原子、例えば銀原子がイオン化して、絶縁部12aにおける空孔12bに面した側面12c上を、対向電極13に向かって移動する。一方、電子が側面12c上を対向電極13からイオン源電極11に向かって移動する。そして、銀イオンが電子と結合することにより、側面12c上で単体の銀原子として析出する。これにより、銀からなるフィラメント14が形成される。このとき、側面12c上において、電子の移動度の方が銀イオンの移動度よりも高いため、フィラメント14はイオン源電極11を起点として対向電極13に向かって延びる。そして、フィラメント14が対向電極13に達すると、抵抗変化素子10は低抵抗状態となる。
次に、抵抗変化素子10の消去動作について説明する。
図2(b)に示すように、抵抗変化素子10に対して、消去電圧として、イオン源電極11が負極となり、対向電極13が正極となるような所定の逆電圧を印加する。これにより、フィラメント14を構成する金属原子、例えば銀原子がイオン化して、側面12c上をイオン源電極11に向かって移動する。このとき、フィラメント14の先端部、すなわち、対向電極13側の端部に電界が集中するため、この部分の銀原子が優先的にイオン化する。このため、フィラメント14は、イオン源電極11に向かって縮む。これにより、フィラメント14の少なくとも一部が消失し、対向電極13から絶縁されるため、抵抗変化素子10は高抵抗状態となる。
次に、読出動作について説明する。
抵抗変化素子10に対して、イオン源電極11が正極となり、対向電極13が負極となるような正電圧であって、書込電圧よりも低い電圧を印加する。そして、絶縁層12に流れる電流量を検出することにより、絶縁層12が低抵抗状態であるか高抵抗状態であるかを判定する。
次に、本実施形態の効果について説明する。
上述の如く、本実施形態に係る記憶装置1においては、絶縁層12における絶縁部12aの側面12c上にフィラメント14が形成される。このため、フィラメント14が絶縁部12a内に形成される場合と比較して、フィラメント14が形成される際に、絶縁部12を形成している原子を押し退ける必要がない。この結果、フィラメント14が絶縁部12aから反力を受けることがなく、太いフィラメント14を容易に形成することができる。また、形成後のフィラメント14が絶縁部12aから反力を受けないため、フィラメント14が分断されにくく、低抵抗状態を保持しやすい。
また、フィラメント14が絶縁部12a内に形成される場合は、フィラメント14を繰り返し形成することにより、絶縁部12aが損傷を受け、特性が劣化する可能性がある。これに対して、本実施形態においては、フィラメント14を絶縁部12aの側面12c上に形成しているため、絶縁部12aに印加される電界の強度が低く、絶縁部12a内への金属元素の侵入量が少ないため、絶縁部12aが損傷を受けにくい。このため、抵抗変化素子10の特性が劣化しにくい。
更に、本実施形態においては、絶縁部12aをシリコン及び窒素を含む材料によって形成しているため、絶縁部12aの内部に金属イオンが伝導することを、より効果的に抑制できる。これにより、絶縁部12aの内部にフィラメントが形成されることをより確実に防止できる。また、側面12cにおける金属イオンの伝導も抑制できるため、書込動作において、フィラメント14を確実にイオン源電極11から対向電極13に向かって伸ばすことができる。この結果、上述の書込動作を確実に実現することができる。
これに対して、仮に、絶縁部12aを絶縁材料ではなく、イオン伝導材料によって形成すると、側面12c上ではなく、絶縁部12aの内部にフィラメントが形成されてしまう。また、側面12c上に形成される場合でも、対向電極13からイオン源電極11に向かってフィラメントが伸びてしまう。このため、上述の書込動作を実現できない。
次に、本実施形態の試験例について説明する。
図3は、横軸に電圧をとり、縦軸に電流をとって、抵抗変化素子の電流電圧特性を例示するグラフ図である。
図4(a)〜(c)は、各状態の抵抗変化素子を観察したTEM写真をトレースした図である。
なお、図3の縦軸は対数表示である。
本試験例においては、イオン源電極11を銀により形成し、絶縁部12aを窒素を含むシリコン酸化物により形成し、対向電極13を不純物を高濃度に含有したシリコンにより形成した抵抗変化素子10を作製し、その電流電圧特性を測定した。また、各状態の抵抗変化素子10について、絶縁部12aの側面12cを空孔12b側からTEMによりその場観察した。
図3の手順<1>に示すように、高抵抗状態である抵抗変化素子10に対して、イオン源電極11を正極とした正電圧を印加し、その電圧を連続的に増加させた。このとき、図4(a)に示すように、フィラメント14はイオン源電極11側から延びているものの、対向電極13には到達していなかった。そして、正電圧が一定値に達すると、抵抗変化素子10が低抵抗状態に遷移した。このとき、図4(b)に示すように、フィラメント14は対向電極13に到達していた。
次に、図3の手順<2>に示すように、抵抗変化素子10に印加する正電圧を連続的にゼロまで低減し、その後、イオン源電極11を負極とする逆電圧を連続的に増加させた。この間、抵抗変化素子10は低抵抗状態のままであった。そして、逆電圧が一定値に達すると、抵抗変化素子10が高抵抗状態に遷移した。このとき、図4(c)に示すように、フィラメント14は対向電極13から離隔していた。
次に、図3の手順<3>に示すように、抵抗変化素子10に印加する逆電圧を連続的にゼロまで低減した。この間、抵抗変化素子10は高抵抗状態のままであった。
このように、本試験例によれば、イオン源電極11からフィラメント14が成長し、フィラメント14の先端部が対向電極13に到達すると低抵抗状態になり、対向電極13から離隔すると高抵抗状態になることが確認された。
(第2の実施形態)
図5は、本実施形態に係る記憶装置を例示する断面図である。
図5に示すように、本実施形態に係る記憶装置2においては、絶縁層12と対向電極13との間に、整流層21が設けられている。整流層21は、絶縁層12の絶縁部12aにおける空孔12bに面した側面12cと、対向電極13との間に介在した絶縁層である。イオン源電極11、絶縁層12、整流層21及び対向電極13により、可変抵抗素子20が形成されている。
整流層21の材料には、シリコン(Si)、シリコン酸化物(SiO)、シリコン窒化物(SiN)、シリコン酸窒化物(SiON)、ゲルマニウム(Ge)、ゲルマニウム酸化物(GeO)、ゲルマニウム窒化物(GeN)、ゲルマニウム酸窒化物(GeON)等の絶縁性材料が用いられる。また、整流層21の材料に絶縁部12aと同じ材料を用いてもよい。本実施形態における上記以外の構成は、前述の第1の実施形態と同様である。
次に、記憶装置2の動作について説明する。
図6(a)及び(b)は、本実施形態に係る記憶装置の動作を示す断面図であり、(a)は書込動作を示し、(b)は消去動作を示す。
図6(a)に示すように、抵抗変化素子20に対して、イオン源電極11が正極となり、対向電極13が負極となるような所定の書込電圧を印加する。これにより、絶縁部12aの側面12c上にフィラメント24aが形成され、更に、整流層21内にフィラメント24bが形成される。フィラメント24bはフィラメント24aの延長上にある。そして、フィラメント24bの先端が対向電極13に到達すると、抵抗変化素子20は低抵抗状態となる。
しかしながら、整流層21内に形成されるフィラメント24bは、整流層21を形成する原子を押し退けて形成されるため、強靭になりにくく、不安定である。このため、図6(b)に示すように、書込電圧の遮断とともに、フィラメント24bの少なくとも一部が消失し、電流経路が分断される。これにより、整流層21は自然に高抵抗状態に戻る。この結果、抵抗変化素子20をクロスポイントアレイ構造に組み込んだ場合に、抵抗変化素子20内を迷走電流が流れることを抑制することができる。
また、フィラメント24bの少なくとも一部分が切断されることで、消去電圧を印加したときに、電界がフィラメント24bの切断部分に印加され易くなり、消去動作を効率よく実現することができる。逆に言うと、整流層21の材料としては、このような機能をもたらす材料、すなわち、生成されるフィラメントが電圧の遮断とともに自発的に消失するような材料を用いる。本実施形態における上記以外の動作は、前述の第1の実施形態と同様である。
次に、本実施形態の効果について説明する。
上述の如く、本実施形態によれば、抵抗変化素子20をクロスポイントアレイ構造に組み込んだときに、抵抗変化素子20内を迷走電流が流れることを抑制できる。本実施形態における上記以外の効果は、前述の第1の実施形態と同様である。
(第3の実施形態)
図7は、本実施形態に係る記憶装置を例示する断面図である。
図7に示すように、本実施形態に係る記憶装置3においては、イオン源電極11、絶縁部12a及び空孔12bの三重境界部に、突起部31が設けられている。突起部31は、導電性材料からなり、例えば、イオン源電極11と同じ材料からなる。また、突起部31の形状は、対向電極13に向かって先細りした形状であることが好ましく、例えば、対向電極13側に頂点が配置された円錐形又は多角錐形である。突起部31は、側面12cにおけるイオン源電極11に接した領域のうち、どこか一ヶ所のみに形成されていることが好ましいが、複数ヶ所に形成されていてもよい。イオン源電極11及び対向電極13の形状はそれぞれ配線状であり、相互に直交する方向に延びている。イオン源電極11間には層間絶縁膜35(図13(a)参照)が設けられており、対向電極13間には層間絶縁膜32が設けられている。本実施形態における上記以外の構成は、前述の第1の実施形態と同様である。
次に、本実施形態に係る記憶装置の製造方法について説明する。
図8(a)〜図13(b)は、本実施形態に係る記憶装置の製造方法を例示する図である。
図8(b)は、図8(a)に示すA−A’線による断面図である。図9(a)〜図13(b)についても、同様である。
先ず、図8(a)及び(b)に示すように、シリコン基板(図示せず)上に層間絶縁膜32を形成し、層間絶縁膜32の上部に、一方向に延びる配線状の対向電極13を複数本形成する。次に、層間絶縁膜32及び対向電極13の上方に、例えばシリコン窒化物からなるダミー層33を堆積させ、リソグラフィー法等の手法を用いてパターニングする。これにより、対向電極13上に複数の島状のダミー層33をマトリクス状に形成する。このとき、各ダミー層33の幅は、対向電極13の幅よりも狭くする。これにより、上方から見て、各ダミー層33の側面は、対向電極13の内部に位置する。
次に、図9(a)及び(b)に示すように、高密度プラズマCVD(chemical vapor deposition:化学気相成長)等の手法を用いて、絶縁材料を堆積させる。これにより、層間絶縁膜32及び対向電極13の上方に、ダミー層33を覆うように、絶縁部12aが形成される。
次に、図10(a)及び(b)に示すように、CMP(chemical mechanical polishing:化学的機械研磨)等の手法を用いて、絶縁部12aの上面に対して平坦化処理を施す。これにより、絶縁部12aの上面において、ダミー層33の上面が露出する。
次に、図11(a)及び(b)に示すように、リソグラフィー法及びドライエッチング法等の手法を用いることにより、絶縁部12aとダミー層33の境界の一部を含む領域に、凹部34を形成する。凹部34の形状は、下方に向かって細くなるような形状とし、例えば、円錐状又は角錐状とする。
次に、図12(a)及び(b)に示すように、スパッタ法等の手法を用いて、全面に導電性材料を堆積させて、導電膜を形成する。このとき、この導電膜は凹部34内にも埋め込まれ、突起部31を形成する。次に、ドライエッチング法等の手法により、導電膜を選択的に除去する。これにより、配線状のイオン源電極11が複数本形成される。イオン源電極11は、対向電極13が延びる方向に対して交差、例えば直交する方向に延びている。また、このドライエッチングにより、イオン源電極11間のスペースにおいて、絶縁部12aを除去する。このドライエッチングは、対向電極13が露出するまで行ってもよく、その前に停止してもよい。これにより、ダミー層33が外部に露出する。
次に、図13(a)及び(b)に示すように、ウェットエッチング等の手法を用いて、ダミー層33を除去する。例えば、ダミー層33がシリコン窒化物により形成されている場合は、エッチング液にホットリン酸を使用する。これにより、ダミー層33を除去したあとの空間が空孔12bとなる。次に、空孔12bが埋め込まれないように、イオン源電極11間に層間絶縁膜35を埋め込む。このようにして、本実施形態に係る記憶装置3が製造される。
次に、本実施形態の効果について説明する。
図14は、本実施形態に係る記憶装置の書込動作を示す断面図である。
図14に示すように、本実施形態においては、書込動作において、突起部31に電界が集中するため、この突起部31を始点としてフィラメント14が形成される。このため、書込動作を繰り返す場合に、毎回同じ位置にフィラメント14が形成されるため、書込動作間におけるセット電圧及びオン電流のばらつきが少なく、動作が安定する。また、突起部31を形成した少数の位置にフィラメント14を形成することができるため、太くて強靱なフィラメント14を確実に形成できる。この結果、低抵抗状態の保持特性が良好である。本実施形態における上記以外の動作及び効果は、前述の第1の実施形態と同様である。
なお、本実施形態においても、前述の第2の実施形態のように、絶縁層12と対向電極13の間に整流層21を設け、迷走電流抑止機能を持たせてもよい。
(第4の実施形態)
図15は、本実施形態に係る記憶装置を例示する断面図である。
図15に示すように、本実施形態に係る記憶装置4は、前述の第2の実施形態における抵抗変化素子20を、クロスポイントアレイに適用した例である。
記憶装置4においては、一方向に延びる複数本のビット線41と、ビット線41が延びる方向に対して交差、例えば直交する方向に延びる複数本のワード線46とが設けられている。ビット線41の下方には、ビット線41に接し、ビット線41と同じ方向に延びるイオン源電極42が設けられている。そして、ビット線41とワード線46との最近接部分には、空孔44及び整流層45が形成されている。また、ビット線41、イオン源電極42、整流層45及びワード線46の相互間であって、空孔44以外の部分には、層間絶縁膜43が配置されている。空孔44の上部はイオン源電極42に達し、下部は整流層45に達している。このため、層間絶縁膜43における空孔44に面した側面は、イオン源電極42から整流層45にわたって連続的に形成されている。
ビット線41及びワード線46の材料としては、イオン化しにくい不活性な導電性材料、例えば、タングステン(W)、白金(Pt)、タンタル(Ta)若しくはモリブデン(Mo)等の金属、又は、チタン窒化物(TiN)、タンタル窒化物(TaN)、タングステン窒化物等の金属窒化物を用いる。イオン源電極42の材料は、前述の第1の実施形態におけるイオン源電極11の材料と同様である。層間絶縁膜43の材料は、前述の第1の実施形態における絶縁部12aの材料と同様である。空孔44内の雰囲気は、前述の第1の実施形態における空孔12b内の雰囲気と同様である。整流層45の材料は、前述の第2の実施形態における整流層21の材料と同様である。整流層45の材料は、層間絶縁膜43の材料と同じであってもよい。
本実施形態によれば、抵抗変化素子20を3次元的に集積させることができるため、記憶装置4の記憶密度を高くすることができる。本実施形態における上記以外の構成、動作及び効果は、前述の第2の実施形態と同様である。
なお、本実施形態においては、第2の実施形態における抵抗変化素子20をクロスポイント構造に適用する例を示したが、第1の実施形態における抵抗変化素子10、又は、第3の実施形態における抵抗変化素子30をクロスポイント構造に適用してもよい。
以上説明した実施形態によれば、動作が安定した記憶装置を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
1、2、3、4:記憶装置、10:抵抗変化素子、11:イオン源電極、12:絶縁層、12a:絶縁部、12b:空孔、12c:側面、13:対向電極、14:フィラメント、20:抵抗変化素子、21:整流層、24a、24b:フィラメント、30:抵抗変化素子、31:突起部、32:層間絶縁膜、33:ダミー層、34:凹部、35:層間絶縁膜、41:ビット線、42:イオン源電極、43:層間絶縁膜、44:空孔、45:整流層、46:ワード線

Claims (13)

  1. イオン化する金属を含む第1電極と、
    前記金属よりもイオン化しにくい導電性材料を含む第2電極と、
    前記第1電極と前記第2電極との間に設けられ、絶縁性材料からなる絶縁部と、
    を備え、
    前記第1電極と前記第2電極の間には、前記絶縁部の側面に隣接して空孔が形成されている記憶装置。
  2. 前記絶縁性材料は、シリコン及び窒素を含む請求項1記載の記憶装置。
  3. 前記第1電極は、銀、銅、ニッケル、コバルト、チタン、アルミニウム及び金からなる群より選択された1種類以上の金属材料を含む請求項1記載の記憶装置。
  4. 前記絶縁部における前記空孔に面した側面と前記第2電極との間に介在する絶縁層をさらに備えた請求項1記載の記憶装置。
  5. 前記絶縁層は、シリコン又はゲルマニウムを含む請求項4記載の記憶装置。
  6. 前記第1電極を正極とし、前記第2電極を負極とする電圧を印加したときに、前記絶縁部における前記空孔に面した側面上に、前記第1電極から前記第2電極に向けてフィラメントが形成される請求項1記載の記憶装置。
  7. 銀を含む第1電極と、
    第2電極と、
    前記第1電極と前記第2電極との間に設けられ、窒素を含むシリコン酸化物からなる絶縁部と、
    を備え、
    前記第1電極と前記第2電極の間には、前記絶縁部の側面に隣接して空孔が形成されている記憶装置。
  8. 前記第1電極を正極とし、前記第2電極を負極とする電圧を印加したときに、前記絶縁部における前記空孔に面した側面上に、前記第1電極から前記第2電極に向けてフィラメントが形成される請求項7記載の記憶装置。
  9. 第1方向に延びるビット線と、
    前記第1方向に対して交差した第2方向に延びるワード線と、
    前記ビット線とワード線との間に配置され、イオン化する金属を含む電極と、
    前記電極と前記ワード線との間に設けられた絶縁層と、
    前記電極と前記絶縁層との間に設けられ、絶縁性材料からなる絶縁部と、
    を備え、
    前記電極と前記絶縁層との間には、前記絶縁部の側面に隣接して空孔が形成されている記憶装置。
  10. 前記絶縁性材料は、シリコン及び窒素を含む請求項9記載の記憶装置。
  11. 前記電極は、銀、銅、ニッケル、コバルト、チタン、アルミニウム及び金からなる群より選択された1種類以上の金属材料を含む請求項9記載の記憶装置。
  12. 前記絶縁層は、シリコン又はゲルマニウムを含む請求項9記載の記憶装置。
  13. 前記ビット線を正極とし、前記ワード線を負極とする電圧を印加したときに、前記絶縁部における前記空孔に面した側面上に、前記電極側からフィラメントが形成される請求項9記載の記憶装置。
JP2013192382A 2013-09-17 2013-09-17 記憶装置 Pending JP2015060890A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013192382A JP2015060890A (ja) 2013-09-17 2013-09-17 記憶装置
US14/453,781 US9024287B2 (en) 2013-09-17 2014-08-07 Memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013192382A JP2015060890A (ja) 2013-09-17 2013-09-17 記憶装置

Publications (1)

Publication Number Publication Date
JP2015060890A true JP2015060890A (ja) 2015-03-30

Family

ID=52667130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013192382A Pending JP2015060890A (ja) 2013-09-17 2013-09-17 記憶装置

Country Status (2)

Country Link
US (1) US9024287B2 (ja)
JP (1) JP2015060890A (ja)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4919146B2 (ja) 2005-09-27 2012-04-18 独立行政法人産業技術総合研究所 スイッチング素子
US20090289371A1 (en) 2005-12-15 2009-11-26 Nec Corporation Switching element and method of manufacturing the same
US10134985B2 (en) 2006-10-20 2018-11-20 The Regents Of The University Of Michigan Non-volatile solid state resistive switching devices
JP2008218541A (ja) 2007-03-01 2008-09-18 Matsushita Electric Ind Co Ltd 不揮発性記憶装置およびその製造方法
JP4446054B2 (ja) 2007-03-23 2010-04-07 独立行政法人産業技術総合研究所 不揮発性記憶素子
JP5170615B2 (ja) 2007-03-26 2013-03-27 株式会社船井電機新応用技術研究所 スイッチング素子
JP4466738B2 (ja) * 2008-01-09 2010-05-26 ソニー株式会社 記憶素子および記憶装置
JP5419408B2 (ja) 2008-09-26 2014-02-19 株式会社船井電機新応用技術研究所 メモリ素子、メモリ素子の製造方法、メモリアレイ構成のエレメントおよびメモリアレイ
US20100109085A1 (en) * 2008-11-05 2010-05-06 Seagate Technology Llc Memory device design
JP2010177393A (ja) * 2009-01-29 2010-08-12 Sony Corp 半導体記憶装置およびその製造方法
JP2011171393A (ja) 2010-02-16 2011-09-01 Toshiba Corp 不揮発性記憶装置
JP5404683B2 (ja) 2011-03-23 2014-02-05 株式会社東芝 抵抗変化メモリ
JP5611903B2 (ja) * 2011-08-09 2014-10-22 株式会社東芝 抵抗変化メモリ
US8519373B2 (en) * 2011-08-11 2013-08-27 Micron Technology, Inc. Memory cells
JP5537524B2 (ja) * 2011-09-22 2014-07-02 株式会社東芝 抵抗変化メモリ
US8536561B2 (en) * 2011-10-17 2013-09-17 Micron Technology, Inc. Memory cells and memory cell arrays
US9048415B2 (en) * 2012-01-11 2015-06-02 Micron Technology, Inc. Memory cells including top electrodes comprising metal silicide, apparatuses including such cells, and related methods
US8598560B1 (en) * 2012-07-12 2013-12-03 Micron Technology, Inc. Resistive memory elements exhibiting increased interfacial adhesion strength, methods of forming the same, and related resistive memory cells and memory devices
US9099645B2 (en) * 2013-03-22 2015-08-04 Kabushiki Kaisha Toshiba Resistance random access memory device
JP2014216553A (ja) 2013-04-26 2014-11-17 株式会社東芝 抵抗変化型記憶装置

Also Published As

Publication number Publication date
US9024287B2 (en) 2015-05-05
US20150076440A1 (en) 2015-03-19

Similar Documents

Publication Publication Date Title
US9472756B2 (en) Nonvolatile memory device
US9112146B2 (en) Resistance random access memory device
US10916697B2 (en) Memory device and method of manufacturing the same
CN106058044B (zh) 高密度电阻性随机存取存储器(rram)
JP5783961B2 (ja) 不揮発性記憶装置
US8264866B2 (en) Nonvolatile memory device and method for manufacturing same
US9627402B2 (en) Semiconductor memory device and method for manufacturing the same
JP2017092471A (ja) Rram構造の下電極
JP5480233B2 (ja) 不揮発性記憶装置、及びその製造方法
US8723152B2 (en) Variable resistance memory
US9076723B1 (en) Non-volatile memory device and method for manufacturing same
US20140070161A1 (en) Memory device
US10312442B2 (en) Non-volatile memory devices, RRAM devices and methods for fabricating RRAM devices with magnesium oxide insulator layers
US9997569B2 (en) Memory device
US9735201B2 (en) Memory device
CN111584495B (zh) 电阻式随机存取存储器及其制造方法
JP2011054646A (ja) 半導体メモリ素子
JP2015060890A (ja) 記憶装置
US10446552B2 (en) Memory element
JP2013120845A (ja) メタルブリッジ型記憶装置
US11716914B2 (en) Non-volatile memory device with filament confinement
JP5840505B2 (ja) 半導体装置の製造方法
JP2013157511A (ja) 記憶装置
TW202327039A (zh) 半導體裝置、半導體記憶裝置、及半導體裝置之製造方法
JP2012169563A (ja) 記憶装置及びその製造方法