JP2015032640A - 固体撮像装置および固体撮像装置の製造方法 - Google Patents

Abstract

【課題】本発明の一つの実施形態は、遮光部を薄化することなく、受光感度を向上させることができる固体撮像装置および固体撮像装置の製造方法を提供することを目的とする。
【解決手段】本発明の一つの実施形態によれば、固体撮像装置が提供される。固体撮像装置は、半導体層と、遮光部とを備える。半導体層は、複数の光電変換素子が２次元アレイ状に配列される。遮光部は、半導体層の内部に設けられ、半導体層との界面が絶縁膜によって被覆される遮光部材を有する。さらに、遮光部は、遮光領域と、素子分離領域とを備える。遮光領域は、半導体層の内部における光電変換素子の受光面側に設けられて光電変換素子へ特定の方向から入射する光を遮断する。素子分離領域は、遮光領域から複数の光電変換素子の間へ向け、半導体層の深さ方向へ凸設されて複数の光電変換素子を電気的光学的に素子分離する。
【選択図】図４

Description

本発明の実施形態は、固体撮像装置および固体撮像装置の製造方法に関する。

従来、デジタルカメラやカメラ機能付き携帯端末等の電子機器は、固体撮像装置を有するカメラモジュールを備える。固体撮像装置は、撮像画像の各画素に対応して２次元に配列された複数の光電変換素子を備える。

各光電変換素子は、半導体層に設けられ、半導体層の光が入射する側に積層される絶縁層、カラーフィルタ、マイクロレンズを介して入射する光を受光量に応じた量の電荷へ光電変換し、各画素の輝度を示す信号電荷として蓄積する。光電変換素子とカラーフィルタとの間に設けられる絶縁層の内部には、各光電変換素子に対して特定の方向から入射する光を遮断する遮光部が設けられる。

例えば、撮像光学系の焦点を検出するために設けられる所謂位相差検出用の光電変換素子の受光面側には、入射する光を瞳分割するために、受光面の一部を被覆する遮光部が設けられる。また、光が入射する側から見た撮像用の各光電変換素子の間には、隣の光電変換素子に対応するカラーフィルタから入射する光を遮断する遮光部が設けられる。

かかる固体撮像装置では、入射する光が遮光部の側面で乱反射して受光感度が低下することがある。ここで、遮光部を薄化すれば、乱反射を低減することはできるが、遮光部のパターンは微細なため、電気的または機械的なストレスによってパターンの一部が消失することがある。一方、遮光部を厚化した場合、平坦性を確保することが困難となり、遮光部を絶縁層で埋める工程で絶縁層内にボイドと呼ばれる気泡が発生する。かかるボイドは、受光感度低下の原因となる。

特開２０１０−２１３２５３号公報

本発明の一つの実施形態は、遮光部を薄化することなく、受光感度を向上させることができる固体撮像装置および固体撮像装置の製造方法を提供することを目的とする。

本発明の一つの実施形態によれば、固体撮像装置が提供される。固体撮像装置は、半導体層と、遮光部とを備える。半導体層は、複数の光電変換素子が２次元アレイ状に配列される。遮光部は、前記半導体層の内部に設けられ、前記半導体層との界面が絶縁膜によって被覆される遮光部材を有する。さらに、前記遮光部は、遮光領域と、素子分離領域とを備える。遮光領域は、前記半導体層の内部における前記光電変換素子の受光面側に設けられて前記光電変換素子へ特定の方向から入射する光を遮断する。素子分離領域は、前記遮光領域から前記複数の光電変換素子の間へ向け、前記半導体層の深さ方向へ凸設されて前記複数の光電変換素子を電気的光学的に素子分離する。

実施形態に係る固体撮像装置を備えるデジタルカメラの概略構成を示すブロック図。 実施形態に係る固体撮像装置の概略構成を示すブロック図。 実施形態に係る遮光部および位相差パターンの形状を示す説明図。 図３に示すＡ−Ａ´線による断面を模式的に示す説明図。 実施形態に係る固体撮像装置の製造工程を示す断面模式図。 実施形態に係る固体撮像装置の製造工程を示す断面模式図。 実施形態に係る固体撮像装置の製造工程を示す断面模式図。 実施形態に係る遮光部および位相差パターンを表面照射型のイメージセンサに採用した場合の説明図。

以下に添付図面を参照して、実施形態に係る固体撮像装置および固体撮像装置の製造方法を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。

図１は、実施形態に係る固体撮像装置１４を備えるデジタルカメラ１の概略構成を示すブロック図である。図１に示すように、デジタルカメラ１は、カメラモジュール１１と後段処理部１２とを備える。

カメラモジュール１１は、撮像光学系１３と固体撮像装置１４とを備える。撮像光学系１３は、被写体からの光を取り込み、被写体像を結像させる。固体撮像装置１４は、撮像光学系１３によって結像される被写体像を撮像し、撮像によって得られた画像信号を後段処理部１２へ出力する。

また、固体撮像装置１４は、撮像によって得られる画像信号に基づき、撮像光学系１３の焦点を自動調整する制御信号を生成して撮像光学系１３へ出力する。かかるカメラモジュール１１は、デジタルカメラ１以外に、例えば、カメラ付き携帯端末等の電子機器に適用される。

後段処理部１２は、ＩＳＰ（Image Signal Processor）１５、記憶部１６および表示部１７を備える。ＩＳＰ１５は、固体撮像装置１４から入力される画像信号の信号処理を行う。かかるＩＳＰ１５は、例えば、ノイズ除去処理、欠陥画素補正処理、解像度変換処理等の高画質化処理を行う。

そして、ＩＳＰ１５は、信号処理後の画像信号を記憶部１６、表示部１７およびカメラモジュール１１内の固体撮像装置１４が備える後述の信号処理回路２１（図２参照）へ出力する。ＩＳＰ１５からカメラモジュール１１へフィードバックされる画像信号は、固体撮像装置１４の調整や制御に用いられる。

記憶部１６は、ＩＳＰ１５から入力される画像信号を画像として記憶する。また、記憶部１６は、記憶した画像の画像信号をユーザの操作等に応じて表示部１７へ出力する。表示部１７は、ＩＳＰ１５あるいは記憶部１６から入力される画像信号に応じて画像を表示する。かかる表示部１７は、例えば、液晶ディスプレイである。

次に、図２を参照してカメラモジュール１１が備える固体撮像装置１４について説明する。図２は、第１実施形態に係る固体撮像装置１４の概略構成を示すブロック図である。図２に示すように、固体撮像装置１４は、イメージセンサ２０と、信号処理回路２１とを備える。

ここでは、イメージセンサ２０が、入射光を光電変換する光電変換素子の入射光が入射する面とは逆側の面に配線層が形成される所謂裏面照射型ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである場合について説明する。

なお、本実施形態に係るイメージセンサ２０は、裏面照射型ＣＭＯＳイメージセンサに限定するものではなく、表面照射型ＣＭＯＳイメージセンサや、ＣＣＤ（Charge Coupled Device）イメージセンサ等といった任意のイメージセンサであってもよい。

イメージセンサ２０は、周辺回路２２と、画素アレイ２３とを備える。また、周辺回路２２は、垂直シフトレジスタ２４、タイミング制御部２５、ＣＤＳ（相関二重サンプリング部）２６、ＡＤＣ（アナログデジタル変換部）２７、およびラインメモリ２８を備える。

画素アレイ２３は、イメージセンサ２０の撮像領域に設けられる。かかる画素アレイ２３には、半導体層に設けられ、撮像画像の各画素に対応する複数の光電変換素子が、水平方向（行方向）および垂直方向（列方向）へ２次元アレイ状（マトリックス状）に配置されている。そして、画素アレイ２３は、各画素に対応する各光電変換素子が入射光量に応じた信号電荷（例えば、電子）を発生させて蓄積する。

タイミング制御部２５は、垂直シフトレジスタ２４に対して動作タイミングの基準となるパルス信号を出力する処理部である。垂直シフトレジスタ２４は、アレイ（行列）状に配置された複数の光電変換素子の中から信号電荷を読み出す光電変換素子を行単位で順次選択するための選択信号を画素アレイ２３へ出力する処理部である。

画素アレイ２３は、垂直シフトレジスタ２４から入力される選択信号によって行単位で選択される各光電変換素子に蓄積された信号電荷を、各画素の輝度を示す画素信号として光電変換素子からＣＤＳ２６へ出力する。

ＣＤＳ２６は、画素アレイ２３から入力される画素信号から、相関二重サンプリングによってノイズを除去してＡＤＣ２７へ出力する処理部である。ＡＤＣ２７は、ＣＤＳ２６から入力されるアナログの画素信号をデジタルの画素信号へ変換してラインメモリ２８へ出力する処理部である。ラインメモリ２８は、ＡＤＣ２７から入力される画素信号を一時的に保持し、画素アレイ２３における光電変換素子の行毎に信号処理回路２１へ出力する処理部である。

信号処理回路２１は、ラインメモリ２８から入力される画素信号に対して所定の信号処理を行って後段処理部１２へ出力する処理部である。信号処理回路２１は、画素信号に対して、例えば、レンズシェーディング補正、傷補正、ノイズ低減処理等の信号処理を行う。

このように、イメージセンサ２０では、画素アレイ２３に配置される複数の光電変換素子が入射光を受光量に応じた量の信号電荷へ光電変換して蓄積し、周辺回路２２が各光電変換素子に蓄積された信号電荷を画素信号として読み出すことによって撮像を行う。

また、画素アレイ２３は、撮像光学系１３の焦点を検出するために設けられる所謂瞳分割位相差検出方式による焦点検出用の光電変換素子（以下、「位相差検出素子」と記載する）を備える。位相差検出素子は、画素アレイ２３の中で近接する位置に少なくとも２つ、つまり一対設けられる。

各位相差検出素子の受光面側には、受光領域の一部（例えば、半分）を被覆する遮光部（以下、「位相差パターン」と記載する）が設けられる。なお、撮像用の光電変換素子の受光面側にも、受光面側から見て各光電変換素子を囲むように遮光部が設けられる。

固体撮像装置１４では、信号処理部２１が一対の位相差検出素子によって光電変換された信号電荷に基づいて、各位相差検出素子が受光した光の位相差を算出する。そして、信号処理回路２１は、算出した位相差が合焦の基準となる位相差へ近付くように撮像光学系１３のレンズを移動させて自動的に合焦させる処理を行う。

次に、図３を参照して、画素アレイ２３における遮光部および位相差パターンの形状について説明する。図３は、実施形態に係る遮光部４０および位相差パターン４１の形状を示す説明図である。なお、図３には、撮像用の光電変換素子４ａと、位相差検出素子４ｂとが形成される半導体層よりも光が入射する側に設けられる構成要素について図示を省略している。

図３に示すように、画素アレイ２３には、光が入射する側から見て矩形状に受光面が露呈した複数の光電変換素子４ａが行列状に設けられる。また、画素アレイ２３には、光が入射する側から見て三角形状に受光面が露呈した一対の位相差検出素子４ｂが隣り合わせで設けられる。かかる位相差検出素子４ｂは、矩形状の受光面のうち、受光面の対角線を境界とする半分が位相差パターン４１によって被覆されることで、三角形状に受光面が露呈される。

このように、一対の位相差検出素子４ｂは、受光面の互いに対称となる半分が位相差パターン４１によって被覆されることで、受光面に垂直な方向に対して互いに対称な角度だけ傾いた斜め方向から入射する光を受光し、入射する光を瞳分割する。これにより、信号処理回路２１は、瞳分割された一対の光の位相差を算出して、基準となる位相差と比較することにより、自動的に合焦させることができる。

また、各光電変換素子４ａおよび位相差検出素子４ｂの周囲には、光が入射する側から見て格子状に遮光部４０が設けられる。かかる遮光部４０によって、各光電変換素子４ａおよび位相差検出素子４ｂへ、隣設する光電変換素子４ａまたは位相差検出素子４ｂ側から侵入する光を遮断することができる。なお、光電変換素子４Ａおよび位相差検出素子４ｂと、遮光部４０および位相差パターン４１との間には、絶縁膜４４が設けられる。

本実施形態では、上記した光を遮断する遮光部４０および位相差パターン４１を薄化することなく、受光感度を向上させることができるように、画素アレイ２３を構成した。以下、図４を参照して、実施形態に係る画素アレイ２３の構成について説明する。

図４は、図３に示すＡ−Ａ´線による断面を模式的に示す説明図である。なお、図４には、撮像用の光電変換素子４ａと、位相差検出素子４ｂとが形成される半導体層よりも光が入射する側に設けられる構成要素についても図示している。以下では、第１導電型をＰ型、第２導電型をＮ型として説明するが、第１導電型をＮ型、第２導電型をＰ型としてもよい。

図４に示すように、画素アレイ２３は、光が入射する側から順に、マイクロレンズ３１、カラーフィルタ３２、導波路３３、Ｐ型の半導体（ここでは、Ｓｉ：シリコンとする）層３４、絶縁層３５、接着層３６、支持基板３７を備える。

マイクロレンズ３１は、入射する光を集光する平凸レンズである。カラーフィルタ３２は、赤、緑、青、もしくは白のいずれかの色光を選択的に透過させるフィルタである。導波路３３は、カラーフィルタ３２を透過した光をＰ型のＳｉ層３４側へ導く領域であり、例えば、窒化Ｓｉによって形成される。導波路３３の周囲には、例えば、酸化Ｓｉによって形成される保護膜３８が設けられる。

Ｐ型のＳｉ層３４は、例えば、ボロン等のＰ型の不純物がドープされたＳｉをエピタキシャル成長させて形成される領域である。なお、Ｐ型のＳｉ層３４は、ＳｉウェハへＰ型の不純物をイオン注入して形成されたものであってもよい。

Ｐ型のＳｉ層３４の内部における光電変換素子４ａおよび位相差検出素子４ｂの形成位置には、Ｎ型のＳｉ領域３９が設けられる。画素アレイ２３では、Ｐ型のＳｉ層３４とＮ型のＳｉ領域３９とのＰＮ接合によって形成されるフォトダイオードが、光電変換素子４ａおよび位相差検出素子４ｂとなる。

なお、絶縁層３５の内部には、光電変換素子４ａまたは位相差検出素子４ｂから信号電荷を読み出す読み出しゲート４６や多層配線４７等が設けられる。接着層３６および支持基板３７については、後述する。

そして、実施形態に係る画素アレイ２３では、光電変換素子４ａおよび位相差検出素子４ｂが設けられるＰ型のＳｉ層３４よりも上層（光が入射する側）ではなく、Ｐ型のＳｉ層３４における受光面側内部に遮光部４０および位相差パターン４１が設けられる。

具体的には、遮光部４０は、Ｐ型のＳｉ層３４における光電変換素子４ａの受光面側の内部で、各光電変換素子４ａの間に設けられる遮光領域４２ａと、遮光領域４２ａから各Ｎ型のＳｉ領域３９の間へ向け、Ｐ型のＳｉ層３４の深さ方向へ凸設される素子分離領域４３ａとを備える。

かかる遮光部４０は、Ｐ型のＳｉ層３４における遮光領域４２ａおよび素子分離領域４３ａの形成位置にトレンチを形成し、トレンチの内周面を絶縁膜４４によって被覆した後に、遮光部材４５によってトレンチを埋めることによって形成される。

遮光部４０の遮光領域４２ａは、各光電変換素子４ａに対して特定の方向から入射する光、例えば、隣設される光電変換素子４ａ上のカラーフィルタ３２から入射する光を遮断する。また、素子分離領域４３ａは、各光電変換素子４ａの間、または、光電変換素子４ａと位相差検出素子４ｂとの間を電気的および光学的に素子分離する。

また、位相差パターン４１は、位相差検出素子４ｂの受光面の一部（ここでは、半分）を被覆する位置に設けられる遮光領域４２ｂと、遮光領域４２ｂから各Ｎ型のＳｉ領域３９の間へ向け、Ｐ型のＳｉ層３４の深さ方向へ凸設される素子分離領域４３ｂとを備える。

かかる位相差パターン４１は、Ｐ型のＳｉ層３４における遮光領域４２ｂおよび素子分離領域４３ｂの形成位置にトレンチを形成し、トレンチの内周面を絶縁膜４４によって被覆した後に、遮光部材４５によってトレンチを埋めることによって形成される。

位相差パターン４１の遮光領域４２ｂは、各位相差検出素子４ｂへ特定の方向から入射する光、例えば、受光面に垂直な方向に対して所定角度だけ傾いた斜め方向から入射する光を遮断する。また、素子分離領域４３ｂは、各位相差検出素子４ｂの間、または、位相差検出素子４ｂと光電変換素子４ａとの間を電気的および光学的に素子分離する。

このように、画素アレイ２３は、光電変換素子４ａおよび位相差検出素子４ｂが設けられるＰ型のＳｉ層３４の受光面側内部に、遮光領域４２ａ、４２ｂを備える。このため、画素アレイ２３では、遮光領域４２ａ、４２ｂの側面で入射光が乱反射しても、Ｐ型のＳｉ層３４よりも上層に遮光部が設けられる場合に比べ、光電変換素子４ａおよび位相差検出素子４ｂに近い位置で乱反射が起こる。

したがって、画素アレイ２３によれば、遮光領域４２ａ、４２ｂの側面で乱反射する光を光電変換素子４ａおよび位相差検出素子４ｂによって効率的に受光させることができるので、受光感度を向上させることができる。

しかも、画素アレイ２３は、遮光領域４２ａ、４２ｂの側面で乱反射する光を効率的に受光することができるため、遮光領域４２ａ、４２ｂを薄化する必要がない。このため、画素アレイ２３によれば、遮光領域４２ａ、４２ｂを薄化することによる遮光領域４２ａ、４２ｂのパターン消失を抑制することができる。

さらに、画素アレイ２３では、遮光部４０および位相差パターン４１がＰ型のＳｉ層３４の内部に設けられるので、Ｐ型のＳｉ層３４の受光面となる上面の平坦性を確保することができる。これにより、画素アレイ２３では、Ｐ型のＳｉ層３４よりも上層に導波路３３および保護膜３８を形成する際、導波路３３および保護膜３８内部にボイドが発生することを抑制することができるので、ボイドに起因した受光感度の低下を抑制することができる。

次に、図５〜図７を参照して、実施形態に係る固体撮像装置１４の製造方法について説明する。なお、固体撮像装置１４における画素アレイ２３以外の部分の製造方法は、一般的なＣＭＯＳイメージセンサと同様である。このため、以下では、固体撮像装置１４における画素アレイ２３部分の製造方法について説明する。

図５〜図７は、実施形態に係る固体撮像装置１４の製造工程を示す断面模式図である。なお、図５〜図７には、画素アレイ２３における図４に示す部分の製造工程を選択的に示している。

図５の（ａ）に示すように、画素アレイ２３を製造する場合には、Ｓｉウェハ等の半導体基板１００上にＰ型のＳｉ層３４を形成する。このとき、例えば、半導体基板１００上にボロン等のＰ型の不純物がドープされたＳｉ層をエピタキシャル成長させることにより、Ｐ型のＳｉ層３４を形成する。なお、かかるＰ型のＳｉ層３４は、Ｓｉウェハの内部へＰ型の不純物をイオン注入してアニール処理を行うことにより形成されてもよい。

続いて、Ｐ型のＳｉ層３４における光電変換素子４ａおよび位相差検出素子４ｂの形成位置へ、例えば、リン等のＮ型の不純物をイオン注入してアニール処理を行うことによって、Ｎ型のＳｉ領域３９を形成する。これにより、画素アレイ２３には、Ｐ型のＳｉ層３４とＮ型のＳｉ領域３９とのＰＮ接合によってフォトダイオードである光電変換素子４ａおよび位相差検出素子４ｂが形成される。

その後、図５の（ｂ）に示すように、Ｐ型のＳｉ層３４上に読み出しゲート４６や多層配線４７等とともに、絶縁層３５を形成する。かかる工程では、Ｐ型のＳｉ層３４の上面に読み出しゲート４６等を形成した後、酸化Ｓｉ層を形成する工程と、酸化Ｓｉ層に所定の配線パターンを形成する工程と、配線パターン内にＣｕ等を埋め込んで多層配線４７を形成する工程とを繰り返す。これにより、内部に読み出しゲート４６や多層配線４７等が設けられた絶縁層３５が形成される。

続いて、図５の（ｃ）に示すように、絶縁層３５の上面に接着剤を塗布して接着層３６を設け、接着層３６の上面に、例えば、Ｓｉウェハ等の支持基板３７を貼着する。その後、図５の（ｄ）に示す構造体の天地を反転させた後、例えば、グラインダ等の研磨装置によって半導体基板１００を裏面側（ここでは、上面側）から研磨し、半導体基板１００を所定の厚さになるまで薄化する。

さらに、例えば、ＣＭＰ（Chemical Mechanical Polishing）によって半導体基板１００の裏面側をさらに研磨し、図５の（ｄ）に示すように、Ｐ型のＳｉ層３４の受光面となる裏面（ここでは、上面）を露出させる。

その後、図６の（ａ）に示すように、Ｐ型のＳｉ層３４における素子分離領域４３ａ、４３ｂ（図４参照）の形成位置、つまり、各Ｎ型のＳｉ領域３９の間の位置に、例えば、ＲＩＥ（Reactive Ion Etching）によって第１のトレンチ５１を形成する。

続いて、図６の（ｂ）に示すように、第１のトレンチ５１における上端部分の幅を拡張させて、遮光領域４２ａ（図４参照）の形成位置に第２のトレンチ５２ａを形成し、遮光領域４２ｂ（図４参照）の形成位置に第２のトレンチ５２ｂを形成する。

ここで、第２のトレンチ５２ａは、上面視でＮ型のＳｉ領域３９の外周と重ならない幅となることが望ましく、断面視でＰ型のＳｉ層３４内におけるＮ型のＳｉ領域３９の上面と面一または略同一の深さとなるように形成される。つまり、第２のトレンチ５２ａは、撮像用の光電変換素子４ａにおける受光面の外周を囲む位置に形成される。

また、第２のトレンチ５２ｂは、上面視で位相差検出素子４ｂにおけるＮ型のＳｉ領域３９上面の一部（ここでは、半分）と重なる幅となり、断面視でＰ型のＳｉ層３４内におけるＮ型のＳｉ領域３９の上面と面一または略同一の深さとなるように形成される。

その後、図６の（ｃ）に示すように、第１のトレンチ５１および第２のトレンチ５２ａ、５２ｂの内周面に、例えば、ＣＶＤ（Chemical Vapor Deposition）やスパッタ等を用いて酸化Ｓｉ等の絶縁膜４４を形成する。さらに、絶縁膜４４によって内周面が被覆された第１のトレンチ５１および第２のトレンチ５２ａ、５２ｂの内部へ、例えば、ＣＶＤを用いてアルミ等の遮光部材４５を埋め込む。

これにより、遮光領域４２ａおよび素子分離領域４３ａを備える遮光部４０と、遮光領域４２ｂおよび素子分離領域４３ｂを備える位相差パターン４１とを一度に形成することができる。なお、絶縁膜４４は、窒化Ｓｉ膜等の他の絶縁膜であってもよい。また、遮光部材４５は、タングステンや銅等の他の遮光性を有する金属であってもよい。また、遮光部材４５は、Ｓｉとは屈折率の異なる酸化Ｓｉや窒化Ｓｉなどの絶縁材料であってもよい。

このように、本実施形態では、遮光部４０および位相差パターン４１を、光電変換素子４ａおよび位相差検出素子４ｂが設けられるＰ型のＳｉ層３４の内部に形成するので、Ｐ型のＳｉ層３４の受光面（上面）の平坦性を確保することができる。

また、本実施形態では、遮光領域４２ａ、４２ｂの上面がＰ型のＳｉ層３４の上面と一致し、下面がＮ型のＳｉ領域３９の上面と面一または略同一の深さとなる。これにより、遮光領域４２ａ、４２ｂの側面を、Ｎ型のＳｉ領域３９の上面とＰ型のＳｉ層３４とのＰＮ接合部分へ可及的に近付けることができる。

したがって、画素アレイ２３によれば、遮光領域４２ａ、４２ｂの側面で入射光が乱反射したとしても、乱反射した光の殆どを光電変換素子４ａおよび位相差検出素子４ｂによって受光させることができるので、受光感度を向上させることができる。

続いて、図７の（ａ）に示すように、Ｐ型のＳｉ層３４の上面に、例えば、ＣＶＤを用い、酸化Ｓｉを積層することによって保護膜３８を形成し、図７の（ｂ）に示すように、光電変換素子４ａおよび位相差検出素子４ｂ上における保護膜３８を選択的に除去する。

そして、図７の（ｃ）に示すように、保護膜３８が選択的に除去されてできた開口の内部へ、例えば、ＣＶＤを用い、窒化Ｓｉを積層することによって、導波路３３を形成する。このとき、窒化Ｓｉが積層されるＰ型のＳｉ層３４の上面は、前述したように平坦性が確保されている。これにより、導波路３３を形成する工程で、導波路３３の内部にボイドが生じることを抑制することができるので、ボイドに起因した画素アレイ２３の受光感度の低下を抑制することができる。

この後、導波路３３の上面にカラーフィルタ３２およびマイクロレンズ３１を順次形成することによって、図４に示す画素アレイ２３が形成される。なお、これまで、実施形態に係るイメージセンサ２０が裏面照射型のイメージセンサである場合について説明したが、実施形態に係る遮光部４０および位相差パターン４１は、表面照射型のイメージセンサに採用することもできる。

図８は、実施形態に係る遮光部４０および位相差パターン４１を表面照射型のイメージセンサに採用した場合の説明図である。図８には、表面照射型のイメージセンサにおける画素アレイ２３ａの模式的な断面の一部を示している。なお、図８に示す構成要素のうち、図４に示す構成要素と同様の機能を有する構成要素については、図４に示す符号と同一の符号を付することにより、その説明を省略する。

図８に示すように、画素アレイ２３ａは、Ｐ型のＳｉ層３４が半導体基板１００上に設けられる点、および、読み出しゲート４６や多層配線４７が設けられる絶縁層３５がＰ型のＳｉ層３４の受光面（上面）側に配置される点を除き、図４に示す画素アレイ２３と同様の構成である。

このように、実施形態に係る遮光部４０および位相差パターン４１を表面照射型のイメージセンサに採用した場合にも、Ｐ型のＳｉ層３４の内部構造は、図４に示す画素アレイ２３と同様である。したがって、図８に示す画素アレイ２３ａによっても、図４に示す画素アレイ２３と同様に、遮光部４０の遮光領域４２ａおよび位相差パターン４１の遮光領域４２ｂを薄化することなく、受光感度を向上させることができる。

上述したように、実施形態に係る固体撮像装置は、光電変換素子が設けられる半導体層の内部に、光電変換素子に対して特定の方向から入射する光を遮断する遮光部を備える。これにより、実施形態に係る固体撮像装置では、遮光部の側面と光電変換素子とを可及的に近付けることによって、遮光部の側面で入射光が乱反射した場合に、乱反射した光の殆どを光電変換素子によって受光させることができるので、受光感度の向上が可能となる。

しかも、実施形態に係る固体撮像装置では、遮光部を薄化しなくても半導体層における受光面の平坦性を確保することができる。したがって、遮光部を薄化することによる遮光部のパターンの消失を防止することができる。

さらに、実施形態に係る固体撮像装置では、半導体層における受光面の平坦性を確保することができるので、半導体層よりも上層に設けられる構成要素中にボイドが生じることを抑制することができ、ボイドに起因した受光感度の低下を抑制することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ デジタルカメラ、 １１ カメラモジュール、 １２ 後段処理部、 １３ 撮像光学系、 １４ 固体撮像装置、 １５ ＩＳＰ、 １６ 記憶部、 １７ 表示部、 ２０ イメージセンサ、 ２１ 信号処理回路、 ２２ 周辺回路、 ２３ 画素アレイ、 ２４ 垂直シフトレジスタ、 ２５ タイミング制御部、 ２６ ＣＤＳ、 ２７ ＡＤＣ、 ２８ ラインメモリ、 ３１ マイクロレンズ、 ３２ カラーフィルタ、 ３３ 導波路、 ３４ Ｐ型のＳｉ層、 ３５ 絶縁層、 ３６ 接着層、 ３７ 支持基板、 ３８ 保護膜、 ３９ Ｎ型のＳｉ領域、 ４０ 遮光部、 ４１ 位相差パターン、 ４２ａ、４２ｂ 遮光領域、 ４３ａ、４３ｂ 素子分離領域、 ４４ 絶縁膜、 ４５ 遮光部材

Claims (5)

1. 複数の光電変換素子が２次元アレイ状に配列される半導体層と、
   前記半導体層の内部に設けられ、前記半導体層との界面が絶縁膜によって被覆される遮光部材を有する遮光部と
   を備え、
   前記遮光部は、
   前記半導体層の内部における前記光電変換素子の受光面側に設けられて前記光電変換素子へ特定の方向から入射する光を遮断する遮光領域と、
   前記遮光領域から前記複数の光電変換素子の間へ向け、前記半導体層の深さ方向へ凸設されて前記複数の光電変換素子を電気的光学的に素子分離する素子分離領域と
   を備えることを特徴とする固体撮像装置。
2. 前記遮光領域は、
   前記複数の光電変換素子のうち、瞳分割位相差検出方式による焦点検出用の信号電荷を出力する光電変換素子の受光面の一部を被覆する位置に設けられる
   ことを特徴とする請求項１に記載の固体撮像装置。
3. 前記遮光部は、
   前記複数の光電変換素子のうち、撮像用の信号電荷を出力する光電変換素子における受光面の外周を囲む位置に設けられて当該光電変換素子へ特定の方向から入射する光を遮断する遮光領域
   をさらに備えることを特徴とする請求項１または請求項２に記載の固体撮像装置。
4. 第１導電型の半導体層に第２導電型の半導体領域を行列状に２次元配列することによって複数の光電変換素子を形成する工程と、
   前記半導体層の内部に、前記半導体層との界面が絶縁膜によって被覆される遮光部材によって、前記光電変換素子へ特定の方向から入射する光を遮断する遮光領域、および、前記複数の光電変換素子を電気的光学的に素子分離する素子分離領域を有する遮光部を形成する工程と
   を含むことを特徴とする固体撮像装置の製造方法。
5. 前記遮光部を形成する工程は、
   前記半導体層の内部における前記光電変換素子の受光面側に、前記遮光領域を形成する工程と、
   前記遮光領域から前記複数の光電変換素子の間へ向けて前記半導体層の深さ方向へ凸設するように前記素子分離領域を形成する工程と
   を含むことを特徴とする固体撮像装置の製造方法。

Images