[go: up one dir, main page]

JP2015018960A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015018960A
JP2015018960A JP2013145643A JP2013145643A JP2015018960A JP 2015018960 A JP2015018960 A JP 2015018960A JP 2013145643 A JP2013145643 A JP 2013145643A JP 2013145643 A JP2013145643 A JP 2013145643A JP 2015018960 A JP2015018960 A JP 2015018960A
Authority
JP
Japan
Prior art keywords
substrate
film
thickness
semiconductor device
flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013145643A
Other languages
English (en)
Inventor
高裕 山本
Takahiro Yamamoto
高裕 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013145643A priority Critical patent/JP2015018960A/ja
Priority to TW103110982A priority patent/TWI531081B/zh
Priority to US14/225,510 priority patent/US9355852B2/en
Priority to KR1020140082373A priority patent/KR101672213B1/ko
Publication of JP2015018960A publication Critical patent/JP2015018960A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】生産性を向上させることができる半導体装置の製造方法を得る。
【解決手段】表面と裏面が平坦になっている平坦部と、平坦部の外周に設けられたベベル部とを有するＳｉ基板１を準備する。Ｓｉ基板１の表面上にＡｌｘＧａｙＩｎｚＮ膜２をエピタキシャル成長させる。ＡｌｘＧａｙＩｎｚＮ膜２をエピタキシャル成長させた後に、Ｓｉ基板１を裏面から研削して薄板化する。ベベル部の加工量がベベル部の最外端部を境にして表面側と裏面側とで非対称である。平坦部の表面から最外端部までの厚みは平坦部の裏面から最外端部までの厚みより薄い。
【選択図】図２

Description

本発明は、Ｓｉ基板上にIII−Ｖ族窒化物半導体膜をエピタキシャル成長させる半導体装置の製造方法に関する。
エレクトロニクス・オプトエレクトロニクス用材料としてIII−Ｖ族窒化物半導体膜、特にＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１、ｙ≠０）膜をエピタキシャル成長させることが提案されている（例えば、特許文献１参照）。このＡｌＧａＩｎＮ膜のエピタキシャル成長法としては有機金属気相成長法（MOCVD: Metal Organic Chemical Vapor Deposition）が知られている。
ＭＯＣＶＤ法によるＧａＮのエピタキシャル成長にはサファイア基板が広く使用されていた。しかし、ＧａＮとの格子整合性が低い上、熱膨張係数も異なっており、従来はＧａＮの結晶性を向上させることができずにいた。近年、低温バッファ層の技術が確立されてからはＧａＮの結晶性が向上し、主に青色や白色系のＬＥＤ用途向けのデバイス作製技術が飛躍的な進歩を遂げた。
しかし、低転位化をはじめとする更なる結晶性の向上が難しい。そして、サファイア自体の熱伝導率が低く、デバイス化した際の放熱が不十分でデバイス性能が低下してしまう。このため、他の基板材料に対する期待は根強い。格子整合性が高く、高温でも安定なＳｉＣもその候補のひとつである。しかし、近年向上してきてはいるもののマイクロパイプなどの結晶自体の品質の問題に加え、高価で大口径化が難しいという問題がある。
これに対し、Ｓｉ基板は十分な大口径化と低転位化ができていて、しかも安価で安定して入手できる。しかし、Ｓｉ基板とＧａＮとは格子整合性、熱膨張係数の違いの問題がある。このため、基板上に低温ＡｌＮバッファ層とＧａＮを順に成長させた後に室温に戻した場合、サファイア基板ではＧａＮ層には圧縮応力が働くためクラックは入りにくいが、Ｓｉ基板では引張応力となるためクラックが入りやすい。さらに、Ｇａ（又はＧａＮ）とＳｉの反応が関係するメルトバックエッチングなどの問題もある。このような数多くの問題があったが、近年、多層膜バッファ層などの技術開発が進み、十分実用レベルにまで達してきている。
特開２００５−２４３７２７号公報
半導体装置の製造において、Ｓｉ基板上に有機金属気相成長法によってIII−Ｖ族窒化物半導体膜をエピタキシャル成長させ、その後に裏面研削によりウエハを薄板化する。しかし、裏面研削を進めるとベベル部（ウエハの端面および周辺の傾斜部）のIII−Ｖ族窒化物半導体膜が露出・脱落してしまう。そして、脱落したIII−Ｖ族窒化物半導体膜が研削時に巻き込まれて局所的にウエハを削ることでチッピングが発生し、ウエハの外周が欠けてしまい、生産性が悪化する。
本発明は、上述のような課題を解決するためになされたもので、その目的は生産性を向上させることができる半導体装置の製造方法を得るものである。
本発明に係る半導体装置の製造方法は、表面と裏面が平坦になっている平坦部と、平坦部の外周に設けられたベベル部とを有するＳｉ基板を準備する工程と、前記Ｓｉ基板の表面上にIII−Ｖ族窒化物半導体膜をエピタキシャル成長させる工程と、前記III−Ｖ族窒化物半導体膜をエピタキシャル成長させた後に、前記Ｓｉ基板を裏面から研削して薄板化する工程とを備え、前記ベベル部の加工量が前記ベベル部の最外端部を境にして表面側と裏面側とで非対称であり、前記平坦部の前記表面から前記最外端部までの厚みは前記平坦部の前記裏面から前記最外端部までの厚みより薄いことを特徴とする。
本発明により、生産性を向上させることができる。
本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。 比較例に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を示す断面図である。
本発明の実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
本発明の実施の形態１に係る半導体装置の製造方法について図面を参照して説明する。図１及び図２は、本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
まず、図１に示すように、表面と裏面が平坦になっている平坦部と、平坦部の外周に設けられたベベル部とを有するＳｉ基板１を準備する。ここで、ベベル部の加工量がベベル部の最外端部を境にして表面側と裏面側とで非対称である。平坦部の表面から最外端部までの厚みは、平坦部の裏面から最外端部までの厚みより薄く、例えば４０μｍ以下である。
次に、図２に示すように、ＭＯＣＶＤ法を用いてＳｉ基板１の表面上に、III−Ｖ族窒化物半導体膜の一例であるＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１、ｙ≠０）膜２をエピタキシャル成長させる。この際にＡｌｘＧａｙＩｎｚＮ膜２の堆積は最外端部までに止まり、最外端部より下方領域へのエピタキシャル成長は生じない。
具体的には、加熱装置によって所定の温度に加熱されたサセプタ上に載置されたＳｉ基板１を反応炉内に保持し、この反応炉にトリメチルアルミニウム、トリメチルガリウムまたはトリメチルインジウムまたはこれらの有機金属ガスの２種類以上の混合ガスと、窒素原料であるアンモニアとを、水素や窒素のようなキャリアガスと一緒にガス導入部より反応炉内に導入し、有機金属とアンモニアとの反応によってＡｌｘＧａｙＩｎｚＮ膜２をＳｉ基板１上に堆積させる。例えばＳｉ基板１上に電界効果トランジスタ（FET: Field Effect Transistor）を作製する場合には、エピタキシャル成長により層厚１．５μｍのＡｌＧａＮバッファ層、層厚１．０μｍのＧａＮ電子走行層、層厚２５ｎｍのＡｌ０．２Ｇａ０．８Ｎ電子供給層を順に堆積する。次に、電極と配線を形成する。
次に、Ｓｉ基板１を裏面から研削して薄板化する。ただし、Ｓｉ基板１の研削は厚み方向において最外端部の位置を超えない。例えばＳｉ基板１は４０μｍにまで薄板化される。最後に、ダイシング、ダイボンディング、ワイヤボンディング、パッケージングを行うことで半導体装置が完成する。
続いて、本実施の形態の効果を比較例と比較して説明する。図３は、比較例に係る半導体装置の製造方法を示す断面図である。比較例ではベベル部の加工量が表面側と裏面側とで対称である。このため、裏面研削を進めるとベベル部のＡｌｘＧａｙＩｎｚＮ膜２が露出・脱落してしまう。そして、脱落したＡｌｘＧａｙＩｎｚＮ膜２が研削時に巻き込まれて局所的にＳｉ基板１を削ることでチッピングが発生し、Ｓｉ基板１の外周が欠けてしまい、生産性が悪化する。
これに対して、本実施の形態では、ベベル部の加工量が表面側と裏面側とで非対称であり、平坦部の表面から最外端部までの厚みが平坦部の裏面から最外端部までの厚みより薄い。従って、裏面研削を進めてもＡｌｘＧａｙＩｎｚＮ膜２が露出し難いため、チッピングの発生を抑制して、生産性を向上させることができる。
実施の形態２．
本発明の実施の形態２に係る半導体装置の製造方法について図面を参照して説明する。図４〜９は、本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。
まず、図４に示すように、表面と裏面が平坦になっている平坦部と、平坦部の外周に設けられたベベル部とを有するＳｉ基板１を準備する。そして、平坦部をマスク３で覆う。
次に、図５に示すように、熱ＣＶＤを用いてベベル部の表面側に酸化膜４を形成する。酸化膜４の厚みは２．５μｍである。その後、図６に示すように、マスク３を除去する。
次に、図７に示すように、ＭＯＣＶＤ法を用いてＳｉ基板１の表面上にＡｌｘＧａｙＩｎｚＮ膜２をエピタキシャル成長させる。例えばＳｉ基板１上に電界効果トランジスタを作製する場合には実施の形態１と同様の作製フローを行う。その後、図８に示すように、酸化膜４を除去する。次に、図９に示すように、Ｓｉ基板１を裏面から研削して薄板化する。
上記のようにベベル部の表面側に酸化膜４を形成することで、ベベル部の表面側へのＡｌｘＧａｙＩｎｚＮ膜２のエピタキシャル成長が阻害される。従って、裏面研削を進めてもＡｌｘＧａｙＩｎｚＮ膜２が露出し難いため、チッピングの発生を抑制して、生産性を向上させることができる。
なお、ベベル部の表面側へのＡｌｘＧａｙＩｎｚＮ膜２のエピタキシャル成長を防ぐために、酸化膜４の厚みはＡｌｘＧａｙＩｎｚＮ膜２の厚み以上であることが望ましい。例えばＡｌｘＧａｙＩｎｚＮ膜２の厚みが１．０μｍの場合には酸化膜４の厚みも１．０μｍとする。
実施の形態３．
本発明の実施の形態３に係る半導体装置の製造方法について図面を参照して説明する。図１０及び図１１は、本発明の実施の形態３に係る半導体装置の製造方法を示す断面図である。
まず、図１０に示すように、表面と裏面が平坦になっている平坦部と、平坦部の外周に設けられたベベル部とを有するＳｉ基板１を準備する。ここで、ベベル部の加工量がベベル部の最外端部を境にして表面側と裏面側とで非対称である。平坦部の表面から最外端部までの厚みは、平坦部の裏面から最外端部までの厚みより薄く、例えば４０μｍ以下である。そして、実施の形態２と同様に熱ＣＶＤを用いてベベル部の表面側に酸化膜４を形成する。
次に、実施の形態２と同様に、ＭＯＣＶＤ法を用いてＳｉ基板１の表面上にＡｌｘＧａｙＩｎｚＮ膜２をエピタキシャル成長させる。例えばＳｉ基板１上に電界効果トランジスタを作製する場合には実施の形態１と同様の作製フローを行う。その後、酸化膜４を除去する。次に、図１１に示すように、Ｓｉ基板１を裏面から研削して薄板化する。
本実施の形態では、実施の形態１と同様にベベル部の加工量が表面側と裏面側とで非対称であり、平坦部の表面から最外端部までの厚みが平坦部の裏面から最外端部までの厚みより薄い。さらに、実施の形態２と同様にベベル部の表面側に酸化膜４を形成することで、ベベル部の表面側へのＡｌｘＧａｙＩｎｚＮ膜２のエピタキシャル成長が阻害される。従って、裏面研削を進めてもＡｌｘＧａｙＩｎｚＮ膜２が露出し難いため、チッピングの発生を抑制して、実施の形態１，２よりも更に生産性を向上させることができる。
なお、ベベル部の表面側へのＡｌｘＧａｙＩｎｚＮ膜２のエピタキシャル成長を防ぐために、酸化膜４の厚みはＡｌｘＧａｙＩｎｚＮ膜２の厚み以上であることが望ましい。例えばＡｌｘＧａｙＩｎｚＮ膜２の厚みが１．０μｍの場合には酸化膜４の厚みも１．０μｍとする。
１ Ｓｉ基板、２ ＡｌｘＧａｙＩｎｚＮ膜（III−Ｖ族窒化物半導体膜）、３ マスク、４ 酸化膜

Claims (7)

  1. 表面と裏面が平坦になっている平坦部と、前記平坦部の外周に設けられたベベル部とを有するＳｉ基板を準備する工程と、
    前記Ｓｉ基板の表面上にIII−Ｖ族窒化物半導体膜をエピタキシャル成長させる工程と、
    前記III−Ｖ族窒化物半導体膜をエピタキシャル成長させた後に、前記Ｓｉ基板を裏面から研削して薄板化する工程とを備え、
    前記ベベル部の加工量が前記ベベル部の最外端部を境にして表面側と裏面側とで非対称であり、
    前記平坦部の前記表面から前記最外端部までの厚みは前記平坦部の前記裏面から前記最外端部までの厚みより薄いことを特徴とする半導体装置の製造方法。
  2. 前記Ｓｉ基板の研削は厚み方向において前記最外端部の位置を超えないことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記平坦部の前記表面から前記最外端部までの厚みが４０μｍ以下であることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記Ｓｉ基板を準備する工程と前記III−Ｖ族窒化物半導体膜をエピタキシャル成長させる工程との間に、前記ベベル部の表面側に酸化膜を形成する工程を備え、
    前記III−Ｖ族窒化物半導体膜をエピタキシャル成長させる工程と前記Ｓｉ基板を裏面から研削して薄板化する工程との間に、前記酸化膜を除去する工程を備えることを特徴とする請求項１〜３の何れか１項に記載の半導体装置の製造方法。
  5. 表面と裏面が平坦になっている平坦部と、前記平坦部の外周に設けられたベベル部とを有するＳｉ基板を準備する工程と、
    前記ベベル部の表面側に酸化膜を形成する工程と、
    前記酸化膜を形成した後に、前記Ｓｉ基板の表面上にIII−Ｖ族窒化物半導体膜をエピタキシャル成長させる工程と、
    前記III−Ｖ族窒化物半導体膜をエピタキシャル成長させた後に前記酸化膜を除去する工程と、
    前記酸化膜を除去した後に前記Ｓｉ基板を裏面から研削して薄板化する工程とを備えることを特徴とする半導体装置の製造方法。
  6. 前記酸化膜の厚みは前記III−Ｖ族窒化物半導体膜の厚み以上であることを特徴とする請求項４又は５に記載の半導体装置の製造方法。
  7. 前記III−Ｖ族窒化物半導体膜はＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１、ｙ≠０）膜であることを特徴とする請求項１〜６の何れか１項に記載の半導体装置の製造方法。
JP2013145643A 2013-07-11 2013-07-11 半導体装置の製造方法 Pending JP2015018960A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013145643A JP2015018960A (ja) 2013-07-11 2013-07-11 半導体装置の製造方法
TW103110982A TWI531081B (zh) 2013-07-11 2014-03-25 半導體裝置的製造方法
US14/225,510 US9355852B2 (en) 2013-07-11 2014-03-26 Method for manufacturing semiconductor device
KR1020140082373A KR101672213B1 (ko) 2013-07-11 2014-07-02 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013145643A JP2015018960A (ja) 2013-07-11 2013-07-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2015018960A true JP2015018960A (ja) 2015-01-29

Family

ID=52277409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013145643A Pending JP2015018960A (ja) 2013-07-11 2013-07-11 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9355852B2 (ja)
JP (1) JP2015018960A (ja)
KR (1) KR101672213B1 (ja)
TW (1) TWI531081B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020144900A1 (ja) * 2019-01-08 2020-07-16 住友電気工業株式会社 炭化珪素再生基板および炭化珪素半導体装置の製造方法
WO2025041381A1 (ja) * 2023-08-18 2025-02-27 株式会社荏原製作所 基板のベベル部を含む外周部に保護膜を成膜する方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6130995B2 (ja) * 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
US10530835B2 (en) * 2015-01-29 2020-01-07 Micro Focus Llc Application recording
US10199216B2 (en) 2015-12-24 2019-02-05 Infineon Technologies Austria Ag Semiconductor wafer and method
WO2017151140A1 (en) 2016-03-04 2017-09-08 Halliburton Energy Services, Inc. Multiple depth of investigation nuclear magnetic resonance logging for determining the porosity and pore type of subterranean formations
GB2574879B (en) 2018-06-22 2022-12-28 X Fab Semiconductor Foundries Gmbh Substrates for III-nitride epitaxy
DE102022000424A1 (de) 2022-02-03 2023-08-03 Azur Space Solar Power Gmbh Herstellungsverfahren für eine Halbleiterscheibe mit Silizium und mit einer III-N-Schicht

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03177023A (ja) * 1989-11-30 1991-08-01 Motorola Inc エピタキシャル・ウェーハの調製方法
WO2000026949A1 (fr) * 1998-10-29 2000-05-11 Shin-Etsu Handotai Co., Ltd. Plaquette a semi-conducteur et son procede de fabrication
JP2000331940A (ja) * 1999-05-20 2000-11-30 Sony Corp サファイア基板、窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法
JP2002334855A (ja) * 2001-05-10 2002-11-22 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005251961A (ja) * 2004-03-04 2005-09-15 Matsushita Electric Ind Co Ltd Ｉｉｉ族窒化物単結晶ウエハおよびそれを用いた半導体装置の製造方法
JP2009107905A (ja) * 2007-10-31 2009-05-21 Sumco Corp シリコンウェーハの製造方法
JP2009256154A (ja) * 2008-04-21 2009-11-05 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶成長用基板および半導体結晶
JP2012036030A (ja) * 2010-08-05 2012-02-23 Sanken Electric Co Ltd 半導体ウェハの製造方法
JP2012109310A (ja) * 2010-11-15 2012-06-07 Sumco Corp エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0434931A (ja) 1990-05-31 1992-02-05 Oki Electric Ind Co Ltd 半導体ウエハおよびその処理方法
JP2892215B2 (ja) 1992-05-06 1999-05-17 三菱マテリアルシリコン株式会社 ウェーハ研磨方法
JP3935977B2 (ja) 1995-05-16 2007-06-27 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 ノッチ付き半導体ウェーハ
JPH09181349A (ja) 1995-12-27 1997-07-11 Mitsubishi Electric Corp 半導体デバイスの製造方法
JP2001230166A (ja) 2000-02-17 2001-08-24 Tokin Corp 半導体基板およびその製造方法
JP2001338886A (ja) * 2000-03-24 2001-12-07 Ngk Insulators Ltd 半導体デバイス、その製造方法、及びそれに用いる半導体デバイス用基板
JP4162892B2 (ja) * 2002-01-11 2008-10-08 日鉱金属株式会社 半導体ウェハおよびその製造方法
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
JP2004281550A (ja) * 2003-03-13 2004-10-07 Dowa Mining Co Ltd 半導体ウエハおよびその面取り加工方法
JP2005243727A (ja) 2004-02-24 2005-09-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE102006030266A1 (de) * 2006-06-30 2008-01-03 Advanced Micro Devices, Inc., Sunnyvale Verringern der Kontamination von Halbleitersubstraten während der Metallisierungsbearbeitung durch Bereitstellen einer Schutzschicht am Substratrand
DE102008030847B4 (de) * 2008-06-30 2010-07-29 Advanced Micro Devices, Inc., Sunnyvale Reduzierung der Kontamination von Halbleitersubstraten während der Aufbringung der Metallisierung durch Ausführen eines Abscheide/Ätzzyklus während der Barrierenabscheidung
US8562750B2 (en) 2009-12-17 2013-10-22 Lam Research Corporation Method and apparatus for processing bevel edge

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03177023A (ja) * 1989-11-30 1991-08-01 Motorola Inc エピタキシャル・ウェーハの調製方法
WO2000026949A1 (fr) * 1998-10-29 2000-05-11 Shin-Etsu Handotai Co., Ltd. Plaquette a semi-conducteur et son procede de fabrication
JP2000331940A (ja) * 1999-05-20 2000-11-30 Sony Corp サファイア基板、窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法
JP2002334855A (ja) * 2001-05-10 2002-11-22 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005251961A (ja) * 2004-03-04 2005-09-15 Matsushita Electric Ind Co Ltd Ｉｉｉ族窒化物単結晶ウエハおよびそれを用いた半導体装置の製造方法
JP2009107905A (ja) * 2007-10-31 2009-05-21 Sumco Corp シリコンウェーハの製造方法
JP2009256154A (ja) * 2008-04-21 2009-11-05 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶成長用基板および半導体結晶
JP2012036030A (ja) * 2010-08-05 2012-02-23 Sanken Electric Co Ltd 半導体ウェハの製造方法
JP2012109310A (ja) * 2010-11-15 2012-06-07 Sumco Corp エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020144900A1 (ja) * 2019-01-08 2020-07-16 住友電気工業株式会社 炭化珪素再生基板および炭化珪素半導体装置の製造方法
US11862684B2 (en) 2019-01-08 2024-01-02 Sumitomo Electric Industries, Ltd. Recycle wafer of silicon carbide and method for manufacturing silicon carbide semiconductor device
WO2025041381A1 (ja) * 2023-08-18 2025-02-27 株式会社荏原製作所 基板のベベル部を含む外周部に保護膜を成膜する方法

Also Published As

Publication number Publication date
US9355852B2 (en) 2016-05-31
TWI531081B (zh) 2016-04-21
US20150017790A1 (en) 2015-01-15
KR101672213B1 (ko) 2016-11-03
KR20150007952A (ko) 2015-01-21
TW201507193A (zh) 2015-02-16

Similar Documents

Publication Publication Date Title
KR101672213B1 (ko) 반도체장치의 제조방법
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
US10014436B2 (en) Method for manufacturing a light emitting element
JP2018087128A (ja) 窒化物半導体層の成長方法
JP5133927B2 (ja) 化合物半導体基板
KR101878754B1 (ko) 대면적 갈륨 나이트라이드 기판 제조방법
US20150035123A1 (en) Curvature compensated substrate and method of forming same
JP2013087053A (ja) 窒化ガリウム膜製造方法
JP2016023123A (ja) 窒化ガリウム基板
KR102608902B1 (ko) 질화물 반도체 기판 제조방법
JP2005112713A (ja) 窒化ガリウム系単結晶基板の製造方法
KR20100104997A (ko) 전위 차단층을 구비하는 질화물 반도체 기판 및 그 제조 방법
JP2011093803A (ja) 窒化ガリウム系化合物半導体単結晶の製造方法
CN103943467A (zh) 利用应力梯度分离氮化物自支撑衬底的方法
JP2008124151A (ja) 単結晶基板及び窒化物半導体単結晶の製造方法
US9355841B2 (en) Manufacturing method of high electron mobility transistor
JP2009084136A (ja) 半導体デバイスの製造方法
JP7290182B2 (ja) 窒化物半導体基板及びその製造方法
JP6480244B2 (ja) 気相成長方法
JP4084539B2 (ja) Ｉｉｉ族窒化物系化合物半導体の結晶成長基板の製造方法
KR20130078984A (ko) 질화갈륨 기판 제조방법
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子
TWI752256B (zh) 基底及其製備方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170704