JP4162892B2 - 半導体ウェハおよびその製造方法 - Google Patents
半導体ウェハおよびその製造方法 Download PDFInfo
- Publication number
- JP4162892B2 JP4162892B2 JP2002004124A JP2002004124A JP4162892B2 JP 4162892 B2 JP4162892 B2 JP 4162892B2 JP 2002004124 A JP2002004124 A JP 2002004124A JP 2002004124 A JP2002004124 A JP 2002004124A JP 4162892 B2 JP4162892 B2 JP 4162892B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor wafer
- inclined surface
- main surface
- mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title description 6
- 230000002093 peripheral effect Effects 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 16
- 238000005498 polishing Methods 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 description 71
- 239000010408 film Substances 0.000 description 41
- 230000002159 abnormal effect Effects 0.000 description 31
- 239000013078 crystal Substances 0.000 description 11
- 238000002474 experimental method Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 3
- 238000005336 cracking Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02392—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、表面にエピタキシャル層を成長させる半導体ウェハおよびその製造方法に関し、特に、エピタキシャル層を成長させる際に、ウェハ周縁部においてマイクロクラック等の欠陥が発生するのを有効に防止する技術に関する。
【０００２】
【従来の技術】
従来、半導体ウェハの周縁部には、半導体素子の製造プロセス中にカケや割れが生じるのを防止するために、面取りと呼ばれる加工が施されるのが一般的である。この面取加工には、エピタキシャル膜を形成する表面（以下、主面と称する）と裏面とが滑らかな曲線で結ばれるように半導体ウェハの周縁部を円弧状に加工する方法と、主面及び裏面とウェハ周縁部端面が直角に交わらないように半導体ウェハの周縁部をテーパ状に加工する方法とがある。特に、周縁部を円弧状に加工した場合は、半導体ウェハの主面と裏面を完全な円弧で滑らかに結ぶので、ウェハ周縁部に割れや欠けが発生するのを防止する上で非常に有利である。
このように面取加工を施された半導体ウェハは、主面のみ、または主面と裏面の両面を鏡面に仕上げられた後、主面に様々な組成のエピタキシャル膜を成長される。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述したような方法で面取り加工を施され、さらに主面側を鏡面仕上げされた半導体ウェハを基板として用いて、その主面にエピタキシャル膜を成長させると、主面および主面側の面取加工部には正常なエピタキシャル膜が形成されるが、ウェハ外周側の面取加工部に単結晶化していない異常成長が生じる場合があった。さらに、この異常成長に起因する歪みや、成長したエピタキシャル膜中に内在する歪みのために、異常成長部からエピタキシャル膜に向かってマイクロクラックと呼ばれる楔形状の欠陥が発生することがあった。
そして、上述した結晶内部の歪み及び楔形状の切り込み（マイクロクラック）をきっかけに、エピタキシャル成長後に基板が破損してしまうこともあった。なお、このような現象は、成長させるエピタキシャル膜が厚くなるほど顕著に発生する傾向にあった。
上記問題を解決するために、本発明は、ウェハ主面にエピタキシャル成長を行った際に、ウェハ周縁部においてマイクロクラックが形成され、それをきっかけにウェハが破損するのを有効に防止できる半導体ウェハおよびその製造方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
以下に本発明を完成するに至った経緯について簡単に説明する。
まず、本発明者等は、従来の面取加工方法の中でも、主面と裏面とが滑らかな曲線で結ばれるように周縁部を円弧状に加工した半導体ウェハを基板としてエピタキシャル成長を行った場合に、エピタキシャル膜付き半導体ウェハが破損するメカニズムについて検討した。
そのため、半径２５０μｍの面取加工を施した厚さ５００μｍの半導体ウェハを基板としてエピタキシャル成長を行い、形成されたエピタキシャル膜を調査する実験を行った。その結果を図４および図５に示す。
【０００５】
図４は、上記実験によって得られたエピタキシャル膜付きの半導体ウェハの概略図である。図４に示すように、主面１０および面取加工部２０のうち主面に近い部分には正常に単結晶化したエピタキシャル層３０が形成され、面取加工部２０のうち外周側の部分には異常成長５０が形成されていた。
この面取加工部２０について、ウェハ周縁部分（エピタキシャル膜３０と異常成長部５０との境界）を拡大して表したのが図５である。図５に示すように、異常成長５０とエピタキシャル膜３０の境界から、エピタキシャル膜３０内に向かってマイクロクラックＣが発生していた。
これらの結果より、ウェハ周縁を円弧状に面取加工した場合は、面取加工部（特に外周側）で異常成長が発生し、異常成長とエピタキシャル膜との境界にマイクロクラックＣが発生することがわかった。
【０００６】
さらに、本発明者等は、上記実験の結果をもとに異常成長が発生する原因を追及し、面取加工部の外周側では面方位が主面の面方位から大きく傾いているために異常成長が発生しやすいとの考えに到達した。一方、マイクロクラックについては、異常成長に起因する歪みや、エピタキシャル膜と基板の格子不整合に起因する歪みが原因となって、これらの歪みの応力を受けやすいエピタキシャル膜に発生しやすくなると考えた。つまり、エピタキシャル膜３０と異常成長５０との境界では、単結晶化している部分とそうでない部分とが隣接するために、これに起因する歪みがマイクロクラックの発生を呼び起こし、ウェハ中央に向かって伸びると考えた。
そして、面取加工部の面方位が主面の面方位から大きく傾かないようにした半導体ウェハにより、異常成長の発生を防ぐことができ、さらにはマイクロクラックの発生を抑制できるとの知見を得て、ウェハ主面の周縁部に、主面の面方位に比較的近い面方位を持った傾斜面をある一定長さ以上形成する方法を案出した。これにより、主面と面取加工部との間に急峻な境界はなくなり、表面の結晶学的方位（面方位）を緩やかに変化させることができた。
【０００７】
次に、本発明者等は、主面の周縁部に上述した傾斜面を形成するととともに、ウェハの欠けや割れが発生するのを有効に防止するためにウェハ周縁端部を円弧状に加工した半導体ウェハについて実験した。具体的には、図１に示すように、主面１０の周縁部に傾斜面２１を形成するとともに、さらに最外周部分に円弧状加工部２２を形成した半導体ウェハを基板としてエピタキシャル成長させる実験を行った。その結果、円弧状加工部２２には異常成長が発生することが分かった。この結果は、先の実験からも容易に予測できた。
そこで、この異常成長とのエピタキシャル膜との間の歪みを減少させる方法について検討し、傾斜面２１の一部（外周側）を鏡面化しないように鏡面研磨を行う手法を案出した。
【０００８】
図２は、前記手法で鏡面研磨した半導体ウェハを基板としてエピタキシャル成長させたときのエピタキシャル膜付き半導体ウェハの概略図である。すなわち、前記手法で鏡面研磨した半導体ウェハを基板としてエピタキシャル成長させた場合には、主面１０および鏡面化された傾斜面２１ａにはエピタキシャル膜３０が形成され、鏡面化されていない傾斜面２１ｂには完全に単結晶化されていない成長膜４０が形成され、円弧状加工部２２には異常成長５０が形成された。
この場合、主面１０から円弧状加工部３０に至る間に、面方位が主面に近くかつ鏡面化されない傾斜面２１ｂが存在するため、異常成長がこの部分を超えて主面の近傍まで及ぶことはなかった。また、鏡面化されない傾斜面２１ｂに形成される薄膜にマイクロクラックが発生することもなかった。
すなわち、円弧状加工部２２に異常成長５０が形成されても、上記非鏡面部分２１ｂに形成された成長膜４０がバッファの役割を果たすために、前記異常成長に起因する歪みがエピタキシャル膜３０に及ぶのを防止できた。また、完全に単結晶化されていない成長膜４０により、異常成長５０に起因する歪みを小さくできるので、歪みに起因するマイクロクラックが発生するのを回避できた。
【０００９】
次に、本発明者等は、面取加工部２０の傾斜面２１が主面となす角度θと、ウェハ半径方向の傾斜面の長さＬについて検討した。具体的には、図１に示す半導体ウェハにおいて、主面からの傾きθを０〜４５°の範囲で変更して、それぞれの傾斜角で傾斜面２１の長さＬが５０〜１０００μｍとなるように面取加工を行い、各ウェハに対して同様の鏡面加工を施したときに、鏡面化しない傾斜面の長さＬ２を測定する実験を行った。また、各ウェハを基板としてエピタキシャル成長を行ったときの成長膜の調査を行った。
【００１０】
実験結果を図３に示す。この実験より、傾斜面の傾斜角を２５°以上にすると、ウェハ半径方向の傾斜面の長さＬに関係なく傾斜面２１には異常成長が発生することが判明した。
また、傾斜面２１のウェハ半径方向の長さＬを１００μｍ以下（図３中の◆印と■印）にすると、円弧状加工部２２に発生した異常成長５０と隣接する成長膜（エピタキシャル膜）にマイクロクラックが発生することが判明した。これより、傾斜面２１のウェハ半径方向の長さＬを１００μｍ以下にすると、傾斜面２１に非鏡面部分が形成されないか、または非常に短くなるために、傾斜面２１のほぼ全体に単結晶化した正常なエピタキシャル膜が形成されるので、異常成長との歪みが生じてマイクロクラックが発生すると推測できた。これより、非鏡面部分を５０μｍ以上残すように鏡面加工するようにした。
【００１１】
以上の実験結果より、面取加工により５°以上２５°以下の傾斜角を有する傾斜面２１を形成することで傾斜面２１に異常成長が発生しないようにできるとともに、傾斜面２１に非鏡面部分２１ｂを５０μｍ以上残すように鏡面加工を行うことによって、異常成長の歪みに起因するマイクロクラックの発生を効果的に抑制することができることを突き止めた。
【００１２】
本発明は、上記知見に基づいて完成されたものであり、周縁部に面取り加工が施され、その後に少なくとも主面側に鏡面加工が施された半導体ウェハであって、ウェハ周縁部に傾斜角が５°以上２５°以下の傾斜面を有するようにしたものである。
これにより、ウェハ周縁部に形成された面取加工部（傾斜面）に異常成長が発生するのを防止できるので、エピタキシャル膜と異常成長との歪みに起因してマイクロクラックが発生することもなくなる。
また、前記傾斜面のウェハ半径方向の長さを１００μｍ以上にすることにより、半導体素子の製造工程において割れや欠けが生じるのを有効に回避できる。
【００１３】
さらに、前記傾斜面はウェハ外周側に非鏡面部分を有するようにした。すなわち、前記非鏡面部分に完全な単結晶とならない（単結晶と非単結晶とが混在する）成長膜を形成することにより、異常成長部分（非単結晶）との歪みも小さくでき、歪みに起因するマイクロクラックが発生するのを回避できる。なお、前記非鏡面部分を５０μｍ以上とするのが望ましい。
また、半導体ウェハの製造工程において、ウェハ周縁部に、主面に対する傾斜角が５°以上２５°以下であり、かつウェハ半径方向の長さが１００μｍ以上である傾斜面を形成する面取加工工程と、前記主面側の傾斜面のウェハ外周側に非鏡面部分が残るように研磨する鏡面加工工程と、を備えることにより、エピタキシャル成長用の基板として適した半導体ウェハを製造することができる。
また、上述した半導体ウェハを基板として、主面にエピタキシャル成長膜を形成することにより、高品質のエピタキシャル膜付き半導体ウェハを得ることができる。
【００１４】
【発明の実施の形態】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
はじめに、液体封止チョクラルスキー法（Liquid Encapsulated Czochralski；ＬＥＣ）法によりｎ型ＩｎＰ単結晶を（１００）方向に成長させた。この単結晶を直径２インチの円柱状に加工し、表面が（１００）面になるようスライシングして半導体ウェハＷを切り出した。
次に、面取り加工により前記半導体ウェハＷの周縁部を図１に示す面取形状に研削した。このとき、主面側には、主面１０となる（１００）面から１１°傾いた傾斜面２１を形成した。さらに傾斜面２１の外側には円弧状加工部２２を形成した。
【００１５】
次に、この半導体ウェハＷの表面を鏡面研磨した。この鏡面研磨が終了した時点で、傾斜面２１の長さＬが３００μｍになる様に、面取り工程における傾斜面２１の長さＬを設定した。なお、このときの非鏡面部分の長さＬ２は５０μｍであった。この設定値は、面取り後の表面の研磨代を一定にすれば、幾何学的に求めることができる。
次に、上述のように面取加工および鏡面加工を施した半導体ウェハＷを基板として、ＭＯＣＶＤ法によりＩｎＰ（１μｍ）／ＩｎＧａＡｓ（４μｍ）／ＩｎＰ（１μｍ）なる組成のエピタキシャル膜を成長させた。なお、この構造はＰＩＮのような光デバイスで広く用いられる。
そして、エピタキシャル成長後にエピタキシャル膜の表面を観察したが、異常成長やマイクロクラックといった欠陥は見られなかった。
【００１６】
次に、比較のため、本実施形態と同様にＩｎＰ単結晶インゴットから切り出したウェハに、主面と裏面とを滑らかな円弧で結ぶ従来の面取り加工を施し、さらに鏡面研磨を施した半導体ウェハを基板としてエピタキシャル成長を行い、エピタキシャル膜の表面を観察した。その結果、ウェハ周縁部（面取加工部）に異常成長が散見された。さらに、異常成長部から、ウェハの中心に向かって、マイクロクラック欠陥が発生していた。
本実施形態では、ウェハ周縁部に、主面に対する傾斜角が１１°の傾斜面を形成し、さらに、前記傾斜面のウェハ半径方向の長さを３００μｍとしたので、ウェハ主面側の面取加工部（傾斜面）に異常成長が発生するのを防止できるとともに、エピタキシャル膜と異常成長との歪みに起因してマイクロクラックが発生することを防止できた。
【００１７】
以上、本発明者によってなされた発明を実施の形態に基づいて具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。
例えば、傾斜面の傾斜角は５°以上２５°以下の範囲で変更可能であり、鏡面加工後に傾斜面の半径方向の長さが１００μｍ以上となるようにすれば同様の効果を得ることができる。
なお、傾斜面のうち鏡面加工した後に非鏡面として残る部分は５０μｍ以上であるのが望ましく、この条件を満たせば鏡面加工における加工条件は特に制限されない。
【００１８】
【発明の効果】
本発明によれば、周縁部に面取り加工が施され、その後に少なくとも主面側に鏡面加工が施された半導体ウェハであって、ウェハ周縁部に主面に対する傾斜角が５°以上２５°以下で、かつウェハ半径方向の長さが１００μｍ以上である傾斜面を有するようにし、さらに、前記傾斜面はウェハ外周側に非鏡面部分を有するようにしたたので、ウェハ周縁の面取加工部（傾斜面）に異常成長が発生するのを防止できるとともに、エピタキシャル膜と異常成長との歪みに起因してマイクロクラックが発生するのを防止できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る半導体ウェハの概略図である。
【図２】本発明の半導体ウェハを基板としてエピタキシャル成長させたときの主面側の概略図である。
【図３】面取加工により傾斜面の傾斜角θ、ウェハ半径方向の長さＬ、非鏡面部分の長さＬ２の関係を示すグラフである。
【図４】従来技術による面取り加工を施した半導体ウェハを基板としてエピタキシャル成長させたときのエピタキシャル膜付き半導体ウェハの概略図である。
【図５】図４の面取加工部２０について、ウェハ主面の周縁部（エピタキシャル膜３０と異常成長部５０との境界）を詳細に表した拡大図である。
【符号の説明】
１０ 主面
２０ 面取加工部
２１ 傾斜面
２１ａ 鏡面化された傾斜面
２１ｂ 鏡面化されていない傾斜面
２２ 円弧状加工部
３０ 単結晶膜（エピタキシャル膜）
４０ 成長膜
５０ 異常成長
Ｗ 半導体ウェハ
Ｃ マイクロクラック
【発明の属する技術分野】
本発明は、表面にエピタキシャル層を成長させる半導体ウェハおよびその製造方法に関し、特に、エピタキシャル層を成長させる際に、ウェハ周縁部においてマイクロクラック等の欠陥が発生するのを有効に防止する技術に関する。
【０００２】
【従来の技術】
従来、半導体ウェハの周縁部には、半導体素子の製造プロセス中にカケや割れが生じるのを防止するために、面取りと呼ばれる加工が施されるのが一般的である。この面取加工には、エピタキシャル膜を形成する表面（以下、主面と称する）と裏面とが滑らかな曲線で結ばれるように半導体ウェハの周縁部を円弧状に加工する方法と、主面及び裏面とウェハ周縁部端面が直角に交わらないように半導体ウェハの周縁部をテーパ状に加工する方法とがある。特に、周縁部を円弧状に加工した場合は、半導体ウェハの主面と裏面を完全な円弧で滑らかに結ぶので、ウェハ周縁部に割れや欠けが発生するのを防止する上で非常に有利である。
このように面取加工を施された半導体ウェハは、主面のみ、または主面と裏面の両面を鏡面に仕上げられた後、主面に様々な組成のエピタキシャル膜を成長される。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述したような方法で面取り加工を施され、さらに主面側を鏡面仕上げされた半導体ウェハを基板として用いて、その主面にエピタキシャル膜を成長させると、主面および主面側の面取加工部には正常なエピタキシャル膜が形成されるが、ウェハ外周側の面取加工部に単結晶化していない異常成長が生じる場合があった。さらに、この異常成長に起因する歪みや、成長したエピタキシャル膜中に内在する歪みのために、異常成長部からエピタキシャル膜に向かってマイクロクラックと呼ばれる楔形状の欠陥が発生することがあった。
そして、上述した結晶内部の歪み及び楔形状の切り込み（マイクロクラック）をきっかけに、エピタキシャル成長後に基板が破損してしまうこともあった。なお、このような現象は、成長させるエピタキシャル膜が厚くなるほど顕著に発生する傾向にあった。
上記問題を解決するために、本発明は、ウェハ主面にエピタキシャル成長を行った際に、ウェハ周縁部においてマイクロクラックが形成され、それをきっかけにウェハが破損するのを有効に防止できる半導体ウェハおよびその製造方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
以下に本発明を完成するに至った経緯について簡単に説明する。
まず、本発明者等は、従来の面取加工方法の中でも、主面と裏面とが滑らかな曲線で結ばれるように周縁部を円弧状に加工した半導体ウェハを基板としてエピタキシャル成長を行った場合に、エピタキシャル膜付き半導体ウェハが破損するメカニズムについて検討した。
そのため、半径２５０μｍの面取加工を施した厚さ５００μｍの半導体ウェハを基板としてエピタキシャル成長を行い、形成されたエピタキシャル膜を調査する実験を行った。その結果を図４および図５に示す。
【０００５】
図４は、上記実験によって得られたエピタキシャル膜付きの半導体ウェハの概略図である。図４に示すように、主面１０および面取加工部２０のうち主面に近い部分には正常に単結晶化したエピタキシャル層３０が形成され、面取加工部２０のうち外周側の部分には異常成長５０が形成されていた。
この面取加工部２０について、ウェハ周縁部分（エピタキシャル膜３０と異常成長部５０との境界）を拡大して表したのが図５である。図５に示すように、異常成長５０とエピタキシャル膜３０の境界から、エピタキシャル膜３０内に向かってマイクロクラックＣが発生していた。
これらの結果より、ウェハ周縁を円弧状に面取加工した場合は、面取加工部（特に外周側）で異常成長が発生し、異常成長とエピタキシャル膜との境界にマイクロクラックＣが発生することがわかった。
【０００６】
さらに、本発明者等は、上記実験の結果をもとに異常成長が発生する原因を追及し、面取加工部の外周側では面方位が主面の面方位から大きく傾いているために異常成長が発生しやすいとの考えに到達した。一方、マイクロクラックについては、異常成長に起因する歪みや、エピタキシャル膜と基板の格子不整合に起因する歪みが原因となって、これらの歪みの応力を受けやすいエピタキシャル膜に発生しやすくなると考えた。つまり、エピタキシャル膜３０と異常成長５０との境界では、単結晶化している部分とそうでない部分とが隣接するために、これに起因する歪みがマイクロクラックの発生を呼び起こし、ウェハ中央に向かって伸びると考えた。
そして、面取加工部の面方位が主面の面方位から大きく傾かないようにした半導体ウェハにより、異常成長の発生を防ぐことができ、さらにはマイクロクラックの発生を抑制できるとの知見を得て、ウェハ主面の周縁部に、主面の面方位に比較的近い面方位を持った傾斜面をある一定長さ以上形成する方法を案出した。これにより、主面と面取加工部との間に急峻な境界はなくなり、表面の結晶学的方位（面方位）を緩やかに変化させることができた。
【０００７】
次に、本発明者等は、主面の周縁部に上述した傾斜面を形成するととともに、ウェハの欠けや割れが発生するのを有効に防止するためにウェハ周縁端部を円弧状に加工した半導体ウェハについて実験した。具体的には、図１に示すように、主面１０の周縁部に傾斜面２１を形成するとともに、さらに最外周部分に円弧状加工部２２を形成した半導体ウェハを基板としてエピタキシャル成長させる実験を行った。その結果、円弧状加工部２２には異常成長が発生することが分かった。この結果は、先の実験からも容易に予測できた。
そこで、この異常成長とのエピタキシャル膜との間の歪みを減少させる方法について検討し、傾斜面２１の一部（外周側）を鏡面化しないように鏡面研磨を行う手法を案出した。
【０００８】
図２は、前記手法で鏡面研磨した半導体ウェハを基板としてエピタキシャル成長させたときのエピタキシャル膜付き半導体ウェハの概略図である。すなわち、前記手法で鏡面研磨した半導体ウェハを基板としてエピタキシャル成長させた場合には、主面１０および鏡面化された傾斜面２１ａにはエピタキシャル膜３０が形成され、鏡面化されていない傾斜面２１ｂには完全に単結晶化されていない成長膜４０が形成され、円弧状加工部２２には異常成長５０が形成された。
この場合、主面１０から円弧状加工部３０に至る間に、面方位が主面に近くかつ鏡面化されない傾斜面２１ｂが存在するため、異常成長がこの部分を超えて主面の近傍まで及ぶことはなかった。また、鏡面化されない傾斜面２１ｂに形成される薄膜にマイクロクラックが発生することもなかった。
すなわち、円弧状加工部２２に異常成長５０が形成されても、上記非鏡面部分２１ｂに形成された成長膜４０がバッファの役割を果たすために、前記異常成長に起因する歪みがエピタキシャル膜３０に及ぶのを防止できた。また、完全に単結晶化されていない成長膜４０により、異常成長５０に起因する歪みを小さくできるので、歪みに起因するマイクロクラックが発生するのを回避できた。
【０００９】
次に、本発明者等は、面取加工部２０の傾斜面２１が主面となす角度θと、ウェハ半径方向の傾斜面の長さＬについて検討した。具体的には、図１に示す半導体ウェハにおいて、主面からの傾きθを０〜４５°の範囲で変更して、それぞれの傾斜角で傾斜面２１の長さＬが５０〜１０００μｍとなるように面取加工を行い、各ウェハに対して同様の鏡面加工を施したときに、鏡面化しない傾斜面の長さＬ２を測定する実験を行った。また、各ウェハを基板としてエピタキシャル成長を行ったときの成長膜の調査を行った。
【００１０】
実験結果を図３に示す。この実験より、傾斜面の傾斜角を２５°以上にすると、ウェハ半径方向の傾斜面の長さＬに関係なく傾斜面２１には異常成長が発生することが判明した。
また、傾斜面２１のウェハ半径方向の長さＬを１００μｍ以下（図３中の◆印と■印）にすると、円弧状加工部２２に発生した異常成長５０と隣接する成長膜（エピタキシャル膜）にマイクロクラックが発生することが判明した。これより、傾斜面２１のウェハ半径方向の長さＬを１００μｍ以下にすると、傾斜面２１に非鏡面部分が形成されないか、または非常に短くなるために、傾斜面２１のほぼ全体に単結晶化した正常なエピタキシャル膜が形成されるので、異常成長との歪みが生じてマイクロクラックが発生すると推測できた。これより、非鏡面部分を５０μｍ以上残すように鏡面加工するようにした。
【００１１】
以上の実験結果より、面取加工により５°以上２５°以下の傾斜角を有する傾斜面２１を形成することで傾斜面２１に異常成長が発生しないようにできるとともに、傾斜面２１に非鏡面部分２１ｂを５０μｍ以上残すように鏡面加工を行うことによって、異常成長の歪みに起因するマイクロクラックの発生を効果的に抑制することができることを突き止めた。
【００１２】
本発明は、上記知見に基づいて完成されたものであり、周縁部に面取り加工が施され、その後に少なくとも主面側に鏡面加工が施された半導体ウェハであって、ウェハ周縁部に傾斜角が５°以上２５°以下の傾斜面を有するようにしたものである。
これにより、ウェハ周縁部に形成された面取加工部（傾斜面）に異常成長が発生するのを防止できるので、エピタキシャル膜と異常成長との歪みに起因してマイクロクラックが発生することもなくなる。
また、前記傾斜面のウェハ半径方向の長さを１００μｍ以上にすることにより、半導体素子の製造工程において割れや欠けが生じるのを有効に回避できる。
【００１３】
さらに、前記傾斜面はウェハ外周側に非鏡面部分を有するようにした。すなわち、前記非鏡面部分に完全な単結晶とならない（単結晶と非単結晶とが混在する）成長膜を形成することにより、異常成長部分（非単結晶）との歪みも小さくでき、歪みに起因するマイクロクラックが発生するのを回避できる。なお、前記非鏡面部分を５０μｍ以上とするのが望ましい。
また、半導体ウェハの製造工程において、ウェハ周縁部に、主面に対する傾斜角が５°以上２５°以下であり、かつウェハ半径方向の長さが１００μｍ以上である傾斜面を形成する面取加工工程と、前記主面側の傾斜面のウェハ外周側に非鏡面部分が残るように研磨する鏡面加工工程と、を備えることにより、エピタキシャル成長用の基板として適した半導体ウェハを製造することができる。
また、上述した半導体ウェハを基板として、主面にエピタキシャル成長膜を形成することにより、高品質のエピタキシャル膜付き半導体ウェハを得ることができる。
【００１４】
【発明の実施の形態】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
はじめに、液体封止チョクラルスキー法（Liquid Encapsulated Czochralski；ＬＥＣ）法によりｎ型ＩｎＰ単結晶を（１００）方向に成長させた。この単結晶を直径２インチの円柱状に加工し、表面が（１００）面になるようスライシングして半導体ウェハＷを切り出した。
次に、面取り加工により前記半導体ウェハＷの周縁部を図１に示す面取形状に研削した。このとき、主面側には、主面１０となる（１００）面から１１°傾いた傾斜面２１を形成した。さらに傾斜面２１の外側には円弧状加工部２２を形成した。
【００１５】
次に、この半導体ウェハＷの表面を鏡面研磨した。この鏡面研磨が終了した時点で、傾斜面２１の長さＬが３００μｍになる様に、面取り工程における傾斜面２１の長さＬを設定した。なお、このときの非鏡面部分の長さＬ２は５０μｍであった。この設定値は、面取り後の表面の研磨代を一定にすれば、幾何学的に求めることができる。
次に、上述のように面取加工および鏡面加工を施した半導体ウェハＷを基板として、ＭＯＣＶＤ法によりＩｎＰ（１μｍ）／ＩｎＧａＡｓ（４μｍ）／ＩｎＰ（１μｍ）なる組成のエピタキシャル膜を成長させた。なお、この構造はＰＩＮのような光デバイスで広く用いられる。
そして、エピタキシャル成長後にエピタキシャル膜の表面を観察したが、異常成長やマイクロクラックといった欠陥は見られなかった。
【００１６】
次に、比較のため、本実施形態と同様にＩｎＰ単結晶インゴットから切り出したウェハに、主面と裏面とを滑らかな円弧で結ぶ従来の面取り加工を施し、さらに鏡面研磨を施した半導体ウェハを基板としてエピタキシャル成長を行い、エピタキシャル膜の表面を観察した。その結果、ウェハ周縁部（面取加工部）に異常成長が散見された。さらに、異常成長部から、ウェハの中心に向かって、マイクロクラック欠陥が発生していた。
本実施形態では、ウェハ周縁部に、主面に対する傾斜角が１１°の傾斜面を形成し、さらに、前記傾斜面のウェハ半径方向の長さを３００μｍとしたので、ウェハ主面側の面取加工部（傾斜面）に異常成長が発生するのを防止できるとともに、エピタキシャル膜と異常成長との歪みに起因してマイクロクラックが発生することを防止できた。
【００１７】
以上、本発明者によってなされた発明を実施の形態に基づいて具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。
例えば、傾斜面の傾斜角は５°以上２５°以下の範囲で変更可能であり、鏡面加工後に傾斜面の半径方向の長さが１００μｍ以上となるようにすれば同様の効果を得ることができる。
なお、傾斜面のうち鏡面加工した後に非鏡面として残る部分は５０μｍ以上であるのが望ましく、この条件を満たせば鏡面加工における加工条件は特に制限されない。
【００１８】
【発明の効果】
本発明によれば、周縁部に面取り加工が施され、その後に少なくとも主面側に鏡面加工が施された半導体ウェハであって、ウェハ周縁部に主面に対する傾斜角が５°以上２５°以下で、かつウェハ半径方向の長さが１００μｍ以上である傾斜面を有するようにし、さらに、前記傾斜面はウェハ外周側に非鏡面部分を有するようにしたたので、ウェハ周縁の面取加工部（傾斜面）に異常成長が発生するのを防止できるとともに、エピタキシャル膜と異常成長との歪みに起因してマイクロクラックが発生するのを防止できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る半導体ウェハの概略図である。
【図２】本発明の半導体ウェハを基板としてエピタキシャル成長させたときの主面側の概略図である。
【図３】面取加工により傾斜面の傾斜角θ、ウェハ半径方向の長さＬ、非鏡面部分の長さＬ２の関係を示すグラフである。
【図４】従来技術による面取り加工を施した半導体ウェハを基板としてエピタキシャル成長させたときのエピタキシャル膜付き半導体ウェハの概略図である。
【図５】図４の面取加工部２０について、ウェハ主面の周縁部（エピタキシャル膜３０と異常成長部５０との境界）を詳細に表した拡大図である。
【符号の説明】
１０ 主面
２０ 面取加工部
２１ 傾斜面
２１ａ 鏡面化された傾斜面
２１ｂ 鏡面化されていない傾斜面
２２ 円弧状加工部
３０ 単結晶膜（エピタキシャル膜）
４０ 成長膜
５０ 異常成長
Ｗ 半導体ウェハ
Ｃ マイクロクラック
Claims (4)
- 周縁部に面取り加工が施され、少なくとも主面側に鏡面加工が施された半導体ウェハであって、
周縁部に主面に対する傾斜角が５°以上２５°以下であり、外周側が非鏡面である傾斜面を有することを特徴とする半導体ウェハ。 - 前記傾斜面は、ウェハ半径方向の長さが１００μｍ以上であることを特徴とする請求項１に記載の半導体ウェハ。
- 請求項１または請求項２の何れかに記載の半導体ウェハを基板として、該基板上にエピタキシャル成長膜が形成されていることを特徴とする半導体ウェハ。
- ウェハ周縁部に、主面に対する傾斜角が５°以上２５°以下であり、かつウェハ半径方向の長さが１００μｍ以上である傾斜面を形成する面取加工工程と、
前記主面側の傾斜面のウェハ外周側に非鏡面部分が残るように研磨する鏡面加工工程と、を備えることを特徴とする半導体ウェハの製造方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002004124A JP4162892B2 (ja) | 2002-01-11 | 2002-01-11 | 半導体ウェハおよびその製造方法 |
| DE60217977T DE60217977T2 (de) | 2002-01-11 | 2002-12-17 | Halbleiterwafer und verfahren zu dessen herstellung |
| EP02786107A EP1465242B1 (en) | 2002-01-11 | 2002-12-17 | Semiconductor wafer and method for producing the same |
| US10/472,518 US6900522B2 (en) | 2002-01-11 | 2002-12-17 | Chamfered semiconductor wafer and method of manufacturing the same |
| CNB028081331A CN1269185C (zh) | 2002-01-11 | 2002-12-17 | 半导体晶片及其制造方法 |
| PCT/JP2002/013164 WO2003060965A1 (fr) | 2002-01-11 | 2002-12-17 | Plaquette a semi-conducteurs et son procede de fabrication |
| KR10-2003-7012325A KR100536932B1 (ko) | 2002-01-11 | 2002-12-17 | 반도체 웨이퍼 및 그 제조 방법 |
| TW092100105A TWI291724B (en) | 2002-01-11 | 2003-01-03 | Semiconductor wafer and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002004124A JP4162892B2 (ja) | 2002-01-11 | 2002-01-11 | 半導体ウェハおよびその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003209033A JP2003209033A (ja) | 2003-07-25 |
| JP2003209033A5 JP2003209033A5 (ja) | 2005-03-17 |
| JP4162892B2 true JP4162892B2 (ja) | 2008-10-08 |
Family
ID=19190960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002004124A Expired - Lifetime JP4162892B2 (ja) | 2002-01-11 | 2002-01-11 | 半導体ウェハおよびその製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6900522B2 (ja) |
| EP (1) | EP1465242B1 (ja) |
| JP (1) | JP4162892B2 (ja) |
| KR (1) | KR100536932B1 (ja) |
| CN (1) | CN1269185C (ja) |
| DE (1) | DE60217977T2 (ja) |
| TW (1) | TWI291724B (ja) |
| WO (1) | WO2003060965A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3580311B1 (ja) * | 2003-03-28 | 2004-10-20 | 住友電気工業株式会社 | 表裏識別した矩形窒化物半導体基板 |
| US20050161808A1 (en) * | 2004-01-22 | 2005-07-28 | Anderson Douglas G. | Wafer, intermediate wafer assembly and associated method for fabricating a silicon on insulator wafer having an improved edge profile |
| US8710665B2 (en) * | 2008-10-06 | 2014-04-29 | Infineon Technologies Ag | Electronic component, a semiconductor wafer and a method for producing an electronic component |
| US20120028555A1 (en) * | 2010-07-30 | 2012-02-02 | Memc Electronic Materials, Inc. | Grinding Tool For Trapezoid Grinding Of A Wafer |
| JP2013008769A (ja) * | 2011-06-23 | 2013-01-10 | Sumitomo Electric Ind Ltd | 炭化珪素基板の製造方法 |
| TWI473283B (zh) * | 2011-09-21 | 2015-02-11 | Nat Univ Tsing Hua | 晶片 |
| JP6130995B2 (ja) * | 2012-02-20 | 2017-05-17 | サンケン電気株式会社 | エピタキシャル基板及び半導体装置 |
| JP2015018960A (ja) * | 2013-07-11 | 2015-01-29 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP6045542B2 (ja) * | 2014-09-11 | 2016-12-14 | 信越半導体株式会社 | 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法 |
| US10199216B2 (en) * | 2015-12-24 | 2019-02-05 | Infineon Technologies Austria Ag | Semiconductor wafer and method |
| JP6750592B2 (ja) * | 2017-08-15 | 2020-09-02 | 信越半導体株式会社 | シリコンウエーハのエッジ形状の評価方法および評価装置、シリコンウエーハ、ならびにその選別方法および製造方法 |
| JP7067465B2 (ja) * | 2018-12-27 | 2022-05-16 | 株式会社Sumco | 半導体ウェーハの評価方法及び半導体ウェーハの製造方法 |
| CN116097404A (zh) | 2021-09-07 | 2023-05-09 | Ｊｘ金属株式会社 | 磷化铟基板 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS504544B1 (ja) * | 1970-12-21 | 1975-02-20 | ||
| JPH0624179B2 (ja) * | 1989-04-17 | 1994-03-30 | 信越半導体株式会社 | 半導体シリコンウェーハおよびその製造方法 |
| JP2719855B2 (ja) * | 1991-05-24 | 1998-02-25 | 信越半導体株式会社 | ウエーハ外周の鏡面面取り装置 |
| JP3027882B2 (ja) * | 1992-07-31 | 2000-04-04 | 信越半導体株式会社 | ウエーハ面取部研磨装置 |
| JP2825048B2 (ja) | 1992-08-10 | 1998-11-18 | 信越半導体株式会社 | 半導体シリコン基板 |
| JP2827885B2 (ja) * | 1994-02-12 | 1998-11-25 | 信越半導体株式会社 | 半導体単結晶基板およびその製造方法 |
| JPH09251934A (ja) * | 1996-03-18 | 1997-09-22 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体ウエハ |
| JP3328193B2 (ja) * | 1998-07-08 | 2002-09-24 | 信越半導体株式会社 | 半導体ウエーハの製造方法 |
| JP3516203B2 (ja) * | 1999-11-08 | 2004-04-05 | 株式会社日鉱マテリアルズ | 化合物半導体ウェハ |
| JP4846915B2 (ja) * | 2000-03-29 | 2011-12-28 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
-
2002
- 2002-01-11 JP JP2002004124A patent/JP4162892B2/ja not_active Expired - Lifetime
- 2002-12-17 WO PCT/JP2002/013164 patent/WO2003060965A1/ja active IP Right Grant
- 2002-12-17 US US10/472,518 patent/US6900522B2/en not_active Expired - Lifetime
- 2002-12-17 EP EP02786107A patent/EP1465242B1/en not_active Expired - Lifetime
- 2002-12-17 DE DE60217977T patent/DE60217977T2/de not_active Expired - Lifetime
- 2002-12-17 CN CNB028081331A patent/CN1269185C/zh not_active Expired - Lifetime
- 2002-12-17 KR KR10-2003-7012325A patent/KR100536932B1/ko active IP Right Grant
-
2003
- 2003-01-03 TW TW092100105A patent/TWI291724B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003060965A1 (fr) | 2003-07-24 |
| KR100536932B1 (ko) | 2005-12-14 |
| EP1465242A1 (en) | 2004-10-06 |
| CN1502117A (zh) | 2004-06-02 |
| JP2003209033A (ja) | 2003-07-25 |
| EP1465242A4 (en) | 2005-08-17 |
| TWI291724B (en) | 2007-12-21 |
| US6900522B2 (en) | 2005-05-31 |
| US20040113236A1 (en) | 2004-06-17 |
| DE60217977T2 (de) | 2007-05-24 |
| CN1269185C (zh) | 2006-08-09 |
| KR20040064612A (ko) | 2004-07-19 |
| TW200301931A (en) | 2003-07-16 |
| EP1465242B1 (en) | 2007-01-31 |
| DE60217977D1 (de) | 2007-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4162892B2 (ja) | 半導体ウェハおよびその製造方法 | |
| JP3252702B2 (ja) | 気相エッチング工程を含む半導体単結晶鏡面ウエーハの製造方法およびこの方法で製造される半導体単結晶鏡面ウエーハ | |
| TWI604094B (zh) | 半導體磊晶晶圓的製造方法及半導體磊晶晶圓 | |
| TWI400743B (zh) | Silicon wafer and its manufacturing method | |
| JP2009182126A (ja) | 化合物半導体基板の加工方法および化合物半導体基板 | |
| JP5472073B2 (ja) | 半導体ウェーハ及びその製造方法 | |
| CN113646896B (zh) | 磷化铟基板 | |
| US20060281283A1 (en) | Silicon epitaxial wafer, and silicon epitaxial wafer manufacturing method | |
| JPH02143532A (ja) | 半導体ウェーハの不純物除去方法 | |
| JP4492293B2 (ja) | 半導体基板の製造方法 | |
| TWI254362B (en) | Epitaxial growth method | |
| WO2010016510A1 (ja) | 半導体ウェーハの製造方法 | |
| TWI647326B (zh) | Method for manufacturing epitaxial wafer and germanium substrate for epitaxial growth | |
| JP5515253B2 (ja) | 半導体ウェーハの製造方法 | |
| TW202226354A (zh) | 磷化銦基板、磷化銦基板之製造方法及半導體磊晶晶圓 | |
| JP2001338899A (ja) | 半導体ウエーハの製造方法及び半導体ウエーハ | |
| JPH09266212A (ja) | シリコンウエーハおよびその製造方法 | |
| JP2010040549A (ja) | 半導体ウェーハ及びその製造方法 | |
| US20190035628A1 (en) | Method and structure for reducing substrate fragility | |
| US20240363363A1 (en) | Method of manufacturing semiconductor wafer and semiconductor device | |
| JP2005032804A (ja) | 半導体ウェハの加工方法 | |
| JP2836551B2 (ja) | Ｉｉｉ−ｖ族化合物半導体ウエハ | |
| JP2000243699A (ja) | 半導体ウェハの製造方法および半導体装置の製造方法 | |
| JP2001230166A (ja) | 半導体基板およびその製造方法 | |
| JP2004165484A (ja) | 半導体ウェハの加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040420 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4162892 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |