JP2014517578A - 自己混合を利用する周波数逓倍 - Google Patents

Abstract

【解決手段】 周波数逓倍装置は、対応する方法および多機能無線装置が存在し、２以上の整数であるＮ個の逓倍器を備え、Ｎ個の逓倍器は、第１の逓倍器を除く各逓倍器が、周期性入力信号と、Ｎ個の逓倍器のうち別の一の逓倍器の出力とを混合させるように、直列に接続されており、第１の逓倍器は、周期性入力信号と周期性入力信号とを混合させる。
【選択図】 図５

Description

＜関連出願＞
本開示は、米国特許出願第１３／４４９，４６８号（出願日：２０１２年４月１８日）に基づき優先権を主張すると共に、米国仮特許出願第６１／４８０，９４７号（出願日：２０１１年４月２９日）および米国仮特許出願第６１／４８４，１１０号（出願日：２０１１年５月９日）による恩恵を主張する。これらの開示内容は全て、参照により本願に組みこまれる。

本開示は概して、電子回路の分野に関する。本開示は特に、周波数逓倍に関する。

電子回路では、クロック信号またはローカルオシレータ出力等の周期信号の周波数を修正することが頻繁に望まれる。例えば、無線送受信機等のデバイスでは、受信したＲＦ信号をダウンコンバートするために、送信用に信号をＲＦまでアップコンバートするために、クロック信号の基礎として等、周期信号を供給するために電圧制御発振器（ＶＣＯ）が通常用いられる。一般的に、ＶＣＯ出力は、電力増幅器の引き込み（ｐｕｌｌｉｎｇ）により、クロック信号としてそのまま利用することはできない。つまり、電力の一部が電力増幅器からＶＣＯに漏れる場合がある。ＶＣＯおよび電力増幅器が同様の周波数で動作する場合、ＶＣＯ周波数は、中央周波数から引き離されて電力増幅器の周波数に近くなる場合がある。また、一のデバイスにおいて複数の規格をサポートするためには周波数が異なる複数のクロックが必要になるとしてもよい。

周波数逓倍はこのような修正を行うためによく用いられる。一般的な応用例の一つとして、周波数三倍化が挙げられる。この場合、回路は入力信号の周波数を３倍に増加させる。図１は、周波数三倍化に広く利用されている従来の回路を示す図である。図１の回路は、キャパシタＣ１、抵抗Ｒ１、バイポーラジャンクショントランジスタＱ１、ならびに、インダクタＬ１および可変キャパシタＣ２を含むタンク回路を備える。入力周波数Ｆｉｎを持つ正弦波入力信号Ｓｉｎが回路に印加される。トランジスタＱ１は、入力信号ＳｉｎがトランジスタＱ１を、高次高調波が生成される非線形動作領域まで駆動するように選択される。可変キャパシタＣ２の値は、三次高調波Ｆｏｕｔ＝３Ｆｉｎを出力信号Ｓｏｕｔに含めて通過させるバンドパスフィルタとしてタンク回路が機能するように調整される。

図１に示す方法の問題の一つとして、トランジスタＱ１を確実に非線形動作領域まで駆動するためには大量の電力が必要になる。このため、携帯電話等、電池を電源とするデバイスにはこの方法は適切でない。図１に示す方法には、出力信号のスペクトルに「シュプール（ｓｐｕｒ）」と呼ばれる望ましくない周波数成分が多く含まれるという別の問題もある。具体的には、出力信号Ｓｏｕｔは、入力周波数に大きなシュプールを含む。

場合によっては、信号の周波数を分数倍に増加させることが望ましいことがある。図２は、信号の周波数を３／２倍に逓倍する従来の回路を示す。図２の回路では、所望の出力周波数Ｆｏｕｔの２／３の周波数Ｆｉｎを持つ周期性入力信号Ｓｉｎが除算器２０２に印加される。除算器２０２は、信号Ｓｉｎの周波数Ｆｉｎを、除算器２０２から出力される信号Ｓｄｉｖの周波数がＦｉｎ／２＝Ｆｏｕｔ／３となるように２で除算する。逓倍器２０４は、入力信号Ｓｉｎと、除算器２０２が出力する信号Ｓｄｉｖとを混合させる。このように混合することで、２つのトーン（２Ｆｏｕｔ／３±Ｆｏｕｔ／３）が生成される。一方のトーンはＦｏｕｔ／３に、他方のトーンはＦｏｕｔに生成される。逓倍器２０４の出力にあるＬＣタンクは、Ｆｏｕｔトーンを通過させてＦｏｕｔ／３トーンを抑制するバンドパスフィルタとして機能する。このため、逓倍器２０４から出力される信号Ｓｏｕｔは、周波数がＦｏｕｔ＝３Ｆｉｎ／２である。

図２に示す方法には、回路が周波数Ｆｏｕｔ／３でシュプールを発生させるという問題がある。除算器２０２の出力および逓倍器２０４の入力の１つは周波数Ｆｏｕｔ／３で動作するので、混合および結合によって信号Ｓｏｕｔにおいて周波数Ｆｏｕｔ／３でのシュプールが発生する。このようなシュプールは供給／基板電流にも現れ、回路またはチップの残りの部分に伝搬する。シュプールは、性能を劣化させ、回路の誤作動の原因となる等の問題がある。

概して、一の側面によると、ある実施形態は、２以上の整数であるＮ個の逓倍器を備え、Ｎ個の逓倍器は、第１の逓倍器を除く各逓倍器が、周期性入力信号と、Ｎ個の逓倍器のうち別の一の逓倍器の出力とを混合させるように、直列に接続されており、第１の逓倍器は、周期性入力信号と周期性入力信号とを混合させる周波数逓倍装置を特徴とする。

周波数逓倍装置の実施形態は、以下に記載する特徴のうち１以上を含むとしてよい。一部の実施形態によると、周期性入力信号は、基本周波数がＦｉｎであり、周波数逓倍装置はさらに、出力周波数Ｆｏｕｔ＝（Ｎ＋１）×Ｆｉｎを通過させるバンドパスフィルタを備える。一部の実施形態は、周期性入力信号の位相をシフトさせる位相シフタを備え、第１の逓倍器はさらに、位相シフタによる位相のシフトに続いて、周期性入力信号と、周期性入力信号とを混合させる。一部の実施形態は、第１の逓倍器が出力する信号の位相を決定する位相検出器を備え、位相シフタはさらに、第１の逓倍器が出力する信号の位相に応じて、周期性入力信号の位相をシフトさせる。一部の実施形態は、ギルバートセルを備え、ギルバートセルは、第１の逓倍器と、相互コンダクタンス段とを有する。

概して、一の側面によると、実施形態は、周期性入力信号を受信する段階と、周期性入力信号と周期性入力信号とを混合させる段階を有する、第１の混合信号を生成する段階と、第１の混合信号と周期性入力信号とを混合させる段階を有する、第２の混合信号を生成する段階とを備える方法を特徴とする。一部の実施形態は、第１の混合信号を生成する段階の前に、周期性入力信号の位相をシフトさせる段階を備える。一部の実施形態は、第１の混合信号の位相を決定する段階と、第１の混合信号の位相に応じて、周期性入力信号の位相をシフトさせる段階とを備える。一部の実施形態は、第１の混合信号の周波数を、２以上の整数であるＭで除算する段階を備える。

概して、一の側面によると、実施形態は、基本周波数がＦｉｎである周期性入力信号の周波数を、２以上の整数であるＮ倍に逓倍し、基本周波数がＮ×Ｆｉｎである第１の出力信号を供給する周波数逓倍装置と、第１の出力信号の基本周波数Ｎ×Ｆｉｎを、２以上の整数であるＭで除算する周波数分割器とを備える回路を特徴とする。

回路の実施形態は、以下に記載する特徴のうち１以上を含むとしてよい。一部の実施形態は、回路と、第１の出力信号に応じて動作する第１の送受信機と、同相の第２の出力信号および直角位相の第２の出力信号のうち少なくとも一方に応じて動作する第２の送受信機とを備える多機能無線装置を含む。一部の実施形態によると、第１の送受信機は、ＩＥＥＥ規格８０２．１１ａの全てまたは一部に準拠しており、第２の送受信機は、ＩＥＥＥ規格８０２．１１ｂおよび８０２．１１ｇの全てまたは一部に準拠している。

１以上の実施例の詳細な内容を添付図面および以下の部分で説明する。他の特徴については、以下の説明および図面から、そして請求項から明らかである。

周波数三倍化に広く利用されている従来の回路を示す図である。

ある信号の周波数を３／２で逓倍する従来の回路を示す図である。

一実施形態に係る周波数逓倍装置を示す図である。

一実施形態に係る、混合の前に入力信号の位相をシフトする周波数三倍化部４００を示す図である。

一実施形態に係る、図４の周波数三倍化部の処理を示す図である。

一実施形態に係るギルバートセルを利用する能動型の周波数三倍化部を示す図である。

一実施形態に係る受動型の周波数三倍化部を示す図である。

一実施形態に係る能動型／受動型の周波数三倍化部を示す図である。

一実施形態に係る信号の周波数を分数倍に増加させる周波数逓倍装置を示す図である。

一実施形態に係る、図９の周波数逓倍装置を利用する多機能無線装置を示す図である。

本明細書で用いる各参照番号の最大桁は、当該参照番号が最初に登場する図面の番号を示す。

本開示の実施形態は、自己混合を利用する周波数逓倍装置を提供する。つまり、入力信号の周波数逓倍は、入力信号を当該入力信号自体と混合させることによって実行される。周波数三倍化部の実施形態をいくつか開示する。しかし、三倍化部はそれぞれ、より高い周波数倍数を実現するように容易に拡張される。一部の実施形態では、例えば、入力周波数を３／２倍にするといった、周波数の分数逓倍を実行する除算器も利用する。

図３は、一実施形態に係る周波数逓倍装置３００を示す図である。説明した実施形態では周波数逓倍装置３００の構成要素は一の配置例で示しているが、他の実施形態では他の配置例を採用するとしてもよい。図３を参照すると、周波数逓倍装置３００は、周波数がＦｉｎである周期信号である入力信号Ｓｉｎを受信する。例えば、入力信号Ｓｉｎは、ＶＣＯ等によって提供される正弦波であってよい。周波数逓倍装置３００は、Ｎ個の逓倍器３０２（Ａ）および３０２（Ｂ）から３０２（Ｎ−１）および３０２（Ｎ）を有する。尚、Ｎは、２以上の整数である。逓倍器３０２は直列に接続されている。逓倍器３０２（Ａ）は、入力信号Ｓｉｎと当該入力信号Ｓｉｎとを混合する。残りの逓倍器３０２はそれぞれ、入力信号Ｓｉｎと、直列に接続された直前の逓倍器３０２の出力とを混合する。つまり、逓倍器３０２（Ｂ）は、入力信号Ｓｉｎと、逓倍器３０２（Ａ）が出力する信号とを混合させ、最終的に逓倍器３０２（Ｎ）は、入力信号Ｓｉｎと、逓倍器３０２（Ｎ−１）が出力する信号とを混合する。信号Ｓｉｎの周波数は、各逓倍器３０２によってＦｉｎだけ増加して、逓倍器３０２（Ａ）が出力する信号の周波数は２Ｆｉｎになり、逓倍器３０２（Ｂ）が出力する信号の周波数は３Ｆｉｎとなる。このように、逓倍器３０２（Ｎ−１）が出力する信号の周波数は、Ｎ×Ｆｉｎとなり、逓倍器３０２（Ｎ）が出力する信号の周波数ＦｏｕｔはＦｏｕｔ＝（Ｎ＋１）×Ｆｉｎとなる。

インダクタＬおよびキャパシタＣを含むタンク回路３０４は、所望の周波数成分（Ｎ＋１）×Ｆｉｎを選択する。ＬおよびＣの値は、数１に応じて選択され得る。

逓倍器３０２は、線形のミキサまたは逓倍器として実現されるとしてよい。このため、周波数逓倍装置３００の効率が高くなる。また、逓倍器３０２は、線形領域で動作するので、出力信号Ｓｏｕｔのスペクトルは従来の方法で得られるスペクトルよりもはるかいにきれいである。

数２から数４は、周波数三倍化を実行するための周波数逓倍装置３００の動作を説明する（つまり、Ｎ＝２）。以下の式を考える。

周波数三倍化は以下の式で表される。

式中、３Ｆｉｎにおける出力成分は以下の式で表される。

よりきれいな出力スペクトルを得るためには、混合する前に、入力信号の位相をシフトするとしてよい。図４は、このような実施形態に係る周波数三倍化部４００を示す図である。説明する実施形態では周波数三倍化部４００の構成要素は一の配置例で示されているが、他の実施形態では他の配置例を特徴とするとしてもよい。例えば、周波数三倍化部４００は、逓倍器を追加することによって、より大きい周波数倍数を実現するように容易に拡張される。

図４を参照すると、周波数三倍化部４００は、周波数がＦｉｎである周期信号である入力信号Ｓｉｎを受信する。例えば、入力信号Ｓｉｎは、ＶＣＯ等が供給する正弦波であってよい。周波数三倍化部４００は、直列に接続されている２つの逓倍器４０２Ａおよび４０２Ｂ、タンク回路４０４、位相シフタ４０６および位相検出器４０８を備えている。位相シフタ４０６は、入力信号Ｓｉｎの位相を角度φだけシフトする。逓倍器４０２Ａは、入力信号Ｓｉｎと位相シフタ４０６の出力とを混合させる。逓倍器４０２Ｂは、入力信号Ｓｉｎ（位相シフト無し）と、逓倍器４０２Ａの出力とを混合する。

位相検出器４０８は、入力信号Ｓｉｎと位相シフタ４０６の出力との間の位相差を検出する。具体的には、位相検出器４０８は、例えば、ローパスフィルタを用いて、信号におけるＤＣレベルを検出する。位相シフタ４０６は、入力信号Ｓｉｎの位相をシフトする単位である角度φを、位相検出器４０８が検出したＤＣレベルに応じて変更する。具体的には、位相シフタ４０６は、ＤＣレベルを最小限に抑えるように角度φを調整する。他の実施形態では、位相検出は逓倍器４０２Ａによって実行するとしてもよい。

数５および数６は、周波数三倍化部４００の動作を説明するための式である。以下の式を考える。

周波数三倍化は以下の式で表される。

第１段の混合の後は以下のように表される。

第２段の混合の後は以下のようにあらわされる。

数６において、ＤＣ項０．５ｃｏｓφが第１段の混合の出力において生成されるので、Ｆｉｎにマグニチュードが０．５ｃｏｓφである望ましくない成分が存在する。位相シフタ４０６がφ＝９０°と設定する場合、Ｆｉｎに存在するこの望ましくない成分のマグニチュードは、ゼロまで減らすことができる。一部の実施形態では、位相検出器４０８が省略され、位相シフタ４０６の位相シフトはφ＝９０°に固定される。

図５は、一実施形態に係る、図４の周波数三倍化部４００の処理５００を示す図である。説明する実施形態では処理５００の構成要素は一の配置例で示すが、他の実施形態では他の配置例を示すとしてよい。例えば、さまざまな実施形態によると、処理５００の構成要素の一部またはすべては、別の順序で実行するとしてもよいし、同時に実行するとしてもよい。処理５００の一部の構成要素は実行されないとしてもよく、前後の構成要素の直前および直後に実行されないとしてもよい。

図５を参照すると、５０２において、周波数三倍化部４００は、基本周波数がＦｉｎである周期信号である入力信号Ｓｉｎを受信する。５０４において、位相シフタ４０６は、位相検出器４０８が供給する制御信号Ｃｔｌに応じて入力信号Ｓｉｎの位相をシフトする。５０６において、逓倍器４０２Ａは、周期信号である入力信号Ｓｉｎと、周期信号である入力信号Ｓｉｎとを混合させることによって、混合信号Ｓｍを生成する。５０８において、位相検出器４０８は、混合信号Ｓｍの位相を検出する。５１０において、位相検出器４０８は、混合信号Ｓｍの位相に応じて制御信号Ｃｔｌを供給する。５１２において、逓倍器４０２Ｂは、周期信号である入力信号Ｓｉｎと混合信号Ｓｍとを混合させることによって、出力信号Ｓｏｕｔを生成する。５１４において、タンク回路４０４は、出力信号Ｓｏｕｔに第三高調波Ｆｏｕｔ＝３Ｆｉｎを含めて通過させるバンドパスフィルタとして機能する。図６は、一実施形態に係る、ギルバートセルを利用する能動型の周波数三倍化部６００を示す図である。説明した実施形態において周波数三倍化部６００の構成要素が一の配置例で図示されているが、他の実施形態では他の配置例を持つとしてよい。例えば、周波数三倍化部６００は、逓倍器段を追加することによって、より大きい周波数倍数を実現するべく容易に拡張される。

図６を参照すると、周波数三倍化部６００は、１つの相互コンダクタンス段６０２と、２つの能動型の逓倍器段６０４Ａおよび６０４Ａとを備える。相互コンダクタンス段６０２と逓倍器段６０４Ａとを組み合わせると、ギルバートセルが構成される。周波数三倍化部６００はさらに、バッファ６０６および負荷６０８を備える。バッファ６０６は、入力信号Ｓｉｎを、相互コンダクタンス段６０２、ならびに、逓倍器段６０４Ａおよび６０４Ｂに供給する。バッファ６０６は、位相シフト後の信号が逓倍器段６０４Ａに供給される前に、入力信号Ｓｉｎに対して９０°の位相シフトを課す遅延素子６１０を有する。遅延素子６１０は、広範囲にわたる入力周波数を許容するべく、調整可能な構成としてよい。負荷６０８は、タンク回路、抵抗負荷等として実現され得る。

図６に示す実施形態では、相互コンダクタンス段６０２、ならびに、逓倍器段６０４Ａおよび６０４Ｂは、ｎチャネル金属酸化膜半導体電界効果（ＮＭＯＳ）トランジスタを用いて実現される。しかし、他のトランジスタ技術を代りに利用することもできる。例えば、相互コンダクタンス段６０２、ならびに、逓倍器段６０４Ａおよび６０４Ｂは、ｐチャネル金属酸化膜半導体電界効果（ＰＭＯＳ）トランジスタ、ＮＰＮまたはＰＮＰ型のバイポーラジャンクショントランジスタ（ＢＪＴ）等を利用して実現される。説明した実施形態は、１以上の集積回路として、離散素子として、これら２つの組み合わせ等としての構成で実現することができる。

相互コンダクタンス段６０２は、信号Ｓｉｎの電圧を電流に変換する。相互コンダクタンス段６０２は、入力信号Ｓｉｎによって駆動される２つのトランジスタＭ０およびＭ１を含む。トランジスタＭ０およびＭ１のソースは接地されている。トランジスタＭ０およびＭ１のドレインは、逓倍器段６０４Ａのための電流を供給する。

各逓倍器段６０４は、２つの差動増幅器を含む。各差動増幅器は、一対のソース接続トランジスタとして実現されている。一方の差動増幅器を構成するトランジスタのドレインは、図６に示すように、他方の差動増幅器のドレインに交差接続されている。逓倍器６０４Ａにおいて、トランジスタＭ２およびＭ３が一方の差動増幅器を形成しており、トランジスタＭ４およびＭ５は他方の差動増幅器を形成している。逓倍器６０４Ｂにおいて、トランジスタＭ６およびＭ７が一方の差動増幅器を形成しており、トランジスタＭ８およびＭ９が他方の差動増幅器を形成している。

このような能動構成の利点の１つとして、図６に示すように、２つの逓倍器段６０４Ａおよび６０４Ｂが積層可能である点が挙げられる。このような積層構成によると、必要なバイアス電流が１つのみとなり、２つのバイアス電流が必要である非積層型の構成とは対照的である。このように電流を減らすことによって、消費電力も同様に削減される。

図７は、一実施形態に係る、受動型の周波数三倍化部７００を示す図である。つまり、受動型の周波数三倍化部７００に含まれる逓倍器が受動型である。説明する実施形態では周波数三倍化部７００の構成要素が一の配置例で示されているが、他の実施形態では他の配置例を示すとしてよい。例えば、周波数三倍化部７００は、逓倍器段を追加することによって、より大きい周波数倍数を得るべく容易に拡張される。

図７を参照すると、周波数三倍化部７００は、一の相互コンダクタンス（Ｖ−Ｉ）段７０２と、２つの受動型の逓倍器段７０４Ａおよび７０４Ｂと、一の出力段７１２とを備える。周波数三倍化部７００はさらに、２つのバッファ７０６Ａおよび７０６Ｂと、負荷７０８とを備える。各バッファ７０６は、入力信号Ｓｉｎを逓倍器段７０４Ａおよび７０４Ｂに供給する。各バッファ７０６は、位相シフト後の信号を逓倍器段７０４に供給する前に、入力信号Ｓｉｎに対して９０°の位相シフトを課す遅延素子７１０Ａ、Ｂをそれぞれ有する。遅延素子７１０は、広範囲にわたる入力周波数を許容するように調整可能に構成するとしてよい。負荷７０８は、タンク回路、抵抗負荷等として実現され得る。

図７に示す実施形態によると、逓倍器段７０４Ａおよび７０４Ｂは、ＮＭＯＳトランジスタを用いて実現される。しかし、他のトランジスタ技術を代りに利用することもできる。例えば、逓倍器段７０４は、ＰＭＯＳトランジスタ、ＮＰＮまたはＰＮＰ型のＢＪＴトランジスタ等を利用して実現することができる。説明した実施形態は、１以上の集積回路として、離散素子として、これら２つの組み合わせ等として実現され得る。

相互コンダクタンス段７０２は、信号Ｓｉｎの電圧を電流に変換して、例えば、図６に示す相互コンダクタンス段６０２について図示しているように、実現することができる。

各逓倍器段７０４は、２つの差動トランジスタ対を含む。各差動トランジスタ対は、一対のソース接続トランジスタとして実現されている。各逓倍器段７０４において、一方の差動対に含まれるトランジスタのドレインは、図７に示すように、他方の差動対に含まれているドレインに交差接続されている。逓倍器７０４Ａにおいて、トランジスタＭ１０およびＭ１３が一方の差動対を形成し、トランジスタＭ１１およびＭ１２が他方の差動対を形成する。逓倍器７０４Ｂにおいて、トランジスタＭ１４およびＭ１７は一方の差動対を形成し、トランジスタＭ１５およびＭ１６は他方の差動対を形成する。

出力段７１２は、負荷７０８と、２つのトランジスタ対から成る積層構造とを含む。一方のトランジスタ対は、トランジスタＭ１８およびＭ１９を含む。他方のトランジスタ対は、トランジスタＭ２０およびＭ２１を含む。出力段７１２に含まれるトランジスタのゲートは、バイアス電圧Ｖｂｉａｓでバイアスされる。

このような受動型構成の利点の１つとして、能動型構成に比べると、高い供給電圧が必要ない点が挙げられる。また、ＤＣ電流が逓倍器段７０４Ａおよび７０４Ｂを流れないので、フリッカーノイズが少なく、線形性が改善する。

図８は、一実施形態に係る能動型／受動型の周波数三倍化部８００を示す図である。つまり、周波数三倍化部７００に含まれる逓倍器の１つが受動型であり、残りの逓倍器が能動型である。説明する実施形態では周波数三倍化部８００の構成要素は一の配置例で示すが、他の実施形態は他の配置例を採用するとしてもよい。例えば、周波数三倍化部８００は、受動型および／または能動型の逓倍器段を追加することによって、より大きい周波数倍数を実現するべく容易に拡張される。

図８を参照すると、周波数三倍化部８００は、相互コンダクタンス（Ｖ−Ｉ）段８０２、受動型の逓倍器段８０４、能動型の逓倍器段８１４、および、出力段８１２を備える。周波数三倍化部８００はさらに、２つのバッファ８０６Ａおよび８０６Ｂ、ならびに、負荷８０８を備える。各バッファ８０６は、入力信号Ｓｉｎを逓倍器段８０４および８１４に供給する。各バッファ８０６はそれぞれ、逓倍器段８０４および８１４に位相シフト後の信号を供給する前に、入力信号Ｓｉｎに９０°の位相シフトを課す遅延素子８１０Ａ、Ｂを有する。遅延素子８１０は、広範囲にわたる入力周波数を許容するべく調整可能に構成され得る。負荷８０８は、タンク回路、抵抗負荷等として実現され得る。

図８に示す実施形態では、逓倍器段８０４および８１４は、ＮＭＯＳトランジスタを用いて実現される。しかし、他のトランジスタ技術を代りに利用することもできる。例えば、逓倍器段８０４および８１４は、ＰＭＯＳトランジスタ、ＮＰＮまたはＰＮＰ型のＢＪＴトランジスタ等を利用して実現するとしてもよい。説明する実施形態は、１以上の集積回路として、離散素子として、これら２つの組み合わせとして等、実現され得る。

相互コンダクタンス段８０２は、信号Ｓｉｎの電圧を電流に変換し、例えば、図６の相互コンダクタンス段６０２について図示しているように、実現することができる。

受動型の逓倍器段８０４は、２つの差動トランジスタ対を含む。各差動トランジスタ対は、一対のソース接続トランジスタとして実現される。一方の差動対に含まれるトランジスタのドレインは、図８に示すように、他方の差動対に含まれるドレインに交差接続されている。逓倍器８０４において、トランジスタＭ２２およびＭ２５が一方の差動対を形成し、トランジスタＭ２３およびＭ２４が他方の差動対を形成する。

能動型の逓倍器段８１４は、２つの差動増幅器を含む。各差動増幅器は、一対のソース接続トランジスタとして実現されている。一方の差動増幅器に含まれているトランジスタのドレインは、図８に示すように、他方の差動増幅器に含まれるドレインに交差接続されている。逓倍器８１４において、トランジスタＭ２６およびＭ２７が一方の差動増幅器を形成し、トランジスタＭ２８およびＭ２９は他方の差動増幅器を形成する。

出力段８１２は、負荷８０８および１つのトランジスタ対を含む。トランジスタ対は、トランジスタＭ３０およびＭ３１を含む。出力段８１２に含まれるトランジスタのゲートは、バイアス電圧Ｖｂｉａｓでバイアスされる。図９は、一実施形態に係る、信号の周波数を分数倍で増加させる周波数逓倍装置９００を示す図である。説明している実施形態では周波数逓倍装置９００の構成要素を一の配置例で図示しているが、他の実施形態では他の配置例を採用するとしてよい。例えば、図９の実施形態は入力周波数を３／２倍に逓倍するが、他の実施形態では、入力周波数を、他の分数Ｎ／Ｍ倍に逓倍する。尚、Ｎは３以上の整数であり、Ｍは２以上の整数である。

図９を参照すると、周波数逓倍装置９００は、周波数三倍化部９０２と、周波数分割器９０４と、タンク回路９０６とを備える。周波数逓倍装置９００は、本明細書に説明している技術に基づいて実現するとしてもよいし、従来の技術またはこれらの任意に組み合わせて実現するとしてよい。他の実施形態では、周波数逓倍装置９００は、他の倍数に拡張することができる。

周波数分割器９０４は、従来の技術に基づいて実現することができる。図４に示す実施形態では、周波数分割器９０４は、２分割する分割器として実現する。他の実施形態では、周波数分割器９０４は、Ｍ分割する分割器として実現するとしてよい。尚、Ｍは２以上の整数である。

周波数逓倍装置９００は、周期信号である入力信号Ｓｉｎの周波数Ｆｉｎを３／２倍に逓倍する。具体的には、周波数三倍化部９０２が信号Ｓｉｎの周波数Ｆｉｎを三倍にして、周波数三倍化部９０２の出力Ｓ１の周波数が３Ｆｉｎになるようにする。周波数分割器９０４は、こうして得られた信号の周波数を２で分割するので、出力信号Ｓｏｕｔの周波数はＦｏｕｔ＝３Ｆｉｎ／２となる。タンク回路９０６は、周波数Ｆｏｕｔを出力信号Ｓｏｕｔに含めて通過させるバンドパス回路として機能する。

周波数逓倍装置９００は、従来の方法に比べると幾つかの利点がある。図２に示すような従来の方法と比較すると、出力信号Ｓｏｕｔは、Ｆｏｕｔ／３におけるシュプールが略または全く存在しない。これは、周波数逓倍装置９００が、Ｆｏｕｔ／３で動作する回路を含まないためである。また、従来の分割器が生成する信号は、位相が９０°ずれている。これらの信号は、周波数分割器９０４によって、位相が一致した直角位相のクロック信号として出力され得る。

周波数逓倍装置９００には、図１０に示すように、信号Ｓ１も同様に利用できるという別の利点もある。図１０は、一実施形態に係る、図９の周波数逓倍装置９００を利用する多機能無線装置１０００を示す図である。多機能無線装置１０００は、帯域選択部１００２と、電圧制御発振器（ＶＣＯ）１００４と、周波数逓倍装置９００と、２つの無線送受信機１００６および１００８と、２つのアンテナ１０１０よび１０１２とを備える。

ＶＣＯ１００４は、帯域選択部１００２の制御の下、周波数がＦｉｎである信号Ｓｉｎを供給する。周波数三倍化部９０２は、信号Ｓｉｎの周波数Ｆｉｎを三倍化して、信号Ｓ１を生成する。信号Ｓ１は周波数がＦ１＝３Ｆｉｎである。本実施形態によると、周波数逓倍装置９００は、無線送受信機１００８へのクロック信号として、周波数Ｆ１を通過させるバンドパスフィルタとして機能するタンク回路９０６Ａを有する。

周波数分割器９０４は、信号Ｓ１の周波数Ｆ１を２で除算して、信号Ｓ２を生成する。信号Ｓ２は周波数がＦ２＝３Ｆｉｎ／２である。周波数逓倍装置９００は、無線送受信機１００６へのクロック信号として周波数Ｆ２を通過させるバンドパスフィルタとして機能するタンク回路９０６Ｂを有する。

一部の実施形態によると、多機能無線装置１０００は、ＩＥＥＥ規格８０２．１１の全てまたは一部に準拠している。ＩＥＥＥ規格８０２．１１には、８０２．１１ａ、８０２．１１ｂ、８０２．１１ｅ、８０２．１１ｇ、８０２．１１ｉ、８０２．１１ｋ、８０２．１１ｎ、８０２．１１ｖおよび８０２．１１ｗといった規格案および承認済みの修正を含む。例えば、無線送受信機１００６は、ＩＥＥＥ８０２．１１ｂ／ｇに準拠した無線装置として実現される一方、送受信機１００８はＩＥＥＥ８０２．１１ａに準拠した無線装置として実現される。８０２．１１ａの帯域は、８０２．１１ａの帯域の周波数の約２倍の位置にあるので、クロック信号Ｓ２は、８０２．１１ｂ／ｇに準拠した無線装置１００６に利用可能であり、クロック信号Ｓ１は８０２．１１ａに準拠した無線装置１００８に利用可能である。帯域選択部１００２は、帯域を切り替える際に必要に応じて入力信号Ｓｉｎの周波数を調整可能である。

本開示のさまざまな実施形態は、デジタル電子回路で、または、コンピュータハードウェア、ファームウェア、ソフトウェアで、またはこれらの組み合わせで実現され得る。本開示の実施形態は、プログラム可能プロセッサによって実行されるコンピュータ可読ストレージデバイスにおいて有形に具現化されるコンピュータプログラム製品で実現可能である。説明した処理は、入力データに対して演算を行い出力を生成することで機能を実行するための複数の命令から成るプログラムを実行するプログラム可能プロセッサによって実行され得る。本開示の実施形態は、データストレージシステムとの間でデータおよび命令を送受信するべく結合されている少なくとも１つのプログラム可能なプロセッサと、少なくとも１つの入力デバイスと、少なくとも１つの出力デバイスとを含むプログラム可能システムで実行可能な１以上のコンピュータプログラムにおいて実現され得る。各コンピュータプログラムは、高級プロシージャ言語またはオブジェクト指向型プログラミング言語で実現可能であるか、または、所望される場合にはアセンブリ言語または機械言語で実現可能であり、いずれの場合においても、コンパイラ型言語またはインタプリタ型言語のいずれかであってよい。適切なプロセッサには、一例を挙げると、汎用マイクロプロセッサおよび専用マイクロプロセッサの両方が含まれる。一般的に、プロセッサは、命令およびデータをリードオンリーメモリおよび／またはランダムアクセスメモリから受信する。一般的に、コンピュータは、データファイルを格納する１以上の大容量ストレージデバイスを含む。このようなデバイスには、内蔵ハードディスクおよび取り外し可能なディスク等の磁気ディスク、光磁気ディスク、光ディスクおよびソリッドステートディスクが含まれる。コンピュータプログラムの命令およびデータを有形に具現化するのに適しているストレージデバイスとしては、全ての形式の不揮発性メモリがある。不揮発性メモリとしては、一例に過ぎないが、ＥＰＲＯＭ、ＥＥＰＲＯＭおよびフラッシュメモリデバイス、内蔵ハードディスクおよび取り外し可能なディスク等の磁気ディスク、光磁気ディスク、およびＣＤ−ＲＯＭディスク等の半導体メモリデバイスが挙げられる。上述したものはいずれも、ＡＳＩＣ（特定用途向け集積回路）で補完されるとしてもよいし、ＡＳＩＣに組み込まれるとしてもよい。

複数の実施形態を説明した。しかし、本開示の範囲から逸脱することなくさまざまな点で変形するとしてもよい。したがって、他の実施形態も以下に記載する特許請求の範囲に含まれる。

Claims (20)

1. ２以上の整数であるＮ個の逓倍器を備え、
   前記Ｎ個の逓倍器は、第１の逓倍器を除く各逓倍器が、周期性入力信号と、前記Ｎ個の逓倍器のうち別の一の逓倍器の出力とを混合させるように、直列に接続されており、
   前記第１の逓倍器は、前記周期性入力信号と前記周期性入力信号とを混合させる周波数逓倍装置。
2. 前記周期性入力信号は、基本周波数がＦｉｎであり、
   前記周波数逓倍装置はさらに、出力周波数Ｆｏｕｔ＝（Ｎ＋１）×Ｆｉｎを通過させるバンドパスフィルタを備える請求項１に記載の周波数逓倍装置。
3. 前記周期性入力信号の位相をシフトさせる位相シフタをさらに備え、
   前記第１の逓倍器はさらに、前記位相シフタによる前記位相のシフトに続いて、前記周期性入力信号と、前記周期性入力信号とを混合させる請求項２に記載の周波数逓倍装置。
4. 前記第１の逓倍器が出力する信号の位相を決定する位相検出器をさらに備え、
   前記位相シフタはさらに、前記第１の逓倍器が出力する信号の位相に応じて、前記周期性入力信号の前記位相をシフトさせる請求項３に記載の周波数逓倍装置。
5. ギルバートセルをさらに備え、
   前記ギルバートセルは、
   前記第１の逓倍器と、
   相互コンダクタンス段と
   を有する請求項３または４に記載の周波数逓倍装置。
6. 前記Ｎ個の逓倍器はそれぞれ、
   ２つの差動増幅器を有し、
   前記２つの差動増幅器はそれぞれ、一対のＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）を含み、
   前記一対のＭＯＳＦＥＴのうち第１のＭＯＳＦＥＴのソースは、前記一対のＭＯＳＦＥＴのうち第２のＭＯＳＦＥＴのソースに接続されており、
   第１の一対のＭＯＳＦＥＴのそれぞれのドレインは、第２の一対のＭＯＳＦＥＴのうち対応する方のドレインに接続されている請求項５に記載の周波数逓倍装置。
7. 前記Ｎ個の逓倍器は受動型である請求項１から４のいずれか一項に記載の周波数逓倍装置。
8. 前記第１の逓倍器は能動型であり、
   前記第１の逓倍器以外の前記Ｎ個の逓倍器はそれぞれ、受動型である請求項１から６のいずれか一項に記載の周波数逓倍装置。
9. 請求項１に記載の周波数逓倍装置と、
   出力周波数Ｆｏｕｔを、２以上の整数であるＭで除算する周波数分割器と
   を備える回路。
10. 周期性入力信号を受信する段階と、
    前記周期性入力信号と前記周期性入力信号とを混合させる段階を有する、第１の混合信号を生成する段階と、
    前記第１の混合信号と前記周期性入力信号とを混合させる段階を有する、第２の混合信号を生成する段階と
    を備える方法。
11. 前記第２の混合信号と前記周期性入力信号とを混合させる段階を有する、第３の混合信号を生成する段階をさらに備える請求項１０に記載の方法。
12. 前記周期性入力信号は、基本周波数がＦｉｎであり、
    前記方法はさらに、
    出力周波数Ｆｏｕｔ＝３Ｆｉｎを通過させる段階を備える請求項１０または１１に記載の方法。
13. 前記第１の混合信号を生成する段階の前に、前記周期性入力信号の位相をシフトさせる段階をさらに備える請求項１２に記載の方法。
14. 前記第１の混合信号の位相を決定する段階と、
    前記第１の混合信号の前記位相に応じて、前記周期性入力信号の前記位相をシフトさせる段階と
    をさらに備える請求項１３に記載の方法。
15. 前記第１の混合信号の周波数を、２以上の整数であるＭで除算する段階をさらに備える請求項１０から１４のいずれか一項に記載の方法。
16. 基本周波数がＦｉｎである周期性入力信号の周波数を、２以上の整数であるＮ倍に逓倍し、基本周波数がＮ×Ｆｉｎである第１の出力信号を供給する周波数逓倍装置と、
    前記第１の出力信号の前記基本周波数であるＮ×Ｆｉｎを、２以上の整数であるＭで除算する周波数分割器と
    を備える回路。
17. Ｎ＝３であり、Ｍ＝２である請求項１６に記載の回路。
18. 前記周波数分割器はさらに、同相の第２の出力信号および直角位相の第２の出力信号を提供し、
    前記同相の第２の出力信号は、基本周波数がＮ×Ｆｉｎ／Ｍであり、
    前記直角位相の第２の出力信号は、基本周波数がＮ×Ｆｉｎ／Ｍである請求項１７に記載の回路。
19. 請求項１８に記載の回路と、
    前記第１の出力信号に応じて動作する第１の送受信機と、
    前記同相の第２の出力信号および前記直角位相の第２の出力信号のうち少なくとも一方に応じて動作する第２の送受信機と
    を備える多機能無線装置。
20. 前記第１の送受信機は、ＩＥＥＥ規格８０２．１１ａの全てまたは一部に準拠しており、
    前記第２の送受信機は、ＩＥＥＥ規格８０２．１１ｂおよび８０２．１１ｇの全てまたは一部に準拠している
    請求項１９に記載の多機能無線装置。

Images