[go: up one dir, main page]

JP2014216526A - 熱硬化性封止樹脂シート及び電子部品パッケージの製造方法 - Google Patents

熱硬化性封止樹脂シート及び電子部品パッケージの製造方法 Download PDF

Info

Publication number
JP2014216526A
JP2014216526A JP2013093648A JP2013093648A JP2014216526A JP 2014216526 A JP2014216526 A JP 2014216526A JP 2013093648 A JP2013093648 A JP 2013093648A JP 2013093648 A JP2013093648 A JP 2013093648A JP 2014216526 A JP2014216526 A JP 2014216526A
Authority
JP
Japan
Prior art keywords
resin sheet
thermosetting
sealing resin
heat treatment
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013093648A
Other languages
English (en)
Other versions
JP6018967B2 (ja
Inventor
祐作 清水
yusaku Shimizu
祐作 清水
豊田　英志
Hideshi Toyoda
英志 豊田
松村　健
Takeshi Matsumura
健 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=51791674&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2014216526(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2013093648A priority Critical patent/JP6018967B2/ja
Priority to KR1020157025361A priority patent/KR20160002718A/ko
Priority to PCT/JP2014/060619 priority patent/WO2014175095A1/ja
Priority to TW103114559A priority patent/TWI606925B/zh
Publication of JP2014216526A publication Critical patent/JP2014216526A/ja
Application granted granted Critical
Publication of JP6018967B2 publication Critical patent/JP6018967B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 優れた信頼性を有する電子パッケージを製造可能な熱硬化性封止樹脂シート及びこれを用いる電子部品パッケージの製造方法を提供すること。【解決手段】 無機充填剤を７０重量％以上８０重量％以下の含有量で含み、以下の熱処理１及び熱処理２の際の表面反り量がそれぞれ−０．６ｍｍ以上０．１ｍｍ以下である熱硬化性封止樹脂シート。熱処理１：３５ｍｍ角で厚さ０．２ｍｍのシリコンチップが厚さ２５μｍのダイボンドフィルムを介して搭載された５０ｍｍ角で厚さ０．３２ｍｍのプリント基板上に、前記熱硬化性封止樹脂シートを貼り合わせ後の総厚さが０．７５ｍｍとなるように貼り合わせ、１５０℃で１時間熱処理して封止体とした後、２５℃で１時間静置する。熱処理２：前記熱処理１を経た前記封止体をさらに２４０℃雰囲気下へ投入する。【選択図】 図２

Description

本発明は、熱硬化性封止樹脂シート及び電子部品パッケージの製造方法に関する。
近年、半導体装置及びそのパッケージの高機能化、薄型化、小型化がより一層求められている。電子部品の高密度集積化の一策として、半導体素子等の電子部品が基板上にて樹脂封止されたパッケージをその厚さ方向に複数段に積層させるパッケージ・オン・パッケージ（以下、「ＰｏＰ」ともいう。）構造と呼ばれる３次元実装技術が開発されている。上下のパッケージは、一般的に上段のパッケージの裏面（下面）に設けられたバンプと下段のパッケージの上面に設けられた電極とにより電気的に接続されている。
ここで、ＰｏＰ構造の製造過程においてはんだリフロー等の高温処理が行われると、ＰｏＰ構造を構成する各部材間の線膨張率の差により生じた応力により基板が反ることがある。パッケージ全体の薄型化に伴い、それを構成する実装基板も薄型化される状況では、このような反りの発生はより顕著となる傾向にある。実装基板に反りが生じると特にバンプ接続部に応力が集中してしまい、接続不良が生じることがある。
上記実装基板の反りを、特に実装基板とバンプとの間の線膨張率の差の抑制の観点から、上下のパッケージ間に応力緩和のための樹脂基材を介在させることで防止しようとする技術が提案されている（特許文献１）。
特開２０１０−１９９６１１号公報
他方、基板に搭載された電子部品は樹脂封止された状態にあるので、封止樹脂と基板との間の線膨張率の差に起因して応力が発生し、これが基板の反りや封止樹脂の基板からの剥離、封止樹脂のクラック等を引き起こす場合がある。ＰｏＰ構造では、上段パッケージでは上面（露出面）のほぼ全面が封止樹脂で覆われるのに対し、下段パッケージの上面には、上段パッケージとのバンプ接続のための電極領域を電子部品の樹脂封止部分を避けるように周辺部に設ける必要があることから、一般的には下段パッケージの樹脂封止部分の面積は上段パッケージの樹脂封止部分と比較して小さくなることが多い。そうすると、ＰｏＰ構造では各パッケージにおける封止樹脂−基板間の線膨張率差の影響だけでなく、上段パッケージと下段パッケージとの間の線膨張率差が生じてしまい、両者間の応力差によっても基板の反り、封止樹脂の剥離やクラック等が生じてしまう。このような事象は、各パッケージの封止樹脂を硬化させてからパッケージの多段積層を行う際のはんだリフロー時等に生じやすくなる。
さらに、電子部品の樹脂封止時においても、封止樹脂の熱硬化収縮の影響により基板に反りが生じることがある。上記の線膨張率差の場合と同様、ＰｏＰ構造では各パッケージにおける封止樹脂の熱硬化収縮の影響だけでなく、上段パッケージと下段パッケージとの間での熱硬化収縮の差が生じてしまい、両者間の応力差によっても基板の反りや封止樹脂の剥離、クラック等が生じてしまう。このような事象は、各パッケージの封止樹脂を硬化させることなくパッケージの多段積層を行い、最後に一括で熱硬化処理を行う際に生じやすくなる。
以上のように、ＰｏＰ構造では、各パッケージにおける線膨張率差ないし熱硬化収縮の差の影響だけでなく、上下パッケージ間での線膨張率差や熱硬化収縮の差の影響を受けることになり、ＰｏＰ構造全体での信頼性の維持ないし向上が困難となる。
本発明は、前記問題点に鑑みなされたものであり、その目的は、優れた信頼性を有する電子パッケージを製造可能な熱硬化性封止樹脂シート及びこれを用いる電子部品パッケージの製造方法を提供することにある。
本願発明者らは、前記従来の問題点を解決すべく鋭意検討した結果、下記構成とすることにより前記目的を達成できることを見出して、本発明を完成させるに至った。
すなわち、本発明の熱硬化性封止樹脂シートは、
無機充填剤を７０重量％以上８０重量％以下の含有量で含み、
以下の熱処理１及び熱処理２の際の表面反り量がそれぞれ−０．６ｍｍ以上０．１ｍｍ以下である熱硬化性封止樹脂シート。
熱処理１：３５ｍｍ角で厚さ０．２ｍｍのシリコンチップが厚さ２５μｍのダイボンドフィルムを介して搭載された５０ｍｍ角で厚さ０．３２ｍｍのプリント基板上に、前記熱硬化性封止樹脂シートを貼り合わせ後の総厚さが０．７５ｍｍとなるように貼り合わせ、１５０℃で１時間熱処理して封止体とした後、２５℃で１時間静置する。
熱処理２：前記熱処理１を経た前記封止体をさらに２４０℃雰囲気下へ投入する。
当該熱硬化性封止樹脂シート（以下、単に「封止樹脂シート」ともいう。）は、樹脂成分と比較して線膨張率が低い無機充填剤を７０重量％以上８０重量％以下という高含有量で含んでいるので、熱硬化処理後の封止樹脂シート全体の線膨張率を低減することができる。これにより、ガラスエポキシ基板のように低線膨張率化された基板に対しても線膨張率差を小さくすることができ、線膨張率差に起因する基板の反りや封止樹脂の剥離ないしクラック等（以下、線膨張率差に起因するこれらの不具合を「基板の反り等」ともいう。）を防止することができる。また、当該封止樹脂シートでは、熱硬化処理の際の熱収縮に影響する樹脂成分の含有量を高含有量の無機充填剤により低減させている。その結果、当該封止樹脂シートでは、所定の熱処理１及び２を経た後の表面反り量がともに−０．６ｍｍ以上０．１ｍｍ以下に抑制されているので、封止樹脂シートの熱硬化収縮の基板への影響を十分抑制することができる。以上のように、当該封止樹脂シートによると、封止処理やその後のはんだリフロー等の高温処理が施されても、ＰｏｎＰ構造全体での高温処理に対する信頼性を向上させることができる。なお、表面反り量の符号がプラスであると、熱処理後の封止樹脂シートが基板側に窪むように反っている状態にあり（図４Ｂ参照）、表面反り量の符号がマイナスであると封止樹脂シートが基板とは反対側に膨らむように反っている状態にある（図４Ｃ参照）。本明細書において、表面反り量の測定方法は、実施例の記載による。
上記無機充填剤の含有量が７０重量％未満であると、はんだリフロー時の反りが大きくなりはんだクラック等の不良が生じるおそれがある。一方、上記無機充填剤の含有量が８０重量％を超えると、樹脂封止の段階で成型体の反りが大きくなり、搬送不良やダイシング不良等の不具合が生じる場合がある。
当該封止樹脂シートでは、１５０℃で１時間熱処理した後の線膨張率がガラス転移温度以下で１５ｐｐｍ／Ｋ以上３０ｐｐｍ／Ｋ以下であることが好ましい。所定の熱処理後の熱処理物のガラス転移温度以下での線膨張率を上記範囲とすることより、封止処理後にＰｏＰ構造に対して高温処理を施しても、封止樹脂シートと、特に低線膨張率を有する基板との線膨張率差を小さくすることができ、基板の反り等を防止することができる。なお、線膨張率及びガラス転移温度の測定方法は、実施例の記載による。
当該封止樹脂シートでは、線膨張率の制御の観点から、前記無機充填剤がシリカ粒子であることが好ましい。
当該封止樹脂シートでは、前記無機充填剤の平均粒径が０．１μｍ以上３５μｍ以下であることが好ましい。無機充填剤の平均粒径を上記範囲とすることにより、無機充填剤の良好な分散性が得られるとともに、電子部品や基板上の凹凸への追従性を確保することができる。
本発明には、電子部品が搭載された実装基板を準備する準備工程、
前記電子部品を覆うように前記実装基板上に当該熱硬化性封止樹脂シートを積層して総厚さ０．７５ｍｍ以下の積層体を形成する積層体形成工程、及び
前記熱硬化性封止樹脂シートを熱硬化させる封止工程
を含む電子部品パッケージの製造方法も含まれる。
本発明の電子部品パッケージの製造方法では、当該封止樹脂シートを用いているので、一のパッケージの総厚さを０．７５ｍｍ以下まで薄型化しても基板の反り等が抑制された高信頼性の電子部品パッケージを製造することができる。
当該製造方法では、前記準備工程及び前記積層体形成工程を繰り返して得られる複数の積層体を多段に積層した後、前記封止工程を行うことが好ましい。これにより、優れた信頼性のＰｏｎＰ構造を効率良く製造することができる。
本発明の一実施形態に係る熱硬化性封止樹脂シートを示す断面模式図である。 本発明の一実施形態に係る電子部品パッケージを示す断面模式図である。 熱硬化性樹脂封止シートの封止処理後の表面反り量測定用のサンプルを示す断面模式図である。 熱硬化性封止樹脂シートの封止処理後の表面反り量の測定手順を示す平面図である。 図４ＡのＸ−Ｘ線断面図の一例である。 図４ＡのＸ−Ｘ線断面図の他の一例である。
［第１実施形態］
本発明の一実施形態である第１実施形態について、図を参照しながら以下に説明する。ただし、図の一部又は全部において、説明に不要な部分は省略し、また説明を容易にするために拡大または縮小等して図示した部分がある。まず、熱硬化性封止樹脂シートについて説明した後、該熱硬化性封止樹脂シートを用いる電子部品パッケージの製造方法について説明する。
＜熱硬化性封止樹脂シート＞
図１は、本発明の一実施形態に係る熱硬化性封止樹脂シートを模式的に示す断面図である。封止樹脂シート１は、代表的に、ポリエチレンテレフタレート（ＰＥＴ）フィルム等の支持体１ａ上に積層された状態で提供される。なお、支持体１ａには封止樹脂シート１の剥離を容易に行うために公知の離型剤による離型処理が施されていてもよい。また、長尺の支持体１ａ上に封止樹脂シート１を連続して形成し、これをロール状に巻き取った巻回体としてもよい。
封止樹脂シート１では、所定の熱処理１及び２を経た後の表面反り量がともに−０．６ｍｍ以上０．１ｍｍ以下であればよいものの、好ましい下限は−０．５ｍｍ以上であり、より好ましい下限は−０．４ｍｍ以上である。一方、表面反り量の好ましい上限は０．０８ｍｍ以下であり、より好ましい上限は０．０５ｍｍ以下である。封止樹脂シート１の表面反り量が上記範囲となっているので、樹脂封止時の熱硬化収縮作用及びはんだリフロー時の熱膨張作用が抑制され、その結果、基板の反り等が抑制された高信頼性の電子パッケージを製造することができる。
封止樹脂シート１を１５０℃で１時間熱処理した後の線膨張率は、熱処理後のサンプルのガラス転移温度以下では特に限定されないものの、その下限は１５ｐｐｍ／Ｋ以上が好ましく、１４ｐｐｍ／Ｋ以上がより好ましい。上記線膨張率の上限は３０ｐｐｍ／Ｋ以下であることが好ましく、２５ｐｐｍ／Ｋ以下がより好ましい。所定の熱処理後の熱処理物のガラス転移温度以下での線膨張率を上記範囲とすることより、封止処理後にＰｏＰ構造に対して高温処理を施しても、封止樹脂シートと、特に低線膨張率を有する基板との線膨張率差を小さくすることができ、基板の反り等を防止することができる。
熱硬化性封止樹脂シートを形成する樹脂組成物は、上述のような特性を好適に有し、半導体チップ等の電子部品の樹脂封止に利用可能なものであれば、特に限定されないが、例えば以下のＡ成分からＥ成分を含有するエポキシ樹脂組成物が好ましいものとして挙げられる。なお、Ｃ成分は必要に応じて添加しても添加しなくてもよい。
Ａ成分：エポキシ樹脂
Ｂ成分：フェノール樹脂
Ｃ成分：エラストマー
Ｄ成分：無機充填剤
Ｅ成分：硬化促進剤
（Ａ成分）
エポキシ樹脂（Ａ成分）としては、特に限定されるものではない。例えば、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、変性ビスフェノールＡ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、変性ビスフェノールＦ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、フェノキシ樹脂等の各種のエポキシ樹脂を用いることができる。これらエポキシ樹脂は単独で用いてもよいし２種以上併用してもよい。
エポキシ樹脂の硬化後の靭性及びエポキシ樹脂の反応性を確保する観点からは、エポキシ当量１５０〜２５０、軟化点もしくは融点が５０〜１３０℃の常温で固形のものが好ましく、中でも、信頼性の観点から、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂が好ましい。
エポキシ樹脂（Ａ成分）の含有量は、エポキシ樹脂組成物全体に対して１〜１０重量％の範囲に設定することが好ましい。
（Ｂ成分）
フェノール樹脂（Ｂ成分）は、エポキシ樹脂（Ａ成分）との間で硬化反応を生起するものであれば特に限定されるものではない。例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、ビフェニルアラルキル樹脂、ジシクロペンタジエン型フェノール樹脂、クレゾールノボラック樹脂、レゾール樹脂、等が用いられる。これらフェノール樹脂は単独で用いてもよいし、２種以上併用してもよい。
フェノール樹脂としては、エポキシ樹脂（Ａ成分）との反応性の観点から、水酸基当量が７０〜２５０、軟化点が５０〜１１０℃のものを用いることが好ましく、中でも硬化反応性が高いという観点から、フェノールノボラック樹脂を好適に用いることができる。また、信頼性の観点から、フェノールアラルキル樹脂やビフェニルアラルキル樹脂のような低吸湿性のものも好適に用いることができる。
エポキシ樹脂（Ａ成分）とフェノール樹脂（Ｂ成分）の配合割合は、硬化反応性という観点から、エポキシ樹脂（Ａ成分）中のエポキシ基１当量に対して、フェノール樹脂（Ｂ成分）中の水酸基の合計が０．７〜１．５当量となるように配合することが好ましく、より好ましくは０．９〜１．２当量である。
（Ｃ成分）
エポキシ樹脂（Ａ成分）及びフェノール樹脂（Ｂ成分）とともに用いられるエラストマー（Ｃ成分）は、熱硬化性封止樹脂シートによる電子部品の封止に必要な可撓性をエポキシ樹脂組成物に付与するものであり、このような作用を奏するものであれば特にその構造を限定するものではない。例えば、ポリアクリル酸エステル等の各種アクリル系共重合体、スチレンアクリレート系共重合体、ブタジエンゴム、スチレン−ブタジエンゴム（ＳＢＲ）、エチレン−酢酸ビニルコポリマー（ＥＶＡ）、イソプレンゴム、アクリロニトリルゴム等のゴム質重合体を用いることができる。中でも、エポキシ樹脂（Ａ成分）へ分散させやすく、またエポキシ樹脂（Ａ成分）との反応性も高いために、得られる熱硬化性封止樹脂シートの耐熱性や強度を向上させることができるという観点から、アクリル系共重合体を用いることが好ましい。これらは単独で用いてもよいし、２種以上併せて用いてもよい。
なお、アクリル系共重合体は、例えば、所定の混合比にしたアクリルモノマー混合物を、定法によってラジカル重合することにより合成することができる。ラジカル重合の方法としては、有機溶剤を溶媒に行う溶液重合法や、水中に原料モノマーを分散させながら重合を行う懸濁重合法が用いられる。その際に用いる重合開始剤としては、例えば、２，２’−アゾビスイソブチロニトリル、２，２’−アゾビス−（２，４−ジメチルバレロニトリル）、２，２’−アゾビス−４−メトキシ−２，４−ジメチルバレロニトリル、その他のアゾ系又はジアゾ系重合開始剤、ベンゾイルパーオキサイド及びメチルエチルケトンパーオキサイド等の過酸化物系重合開始剤等が用いられる。なお、懸濁重合の場合は、例えばポリアクリルアミド、ポリビニルアルコールのような分散剤を加えることが望ましい。
エラストマー（Ｃ成分）の含有量は、エポキシ樹脂組成物全体の１〜１５重量％である。エラストマー（Ｃ成分）の含有量が１重量％未満では、封止樹脂シート１の柔軟性及び可撓性を得るのが困難となり、さらには熱硬化性封止樹脂シートの反りを抑えた樹脂封止も困難となる。逆に上記含有量が１５重量％を超えると、封止樹脂シート１の溶融粘度が高くなって電子部品の埋まり込み性が低下するとともに、封止樹脂シート１の硬化体の強度及び耐熱性が低下する傾向がみられる。
また、エラストマー（Ｃ成分）のエポキシ樹脂（Ａ成分）に対する重量比率（Ｃ成分の重量／Ａ成分の重量）は、３〜４．７の範囲に設定することが好ましい。上記重量比率が３未満の場合は、封止樹脂シート１の流動性をコントロールすることが困難となり、４．７を超えると封止樹脂シート１の電子部品への接着性が劣る傾向がみられるためである。
（Ｄ成分）
無機質充填剤（Ｄ成分）は、特に限定されるものではなく、従来公知の各種充填剤を用いることができ、例えば、石英ガラス、タルク、シリカ（溶融シリカや結晶性シリカ等）、アルミナ、窒化アルミニウム、窒化珪素、窒化ホウ素の粉末が挙げられる。これらは単独で用いてもよいし、２種以上併用してもよい。
中でも、エポキシ樹脂組成物の硬化体の熱線膨張係数が低減することにより内部応力を低減し、その結果、電子部品の封止後の封止樹脂シート１の反りを抑制できるという点から、シリカ粉末を用いることが好ましく、シリカ粉末の中でも溶融シリカ粉末を用いることがより好ましい。溶融シリカ粉末としては、球状溶融シリカ粉末、破砕溶融シリカ粉末が挙げられるが、流動性という観点から、球状溶融シリカ粉末を用いることが特に好ましい。
無機充填剤（Ｄ成分）の平均粒径は特に限定されないものの、０．１μｍ以上３５μｍ以下の範囲のものを用いることが好ましく、０．３μｍ以上３０μｍ以下の範囲のものを用いることがより好ましい。
なお、平均粒径は、母集団から任意に抽出される試料を用い、レーザ回折散乱式粒度分布測定装置を用いて測定することにより導き出すことができる。
無機質充填剤（Ｄ成分）の含有量は、好ましくはエポキシ樹脂組成物全体の７０〜８０重量％であればよく、より好ましくは７２〜７８重量％である。無機質充填剤（Ｄ成分）の含有量が７０重量％未満では、はんだリフロー時の反りが大きくなり上下のパッケージで接続不良が発生する可能性が高まる。一方、上記含有量が８０重量％を超えると１５０℃で１時間加熱し硬化させた後に２５℃へ冷却した際の反り量が大きくなり，搬送不良やダイシング不良が発生する可能性が高まる。
（Ｅ成分）
硬化促進剤（Ｅ成分）は、エポキシ樹脂とフェノール樹脂の硬化を進行させるものであれば特に限定されるものではないが、硬化性と保存性の観点から、トリフェニルホスフィンやテトラフェニルホスホニウムテトラフェニルボレート等の有機リン系化合物や、イミダゾール系化合物が好適に用いられる。これら硬化促進剤は、単独で用いても良いし、他の硬化促進剤と併用しても構わない。
硬化促進剤（Ｅ成分）の含有量は、エポキシ樹脂（Ａ成分）及びフェノール樹脂（Ｂ成分）の合計１００重量部に対して０．１〜５重量部であることが好ましい。
（その他の成分）
また、エポキシ樹脂組成物には、Ａ成分からＥ成分に加えて、難燃剤成分を加えてもよい。難燃剤組成分としては、例えば水酸化アルミニウム、水酸化マグネシウム、水酸化鉄、水酸化カルシウム、水酸化スズ、複合化金属水酸化物等の各種金属水酸化物を用いることができる。
金属水酸化物の平均粒径としては、エポキシ樹脂組成物を加熱した際に適当な流動性を確保するという観点から、平均粒径が１〜１０μｍであることが好ましく、さらに好ましくは２〜５μｍである。金属水酸化物の平均粒径が１μｍ未満では、エポキシ樹脂組成物中に均一に分散させることが困難となるとともに、エポキシ樹脂組成物の加熱時における流動性が十分に得られない傾向がある。また、平均粒径が１０μｍを超えると、金属水酸化物（Ｅ成分）の添加量あたりの表面積が小さくなるため、難燃効果が低下する傾向がみられる。
また、難燃剤成分としては上記金属水酸化物のほか、ホスファゼン化合物を用いることができる。ホスファゼン化合物としては、例えばＳＰＲ−１００、ＳＡ−１００、ＳＰ−１００（以上、大塚化学株式会社）、ＦＰ−１００、ＦＰ−１１０（以上、株式会社伏見製薬所）等が市販品として入手可能である。
少量でも難燃効果を発揮するという観点から、式（１）又は式（２）で表されるホスファゼン化合物が好ましく、これらホスファンゼン化合物に含まれるリン元素の含有率は、１２重量％以上であることが好ましい。
Figure 2014216526
（式（１）中、ｎは３〜２５の整数であり、Ｒ１及びＲ２は同一又は異なって、アルコキシ基、フェノキシ基、アミノ基、水酸基及びアリル基からなる群より選択される官能基を有する１価の有機基である。）
Figure 2014216526
（式（２）中、ｎ及びｍは、それぞれ独立して３〜２５の整数である。Ｒ３及びＲ５は同一又は異なって、アルコキシ基、フェノキシ基、アミノ基、水酸基及びアリル基からなる群より選択される官能基を有する１価の有機基である。Ｒ４は、アルコキシ基、フェノキシ基、アミノ基、水酸基及びアリル基からなる群より選択される官能基を有する２価の有機基である。）
また、安定性及びボイドの生成抑制という観点から、式（３）で表される環状ホスファゼンオリゴマーを用いることが好ましい。
Figure 2014216526
（式（３）中、ｎは３〜２５の整数であり、Ｒ６及びＲ７は同一又は異なって、水素、水酸基、アルキル基、アルコキシ基又はグリシジル基である。）
上記式（３）で表される環状ホスファゼンオリゴマーは、例えばＦＰ−１００、ＦＰ−１１０（以上、株式会社伏見製薬所）等が市販品として入手可能である。
ホスファゼン化合物の含有量は、エポキシ樹脂組成物中に含まれるエポキシ樹脂（Ａ成分）、フェノール樹脂（Ｂ成分）、エラストマー（Ｄ成分）、硬化促進剤（Ｅ成分）及びホスファゼン化合物（その他の成分）を含む有機成分全体の１０〜３０重量％であることが好ましい。すなわち、ホスファゼン化合物の含有量が、有機成分全体の１０重量％未満では、封止樹脂シート１の難燃性が低下するとともに、被着体（例えば、電子部品を搭載した基板等）に対する凹凸追従性が低下し、ボイドが発生する傾向がみられる。上記含有量が有機成分全体の３０重量％を超えると、封止樹脂シート１の表面にタックが生じやすくなり、被着体に対する位置合わせをしにくくなる等作業性が低下する傾向がみられる。
また、上記金属水酸化物及びホスファゼン化合物を併用し、シート封止に必要な可撓性を確保しつつ、難燃性に優れた封止樹脂シート１を得ることもできる。両者を併用することにより、金属水酸化物のみを用いた場合の十分な難燃性と、ホスファゼン化合物のみを用いた場合は、十分な可撓性を得ることができる。
上記難燃剤のうち、樹脂封止の成型時における熱硬化性封止樹脂シートの変形性、電子部品や被着体の凹凸への追従性、電子部品や被着体への密着性の点から有機系難燃剤を用いるのが望ましく、特にホスファゼン系難燃剤が好適に用いられる。
なお、エポキシ樹脂組成物は、上記の各成分以外に必要に応じて、カーボンブラックをはじめとする顔料等、他の添加剤を適宜配合することができる。
（熱硬化性封止樹脂シートの作製方法）
熱硬化性封止樹脂シートの作製方法を以下に説明する。まず、上述の各成分を混合することによりエポキシ樹脂組成物を調製する。混合方法は、各成分が均一に分散混合される方法であれば特に限定するものではない。その後、例えば、各成分を有機溶剤等に溶解又は分散したワニスを塗工してシート状に形成する。あるいは、各配合成分を直接ニーダー等で混練することにより混練物を調製し、このようにして得られた混練物を押し出してシート状に形成してもよい。
ワニスを用いる具体的な作製手順としては、上記Ａ〜Ｅ成分及び必要に応じて他の添加剤を常法に準じて適宜混合し、有機溶剤に均一に溶解あるいは分散させ、ワニスを調製する。ついで、上記ワニスをポリエステル等の支持体上に塗布し乾燥させることによりＢステージ状態の封止樹脂シート１を得ることができる。そして必要により、熱硬化性封止樹脂シートの表面を保護するためにポリエステルフィルム等の剥離シートを貼り合わせてもよい。剥離シートは封止時に剥離する。
上記有機溶剤としては、特に限定されるものではなく従来公知の各種有機溶剤、例えばメチルエチルケトン、アセトン、シクロヘキサノン、ジオキサン、ジエチルケトン、トルエン、酢酸エチル等を用いることができる。これらは単独で用いてもよいし、２種以上併せて用いてもよい。また通常、ワニスの固形分濃度が３０〜６０重量％の範囲となるように有機溶剤を用いることが好ましい。
有機溶剤乾燥後のシートの厚みは、特に制限されるものではないが、厚みの均一性と残存溶剤量の観点から、通常、５〜１００μｍに設定することが好ましく、より好ましくは２０〜７０μｍである。
一方、混練を用いる場合には、上記Ａ〜Ｅ成分及び必要に応じて他の添加剤の各成分をミキサーなど公知の方法を用いて混合し、その後、溶融混練することにより混練物を調製する。溶融混練する方法としては、特に限定されないが、例えば、ミキシングロール、加圧式ニーダー、押出機などの公知の混練機により、溶融混練する方法などが挙げられる。
混練条件としては、温度が、上記した各成分の軟化点以上であれば特に制限されず、例えば３０〜１５０℃、エポキン樹脂の熱硬化性を考慮すると、好ましくは４０〜１４０℃、さらに好ましくは６０〜１２０℃であり、時間が、例えば１〜３０分間、好ましくは５〜１５分間である。これによって、混練物を調製することができる。
得られる混練物を押出成形により成形することにより、Ｂステージ状態の封止樹脂シート１を得ることができる。具体的には、溶融混練後の混練物を冷却することなく高温状態のままで、押出成形することで、封止樹脂シート１を形成することができる。このような押出方法としては、特に制限されず、Ｔダイ押出法、ロール圧延法、ロール混練法、共押出法、カレンダー成形法などが挙げられる。押出温度としては、上記した各成分の軟化点以上であれば、特に制限されないが、エポキシ樹脂の熱硬化性および成形性を考慮すると、例えば４０〜１５０℃、好ましくは、５０〜１４０℃、さらに好ましくは７０〜１２０℃である。以上により、封止樹脂シート１を形成することができる。
このようにして得られた熱硬化性封止樹脂シートは、必要により所望の厚みとなるように積層して使用してもよい。すなわち、熱硬化性封止樹脂シートは、単層構造にて使用してもよいし、２層以上の多層構造に積層してなる積層体として使用してもよい。
＜電子部品パッケージの製造方法＞
本実施形態の電子部品パッケージの製造方法は、電子部品が搭載された実装基板を準備する準備工程、前記電子部品を覆うように前記実装基板上に上記熱硬化性封止樹脂シートを積層して総厚さ０．７５ｍｍ以下の積層体を形成する積層体形成工程、及び前記熱硬化性封止樹脂シートを熱硬化させる封止工程を含む。
図２に示すようなＰｏｎＰ構造とするには、下段パッケージである第１パッケージ及び上段パッケージである第２パッケージを予め別々に作製しておき、最後に両パッケージを積層する手順を好適に採用することができる。第１パッケージと第２パッケージとの作製手順の相違としては、主に、第１パッケージにおける樹脂封止部分（すなわち、半導体チップ及びこれを覆う封止樹脂）が第２パッケージと比較して小さい点、及び基板裏面に設けられるバンプが第２パッケージでは第１パッケージより大きい点が挙げられ、これ以外はほぼ共通するので、第１パッケージの作製手順を中心に、以下、図２を参照しつつ説明する。本実施形態では、電子部品として半導体チップを用いる態様を説明する。
（第１パッケージの作製）
準備工程では、電子部品である半導体チップが搭載された実装基板を準備する。図２に示すように、基板１５上には少なくとも１つの第１半導体チップ１２を固定されている。第１半導体チップ１２はダイボンドフィルム１３を介して基板１５に固定されている。図２中では第１半導体チップ１２は、１つのみ示されているものの、目的とするパッケージの仕様に応じて２つ、３つ、４つ又は５つ以上の複数の第１半導体チップ１２を基板１５に固定してもよい。
（第１半導体チップ）
第１半導体チップ１２としては、第２パッケージに搭載される半導体チップ２２より平面視寸法が小さくなってりいること以外は種々のチップを用いることができ、パッケージデザインに応じて、例えば半導体チップの一種であるロジックチップやプロセッサを好適に用いることができる。第１半導体チップ１２の厚さは特に限定されないものの、通常１００μｍ以下の場合が多い。また、近年の半導体パッケージの薄型化に伴い７５μｍ以下、さらには５０μｍ以下の第１半導体チップ１２も用いられつつある。
（基板）
基板１５としては、プリント配線基板等の従来公知の基板を使用することができる。また、ガラスエポキシ、ＢＴ（ビスマレイミド−トリアジン）、ポリイミド等からなる有機基板を使用することができる。しかし、本実施形態はこれに限定されるものではなく、半導体素子をマウントし、半導体素子と電気的に接続して使用可能な回路基板も含まれる。基板１５の厚さは特に限定されず、１００〜５００μｍの範囲から適宜選択することができる。また、基板１５は単層構造でも多層構造であってもよく、厚さ方向に貫通する貫通電極が形成されていてもよい。
第１パッケージの上面には、第２パッケージに形成されたバンプとの電気的接続のために電極が形成されている（図示せず）。この電極形成のためのスペースを基板１５の上面の樹脂封止部分の周囲に設けるため、半導体チップ１２及び封止樹脂シート１１の平面視面積は第２パッケージより小さくなっている。
（ダイボンドフィルム）
ダイボンドフィルム１３としては、従来公知の半導体チップ固定用のダイボンドフィルムを用いることができる。ダイボンドフィルム１３の厚さとしては５μｍから６０μｍ程度であればよい。
（固定方法）
第１半導体チップ１２を基板１５上に固定する方法としては、例えば基板１５上にダイボンドフィルム１３を積層した後、このダイボンドフィルム１３上に、ワイヤーボンド面が上側となるようにして第１半導体チップ１２を積層する方法が挙げられる。また、予めダイボンドフィルム１３が貼り付けられた第１半導体チップ１２を基板１５上に配置して積層してもよい。
ダイボンドフィルム１３は半硬化状態であるので、ダイボンドフィルム１３の基板１５上への載置後、所定条件下での熱処理を行うことにより、ダイボンドフィルム１３を熱硬化させて第１半導体チップ１２を基板１５上に固定させる。熱処理を行う際の温度は、１００〜２００℃で行うのが好ましく、１２０℃〜１８０℃の範囲内で行うのがより好ましい。また、熱処理時間は０．２５〜１０時間で行うことが好ましく、０．５〜８時間で行うことがより好ましい。
（ワイヤーボンディング工程）
ワイヤーボンディング工程は、基板１５の端子部（例えばインナーリード）の先端と第１半導体チップ１２上の電極パッド（図示せず）とをボンディングワイヤー１４で電気的に接続する工程である（図２参照）。ボンディングワイヤー１４としては、例えば金線、アルミニウム線又は銅線等が用いられる。ワイヤーボンディングを行う際の温度は、８０〜２５０℃、好ましくは８０〜２２０℃の範囲内で行われる。また、その加熱時間は数秒〜数分間行われる。結線は、前記温度範囲内となるように加熱された状態で、超音波による振動エネルギーと印加加圧による圧着工ネルギーの併用により行われる。
（積層体形成工程）
積層体形成工程では、半導体チップ１２を覆うように基板１５へ封止樹脂シート１１を積層する。この封止樹脂シート１１は、半導体チップ１２及びそれに付随する要素を外部環境から保護するための封止樹脂として機能する。
封止樹脂シート１１の積層方法としては特に限定されず、封止樹脂シートを形成するための樹脂組成物の溶融混練物を押出成形し、押出成形物を基板１５上に載置してプレスすることにより封止樹脂シート１１の形成と積層とを一括にて行う方法や、封止樹脂シート１１を形成するための樹脂組成物を離型処理シート上に塗布し、塗布膜を乾燥させて封止樹脂シート１１を形成した上で、この封止樹脂シート１１を基板１５上に転写する方法などが挙げられる。
本実施形態では、上記封止樹脂シート１１を採用することにより、半導体チップ１２の被覆に基板１５上に貼り付けるだけで半導体チップ１２を埋め込むことができ、パッケージの生産効率を向上させることができる。この場合、熱プレスやラミネータなど公知の方法により封止樹脂シート１１を基板１５上に積層することができる。熱プレス条件としては、温度が、例えば、４０〜１２０℃、好ましくは、５０〜１００℃であり、圧力が、例えば、５０〜２５００ｋＰａ、好ましくは、１００〜２０００ｋＰａであり、時間が、例えば、０．３〜１０分間、好ましくは、０．５〜５分間である。また、封止樹脂シート１１の半導体チップ１２及び基板１５への密着性および追従性の向上を考慮すると、好ましくは、減圧条件下（例えば１０〜２０００Ｐａ）において、プレスすることが好ましい。
（封止工程）
封止工程では、上記封止樹脂シート１１を熱硬化処理して樹脂封止を行う。熱硬化性封止樹脂シートの熱硬化処理の条件は、加熱温度として好ましくは１００℃から２００℃、より好ましくは１２０℃から１８０℃、加熱時間として好ましくは１０分から１８０分、より好ましくは３０分から１２０分の間、必要に応じて加圧しても良い。加圧の際は、好ましくは０．１ＭＰａから１０ＭＰａ、より好ましくは０．５ＭＰａから５ＭＰａを採用することができる。
（後硬化工程）
本実施形態においては、封止工程の後に、封止樹脂シートをアフターキュアする後硬化工程を行ってもよい。本工程においては、前記封止工程で硬化不足の封止樹脂を完全に硬化させる。本工程における加熱温度は、封止樹脂の種類により異なるが、例えば１６５〜１８５℃の範囲内であり、加熱時間は０．５〜８時間程度である。封止工程又は後硬化工程を経ることにより半導体パッケージを作製することができる。
（バンプ形成）
最後に、基板１５の半導体チップ１２搭載面とは反対側の面に複数のバンプ１６を形成する。バンプ１６は、半田ボールや半田メッキなど公知の方法で設けることができる。バンプの材質は特に限定されず、例えば、錫−鉛系金属材、錫−銀系金属材、錫−銀−銅系金属材、錫−亜鉛系金属材、錫−亜鉛−ビスマス系金属材等の半田類（合金）や、金系金属材、銅系金属材などが挙げられる。
（第２パッケージの作製）
第２パッケージに搭載される第２半導体チップ２２としては特に限定されず、例えばメモリチップを用いることができる。また、図２に示すように、半導体チップ２２を１個搭載するだけでなく、複数の半導体チップを多段に積層してもよい。この半導体チップ２２を基板２５にダイボンドフィルム２３を介して固定した後、半導体チップ２２と基板２５とをボンディングワイヤー２４により電気的に接続する。次いで、封止樹脂シート２１を半導体チップ２２を覆うように基板２５に貼り合わせ、封止樹脂シート２１の熱硬化処理を行うことにより樹脂封止を行う。最後に、基板２５の裏面（半導体チップ２２の搭載面とは反対側の面）に複数のバンプ２６を形成する。この際、バンプ２６の高さは、第１パッケージ上の樹脂封止部分の高さより大きくし、スタンドオフ（パッケージ間のスペース）を確保するようにする。これらの工程は、第１パッケージの工程と同様に行うことができる。
（パッケージ積層）
第１パッケージと第２パッケージとの積層は、ＰｏＰ構造対応のパッケージマウンターなどの公知の装置を用いて行うことができる。その際のリフロー工程の加熱温度は特に限定されないが、２４０〜２７０℃程度であればよい。
［第２実施形態］
第１実施形態では、半導体チップの基板への固定をダイボンドフィルムにより行い、両者間の電気的接続をワイヤーボンディングにより図っていたが、第２実施形態では、半導体チップに設けられた突起電極を用いたフリップチップ接続により両者間の固定及び電気的接続を図ってもよい。従って、第２実施形態は、固定工程における固定様式のみ第１実施形態と異なるので、以下では主にこの相違点について説明する。
本実施形態では、前記固定工程において、第１半導体チップを基板にフリップチップ接続により固定する（図示せず）。フリップチップ接続では、第１半導体チップの回路面が基板と対向するいわゆるフェイスダウン実装となる。第１半導体チップにはバンプ等の突起電極が複数設けられており、突起電極と基板上の電極とが接続されている。また、基板と第１半導体チップとの間には、両者間の熱膨張率の差の緩和や両者間の空間の保護を目的として、アンダーフィル材が充填されている。
接続方法としては特に限定されず、従来公知のフリップチップボンダーにより接続することができる。例えば、第１半導体チップに形成されているバンプ等の突起電極を、基板の接続パッドに被着された接合用の導電材（半田など）に接触させて押圧しながら導電材を溶融させることにより、第１半導体チップと基板との電気的導通を確保し、第１半導体チップを基板に固定させることができる（フリップチップボンディング）。一般的に、フリップチップ接続の際の加熱条件としては２４０〜３００℃であり、加圧条件としては０．５〜４９０Ｎである。
突起電極としてバンプを形成する際の材質としては、特に限定されず、例えば、錫−鉛系金属材、錫−銀系金属材、錫−銀−銅系金属材、錫−亜鉛系金属材、錫−亜鉛−ビスマス系金属材等の半田類（合金）や、金系金属材、銅系金属材などが挙げられる。
アンダーフィル材としては従来公知の液状又はフィルム状のアンダーフィル材を用いることができる。
（その他の実施形態）
フリップチップ接続の態様としては、第２実施形態で説明した突起電極としてのバンプによる接続に限定されず、導電性接着剤組成物による接続や、バンプと導電性接着剤組成物とを組み合わせた突起構造による接続等も採用することができる。なお、本発明では、第１半導体チップの回路面が基板と対向して接続されるフェイスダウン実装となる限り、突起電極や突起構造等の接続様式の相違にかかわらずフリップチップ接続と称することとする。導電性接着剤組成物としては、エポキシ樹脂等の熱硬化性樹脂に金、銀、銅等の導電性フィラーを混合させた従来公知の導電性ペースト等を用いることができる。導電性接着剤組成物を用いる場合、基板への第１半導体チップの搭載後、８０〜１５０℃で０．５〜１０時間程度熱硬化処理することにより第１半導体チップを固定することができる。
以下に、この発明の好適な実施例を例示的に詳しく説明する。ただし、この実施例に記載されている材料や配合量等は、特に限定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではなく、単なる説明例に過ぎない。
［実施例１］
（封止樹脂シートの作製）
以下の成分をミキサーにてブレンドし、２軸混練機により１２０℃で２分間溶融混練し、続いてＴダイから押出しすることにより、厚さ２００μｍの封止樹脂シートＡを作製した。
エポキシ樹脂：ビスフェノールＦ型エポキシ樹脂（新日鐵化学（株）製、ＹＳＬＶ−８０ＸＹ（エポキン当量２００ｇ／ｅｑ．軟化点８０℃）） ５．６重量％
フェノール樹脂：ビフェニルアラルキル骨格を有するフェノール樹脂（明和化成社製、ＭＥＨ−７８５１−ＳＳ（水酸基当量２０３ｇ／ｅｑ．、軟化点６７℃））
５．９重量％
硬化促進剤：硬化触媒としてのイミダゾール系触媒（四国化成工業（株）製、２ＰＨＺ−ＰＷ） ０．２重量％
エラストマー（（株）カネカ製、ＳＩＢＳＴＡＲ ０７２Ｔ） ５．０重量％
無機充填剤：球状溶融シリカ粉末（電気化学工業社製、ＦＢ−９４５４ＦＣ、平均粒子径１９μｍ） ７９．９重量％
シランカップリング剤：エポキシ基含有シランカップリング剤（信越化学工業（株）製、ＫＢＭ−４０３） ０．１重量％
有機系難燃剤（（株）伏見製薬所製、ＦＰ−１００） ３．０重量％
カーボンブラック（三菱化学（株）製、＃２０） ０．３重量％
［実施例２］
（封止樹脂シートの作製）
以下の成分をミキサーにてブレンドし、２軸混練機により１２０℃で２分間溶融混練し、続いてＴダイから押出しすることにより、厚さ２００μｍの封止樹脂シートＢを作製した。
エポキシ樹脂：ビスフェノールＦ型エポキシ樹脂（新日鐵化学（株）製、ＹＳＬＶ−８０ＸＹ（エポキン当量２００ｇ／ｅｑ．軟化点８０℃）） ７．０重量％
フェノール樹脂：ビフェニルアラルキル骨格を有するフェノール樹脂（明和化成社製、ＭＥＨ−７８５１−ＳＳ（水酸基当量２０３ｇ／ｅｑ．、軟化点６７℃））
７．４重量％
硬化促進剤：硬化触媒としてのイミダゾール系触媒（四国化成工業（株）製、２ＰＨＺ−ＰＷ） ０．２重量％
エラストマー（（株）カネカ製、ＳＩＢＳＴＡＲ ０７２Ｔ） ６．３重量％
無機充填剤：球状溶融シリカ粉末（電気化学工業社製、ＦＢ−９４５４ＦＣ、平均粒子径１９μｍ） ７４．９重量％
シランカップリング剤：エポキシ基含有シランカップリング剤（信越化学工業（株）製、ＫＢＭ−４０３） ０．１重量％
有機系難燃剤（（株）伏見製薬所製、ＦＰ−１００） ３．７重量％
カーボンブラック（三菱化学（株）製、＃２０） ０．３重量％
［実施例３］
（封止樹脂シートの作製）
以下の成分をミキサーにてブレンドし、２軸混練機により１２０℃で２分間溶融混練し、続いてＴダイから押出しすることにより、厚さ２００μｍの封止樹脂シートＣを作製した。
エポキシ樹脂：ビスフェノールＦ型エポキシ樹脂（新日鐵化学（株）製、ＹＳＬＶ−８０ＸＹ（エポキン当量２００ｇ／ｅｑ．軟化点８０℃）） ８．４重量％
フェノール樹脂：ビフェニルアラルキル骨格を有するフェノール樹脂（明和化成社製、ＭＥＨ−７８５１−ＳＳ（水酸基当量２０３ｇ／ｅｑ．、軟化点６７℃））
８．９重量％
硬化促進剤：硬化触媒としてのイミダゾール系触媒（四国化成工業（株）製、２ＰＨＺ−ＰＷ） ０．３重量％
エラストマー（（株）カネカ製、ＳＩＢＳＴＡＲ ０７２Ｔ） ７．６重量％
無機充填剤：球状溶融シリカ粉末（電気化学工業社製、ＦＢ−９４５４ＦＣ、平均粒子径１９μｍ） ６９．９重量％
シランカップリング剤：エポキシ基含有シランカップリング剤（信越化学工業（株）製、ＫＢＭ−４０３） ０．１重量％
有機系難燃剤（（株）伏見製薬所製、ＦＰ−１００） ４．５重量％
カーボンブラック（三菱化学（株）製、＃２０） ０．３重量％
［比較例１］
（封止樹脂シートの作製）
以下の成分をミキサーにてブレンドし、２軸混練機により１２０℃で２分間溶融混練し、続いてＴダイから押出しすることにより、厚さ２００μｍの封止樹脂シートＤを作製した。
エポキシ樹脂：ビスフェノールＦ型エポキシ樹脂（新日鐵化学（株）製、ＹＳＬＶ−８０ＸＹ（エポキン当量２００ｇ／ｅｑ．軟化点８０℃）） ３．３重量％
フェノール樹脂：ビフェニルアラルキル骨格を有するフェノール樹脂（明和化成社製、ＭＥＨ−７８５１−ＳＳ（水酸基当量２０３ｇ／ｅｑ．、軟化点６７℃））
３．５重量％
硬化促進剤：硬化触媒としてのイミダゾール系触媒（四国化成工業（株）製、２ＰＨＺ−ＰＷ） ０．１重量％
エラストマー（（株）カネカ製、ＳＩＢＳＴＡＲ ０７２Ｔ） ３．０重量％
無機充填剤：球状溶融シリカ粉末（電気化学工業社製、ＦＢ−９４５４ＦＣ、平均粒子径１９μｍ） ８７．９重量％
シランカップリング剤：エポキシ基含有シランカップリング剤（信越化学工業（株）製、ＫＢＭ−４０３） ０．１重量％
有機系難燃剤（（株）伏見製薬所製、ＦＰ−１００） １．８重量％
カーボンブラック（三菱化学（株）製、＃２０） ０．３重量％
［比較例２］
（封止樹脂シートの作製）
以下の成分をミキサーにてブレンドし、２軸混練機により１２０℃で２分間溶融混練し、続いてＴダイから押出しすることにより、厚さ２００μｍの封止樹脂シートＥを作製した。
エポキシ樹脂：ビスフェノールＦ型エポキシ樹脂（新日鐵化学（株）製、ＹＳＬＶ−８０ＸＹ（エポキン当量２００ｇ／ｅｑ．軟化点８０℃）） １１．３重量％
フェノール樹脂：ビフェニルアラルキル骨格を有するフェノール樹脂（明和化成社製、ＭＥＨ−７８５１−ＳＳ（水酸基当量２０３ｇ／ｅｑ．、軟化点６７℃））
１１．９重量％
硬化促進剤：硬化触媒としてのイミダゾール系触媒（四国化成工業（株）製、２ＰＨＺ−ＰＷ） ０．４重量％
エラストマー（（株）カネカ製、ＳＩＢＳＴＡＲ ０７２Ｔ） １０．１重量％
無機充填剤：球状溶融シリカ粉末（電気化学工業社製、ＦＢ−９４５４ＦＣ、平均粒子径１９μｍ） ５９．９重量％
シランカップリング剤：エポキシ基含有シランカップリング剤（信越化学工業（株）製、ＫＢＭ−４０３） ０．１重量％
有機系難燃剤（（株）伏見製薬所製、ＦＰ−１００） ６．０重量％
カーボンブラック（三菱化学（株）製、＃２０） ０．３重量％
（封止樹脂シートの線膨張率及びガラス転移温度（Ｔｇ）の測定）
線膨張率の測定は、熱機械分析装置（（株）リガク社製：形式：ＴＭＡ８３１０）を用いて行った。具体的には、各封止樹脂シートを１５０℃で１時間加熱して熱硬化させ、この硬化物からサンプルサイズを長さ２５ｍｍ×幅４．９ｍｍ×厚さ２００μｍとして測定試料を得た後、測定試料をフィルム引っ張り測定用治具にセットし、引張荷重４．９ｍＮ、昇温速度１０℃／ｍｉｎの条件下で測定し、線膨張率を得た。また、同様の測定試料をフィルム引っ張り測定用治具にセットし、−５０〜３００℃の温度域での引張貯蔵弾性率及び損失弾性率を、周波数１Ｈｚ、昇温速度１０℃／ｍｉｎの条件下で測定し、当該測定におけるｔａｎδ（Ｇ”（損失弾性率）／Ｇ’（貯蔵弾性率））の値を算出することによりガラス転移温度（Ｔｇ）を得た。結果を表１に示す。
（表面反り量の測定）
表面反り量の測定用のサンプルとしては、図３に示すように、シリコンチップ２がダイボンドフィルム３を介して基板５上に搭載され、基板５の全面が封止樹脂シート１により樹脂封止された半導体パッケージ１０を用いる。
（表面反り量の測定用の半導体パッケージの作製）
以下の仕様の半導体チップにダイボンドフィルムを下記ラミネート条件にて貼り合わせた。
＜半導体チップ＞
半導体チップサイズ：３５ｍｍ□（厚さ２００μｍ（＝０．２ｍｍ））
＜ダイボンドフィルム＞
フィルムサイズ：３５ｍｍ□（厚さ２５μｍ）
メーカー：三菱樹脂株式会社
製品名：ＥＭ−７１０
＜ラミネート条件＞
ラミネート温度：１２０℃
ラミネート速度：１０００ｒｐｍ
施工数：１回
別途、以下の仕様の乾燥ＴＦ−ＢＧＡ（Ｔｈｉｎ Ｆｉｎｅ−Ｐｉｔｃｈ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）基板を準備した。
＜ＴＦ−ＢＧＡ基板＞
メーカー：日本サーキット工業
製品名：ＴＦＢＧＡ０３２Ｔ（ＡＵＳ５）
基板サイズ：５０ｍｍ□（厚さ３２０μｍ（＝０．３２ｍｍ））
基板材質：ＢＴ Ｒｅｓｉｎ、Ｃｕ、Ｎｉ、Ａｕ、ソルダーマスク
パッド数：２２５
パッドピッチ：１０００μｍ
乾燥条件：：１５０℃×３時間、次いでシリカゲル存在下、常温まで冷却
次に、上記半導体チップを以下のラミネート条件にて乾燥ＴＦ−ＢＧＡ基板に貼り合わせた後、ダイボンドフィルムを以下の熱処理により硬化させることで半導体チップを基板上に実装した。
＜ラミネート条件＞
ラミネート温度：１２０℃
ラミネート速度：１０００ｒｐｍ
施工数：２回
＜熱硬化条件＞
熱硬化条件：１５０℃×１時間
次いで、得られた半導体チップ実装基板の表面を下記条件にてプラズマ処理し、表面改質を行った。
＜プラズマ処理＞
動作ガス：アルゴン
ガス流量：４０ｃｃ／ｍｉｎ
出力：１００Ｗ
照射時間：１分間
プラズマ処理後の半導体チップ実装基板上に、以下に示す貼り付け条件下、封止樹脂シートＡ〜Ｅのそれぞれを真空プレスにより貼付けた。このときの基板、ダイボンドフィルム及び封止樹脂シート（半導体チップが内在）の総厚さは７５０μｍであった。
＜貼り付け条件＞
温度：９０℃
加圧力：１．５ＭＰａ
真空度：２５Ｔｏｒｒ（３３３３Ｐａ）
プレス時間：１分
大気圧に開放した後、熱風乾燥機中、１５０℃、１時間の条件で封止樹脂シートを熱硬化させた後、２５℃で１時間静置することで、熱処理１を経た表面反り量測定用の半導体パッケージを作製した。
さらに、上記熱処理１を経た半導体パッケージを２４０℃の雰囲気下へ投入することで、熱処理２の際の表面反り量測定用の半導体パッケージを作製した。
（封止樹脂シートの表面反り量の測定手順）
表面反り量測定用のサンプルとして上記熱処理１を経た段階の半導体パッケージ及び熱処理２を経た段階の半導体パッケージを用い、温度可変レーザ三次元測定器（（株）ティーテック社製）を用いて封止樹脂シートの表面中央部（図４Ａに示す平面視での対角線の交点）の高さ及び表面四隅の高さを測定し、封止樹脂シート表面中央部の高さと表面四隅との差を表面反り量Ｗとした（図４Ｂ及び図４Ｃ参照）。具体的には、図４Ａ〜図４Ｃに示すように、封止樹脂シートの２本の対角線に沿って表面を２回スキャニングすることにより各対角線に沿った表面形状を求め、計４点の表面四隅の高さの平均と中央部の高さの差を求めることにより表面反り量Ｗを算出した。半導体パッケージの表面反り量が許容範囲（−０．６ｍｍ以上０．１ｍｍ以下）である場合を「○」、反りが該許容範囲外である場合を「×」として評価した。なお、熱処理２に用いた加熱チャンバの上蓋はガラス製であり、これを通してレーザによる２４０℃雰囲気下での表面反り量の測定を行った。結果を表１に示す。
Figure 2014216526
表１より分かるように、実施例１〜３の封止樹脂シートにより作製した半導体パッケージでは樹脂封止時及びはんだリフローに対応する熱処理時の表面反り量がともに小さく、封止樹脂シートの反りが抑制されていることから、これらにより作製した半導体パッケージでは良好な信頼性が得られると考えられる。一方、比較例１では樹脂封止時における表面反り量が大きく、また、比較例２でははんだリフローに対応する熱処理時の反りが大きいことから、比較例１及び２のシートでは、いずれかの要因の影響が大きくなって、得られるパッケージ全体の信頼性が劣ることになると考えられる。
１、１１、２１ 熱硬化性封止樹脂シート
２ シリコンチップ
３、１３、２３ ダイボンドフィルム
５、１５、２５ 基板
６、１６、２６ バンプ
１０、１００ 半導体パッケージ
１２ 第１半導体チップ
１４、２４ ボンディングワイヤー
２２ 第２半導体チップ
２１ 第１熱硬化性封止樹脂シート
２２ 熱硬化性封止樹脂シート
Ｔ 総厚さ
Ｗ 表面反り量

Claims (6)

  1. 無機充填剤を７０重量％以上８０重量％以下の含有量で含み、
    以下の熱処理１及び熱処理２の際の表面反り量がそれぞれ−０．６ｍｍ以上０．１ｍｍ以下である熱硬化性封止樹脂シート。
    熱処理１：３５ｍｍ角で厚さ０．２ｍｍのシリコンチップが厚さ２５μｍのダイボンドフィルムを介して搭載された５０ｍｍ角で厚さ０．３２ｍｍのプリント基板上に、前記熱硬化性封止樹脂シートを貼り合わせ後の総厚さが０．７５ｍｍとなるように貼り合わせ、１５０℃で１時間熱処理して封止体とした後、２５℃で１時間静置する。
    熱処理２：前記熱処理１を経た前記封止体をさらに２４０℃雰囲気下へ投入する。
  2. １５０℃で１時間熱処理した後の線膨張率がガラス転移温度以下で１５ｐｐｍ／Ｋ以上３０ｐｐｍ／Ｋ以下である請求項１に記載の熱硬化性封止樹脂シート。
  3. 前記無機充填剤がシリカ粒子である請求項１又は２に記載の熱硬化性封止樹脂シート。
  4. 前記無機充填剤の平均粒径が０．１μｍ以上３５μｍ以下である請求項１〜３のいずれか１項に記載の熱硬化性封止樹脂シート。
  5. 電子部品が搭載された実装基板を準備する準備工程、
    前記電子部品を覆うように前記実装基板上に請求項１〜４のいずれか１項に記載の熱硬化性封止樹脂シートを積層して総厚さ０．７５ｍｍ以下の積層体を形成する積層体形成工程、及び
    前記熱硬化性封止樹脂シートを熱硬化させる封止工程
    を含む電子部品パッケージの製造方法。
  6. 前記準備工程及び前記積層体形成工程を繰り返して得られる複数の積層体を多段に積層した後、前記封止工程を行う請求項５に記載の電子部品パッケージの製造方法。


JP2013093648A 2013-04-26 2013-04-26 熱硬化性封止樹脂シート及び電子部品パッケージの製造方法 Active JP6018967B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013093648A JP6018967B2 (ja) 2013-04-26 2013-04-26 熱硬化性封止樹脂シート及び電子部品パッケージの製造方法
KR1020157025361A KR20160002718A (ko) 2013-04-26 2014-04-14 열경화성 밀봉 수지 시트 및 전자 부품 패키지의 제조 방법
PCT/JP2014/060619 WO2014175095A1 (ja) 2013-04-26 2014-04-14 熱硬化性封止樹脂シート及び電子部品パッケージの製造方法
TW103114559A TWI606925B (zh) 2013-04-26 2014-04-22 Thermosetting sealing resin sheet and manufacturing method of electronic part package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013093648A JP6018967B2 (ja) 2013-04-26 2013-04-26 熱硬化性封止樹脂シート及び電子部品パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2014216526A true JP2014216526A (ja) 2014-11-17
JP6018967B2 JP6018967B2 (ja) 2016-11-02

Family

ID=51791674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013093648A Active JP6018967B2 (ja) 2013-04-26 2013-04-26 熱硬化性封止樹脂シート及び電子部品パッケージの製造方法

Country Status (4)

Country Link
JP (1) JP6018967B2 (ja)
KR (1) KR20160002718A (ja)
TW (1) TWI606925B (ja)
WO (1) WO2014175095A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016136741A1 (ja) * 2015-02-26 2016-09-01 日立化成株式会社 封止用フィルム及びそれを用いた電子部品装置
WO2019069870A1 (ja) * 2017-10-04 2019-04-11 日立化成株式会社 硬化性樹脂組成物、電子部品装置及び電子部品装置の製造方法
JP2019065224A (ja) * 2017-10-04 2019-04-25 日立化成株式会社 硬化性樹脂組成物、電子部品装置及び電子部品装置の製造方法
JP2019065225A (ja) * 2017-10-04 2019-04-25 日立化成株式会社 硬化性樹脂組成物、電子部品装置及び電子部品装置の製造方法
JP2019065226A (ja) * 2017-10-04 2019-04-25 日立化成株式会社 硬化性樹脂組成物、電子部品装置及び電子部品装置の製造方法
US10770311B2 (en) 2017-09-21 2020-09-08 Samsung Electronics Co., Ltd. Stack package and methods of manufacturing the same
JP7461229B2 (ja) 2020-06-17 2024-04-03 日東電工株式会社 封止用樹脂シート

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI601219B (zh) * 2016-08-31 2017-10-01 矽品精密工業股份有限公司 電子封裝件及其製法
JP2018173609A (ja) * 2017-03-31 2018-11-08 太陽インキ製造株式会社 硬化性樹脂組成物、ドライフィルム、硬化物およびプリント配線板
CN111070626A (zh) * 2019-12-31 2020-04-28 福建连众智惠实业有限公司 一种塑料薄膜退火装置
TWI860223B (zh) * 2024-01-03 2024-10-21 梭特科技股份有限公司 防止晶粒翹曲的固晶方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055770A (ja) * 2002-07-18 2004-02-19 Fujitsu Ltd 半導体装置の製造方法および半導体装置
JP2004300431A (ja) * 2003-03-17 2004-10-28 Sumitomo Bakelite Co Ltd 半導体封止用樹脂組成物および半導体装置
JP2010118649A (ja) * 2008-10-16 2010-05-27 Hitachi Chem Co Ltd 封止用液状樹脂組成物、及びこれを用いた電子部品装置
JP2010182996A (ja) * 2009-02-09 2010-08-19 Murata Mfg Co Ltd 電子部品の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037229B1 (ko) 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
TWI342053B (en) * 2007-07-02 2011-05-11 Advanced Semiconductor Eng Thermal process for reducing warpage of package
JP5001903B2 (ja) * 2008-05-28 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP5272199B2 (ja) * 2010-11-10 2013-08-28 日立化成株式会社 半導体装置の製法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055770A (ja) * 2002-07-18 2004-02-19 Fujitsu Ltd 半導体装置の製造方法および半導体装置
JP2004300431A (ja) * 2003-03-17 2004-10-28 Sumitomo Bakelite Co Ltd 半導体封止用樹脂組成物および半導体装置
JP2010118649A (ja) * 2008-10-16 2010-05-27 Hitachi Chem Co Ltd 封止用液状樹脂組成物、及びこれを用いた電子部品装置
JP2010182996A (ja) * 2009-02-09 2010-08-19 Murata Mfg Co Ltd 電子部品の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016136741A1 (ja) * 2015-02-26 2016-09-01 日立化成株式会社 封止用フィルム及びそれを用いた電子部品装置
JPWO2016136741A1 (ja) * 2015-02-26 2017-09-28 日立化成株式会社 封止用フィルム及びそれを用いた電子部品装置
US10770311B2 (en) 2017-09-21 2020-09-08 Samsung Electronics Co., Ltd. Stack package and methods of manufacturing the same
US11651975B2 (en) 2017-09-21 2023-05-16 Samsung Electronics Co., Ltd. Stack package and methods of manufacturing the same
US11929262B2 (en) 2017-09-21 2024-03-12 Samsung Electronics Co., Ltd. Stack package and methods of manufacturing the same
WO2019069870A1 (ja) * 2017-10-04 2019-04-11 日立化成株式会社 硬化性樹脂組成物、電子部品装置及び電子部品装置の製造方法
JP2019065224A (ja) * 2017-10-04 2019-04-25 日立化成株式会社 硬化性樹脂組成物、電子部品装置及び電子部品装置の製造方法
JP2019065225A (ja) * 2017-10-04 2019-04-25 日立化成株式会社 硬化性樹脂組成物、電子部品装置及び電子部品装置の製造方法
JP2019065226A (ja) * 2017-10-04 2019-04-25 日立化成株式会社 硬化性樹脂組成物、電子部品装置及び電子部品装置の製造方法
JP7461229B2 (ja) 2020-06-17 2024-04-03 日東電工株式会社 封止用樹脂シート

Also Published As

Publication number Publication date
WO2014175095A1 (ja) 2014-10-30
TW201500197A (zh) 2015-01-01
KR20160002718A (ko) 2016-01-08
JP6018967B2 (ja) 2016-11-02
TWI606925B (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
JP6018967B2 (ja) 熱硬化性封止樹脂シート及び電子部品パッケージの製造方法
CN108352333B (zh) 半导体用粘接剂、半导体装置以及制造该半导体装置的方法
JP5133598B2 (ja) 封止用熱硬化型接着シート
CN109075088B (zh) 半导体装置的制造方法
JP4994743B2 (ja) フィルム状接着剤及びそれを使用する半導体パッケージの製造方法
TWI824195B (zh) 切晶黏晶膜與使用其之半導體封裝及其製造方法
KR20170035609A (ko) 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
TWI614863B (zh) 膠黏薄膜、半導體裝置的製造方法以及半導體裝置
JPH10289969A (ja) 半導体装置およびそれに用いる封止用樹脂シート
WO2015060106A1 (ja) 半導体パッケージの製造方法
JP6228734B2 (ja) 電子部品封止用樹脂シート、樹脂封止型半導体装置、及び、樹脂封止型半導体装置の製造方法
JP2017122193A (ja) 半導体用接着剤及び半導体装置の製造方法
TWI834852B (zh) 半導體用接著劑、半導體裝置的製造方法及半導體裝置
US20240084172A1 (en) Adhesive composition, film adhesive, and semiconductor package using film adhesive and producing method thereof
KR102012789B1 (ko) 반도체 장치
JP2011174010A (ja) 粘接着剤組成物、回路部材接続用粘接着剤シート及び半導体装置の製造方法
TWI828076B (zh) 切晶黏晶膜及其製造方法、以及半導體封裝及其製造方法
JP5585542B2 (ja) 接着フィルムおよびその用途ならびに半導体装置の製造方法
JP5043494B2 (ja) 封止用熱硬化型接着シート
TWI838750B (zh) 接著劑用組成物及膜狀接著劑、以及使用膜狀接著劑之半導體封裝及其製造方法
TWI828455B (zh) 接著劑用組成物及膜狀接著劑、以及使用膜狀接著劑之半導體封裝及其製造方法
JP2000239355A (ja) エポキシ樹脂組成物及び半導体装置
JP3915545B2 (ja) 封止用エポキシ樹脂組成物及び片面封止型半導体装置
TW202033708A (zh) 半導體用接著劑、半導體裝置的製造方法及半導體裝置
JP2022043572A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160909

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161003

R150 Certificate of patent or registration of utility model

Ref document number: 6018967

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250