[go: up one dir, main page]

JP2014183181A - 電子部品モジュール及びその製造方法 - Google Patents

電子部品モジュール及びその製造方法 Download PDF

Info

Publication number
JP2014183181A
JP2014183181A JP2013056527A JP2013056527A JP2014183181A JP 2014183181 A JP2014183181 A JP 2014183181A JP 2013056527 A JP2013056527 A JP 2013056527A JP 2013056527 A JP2013056527 A JP 2013056527A JP 2014183181 A JP2014183181 A JP 2014183181A
Authority
JP
Japan
Prior art keywords
module substrate
ground pattern
electronic component
conductor layer
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013056527A
Other languages
English (en)
Inventor
Kazumasa Shiraishi
一雅 白石
Tamon Kasashima
多聞 笠島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2013056527A priority Critical patent/JP2014183181A/ja
Publication of JP2014183181A publication Critical patent/JP2014183181A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】モールド樹脂と電磁波シールドとの密着性が高められた電子部品モジュールを提供する。
【解決手段】多層基板で構成されたモジュール基板２０と、モジュール基板２０の主面２１に搭載された電子部品３１〜３３と、電子部品３１〜３３を覆うようモジュール基板２０の主面２１に形成されたモールド樹脂４０と、モールド樹脂４０の表面４１，４２に形成された電磁波シールド５０とを備える。モジュール基板２０は、その主面２１に位置する第１の導体層Ｌ１と、第１の導体層Ｌ１よりも下層に位置する第２の導体層Ｌ２とを含み、第１の導体層Ｌ１のグランドパターンはモジュール基板２０の側面２３よりも内側に位置し、第２の導体層Ｌ２のグランドパターン２７の側面は、モジュール基板の側面に露出しており、電磁波シールド５０は第２のグランドパターン２７の側面に接続されている。
【選択図】図１

Description

本発明は電子部品モジュール及びその製造方法に関し、特に、モールド樹脂の表面に電磁波シールドが形成された電子部品モジュール及びその製造方法に関する。
近年、携帯型の情報端末などには、複数の電子部品がモジュール基板に実装されてなる電子部品モジュールが多数用いられている。このような電子部品モジュールは、外来の電磁波ノイズによる誤動作を防止するとともに、自らが電磁波ノイズの発生源とならないよう、電磁波シールドで覆われることがある。例えば、特許文献１には、モジュール基板の上部をシールドケースで覆った電子部品モジュールが記載されている。
しかしながら、特許文献１に記載された電子部品モジュールでは、モジュール基板上に実装された電子部品とシールドケースとの間に所定のクリアランスが必要となることから、全体の厚みが大きくなり、低背化が困難であるという問題があった。これに対し、特許文献２には、モジュール基板上の電子部品をモールド樹脂で覆い、モールド樹脂の表面に電磁波シールドをメッキにより直接形成した電子部品モジュールが記載されている。これによれば、電子部品モジュール全体の厚みをより薄くすることができるため、低背化に有利である。
特開２００５−１９８８２号公報 特開２００６−３３２２５５号公報
モールド樹脂の表面に形成される電磁波シールドは、モジュール基板のグランドと同電位であることが求められ、そのためには電磁波シールドとモジュール基板のグランドパターンとを電気的に接続する必要がある。従来、この電磁波シールドのグランド接続を実現するため、モジュール基板の主面に設けられたグランドパターンを当該基板の側面に露出させて、この露出面を覆うように電磁波シールドを形成することで電磁波シールドをグランドに接続していた。モジュール基板が単層基板の場合、その裏面には主に外部端子が形成され、その他の導体パターンの形成が難しく、主面以外の選択肢がないからである。また、モジュール基板が多層基板の場合、その主面は電磁波シールドが形成されるモールド樹脂に最も近い位置にあり、主面に形成されるグランドパターンは電磁波シールドと接続しやすいと考えられたためである。
しかしながら、従来のシールド構造においては、以下のような問題があった。すなわち、一般に、電子部品モジュールは集合基板を用いて製造され、集合基板上に電子部品を搭載した後、ダイシングによって個々のチップに切り分けることで完成する。このとき、モールド樹脂層が切断刃によって押し下げられ、図１５に示すように、モールド樹脂７０のバリ７１が発生し、グランドパターン７２の露出部分がバリ７１に覆われてしまう場合がある。モールド樹脂７０のバリ７１は切断面の全面ではなく部分的に形成されることが多いが、たとえ部分的であってもこのようなバリ７１によって電磁波シールドとグランドパターン７２との接続が遮られるとインピーダンスが大きくなって設計通りのモジュール特性が得られない。
したがって、本発明の目的は、モールド樹脂のバリの影響を受けることがなく、モールド樹脂の表面に形成された電磁波シールドとモジュール基板のグランドとの電気的接続の信頼性が高められた電子部品モジュール及びその製造方法を提供することである。
上記課題を解決するため、本発明による電子部品モジュールは、多層基板で構成されたモジュール基板と、前記モジュール基板の主面に搭載された電子部品と、前記電子部品を覆うよう前記モジュール基板の前記主面に形成されたモールド樹脂と、前モールド樹脂の表面に形成された電磁波シールドと、を備え、前記モジュール基板は、前記モジュール基板の前記主面に位置し、第１のグランドパターンを含む第１の導体層と、前記第１の導体層よりも下層に位置し、第２のグランドパターンを含む第２の導体層とを含み、前記第１のグランドパターンは、前記モジュール基板の側面に露出しておらず、前記第２のグランドパターンの側面の少なくとも一部は、前記モジュール基板の前記側面に露出しており、前記電磁波シールドは、前記モジュール基板の前記側面において前記第２のグランドパターンに接続されていることを特徴とする。
モールド樹脂の切断時に発生するバリがモジュール基板の第１の導体層の第１のグランドパターンの側面を覆う場合、電磁波シールドとの部分的な接触不良が発生し、所望のシールド効果が得られないおそれがある。しかし、モールド樹脂のバリが第１の導体層よりも下層の第２の導体層を覆う位置まで伸びることはないことから、第２のグランドパターンの露出面の全面を電磁波シールドと確実に接触させることができる。したがって、電磁波シールドとモジュール基板のグランドとの電気的接続の信頼性が高められた電子部品モジュールを提供することができる。
本発明において、前記モジュール基板の前記側面には前記モールド樹脂のバリが付着しており、前記第２のグランドパターンの前記側面は前記バリに覆われていないことが好ましい。このように、第２のグランドパターンはモールド樹脂のバリに覆われていないので、電磁波シールドとモジュール基板のグランドとの電気的接続の信頼性を高めることができる。
本発明において、前記第２の導体層は、前記第１の導体層よりも一つ下の層であることが好ましい。第２の導体層は第１の導体層の次にモールド樹脂に近い位置にあり、第２のグランドパターンは第１のグランドパターンの次に電磁波シールドと接続しやすいからである。
本発明において、前記モジュール基板は複数の側面を有し、前記第２のグランドパターンは前記複数の側面の各々に露出していることが好ましい。また、前記第２のグランドパターンは、前記モジュール基板の外周部の全周に亘って露出していることが好ましい。これらの構成によれば、電磁波シールドとモジュール基板のグランドとの電気的接続の信頼性をさらに高めることができる。
また、本発明による電子部品モジュールの製造方法は、多層基板で構成されたモジュール基板の主面に電子部品を搭載する工程と、前記電子部品を覆うよう前記モジュール基板の前記主面にモールド樹脂を形成する工程と、前記モジュール基板の前記主面に対して垂直な方向から前記モジュール基板及び前記モールド樹脂をダイシングして前記モジュール基板の側面を露出させる工程と、前記モールド樹脂の表面と前記モジュール基板の前記側面に無電解メッキを施すことによって電磁波シールドを形成する工程とを備え、前記モジュール基板は、前記モジュール基板の前記主面に位置し、第１のグランドパターンを含む第１の導体層と、前記第１の導体層よりも下層に位置し、第２のグランドパターンを含む第２の導体層とを含み、前記第１のグランドパターンは、前記モジュール基板の前記側面に露出しておらず、前記第２のグランドパターンの側面の少なくとも一部は、前記モジュール基板の前記側面に露出しており、前記電磁波シールドは、前記モジュール基板の前記側面において前記第２のグランドパターンと接続されるように形成されることを特徴とする。
本発明によれば、第１の導体層よりも下層のグランドパターンの側面と電磁波シールドとを接続するので、モールド樹脂の切断時に発生するバリがモジュール基板の第１の導体層の第１のグランドパターンの側面を覆い、電磁波シールドとの部分的な接触不良が発生することがない。したがって、電磁波シールドとモジュール基板のグランドとの電気的接続の信頼性が高められた電子部品モジュールの製造方法を提供することができる。
本発明において、前記ダイシングによって前記モジュール基板の側面には前記モールド樹脂のバリが付着しており、前記第２のグランドパターンの前記側面は前記バリに覆われていないことが好ましい。このように、第２のグランドパターンはモールド樹脂のバリに覆われていないので、電磁波シールドとモジュール基板のグランドとの電気的接続の信頼性を高めることができる。
本発明において、前記第２の導体層は、前記第１の導体層よりも一つ下の層であることが好ましい。第２の導体層は第１の導体層の次にモールド樹脂に近い位置にあり、第２のグランドパターンは第１のグランドパターンの次に電磁波シールドと接続しやすいからである。
本発明において、前記モジュール基板は複数の側面を有し、前記第２のグランドパターンは前記複数の側面の各々に露出していることが好ましい。また、前記第２のグランドパターンは、前記モジュール基板の外周部の全周に亘って露出していることが好ましい。これらの構成によれば、電磁波シールドとモジュール基板のグランドとの電気的接続の信頼性をさらに高めることができる。
本発明によれば、導体層の最上層に位置する第１のグランドパターンはモジュール基板の側面から露出せず、これにより前記第１のグランドパターンは電磁波シールドから絶縁分離され、最上層よりも下層に位置する第２のグランドパターンは前記モジュール基板の側面から露出して電磁波シールドに接続されているので、ダイシングによって発生するモールド樹脂のバリの影響を受けることなく、電磁波シールドをモジュール基板のグランドに接続することができ、インピーダンスの増加を防止することができる。したがって、電子部品モジュールの特性を安定させることができ、信頼性の高い電子部品モジュールを提供することができる。
このように、本発明によれば、モールド樹脂の表面に形成された電磁波シールドと多層基板のグランドとの電気的接続の信頼性が高められた電子部品モジュールの信頼性を高めることが可能となる。
本発明の好ましい実施形態による電子部品モジュール１０の構造を説明するための断面図である。 電子部品モジュール１０のモジュール基板の各導体層Ｌ１〜Ｌ４のレイアウトを示す略平面図である。 電子部品モジュール１０の製造方法を説明するためのフローチャートである。 電子部品モジュール１０の一製造工程（集合基板２０ａの準備）を示す断面図である。 電子部品モジュール１０の一製造工程（電子部品３１〜３３の実装）を示す断面図である。 電子部品モジュール１０の一製造工程（モールド樹脂４０の形成）を示す断面図である。 電子部品モジュール１０の一製造工程（ラッピング）を示す断面図である。 電子部品モジュール１０の一製造工程（マスキングテープ６０への貼り付け）を示す断面図である。 電子部品モジュール１０の一製造工程（ダイシング）を示す断面図である。 電子部品モジュール１０の一製造工程（ガラスフィラー４５の除去）を示す断面図である。 電子部品モジュール１０の一製造工程（電磁波シールド５０の形成）を示す断面図である。 本発明の他の好ましい実施形態による電子部品モジュール２０の構造を説明するための断面図である。 本発明のさらに他の好ましい実施形態による電子部品モジュール２０の構造を説明するための断面図である。 本発明のさらに他の好ましい実施形態による電子部品モジュール２０の構造を説明するための断面図である。 従来の電子部品モジュールの問題点を説明するための模式図である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
図１は、本発明の好ましい実施形態による電子部品モジュール１０の構造を説明するための断面図である。
図１に示すように、本実施形態による電子部品モジュール１０は、モジュール基板２０と、モジュール基板２０の主面２１に搭載された複数の電子部品３１〜３３と、これら電子部品３１〜３３を覆うようモジュール基板２０の主面２１に形成されたモールド樹脂４０と、モールド樹脂４０の表面及びモジュール基板２０の側面２３に形成された電磁波シールド５０とを備える。
モジュール基板２０は、ガラスエポキシ、ＢＴレジンやアルミナなどの絶縁材料からなる多層の回路基板であり、その主面２１には電子部品３１〜３３と接続するためのランドパターン２４が形成され、その裏面２２には外部端子２５が形成されている。ランドパターン２４と外部端子２５は、モジュール基板２０を貫通して設けられた図示しないスルーホール導体を介して接続されている。これにより、各電子部品３１〜３３は外部端子２５に電気的に接続される。電子部品３１〜３３の種類については特に限定されず、半導体ＩＣなどの集積回路、トランジスタなどのディスクリート半導体デバイス、キャパシタやコイルなどの受動素子などを用いることができる。また、モジュール基板２０に実装する電子部品の数についても特に限定されるものではない。
モールド樹脂４０は、モジュール基板２０の主面２１と平行な第１の表面（上面）４１と、モジュール基板２０の主面２１に対して垂直な第２の表面（側面）４２を有している。これら第１及び第２の表面４１，４２はいずれも粗面化処理されており、多数の微細なキャビティ（微細孔）４３を有していることが好ましい。この微細なキャビティ４３は、モールド樹脂４０に含まれるガラスフィラーを除去することによって形成されたものである。詳細については後述するが、モールド樹脂４０は、熱硬化性エポキシ系樹脂などからなる絶縁樹脂にガラスフィラーが含浸されてなり、第１及び第２の表面４１，４２に露出するガラスフィラーを除去することによって、多数の微細なキャビティ４３を形成することができる。
電磁波シールド５０は、モールド樹脂４０の第１及び第２の表面４１，４２、並びに、モジュール基板２０の側面２３を覆うように形成されている。電磁波シールド５０は、無電解メッキにより形成された金属膜であり、特に限定されるものではないが、Ｎｉ（ニッケル）とＣｕ（銅）の積層膜であることが好ましい。
本実施形態によるモジュール基板２０は４層の多層基板であって、主面２１側から裏面２２側に向かって順に、第１〜第４の導体層Ｌ１〜Ｌ４を有している。このうち、第１の導体層Ｌ１は、モジュール基板２０の主面２１に設けられた外層の導体層であり、第２及び第３の導体層Ｌ２，Ｌ３は、モジュール基板２０の内部に設けられた内層の導体層であり、第４の導体層Ｌ４は、モジュール基板２０の裏面２２に設けられた外層の導体層である。各導体層Ｌ１〜Ｌ４は絶縁層によって互いに絶縁されており、また絶縁層を貫通するスルーホール導体（不図示）によって電気的に接続されている。各導体層Ｌ１〜Ｌ４はパターニングされて、電源配線パターン、信号配線パターン、グランド配線パターンなど、任意の導体パターンを構成している。導体パターンはまた、キャパシタ、インダクタ等の受動素子を構成していてもよい。
第１の導体層Ｌ１はグランドに接続されたランド２４等のグランドパターン（第１のグランドパターン）を有しているが、囲み線Ｐ１で示すように、モジュール基板２０の側面に露出するグランドパターンは存在せず、すべての導体パターンはモジュール基板２０の側面２３よりも内側に収まっている。これに対し、囲み線Ｐ２で示すように、第２の導体層Ｌ２はグランドパターン２７（第２のグランドパターン）を有しており、このグランドパターン２７はモジュール基板２０の側面２３に露出しており、電磁波シールド５０に接続されている。
第１の導体層Ｌ１のグランドパターンをモジュール基板２０の側面に露出させる場合において、モールド樹脂４０のバリが発生した場合には、当該グランドパターンの露出面の一部がこのバリに覆われ、電磁波シールド５０との部分的な接触不良が発生し、シールド特性が不十分になるおそれがある。しかし、モールド樹脂４０のバリが第１の導体層Ｌ１よりも下層の第２の導体層Ｌ２を覆う位置まで伸びることはないので、第２の導体層Ｌ２のグランドパターンの露出面の全面を電磁波シールド５０と確実に接触させることができる。
図２は、第１〜第４の導体層Ｌ１〜Ｌ４のグランドパターンの平面レイアウトを部分的に示す平面図である。
第１の導体層Ｌ１の導体パターンは主にランドパターン２４を構成している。モジュール基板２０の主面２１にはランドパターン２４以外の導体パターンは設けられていないが、他の導体パターンを設けてもかまわない。ランドパターン２４は対応するスルーホール導体を介して電源配線パターン、信号配線パターン、あるいはグランドパターンに接続されている。
基板領域は、基板の外周部に設けられた余白領域ＭＡと、余白領域の内側の回路領域ＣＡとに分けられる。破線Ｂは余白領域ＭＡと回路領域ＣＡの境界を示している。余白領域ＭＡは、加工精度等を考慮して設定された回路パターンを形成すべきでない領域であり、回路領域ＣＡは実際に回路パターンを形成してもよいアクティブな領域である。ここで、第１の導体層Ｌ１の導体パターンは回路領域ＣＡにのみ形成され、余白領域ＭＡにはいかなる導体パターンも形成されていない。すなわち、第１の導体層Ｌ１のグランドパターンは回路領域ＣＡだけに設けられており、モジュール基板２０の側面２３に露出していない。なおここにいうグランドパターンは、グランドに接続されたランドパターン２４を含む。
第２の導体層Ｌ２の導体パターンは回路領域ＣＡのみならず余白領域ＭＡにも形成されており、余白領域ＭＡの導体パターンはグランドパターン２７である。本実施形態によるグランドパターン２７は基板領域の外周部の全周（余白領域ＭＡの全体）に亘って形成されており、モジュール基板２０の側面２３から露出している。一方、回路領域ＣＡには電子部品モジュール１０を構成するために必要な電源配線パターン、信号配線パターンおよびグランドパターンが任意に形成されている。
第３の導体層Ｌ３の導体パターンは回路領域ＣＡにのみ形成され、余白領域ＭＡにはいかなる導体パターンも形成されない。すなわち、第３の導体層Ｌ３のグランドパターンは余白領域ＭＡよりも内側の回路領域ＣＡだけに設けられており、モジュール基板２０の側面２３から露出していない。図示しないが、回路領域ＣＡには電子部品モジュール１０を構成するために必要な電源配線パターン、信号配線パターンおよびグランドパターンが任意に形成されている。
第４の導体層Ｌ４の導体パターンは外部端子２５を構成している。モジュール基板２０の裏面２２には外部端子２５以外の導体パターンは設けられていないが、他の導体パターンを設けてもかまわない。外部端子２５は対応するスルーホール導体を介して電源配線パターン、信号配線パターン、あるいはグランドパターンに接続されている。外部端子２５は、スルーホール導体を介して第１の導体層Ｌ１のランドパターン２４に直接接続されていてもよい。
以上説明したように、本実施形態による電子部品モジュール１０は、第１の導体層Ｌ１のグランドパターンはモジュール基板２０の側面に露出せず、第１の導体層Ｌ１よりも下層の第２の導体層Ｌ２のグランドパターン２７がモジュール基板２０の側面に露出し、電磁波シールド５０は第２の導体層Ｌ２のグランドパターンの露出面に接続されているので、モジュール基板２０の側面に付着するモールド樹脂４０のバリの影響を回避することができる。したがって、モールド樹脂４０の表面に形成された電磁波シールド５０とモジュール基板２０のグランドとの電気的接続の信頼性が高めることができる。
次に、本実施形態による電子部品モジュール１０の製造方法について説明する。
図３は電子部品モジュール１０の製造方法を説明するためのフローチャートであり、図４〜図１１は各工程における断面図である。
まず、図４に示すように、集合基板２０ａを用意し、その主面２１ａ及び裏面２２ａにそれぞれランドパターン２４及び外部端子２５を形成する。集合基板２０ａは、複数のモジュール基板２０を多数個取りするための大面積の多層基板である。なお、集合基板２０ａの各導体層Ｌ１〜Ｌ４は、最終製品において所定のパターン形状となるように予めパターニングされている必要がある。ただし、外部端子２５の形成についてはこの段階で行う必要はなく、以降の任意の工程で形成することができる。
次に、図５に示すように、所定のランドパターン２４と電気的に接続されるよう、複数の電子部品３１〜３３を集合基板２０ａ上に実装する（ステップＳ１）。電子部品３１〜３３の実装は、ランドパターン２４にハンダを供給した後、マウンタを用いて電子部品３１〜３３を配置し、その後一括リフローすることによって行うことができる。
次に、図６に示すように、電子部品３１〜３３が覆われるよう、集合基板２０ａの主面２１ａにモールド樹脂４０を形成する（ステップＳ２）。モールド樹脂４０の形成は、熱硬化性エポキシ系樹脂などからなる絶縁樹脂にガラスフィラーやワックスなどが含浸されてなるタブレットを金型に供給することによって行うことができる。ガラスフィラーはシリカ（ＳｉＯ２）を主成分とし、主に熱膨張係数を調整するために添加される。また、ワックスは、金型からの剥離性を高めるために添加される。
次に、図７に示すように、モールド樹脂４０の表面４０ａをラッピング（研削）する（ステップＳ３）。モールド成形した直後においては、モールド樹脂４０の表面４０ａはワックス層で覆われているため、このまま無電解メッキを施した場合、電磁波シールド５０との密着性が低くなってしまう。また、モールド樹脂４０の表層近傍には、ガラスフィラーがほとんど存在しない低密度層が形成されているため、モールド成形した直後においては、表面に露出するガラスフィラーは非常にわずかである。しかし、このラッピングによりワックス層及び低密度層が除去され、モールド樹脂４０の表面からは多数のガラスフィラーが露出した状態となり、さらにモールド樹脂４０の表面はある程度粗面化されるため、電磁波シールド５０との密着性を改善することができる。また、モールド樹脂４０の表面をラッピングすることにより、モールド樹脂４０の厚み管理がしやすくなるとともに、より薄い電子部品モジュールを提供することができる。
次に、図８に示すように、集合基板２０ａの裏面２２ａ側にマスキングテープ６０を貼り付けた後（ステップＳ４）、図９に示すように、モールド樹脂４０及び集合基板２０ａを垂直方向からダイシングすることによって、個片化された複数の電子部品モジュール１０に分離する（ステップＳ５）。ダイシング時においては、集合基板２０ａを個々のモジュール基板２０に完全に分離するフルカットを行うことが好ましい。これは、集合基板２０ａを途中までしか切断しないハーフカットでは、カットされていない部分に以降の工程で電磁波シールド５０が形成されず、電磁波シールド５０とモジュール基板のグランドパターンとの接続が不確実となり、シールド効果が低くなるからである。また、ダイシングによって、モールド樹脂４０の側面である第２の表面４２はある程度粗面化されるとともに、多数のガラスフィラーが露出した状態となる。また、フルカットした場合、モジュール基板２０にガラス成分が含まれている場合には、そのガラス成分を露出させることが可能となる。
また、このダイシングによりモジュール基板２０の側面２３には第２の導体層Ｌ２のグランドパターン２７が露出する。第１の導体層Ｌ１のグランドパターンはモジュール基板２０の側面よりも内側に位置するので、モジュール基板２０の側面２３に露出しない。ダイシングによってモールド樹脂４０のバリが発生することがあり、このバリはモモジュール基板２０の主面２１よりも下方に伸びてモジュール基板２０の側面２３に付着するが、第２の導体層Ｌ２と重なる位置までバリが伸びることはなく、バリが第２の導体層のグランドパターンの露出面を覆うことはない。また、第１の導体層Ｌ１のグランドパターンはモジュール基板２０の側面に露出していないので、バリの影響を受けることはない。
次に、モールド樹脂４０の表面４１，４２に露出しているガラスフィラー４５を除去する（ステップＳ６）。これにより、モールド樹脂４０の表面４１，４２には、図１０に示すように多数の微細なキャビティ４３が形成される。かかる微細なキャビティ４３は、モールド樹脂４０の表面４１，４２をよりいっそう粗面化させる。ガラスフィラーを除去する方法としては、例えばフッ酸を用いてのケミカルエッチングなどで、ガラスフィラーを溶解させることにより行うことができる。この際、露出するすべてのガラスフィラーをエッチング除去することが好ましいが、一部のガラスフィラーのみをエッチング除去しても、所望の粗さとある程度のアンカー効果が得られる。また、モジュール基板２０にガラス成分が含まれている場合には、モジュール基板２０の側面２３に露出するガラス成分も除去されることから、モジュール基板２０の側面２３においてもアンカー効果が発生する。
次に、図１１に示すように、マスキングテープ６０上に複数の電子部品モジュール１０が保持された状態で無電解メッキを施すことにより、金属膜からなる電磁波シールド５０を形成する（ステップＳ７）。これにより、モールド樹脂４０の表面４１，４２及びモジュール基板２０の側面２３が電磁波シールド５０で覆われた状態となる。ここで、モジュール基板２０の第２の導体層Ｌ２のグランドパターン２７はモジュール基板２０の側面から露出しているので、電磁波シールド５０はグランドパターン２７に接続された状態となる。また、モールド樹脂４０の表面４１，４２は、ラッピング又はダイシングによって粗面化されており、さらに、ガラスフィラー４５の除去によって多数の微細なキャビティ４３が形成されていることから、通常のモールド樹脂の表面と比べて非常に高い粗面度を有している。このため、無電解メッキによって形成された電磁波シールド５０は、モールド樹脂４０の表面４１，４２に対して高い密着性を示すことになる。特に、微細なキャビティ４３の内部に入り込んだ金属膜は、いわゆるアンカー効果をもたらすため、非常に高い密着性を得ることが可能となる。
そして、マスキングテープ６０を除去すれば、図１に示した電子部品モジュール１０を得ることができる（ステップＳ８）。
このように、本実施形態においては、第１の導体層Ｌ１のグランドパターンはモジュール基板２０の側面２３から露出せず、これによりグランドパターンは電磁波シールド５０から絶縁分離され、第２の導体層Ｌ２のグランドパターン２７はモジュール基板２０の側面２３から露出して電磁波シールド５０に接続されているので、ダイシングによって発生するモールド樹脂４０のバリの影響を受けることなく、電磁波シールド５０をモジュール基板２０のグランドに接続することができ、インピーダンスの増加を防止することができる。
また、本実施形態においては、モールド樹脂４０の上面である第１の表面４１については、ワックス層４４の除去、ラッピングによる粗面化及び低密度層４６の除去、並びに、ガラスフィラー４５の除去が行われ、モールド樹脂４０の側面である第２の表面４２についてはダイシングによる粗面化、並びに、ガラスフィラー４５の除去が行われることから、無電解メッキによって形成される電磁波シールド５０に対して高い密着性を確保することが可能となる。これにより、その後の工程で電磁波シールド５０が剥離することが無くなるため、製品の信頼性を高めることが可能となる。しかも、ラッピングによりモールド樹脂４０の上面を研削していることから、モールド樹脂４０の厚みを制御することも可能となる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記実施形態では、第２の導体層Ｌ２のグランドパターン２７を電磁波シールド５０に接続しているが、本発明はこのような接続構造に限定されず、例えば図１２に示すように、第２の導体層Ｌ２よりもさらに下層の第３の導体層Ｌ３のグランドパターン２８を電磁波シールド５０に接続するようにしてもよい。また、図１３に示すように、第２の導体層Ｌ２のグランドパターン２７と第３の導体層Ｌ３のグランドパターン２８の両方を電磁波シールド５０に接続するようにしてもよい。
また、上記実施形態では、第２の導体層Ｌ２のグランドパターン２７は基板領域の外周部の全周に亘って形成されているが、例えば図１４に示すように、矩形の基板領域の各辺の幅方向の中央部だけに設けられていてもよい。この場合、導体パターンの幅は、対応する辺の幅の１／２以上であることが好ましい。
また、上記実施形態ではモジュール基板として４層の多層基板を用いたが、多層基板の層数は特に限定されない。また、電磁波シールドが接続される導体層は第１の導体層よりも下層の導体層である限り特に限定されない。ただし、第２の導体層のグランドパターンは第１の導体層の次に近いので好ましい。
１０ 電子部品モジュール
２０ モジュール基板
２０ａ 集合基板
２１ モジュール基板の主面
２１ａ 集合基板の主面
２２ モジュール基板の裏面
２２ａ 集合基板の裏面
２３ モジュール基板の側面
２４ ランドパターン
２５ 外部端子
２７ グランドパターン
２８ グランドパターン
３１〜３３ 電子部品
４０ モールド樹脂
４０ａ モールド樹脂の表面
４１ 第１の表面
４２ 第２の表面
４３ 微細なキャビティ
４４ ワックス層
４５ ガラスフィラー
４６ 低密度層
５０ 電磁波シールド
６０ マスキングテープ
７０ モールド樹脂
７１ モールド樹脂のバリ
７２ グランドパターン
ＣＡ 回路領域
Ｌ１〜Ｌ４ 導体層
ＭＡ 余白領域

Claims (10)

  1. 多層基板で構成されたモジュール基板と、
    前記モジュール基板の主面に搭載された電子部品と、
    前記電子部品を覆うよう前記モジュール基板の前記主面に形成されたモールド樹脂と、
    前モールド樹脂の表面に形成された電磁波シールドと、を備え、
    前記モジュール基板は、
    前記モジュール基板の前記主面に位置し、第１のグランドパターンを含む第１の導体層と、
    前記第１の導体層よりも下層に位置し、第２のグランドパターンを含む第２の導体層とを含み、
    前記第１のグランドパターンは、前記モジュール基板の側面に露出しておらず、
    前記第２のグランドパターンの少なくとも一部は、前記モジュール基板の前記側面に露出しており、
    前記電磁波シールドは、前記モジュール基板の前記側面において前記第２のグランドパターンに接続されていることを特徴とする電子部品モジュール。
  2. 前記モジュール基板の前記側面には前記モールド樹脂のバリが付着しており、
    前記第２のグランドパターンは前記バリに覆われていないことを特徴とする請求項１に記載の電子部品モジュール。
  3. 前記第２の導体層は、前記第１の導体層よりも一つ下の層であることを特徴とする請求項１又は２に記載の電子部品モジュール。
  4. 前記モジュール基板は複数の側面を有し、前記第２のグランドパターンは前記複数の側面の各々に露出していることを特徴とする請求項１乃至３のいずれか一項に記載の電子部品モジュール。
  5. 前記第２のグランドパターンは、前記モジュール基板の外周部の全周に亘って露出している、請求項１乃至４のいずれか一項に記載の電子部品モジュール。
  6. 多層基板で構成されたモジュール基板の主面に電子部品を搭載する工程と、
    前記電子部品を覆うよう前記モジュール基板の前記主面にモールド樹脂を形成する工程と、
    前記モジュール基板の前記主面に対して垂直な方向から前記モジュール基板及び前記モールド樹脂をダイシングして前記モジュール基板の側面を露出させる工程と、
    前記モールド樹脂の表面と前記モジュール基板の前記側面に無電解メッキを施すことによって電磁波シールドを形成する工程とを備え、
    前記モジュール基板は、
    前記モジュール基板の前記主面に位置し、第１のグランドパターンを含む第１の導体層と、
    前記第１の導体層よりも下層に位置し、第２のグランドパターンを含む第２の導体層とを含み、
    前記第１のグランドパターンは、前記モジュール基板の前記側面に露出しておらず、
    前記第２のグランドパターンの少なくとも一部は、前記モジュール基板の前記側面に露出しており、
    前記電磁波シールドは、前記モジュール基板の前記側面において前記第２のグランドパターンと接続されるように形成されることを特徴とする電子部品モジュールの製造方法。
  7. 前記ダイシングによって前記モジュール基板の側面には前記モールド樹脂のバリが付着しており、
    前記第２のグランドパターンは前記バリに覆われていない、請求項６に記載の電子部品モジュールの製造方法。
  8. 前記第２の導体層は、前記第１の導体層よりも一つ下の層である、請求項６又は７に記載の電子部品モジュールの製造方法。
  9. 前記モジュール基板は複数の側面を有し、前記第２のグランドパターンは前記複数の側面の各々に露出している、請求項６乃至８のいずれか一項に記載の電子部品モジュールの製造方法。
  10. 前記第２のグランドパターンは、前記モジュール基板の外周部の全周に亘って露出している、請求項６乃至９のいずれか一項に記載の電子部品モジュールの製造方法。
JP2013056527A 2013-03-19 2013-03-19 電子部品モジュール及びその製造方法 Pending JP2014183181A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013056527A JP2014183181A (ja) 2013-03-19 2013-03-19 電子部品モジュール及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013056527A JP2014183181A (ja) 2013-03-19 2013-03-19 電子部品モジュール及びその製造方法

Publications (1)

Publication Number Publication Date
JP2014183181A true JP2014183181A (ja) 2014-09-29

Family

ID=51701610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013056527A Pending JP2014183181A (ja) 2013-03-19 2013-03-19 電子部品モジュール及びその製造方法

Country Status (1)

Country Link
JP (1) JP2014183181A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017147341A (ja) * 2016-02-17 2017-08-24 株式会社ディスコ 半導体パッケージ及び半導体パッケージの製造方法
CN107112311A (zh) * 2014-12-22 2017-08-29 德国艾托特克公司 用于主动组件的电磁屏蔽和热管理的方法
KR20170101647A (ko) * 2016-02-29 2017-09-06 엘지이노텍 주식회사 전자파 차폐 장치 및 이의 제조 방법
CN107210268A (zh) * 2015-01-27 2017-09-26 株式会社村田制作所 高频模块
WO2017175975A1 (en) * 2016-04-08 2017-10-12 Samsung Electronics Co., Ltd. Emi shielding structure and manufacturing method therefor
JP2017208388A (ja) * 2016-05-16 2017-11-24 株式会社アルバック 電子部品の製造方法および処理システム
JP2018006462A (ja) * 2016-06-29 2018-01-11 株式会社ディスコ デバイスのパッケージ方法
JP2018006461A (ja) * 2016-06-29 2018-01-11 株式会社ディスコ デバイスのパッケージ方法
JP2018107408A (ja) * 2016-12-28 2018-07-05 株式会社ディスコ 半導体パッケージの製造方法
JP2019149466A (ja) * 2018-02-27 2019-09-05 Tdk株式会社 回路モジュール
JP2019149467A (ja) * 2018-02-27 2019-09-05 Tdk株式会社 回路モジュール
WO2020032176A1 (ja) * 2018-08-08 2020-02-13 リンテック株式会社 端子保護用テープ及び電磁波シールド膜付き半導体装置の製造方法
WO2020032175A1 (ja) * 2018-08-08 2020-02-13 リンテック株式会社 端子保護用テープ及び電磁波シールド膜付き半導体装置の製造方法
JP2021132074A (ja) * 2020-02-18 2021-09-09 Tdk株式会社 コイル部品及びこれを備える回路基板
WO2023085110A1 (ja) * 2021-11-10 2023-05-19 株式会社村田製作所 モジュール
US12256486B2 (en) 2021-06-04 2025-03-18 Samsung Electronics Co., Ltd. Shield structure in electronic device and operation method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219210A (ja) * 2009-03-16 2010-09-30 Renesas Electronics Corp 半導体装置およびその製造方法
JP2013026330A (ja) * 2011-07-19 2013-02-04 Murata Mfg Co Ltd 回路モジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219210A (ja) * 2009-03-16 2010-09-30 Renesas Electronics Corp 半導体装置およびその製造方法
JP2013026330A (ja) * 2011-07-19 2013-02-04 Murata Mfg Co Ltd 回路モジュール

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112311B (zh) * 2014-12-22 2020-10-02 德国艾托特克公司 用于主动组件的电磁屏蔽和热管理的方法
KR20170099982A (ko) * 2014-12-22 2017-09-01 아토테크더치랜드게엠베하 활성 컴포넌트들의 전자기 차폐 및 열 관리를 위한 방법
CN107112311A (zh) * 2014-12-22 2017-08-29 德国艾托特克公司 用于主动组件的电磁屏蔽和热管理的方法
EP3238249B1 (en) * 2014-12-22 2020-12-09 ATOTECH Deutschland GmbH Method for electromagnetic shielding and thermal management of active components
KR102049650B1 (ko) * 2014-12-22 2019-11-28 아토테크더치랜드게엠베하 활성 컴포넌트들의 전자기 차폐 및 열 관리를 위한 방법
JP2018502453A (ja) * 2014-12-22 2018-01-25 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングＡｔｏｔｅｃｈ Ｄｅｕｔｓｃｈｌａｎｄ ＧｍｂＨ 能動部品の電磁遮蔽および熱管理のための方法
US10249572B2 (en) 2014-12-22 2019-04-02 Atotech Deutschland Gmbh Method for electromagnetic shielding and thermal management of active components
CN107210268A (zh) * 2015-01-27 2017-09-26 株式会社村田制作所 高频模块
JP2017147341A (ja) * 2016-02-17 2017-08-24 株式会社ディスコ 半導体パッケージ及び半導体パッケージの製造方法
TWI731025B (zh) * 2016-02-17 2021-06-21 日商迪思科股份有限公司 半導體封裝的製造方法
KR102517689B1 (ko) * 2016-02-29 2023-04-04 엘지이노텍 주식회사 전자파 차폐 장치 및 이의 제조 방법
KR20170101647A (ko) * 2016-02-29 2017-09-06 엘지이노텍 주식회사 전자파 차폐 장치 및 이의 제조 방법
US10624248B2 (en) 2016-04-08 2020-04-14 Samsung Electronics Co., Ltd. EMI shielding structure and manufacturing method therefor
WO2017175975A1 (en) * 2016-04-08 2017-10-12 Samsung Electronics Co., Ltd. Emi shielding structure and manufacturing method therefor
JP2017208388A (ja) * 2016-05-16 2017-11-24 株式会社アルバック 電子部品の製造方法および処理システム
JP2018006461A (ja) * 2016-06-29 2018-01-11 株式会社ディスコ デバイスのパッケージ方法
JP2018006462A (ja) * 2016-06-29 2018-01-11 株式会社ディスコ デバイスのパッケージ方法
JP2018107408A (ja) * 2016-12-28 2018-07-05 株式会社ディスコ 半導体パッケージの製造方法
JP7365759B2 (ja) 2018-02-27 2023-10-20 Tdk株式会社 回路モジュール
JP2019149466A (ja) * 2018-02-27 2019-09-05 Tdk株式会社 回路モジュール
JP2019149467A (ja) * 2018-02-27 2019-09-05 Tdk株式会社 回路モジュール
JP7056226B2 (ja) 2018-02-27 2022-04-19 Tdk株式会社 回路モジュール
WO2020032176A1 (ja) * 2018-08-08 2020-02-13 リンテック株式会社 端子保護用テープ及び電磁波シールド膜付き半導体装置の製造方法
CN112585742A (zh) * 2018-08-08 2021-03-30 琳得科株式会社 端子保护用胶带及带电磁波屏蔽膜的半导体装置的制造方法
JPWO2020032176A1 (ja) * 2018-08-08 2021-08-12 リンテック株式会社 端子保護用テープ及び電磁波シールド膜付き半導体装置の製造方法
JPWO2020032175A1 (ja) * 2018-08-08 2021-08-26 リンテック株式会社 端子保護用テープ及び電磁波シールド膜付き半導体装置の製造方法
KR20210042100A (ko) * 2018-08-08 2021-04-16 린텍 가부시키가이샤 단자 보호용 테이프 및 전자파 쉴드막을 가지는 반도체 장치의 제조 방법
TWI830764B (zh) * 2018-08-08 2024-02-01 日商琳得科股份有限公司 端子保護用膠帶以及附電磁波屏蔽膜之半導體裝置的製造方法
KR102630909B1 (ko) * 2018-08-08 2024-01-30 린텍 가부시키가이샤 단자 보호용 테이프 및 전자파 쉴드막을 가지는 반도체 장치의 제조 방법
KR20210042102A (ko) * 2018-08-08 2021-04-16 린텍 가부시키가이샤 단자 보호용 테이프 및 전자파 쉴드막을 가지는 반도체 장치의 제조 방법
JP7225250B2 (ja) 2018-08-08 2023-02-20 リンテック株式会社 端子保護用テープ及び電磁波シールド膜付き半導体装置の製造方法
JP7301053B2 (ja) 2018-08-08 2023-06-30 リンテック株式会社 端子保護用テープ及び電磁波シールド膜付き半導体装置の製造方法
KR102627581B1 (ko) * 2018-08-08 2024-01-23 린텍 가부시키가이샤 단자 보호용 테이프 및 전자파 쉴드막을 가지는 반도체 장치의 제조 방법
WO2020032175A1 (ja) * 2018-08-08 2020-02-13 リンテック株式会社 端子保護用テープ及び電磁波シールド膜付き半導体装置の製造方法
JP7363559B2 (ja) 2020-02-18 2023-10-18 Tdk株式会社 コイル部品及びこれを備える回路基板
JP2021132074A (ja) * 2020-02-18 2021-09-09 Tdk株式会社 コイル部品及びこれを備える回路基板
US12256486B2 (en) 2021-06-04 2025-03-18 Samsung Electronics Co., Ltd. Shield structure in electronic device and operation method thereof
WO2023085110A1 (ja) * 2021-11-10 2023-05-19 株式会社村田製作所 モジュール

Similar Documents

Publication Publication Date Title
JP2014183181A (ja) 電子部品モジュール及びその製造方法
JP6427817B2 (ja) 印刷回路基板及びその製造方法
JP4589170B2 (ja) 半導体装置及びその製造方法
TWI694612B (zh) 半導體模組
US20180159209A1 (en) Wireless module and method for manufacturing wireless module
JP2014183180A (ja) 電子部品モジュール及びその製造方法
JP6614246B2 (ja) キャパシタ内蔵多層配線基板及びその製造方法
JPWO2007060784A1 (ja) 回路モジュールの製造方法および回路モジュール
KR102080663B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP5115573B2 (ja) 接続用パッドの製造方法
JP2010010441A (ja) 回路モジュールの製造方法および回路モジュール
KR101164957B1 (ko) 인쇄회로기판 및 그 제조방법
TWI403244B (zh) 多層電路板之製作方法
JPWO2014162478A1 (ja) 部品内蔵基板及びその製造方法
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP2006294701A (ja) 半導体装置及びその製造方法
US9247632B2 (en) Cover structure and manufacturing method thereof
US20150155250A1 (en) Semiconductor package and fabrication method thereof
KR20140079204A (ko) 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 그 제조 방법
JPWO2018123381A1 (ja) 回路モジュールおよびその製造方法
US20150342054A1 (en) Embedded coreless substrate and method for manufacturing the same
JP2010238994A (ja) 半導体モジュールおよびその製造方法
JP6219787B2 (ja) 配線基板の製造方法
JP2019153668A (ja) 回路基板及びその製造方法
CN101916751B (zh) 封装结构及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170530