[go: up one dir, main page]

JP2013172069A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2013172069A
JP2013172069A JP2012036186A JP2012036186A JP2013172069A JP 2013172069 A JP2013172069 A JP 2013172069A JP 2012036186 A JP2012036186 A JP 2012036186A JP 2012036186 A JP2012036186 A JP 2012036186A JP 2013172069 A JP2013172069 A JP 2013172069A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
semiconductor device
semiconductor
support film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012036186A
Other languages
English (en)
Inventor
Shinichi Sakurada
伸一 桜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2012036186A priority Critical patent/JP2013172069A/ja
Publication of JP2013172069A publication Critical patent/JP2013172069A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】オーバーハング状態で半導体チップを積層する場合でも、オーバーハング部での反りや撓みを抑制することができるようにする。
【解決手段】配線基板上に複数の半導体チップを、上側の半導体チップの一部がオーバーハングするように積層した半導体装置であり、上側の半導体チップにおける前記配線基板側とは反対側の面に、当該上側の半導体チップを、前記配線基板側と反対方向に反らせるためのチップサポートフィルムを設けた。
【選択図】図２

Description

本発明は半導体装置及びその製造方法に関する。
近年、携帯電子機器の小型・薄型化に伴い、携帯電子機器に搭載される半導体装置も小型・薄型化しており、半導体装置に組み込まれる半導体チップの厚さも薄くなっている。
半導体装置には、ＭＣＰ（Multi Chip Package）と呼ばれるタイプのものがある（特許文献１）。ＭＣＰでは、四角形、特に長方形状の半導体チップが交差積層される。長方形の場合、上側の半導体チップの一部が下側の半導体チップからはみ出す、いわゆるオーバーハング状態になる。
交差積層は、図１０に示すようなダイボンディングコレット５００で行われる。図１０において、吸着面にゴム層５１０が設けられたダイボンディングコレット５００で上側の半導体チップ７００を吸着し、配線基板８００に搭載された下側の半導体チップ６００に積層搭載する。ダイボンディングコレット５００による半導体チップの吸着は減圧による吸引を利用して行われる。ゴム層５１０は、ダイシングテープから半導体チップをピックアップする時にダイボンディングコレットと半導体チップの干渉を防ぐために設けられている。
特開２００１−２１７３８３号公報
長方形状の半導体チップでチップ厚が薄く、オーバーハング量が大きい場合、ダイボンディングコレット５００は吸着面がゴム層５１０であり、下側の半導体チップ６００上に上側の半導体チップ７００を積層する際に、図１１に示すように、上側の半導体チップ７００に反りや撓みが生じてしまう問題がある。また上側の半導体チップ７００の積層時のチップの反りや撓みにより、オーバーハング部が配線基板８００へ接触し、この接触により上側の半導体チップ７００にクラックが発生してしまうことがある。
また上側の半導体チップ７００の下面にはＤＡＦ(Die Attached Film)等の接着部材７１０が付されているのが普通であり、この場合には、オーバーハング部が撓んだ状態で配線基板８００に接着される恐れもある。
そこで、本発明の課題は、オーバーハング状態で半導体チップを積層する場合でも、オーバーハング部での反りや撓みを抑制することができるようにしようとするものである。
本発明の第１の態様によれば、配線基板上に複数の半導体チップを、上側の半導体チップの一部がオーバーハングするように積層した半導体装置において、上側の半導体チップにおける前記配線基板側とは反対側の面に、当該上側の半導体チップを、前記配線基板側と反対方向に反らせるためのチップサポートフィルムを設けたことを特徴とする半導体装置が提供される。
本発明の第２の態様によれば、配線基板上に複数の半導体チップを、上側の半導体チップの一部がオーバーハングするように積層する半導体装置の製造方法において、上側の半導体チップにおける前記配線基板側とは反対側の面にチップサポートフィルムを設けることにより、当該上側の半導体チップを積層する際に、前記配線基板側への反りが発生することを抑制することを特徴とする半導体装置の製造方法が提供される。
前記第１、第２の態様のいずれにおいても、前記チップサポートフィルムは、上側の半導体チップにおいて下側の半導体チップと重なる領域の少なくとも一部及びオーバーハング部の少なくとも一部を含む領域に設けることが望ましい。
本発明によれば、上側となる半導体チップの一部がオーバーハング状態となるように積層するＭＣＰ型の半導体装置において、上側の半導体チップの表面（上面）にチップサポートフィルムを設けることで、このチップサポートフィルムが上側の半導体チップのオーバーハング部を上側に反らせるように機能する。これにより、上側の半導体チップの積層時にオーバーハング部での配線母基板側への反りや撓みを抑制することができ、良好に積層することができる。加えて、オーバーハング部での反りや撓みの発生を抑制することで、オーバーハング部の配線基板への接触や、これに起因するチップクラックを低減することができる。
本発明の第１の実施形態に係るＭＣＰ型の半導体装置の概略構成を示す平面図である。 図１に示された半導体装置の縦断面図である。 図１に示された半導体装置の組立フローを説明するための縦断面図である。 図１に示された半導体装置のダイシングテープからのピックアップ〜チップボンディング工程を説明するための縦断面図である。 本発明の第２の実施形態に係るＭＣＰ型の半導体装置の概略構成を示す平面図である。 図５に示された半導体装置の縦断面図である。 本発明の第３の実施形態に係るＭＣＰ型の半導体装置の概略構成を示す縦断面図である。 本発明の第４の実施形態に係るＭＣＰ型の半導体装置の概略構成を示す縦断面図である。 本発明の変形例に係るＭＣＰ型の半導体装置の概略構成を示す縦断面図である。 一般的なＭＣＰ型の半導体装置における半導体チップの積層工程を説明するための縦断面図である。 図１０に続く半導体チップの積層工程を説明するための縦断面図である。
以下に、図面を参照して、本発明を幾つかの実施形態について説明する。
（第１の実施形態）
図１及び図２は本発明の第１の実施形態に係るＭＣＰ型の半導体装置の概略構成を示す平面図及び縦断面図である。
図１、図２において、ＭＣＰ型の半導体装置１は、長方形状で短辺側にのみ電極パッド２１、３１が形成された第１（下側）、第２（上側）の半導体チップ２０、３０が、直角に交差するように、配線基板１０上に積層搭載されている。第１の半導体チップ２０はＤＡＦ等の接着部材２２を介して配線基板１０上に搭載されている。第２の半導体チップ３０は、その両側が第１の半導体チップ２０からオーバーハングするように、ＤＡＦ等の接着部材３２を介して第１の半導体チップ２０上に搭載されている。後述されるように、半導体チップ２０、３０の電極パッド２１、３１はそれぞれ、配線基板１０上の対応箇所に形成された接続パッド１１、１２にワイヤ１５で接続される。図１では図示を省略しているが、配線基板１０の回路面側は、半導体チップ２０、３０、ワイヤ１５を含む全体が封止樹脂５０でモールドされている。
第１の実施形態では、第２の半導体チップ３０の回路面側（上面側）にチップサポートフィルム４０が設けられている。チップサポートフィルム４０は、例えばポリイミドフィルムが用いられる。
チップサポートフィルム４０は、第１の半導体チップ２０の幅よりも大きい幅で構成されており、第１の半導体チップ２０から突出する第の半導体チップ３０のオーバーハング部を上側に反らせるように機能させる。このために、チップサポートフィルム４０は、第１の半導体チップ２０と第２の半導体チップ３０が重なる領域と、オーバーハング部の根元部分に対応する領域にかかるように設けられる。これにより、第２の半導体チップ３０の積層時にオーバーハング部の配線基板１０側への反りや撓みを抑制することができ、良好に積層することができる。オーバーハング部での反りや撓みの発生を抑制することで、オーバーハング部の配線基板１０への接触やこれに起因するチップクラックを低減できる。
図３は第１の実施形態に係る半導体装置の組立フローを説明するための縦断面図である。
半導体装置の組立に際しては、配線母基板と呼ばれるものが使用される。配線母基板は、位置決め穴が形成された枠部に囲まれた領域に、マトリクス状に配置された複数の製品形成部を有している。半導体チップやその他の部品は製品形成部に搭載される。配線母基板の両面には絶縁膜が形成されているが、一面側の接続パッドが形成される領域や、他面側のランド部が形成される領域の絶縁膜は開口となっている。複数の製品形成部は後にダイシングラインに沿って個々に切断され配線基板となる。
図３を参照して、配線母基板１００を用いた半導体装置の組立方法を工程順に説明する。図３では、配線母基板１００の両面に形成されている絶縁膜は図示を省略している。
まず、図３（ａ）に示すように、配線母基板１００の各製品形成部１１０上に、第１（下側）の半導体チップ２０、第２（上側）の半導体チップ３０を順番に搭載する。第１の半導体チップ２０は、その下面に設けられたＤＡＦ等の接着部材２２により配線母基板１００に接着固定される。同様に、第２の半導体チップ３０は、その下面に設けられたＤＡＦ等の接着部材３２により第１の半導体チップ２０の上面に接着固定される。なお、このとき、第２の半導体チップ３０の上面にはチップサポートフィルム４０が貼付されている。
第２の半導体チップ３０は、第１の半導体チップ２０の短辺側に形成された電極パッド２１（図１）を露出させるために直角に交差するように積層される。このとき、第２の半導体チップ３０のオーバーハング部３３が第１の半導体チップ２０に対して突き出す方向は、封止樹脂の注入方向（図面に垂直な方向）に対して直角な方向（図面の左右方向）である。
次に、図３（ｂ）に示すように、第１の半導体チップ２０の電極パッド２１（図１）と対応する接続パッド１１（図１）との間、及び第２の半導体チップ３０の電極パッド３１と対応する接続パッド１２との間を、それぞれワイヤ１５により接続する。ワイヤ１５は例えばＡｕからなり、ワイヤ１５を用いた結線には、図示しないワイヤボンディング装置を用いることができる。結線は、例えば、超音波熱圧着法を用いたボールボンディングにより行われる。具体的には、溶融によりボールが形成されたワイヤ１５の先端を電極パッド２１又は３１上に超音波熱圧着し、ワイヤ１５が所定のループ形状を描くように、ワイヤ１５の後端を対応する接続パッド１１、１２上に超音波熱圧着する。
次に、図３（ｃ）に示すように、配線母基板１００の一面側を一括モールドによって封止樹脂５０でモールドする。一括モールドについては、例えばトランスファモールド装置が用いられるが、良く知られているので説明は省略する。
次に、図３（ｄ）に示すように、配線母基板１００を反転させてその他面側の複数のランド部１３にそれぞれ半田ボール１６を搭載する。これらの半田ボール１６は半導体装置１の外部端子として利用される。
半田ボール１６の搭載は、例えば、複数のランド部１３に対応して配列形成された複数の吸着孔を備える図示しない吸着機構を用いて行うことができる。この場合、吸着機構に複数の半田ボールを吸着保持させ、保持された半田ボールにフラックスを転写形成して、配線母基板１００の複数のランド部１３に一括搭載する。その後、リフロー処理により、半田ボール１６とランド部１３との間を接続固定する。
次に、封止樹脂５０の上面側をダイシングテープ（図示省略）に接着し、封止樹脂５０及び配線母基板１００をダイシングテープに支持させる。それから、上下を逆にし、図示しないダイシングブレードを用いて、配線母基板１００及び封止樹脂５０をダイシングラインＤＬ（図３ｄ）に沿って縦横に切断する。これにより、配線母基板１００は、製品形成部１１０毎に個片化される。その後、個片化された製品形成部１１０及び封止樹脂５０をダイシングテープからピックアップする（図３（ｅ））ことで、図２に示すような半導体装置１が得られる。
なお、第２の半導体チップ３０に設けられるチップサポートフィルム４０は、半導体チップとして個片化後に半導体チップ上に搭載しても良いし、ウエハ状態で搭載するように構成しても良い。
図４は第１の実施形態による半導体装置の組立工程における半導体チップのダイシングテープからのピックアップ〜半導体チップのボンディング工程を説明するための縦断面図である。ここでは、配線母基板１００に既にボンディングされている第１の半導体チップ２０上に第２の半導体チップ３０を積層するものとする。
図４（ａ）において、半導体チップＴｉは、ダイシングテープＤＴに定間隔で一列状に貼り付けられた状態にて搬送される。このとき、各半導体チップＴｉの上面にはチップサポートフィルム４０が貼付され、下面にはＤＡＦ等の接着部材３２が貼付されている。半導体チップのピックアップ位置には、ダイシングテープＤＴの下側に突上げ部６０が配置され、上側にはボンディングコレット６５が待機状態で位置している。突上げ部６０は、中央に配置された第２突上げ部６２と、ダイシングテープＤＴの搬送方向に関して上流側、下流側に配置された第１突上げ部６１、６１と、搬送方向に関して更に上流側、下流側に配置された吸着ステージ６３、６３と、を含む。ボンディングコレット６５は、中央の第２の弾性体６７による吸着部と、搬送方向の上流側、下流側の第１の弾性体６６による吸着部と、を有する。
図４（ｂ）において、半導体チップＴｉがピックアップ位置に到達すると、ダイシングテープＤＴの搬送が一時停止し、吸着ステージ６３、６３は減圧による吸引作用によりダイシングテープＤＴを吸着保持する。続いて、第１突上げ部６１、６１と第２突上げ部６２が上動する。ここで、第２突上げ部６２の突上げ量が第１突上げ部６１の突上げ量より少し大きいことにより、半導体チップＴｉの長手方向の両側がダイシングテープＤＴから剥離する。すると、ボンディングコレット６５が下動し、第１の弾性体６６による吸着部及び第２の弾性体６７による吸着部によって半導体チップＴｉを吸着する。それから、第１突上げ部６１、第２突上げ部６２は元の位置に下動する。これにより、半導体チップＴｉはダイシングテープＤＴから完全に剥離する。ボンディングコレット６５は半導体チップＴｉを吸着した状態で移動し、第１の半導体チップ２０上への積層位置まで搬送する。
図４（ｃ）において、ボンディングコレット６５は、配線母基板１００上にボンディングされている第１の半導体チップ２０の真上の位置に到達すると、吸着している半導体チップＴｉを第１の半導体チップ２０の上に載せた後、吸着を解放し、次の半導体チップＴｉのピックアップに向う。
以上のようにして、図４（ｄ）に示すように、第１の半導体チップ２０の上に、第２の半導体チップ３０が交差した状態で積層される。
上記第１の実施形態によれば、第１、第２の半導体チップ２０、３０を直角に交差するように積層するＭＣＰ型の半導体装置において、第２の半導体チップ３０の表面（上面）に、第１の半導体チップ２０の幅よりも大きい幅を持つチップサポートフィルム４０を設けている。特に、チップサポートフィルム４０の形成領域を、第１の半導体チップ２０と第２の半導体チップ３０とが重なる領域及びオーバーハング部３３の根元側の一部領域とすることで、チップサポートフィルム４０が第１の半導体チップ２０から突出する第２の半導体チップ３０のオーバーハング部３３を上側に反らせるように機能する。これにより、第２の半導体チップ３０の積層時にオーバーハング部３３での配線母基板側への反りや撓みを抑制することができ、良好に積層することができる。オーバーハング部３３での反りや撓みの発生を抑制することで、オーバーハング部３３の配線母基板（配線基板）への接触やチップクラックを低減することができる。
（第２の実施形態）
図５、図６は本発明の第２の実施形態に係る半導体装置の概略構成を示す平面図及び縦断面図である。図５、図６において、図１、図２に示されている要素と同じ要素には同じ参照番号を付し、説明は省略する。また図５でも封止樹脂は図示を省略している。
図５、図６に示すように、チップサポートフィルム４０’、４０’は、上側の第２の半導体チップの３０のオーバーハング部の根元付近、すなわち第１の半導体チップ２０と第２の半導体チップ３０とが重なる領域の一部と、オーバーハング部の根元側の一部、にのみ設けるように構成している。オーバーハング部の根元付近にチップサポートフィルム４０’を設けることで、チップサポートフィルム４０’は、第１の実施形態と同様に、オーバーハング部の配線基板側への反りや撓みを抑制する。また一つの半導体装置に用いるチップサポートフィルムの量を減らすことができ、第１の実施形態に比べコストを低減できる。
（第３の実施形態）
図７は本発明の第３の実施形態に係る半導体装置の概略構成を示す縦断面図である。図７において、図２に示されている要素と同じ要素には同じ参照番号を付し、説明は省略する。
図７に示す半導体装置１−１は、４つの半導体チップ２０−１、３０−１、２０−２、３０−２を交差積層した例である。オーバーハング部を有する２〜４段目の半導体チップ３０−１、２０−２、３０−２の上面にそれぞれ、第１の実施形態と同様に、チップサポートフィルム４０−１、４０−２、４０−３を設けることで、３段以上の半導体チップ積層においても第１の実施形態と同様な効果が得られる。
（第４の実施形態）
図８は本発明の第４の実施形態に係る半導体装置の概略構成を示す縦断面図である。図８において、図２に示されている要素と同じ要素には同じ参照番号を付し、説明は省略する。
図８に示す半導体装置１−２は、第１の半導体チップ２０’上にこの第１の半導体チップ２０’の電極パッド２１’を露出させるように、第２の半導体チップ３０’をシフトして積層した実施形態である。すなわち、第２の半導体チップ３０’の両端部のうちの片側だけを第１の半導体チップ２０’からオーバーハングさせている。この場合にも、チップサポートフィルム４０は、第１の半導体チップ２０’と第２の半導体チップ３０’とが重なる領域の一部と、オーバーハング部の根元側の一部の領域にかかるように形成される。このように、オーバーハング部を有する第２の半導体チップ３０’の上面であって、第１の半導体チップ２０’と重なる領域及びオーバーハング部の根元側の一部にチップサポートフィルム４０を設けることで、第１の実施形態と同様な効果が得られる。第４の実施形態は、半導体チップが長方形のほか、四角形、特に正方形のような場合に適している。
以上、本発明者によってなされた発明をいくつかの実施形態に基づき説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
上記実施形態では、チップサポートフィルムとしては、ボンディング時の耐熱性を考慮してポリイミドテープを配置する場合について説明したが、半導体チップのオーバーハング部の撓みを抑制できる材科であればどのようなテープを用いても良い。
また２つの半導体チップの積層、４つの半導体チップの積層した半導体装置について説明したが、一部がオーバーハングするように半導体チップが積層された半導体装置であればどのような半導体装置に適用しても良い。例えば、図９に変形例として示したＭＣＰ型の半導体装置１−３は、第１の半導体チップ２０と第２の半導体チップ３０がスペーサ７０を介して積層されている。スペーサ７０もＤＡＦ等の接着部材７１を介して第１の半導体チップ２０の上面に設けられる。この場合にはスペーサ７０は半導体チップより小さく、部分的に配置されるため、第２の半導体チップ３０の上面であって、スペーサ７０と第２の半導体チップ３０とが重なる領域及びオーバーハング部の根元側の一部にチップサポートフィルム４０を配置することで第１の実施形態と同様な効果が得られる。この変形例は、例えば長方形状の半導体チップを交差積層することが困難である場合や、正方形状の上側の半導体チップをシフトして積層することが困難である場合に適している。
また上記実施形態ではガラスエポキシ基材からなる配線基板について説明したが、ポリイミド基材からなるフレキシブルな配線基板等に適用しても良い。
１、１−１、１−２、１−３ 半導体装置
１０ 配線基板
１１、１２ 接続パッド
１３ ランド
１５ ワイヤ
２０ 第１の半導体チップ
２１、３１ 電極パッド
２２、３２ 接着部材
３０ 第２の半導体チップ

Claims (6)

  1. 配線基板上に複数の半導体チップを、上側の半導体チップの一部がオーバーハングするように積層した半導体装置において、
    上側の半導体チップにおける前記配線基板側とは反対側の面に、当該上側の半導体チップを、前記配線基板側と反対方向に反らせるためのチップサポートフィルムを設けたことを特徴とする半導体装置。
  2. 前記チップサポートフィルムを、上側の半導体チップにおいて下側の半導体チップと重なる領域の少なくとも一部及びオーバーハング部の少なくとも一部を含む領域に設けたことを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体チップは長方形状であって、上側の半導体チップはその両側が下側の半導体チップからオーバーハングするように交差積層され、前記チップサポートフィルムは前記下側の半導体チップの幅より大きな幅を持つことを特徴とする請求項１又は２に記載の半導体装置。
  4. 上側の半導体チップと下側の半導体チップの間に、これらの半導体チップよりも小さい面積のスペーサが介在していることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 配線基板上に複数の半導体チップを、上側の半導体チップの一部がオーバーハングするように積層する半導体装置の製造方法において、
    上側の半導体チップにおける前記配線基板側とは反対側の面にチップサポートフィルムを設けることにより、当該上側の半導体チップを積層する際に、前記配線基板側への反りが発生することを抑制することを特徴とする半導体装置の製造方法。
  6. 前記チップサポートフィルムを設ける領域を、上側の半導体チップにおいて下側の半導体チップと重なる領域の少なくとも一部及びオーバーハング部の少なくとも一部を含む領域とすることを特徴とする請求項５に記載の半導体装置の製造方法。
JP2012036186A 2012-02-22 2012-02-22 半導体装置及びその製造方法 Pending JP2013172069A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012036186A JP2013172069A (ja) 2012-02-22 2012-02-22 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012036186A JP2013172069A (ja) 2012-02-22 2012-02-22 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013172069A true JP2013172069A (ja) 2013-09-02

Family

ID=49265822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012036186A Pending JP2013172069A (ja) 2012-02-22 2012-02-22 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2013172069A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227855B2 (en) 2018-10-16 2022-01-18 Samsung Electronics Co., Ltd. Semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227855B2 (en) 2018-10-16 2022-01-18 Samsung Electronics Co., Ltd. Semiconductor package
US12300665B2 (en) 2018-10-16 2025-05-13 Samsung Electronics Co., Ltd. Semiconductor package

Similar Documents

Publication Publication Date Title
KR101225622B1 (ko) 칩 유닛 및 이의 제조방법과 이를 갖는 스택 패키지
JP5543086B2 (ja) 半導体装置及びその製造方法
JP2009099697A (ja) 半導体装置及びその製造方法
TWI430425B (zh) 採用凸塊技術之積體電路封裝件系統
JP2008078367A (ja) 半導体装置
JP2013115190A (ja) 半導体装置の製造方法
JP2010147070A (ja) 半導体装置
JP2013045863A (ja) 半導体装置およびその製造方法
JP2012230981A (ja) 半導体装置及びその製造方法
JP5184132B2 (ja) 半導体装置およびその製造方法
KR20150135412A (ko) 반도체 장치
KR20130022821A (ko) 스택 패키지 및 그의 제조 방법
KR20150042043A (ko) 반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법
JP2012059829A (ja) 半導体チップの剥離装置、ダイボンディング装置、半導体チップの剥離方法、半導体装置の製造方法
US20090057916A1 (en) Semiconductor package and apparatus using the same
WO2014203739A1 (ja) 半導体装置及びその製造方法
CN108511352A (zh) 电子封装结构及其制法
JP2014013836A (ja) 半導体装置
JP2013172069A (ja) 半導体装置及びその製造方法
JP2008085032A (ja) 半導体装置
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
JP2013165230A (ja) 吸着コレット及び半導体装置の製造方法
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
WO2014103855A1 (ja) 半導体装置およびその製造方法
JP4652428B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730