[go: up one dir, main page]

JP2012230981A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012230981A
JP2012230981A JP2011097732A JP2011097732A JP2012230981A JP 2012230981 A JP2012230981 A JP 2012230981A JP 2011097732 A JP2011097732 A JP 2011097732A JP 2011097732 A JP2011097732 A JP 2011097732A JP 2012230981 A JP2012230981 A JP 2012230981A
Authority
JP
Japan
Prior art keywords
semiconductor chips
semiconductor
semiconductor device
substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011097732A
Other languages
English (en)
Inventor
Sensho Usami
宣丞 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2011097732A priority Critical patent/JP2012230981A/ja
Priority to US13/450,019 priority patent/US20120273971A1/en
Publication of JP2012230981A publication Critical patent/JP2012230981A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06156—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】反り量の低減化、反り形状の安定化に有効な半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、配線基板１００と、配線基板に搭載された少なくとも２つの半導体チップ２００，３００と、２つの半導体チップの少なくとも一部に跨るように配置された補強基板４００とを含む。半導体装置の製造方法は、各半導体チップへの補強基板の配置は、各半導体チップの上面に配置、形成された電極パッド２１０にかからないように行なわれ、補強基板を配置する前、あるいは配置した後に、２つの半導体チップのそれぞれの電極パッドと配線基板の接続パッド１２０との間のワイヤボンディングを行ない、続いて、少なくとも２つの半導体チップ及びボンディングされたワイヤを樹脂で封止する。
【選択図】図１

Description

本発明は半導体装置及びその製造方法に関する。
配線基板上に複数の半導体チップを実装して１パッケージに構成した大容量化対応の半導体装置が提供されている（特許文献１）。この種の半導体装置はMCP（Multi Chip Package）タイプと呼ばれている。
一方、携帯機器等の小型・薄型化により、半導体装置の薄型化の要求があり、配線基板や半導体チップの厚さが薄くなってきている。
しかしながら、配線基板や半導体チップの薄型化によって、半導体装置の反りの影響が大きくなっている。例えば配線基板上に複数の半導体チップを並置した半導体装置では、半導体チップ間に接続パッドや受動部品を配置する等により、半導体チップ間に０．２ｍｍ程度のクリアランスを設ける必要がある場合、２つの半導体チップの間を境に折れ曲がるように、２コブ状の反り或いは捻れが発生してしまう問題があった。このような反りや捻れによって、以後の半田ボールのマウントに際し、実装基板のランドに接続できない部分が発生したり、実装基板への実装位置精度が低下したりしてしまう。
特開２０００−３１５７７６号公報
図１０は、上記の問題点を検証するために試作した半導体装置の一例を示す断面図である。厚さ１９０μｍ、１５×１５ｍｍの大きさの基板上に、２．５ｍｍの間隔をおいて２つのチップ（厚さ７０μｍ、大きさ３．６６×７．５８ｍｍ）を実装した後、樹脂で封止したものについて反り（平坦度）を測定した。その結果、図１１に示すような測定結果が得られた。図１１から、２コブ状の凹反りが発生していることが理解できる。
上記のような問題点に鑑み、本発明は、反り量の低減化、反り形状の安定化に有効な半導体装置を提供しようとするものである。
本発明の態様によれば、配線基板と、前記配線基板に搭載された少なくとも２つの半導体チップと、前記２つの半導体チップの少なくとも一部に跨るように配置された１枚以上の補強基板と、を含むことを特徴とする半導体装置が提供される。
本発明の別の態様によれば、配線基板上に少なくとも２つの半導体チップを並置し、前記２つの半導体チップの少なくとも一部に跨るように１枚以上の補強基板を配置する工程を含むことを特徴とする半導体装置の製造方法が提供される。
上記の半導体装置の製造方法においては、前記各半導体チップへの前記補強基板の配置は、前記各半導体チップの上面に配置、形成された電極パッドにかからないように行なわれ、前記補強基板を配置する前、あるいは配置した後に、前記２つの半導体チップのそれぞれの電極パッドと前記配線基板の接続パッドとの間のワイヤボンディングを行ない、続いて、少なくとも前記２つの半導体チップ及びボンディングされたワイヤを樹脂で封止する工程を更に含む。
本発明によれば、配線基板上に離間して配置された少なくとも２つの半導体チップに跨るように補強基板を配置することで、半導体チップ間の領域での反りや捻れの発生が抑制できる。これにより、配線基板の搬送不良を低減し、半導体装置製造の歩留を向上できる。
本発明の第１の実施例による半導体装置の概略構成を示す断面図である。 第１の実施例による半導体装置の組立フローを示す概略構成図である。 本発明の第２の実施例による半導体装置の概略構成を示す断面図である。 第２の実施例による半導体装置の組立フローを示す概略構成図である。 図４に続く、第２の実施例による半導体装置の組立フローを示す概略構成図である。 本発明の第３の実施例による半導体装置の概略構成を示す断面図である。 本発明の第１の変形例による半導体装置の概略構成を示す平面図である。 本発明の第２の変形例による半導体装置の概略構成を示す断面図である。 本発明の第３の変形例による半導体装置の概略構成を示す平面図である。 通常のMCPタイプの半導体装置の問題点を検証するために試作した半導体装置の一例を示す断面図である。 図１０に示した半導体装置に対して行なった反り（平坦度）の測定結果を示した図である。
以下に、本発明を幾つかの実施例に基づいて説明する。
（第１の実施例）
図１は、本発明の第１の実施例による半導体装置の概略構成を示す断面図である。
配線基板１００の一面の例えば左側領域に第１の半導体チップ２００が、右側領域に第２の半導体チップ３００が、それぞれ互いに離間した状態で並置されてＤＡＦ（Ｄｉｅ Ａｔｔａｃｈｅｄ Ｆｉｌｍ）等の接着部材１１０、１１０を介して搭載されている。配線基板１００は、絶縁基材の両面に絶縁膜が形成され、一方の面は半導体チップを搭載するための面であって複数の接続パッド１２０が形成され、他方の面には複数のランド１５０が形成されている。第１及び第２の半導体チップ２００，３００は所定回路、例えばメモリ回路（図示省略）と、複数の電極パッド２１０，３１０が一面（ここでは、上面）に形成されている。電極パッド２１０，３１０は、第１及び第２の半導体チップ２００，３００の、例えば中央領域に一列状に配置されており、それぞれ配線基板１００の接続パッド１２０，１２０と導電性のワイヤ１３０，１３０を介して電気的に接続されている。また第１及び第２の半導体チップ２００，３００のそれぞれの一面に跨るように、補強基板４００、例えばシリコン基板がＤＡＦ（Ｄｉｅ Ａｔｔａｃｈｅｄ Ｆｉｌｍ）等の接着部材４１０を介して積層されている。
このように配線基板１００上に離間して配置された複数の半導体チップ２００，３００に跨るように補強基板４００を配置することで、半導体チップ間の領域での反りや捻れの発生が抑制できる。
また従来の半導体装置の反りが凹反りの場合には、補強基板４００を搭載したことで、その分だけモールドのための封止樹脂１４０の量を減らすことになり、この点でもさらに反り量を低減できる。
図２は、第１の実施例の半導体装置の組立フローを示す概略構成図である。
配線母基板１０は、図２（ａ）に示すように、複数の製品形成部１０−１，１０−１がマトリクス状に配置されており、それぞれの製品形成部１０−１の一面には複数の接続パッド１２０が形成されている。また製品形成部１０−１の他面側には、複数のランド１５０が形成されており、対応する接続パッド１２０と配線（図示省略）により電気的に接続されている。
次に図２（ｂ）に示すように、配線母基板１０のそれぞれの製品形成部１０−１に第１及び第２の半導体チップ２００，３００を並置するように、ＤＡＦ等の接着部材（図示省略）を介して搭載する。第１及び第２の半導体チップ２００，３００は、例えば後述するモールド時の溶融樹脂の注入方向に垂直な方向に並置するように製品形成部１０−１に搭載される。
その後、第１及び第２の半導体チップ２００，３００に跨るように補強基板４００、例えばシリコン基板を積層する。尚、補強基板４００は、第１及び第２の半導体チップ２００，３００の一面に形成された電極パッド２１０，３１０が露出するように、DAF等の接着部材（図示省略）を介して第１及び第２の半導体チップ２００，３００上に積層される。
次に図２（ｃ）に示すように、第１及び第２の半導体チップ２００，３００のそれぞれの電極パッド２１０，３１０と配線母基板１０の製品形成部１０−１に形成された接続パッド１２０とを、導電性のワイヤ１３０によりワイヤボンディングする。ワイヤ１３０は、例えばＡｕやＣｕ等が用いられる。
ワイヤボンディング工程は、半導体チップ２００側について言えば、図示しないワイヤボンディング装置のキャピラリの先端から突出したワイヤをトーチで溶融させ、先端を球状化する。そして溶融により先端にボールが形成されたワイヤをキャピラリにより半導体チップ２００の電極パッド２１０上に超音波熱圧着することでファーストボンディングする。そして、所定のループ形状を描くように、キャピラリを配線母基板１０の接続パッド１２０上に移動させ、接続パッド１２０上に超音波熱圧着によりセカンドボンディングする。その後、ワイヤ１３０をクランプして引っ張ることで、ワイヤ１３０の後端が切断され、半導体チップ２００の電極パッド２１０と配線母基板１０の接続パッド１２０を接続するワイヤ１３０が張設される。半導体チップ３００側もまったく同様である。
尚、ワイヤボンディング時にキャピラリが補強基板４００に接触するおそれがある場合には、ワイヤボンディング後に第１及び第２の半導体チップ２００，３００に跨るように補強基板４００を積層搭載するように構成しても良い。
次に図２（ｄ）に示すように、配線母基板１０のすべての製品形成部１０−１を一体的に覆うように、絶縁性の封止樹脂、例えば熱硬化性のエポキシ樹脂による封止体５００を形成する。封止体５００は、例えば図示しないトランスファーモールド装置の上型と下型からなる成型金型で、配線母基板１０を型閉めし、ゲートから上型と下型により形成したキャビティ内に溶融樹脂を圧入する。前記キャビティ内に溶融樹脂が充填された後、熱硬化することで、封止体５００は少なくとも半導体チップとワイヤを覆うように、好ましくは補強基板４００も含めて覆うように構成される。ここで、第１及び第２の半導体チップ２００，３００を溶融樹脂の注入方向に垂直な方向に並置するように構成することで、半導体チップ間の隙間は樹脂の注入方向に沿って配置される。これにより、溶融樹脂注入時のチップ間の隙間へのボイドの発生を低減できる。
次に図２（ｅ）に示すように、配線母基板１０の製品形成部１０−１の他面に配置した複数のランド１５０に金属ボール１６０が搭載される。金属ボール１６０は例えば半田等が用いられる。金属ボール１６０は、図示しないボールマウンターにより、製品形成部１０−１の他面に格子状に配置された複数のランド１５０に合せて、複数の吸着孔を形成したマウントツールで、半田からなる金属ボールを前記吸着孔に保持し、前記保持された金属ボールをフラックスを介して、ランド１５０上に一括載置する。金属ボール１６０の載置後、配線母基板１０を所定温度でリフローすることで、ランド１５０上に金属ボール１６０が搭載される。
次に図２（ｆ）に示すように、図示しないダイシング装置により、配線母基板１０を破線（図２ｅ）で示すダイシングラインで切断し、製品形成部（配線基板）毎に切断分離する。基板ダイシングは、配線母基板１０の封止体５００をダイシングテープ５５０に接着し、ダイシングテープ５５０によって配線母基板１０を支持する。配線母基板１０をダイシングブレードにより縦横にダイシングラインに沿って切断して配線母基板１０を複数の配線基板１００に個片化する。個片化完了後、配線基板１００をダイシングテープ５５０からピックアップすることで、図１に示すような半導体装置が得られる。また並置された複数の半導体チップ間に跨るように補強基板４００を搭載して配線基板１００の反りや捻れを低減することで、配線基板１００の搬送不良を低減し、半導体装置製造の歩留を向上できる。
（第２の実施例）
図３は、本発明の第２の実施例による半導体装置の概略構成を示す断面図である。
第２の実施例による半導体装置は、第１の実施例と同様に、配線基板１００の一面の例えば左側領域に第１の半導体チップ２００’が、右側領域に第２の半導体チップ３００’が、互いに離間した状態で並置されて搭載されている。第２の実施例では、第１の半導体チップ２００’の電極パッド２１０’，２１０’は、例えばチップ周辺領域（対応する２辺に沿った領域）に配置されており、それぞれ配線基板１００の接続パッド１２０，１２０’と導電性のワイヤ１３０，１３０を介して電気的に接続されている。同様に、第２の半導体チップ３００’の電極パッド３１０’，３１０’も、チップ周辺領域に配置されており、それぞれ配線基板１００の接続パッド１２０，１２０’と導電性のワイヤ１３０，１３０を介して電気的に接続されている。第２の実施例では、第１及び第２の半導体チップ２００’、３００’の間に配置された接続パッド１２０’は、第１及び第２の半導体チップ２００’、３００’で共通となっている。
そして、第２の実施例では、スペーサ基板６１０，６２０を介して、第１及び第２の半導体チップ２００’，３００’の一面に跨るように、補強基板４００、例えばシリコン基板が積層されている。第２の実施例においては、スペーサ基板６１０，６２０を介して、第１及び第２の半導体チップ２００’，３００’に跨るように補強基板４００を搭載することで、第１及び第２の半導体チップ２００’，３００’間の領域にワイヤ１３０が存在しても、第１の実施例と同様に、並置された複数の半導体チップに起因した反りや捻れを低減できる。
図４〜図５は、第２の実施例による半導体装置の組立フローを示す概略構成図である。
第２の実施例の組立フローは、スペーサ基板を搭載する工程を除けば、第１の実施例の組立フローと同様である。
配線母基板１０は、図４（ａ）に示すように、複数の製品形成部１０−１，１０−１がマトリクス状に配置されており、それぞれの製品形成部１０−１の一面には複数の接続パッド１２０が形成されている。また製品形成部１０−１の他面側には、複数のランド１５０が形成されており、対応する接続パッド１２０と配線（図示省略）により電気的に接続されている。
次に図４（ｂ）に示すように、配線母基板１０のそれぞれの製品形成部１０−１に第１及び第２の半導体チップ２００’，３００’を並置するように、DAF等の接着部材１１０（図３）を介して搭載する。第１及び第２の半導体チップ２００’，３００’は、例えば後述するモールド時の溶融樹脂の注入方向に垂直な方向に並置するように製品形成部１０−１に搭載される。
その後、第１及び第２の半導体チップ２００’，３００’にそれぞれ第１及び第２のスペーサ基板６１０，６２０を積層する。尚、第１及び第２のスペーサ基板６１０，６２０は、第１及び第２の半導体チップ２００’，３００’の周辺領域に形成された電極パッド２１０’，３１０’が露出するように、DAF等の接着部材６１５，６２５（図３）を介して第１及び第２の半導体チップ２００’，３００’上に積層される。第１及び第２のスペーサ基板６１０，６２０は、後述の、あるいは第１の実施例の補強基板と同様に、シリコン基板を、DAFを介して搭載している。第１及び第２のスペーサ基板６１０，６２０は、半導体チップと補強基板の間に配置し配線基板の反りを抑制するため、できる限り大きいサイズで構成することが好ましい。
次に図４（ｃ）に示すように、第１及び第２の半導体チップ２００’，３００’のそれぞれの電極パッド２１０’，３１０’と配線母基板１０の製品形成部１０−１に形成された接続パッド１２０，１２０’とを、導電性のワイヤ１３０によりワイヤボンディングする。ワイヤ１３０は、例えばＡｕやＣｕ等が用いられる。
ワイヤボンディング工程は、半導体チップ２００’側について言えば、図示しないワイヤボンディング装置のキャピラリの先端から突出したワイヤをトーチで溶融させ、先端を球状化する。そして溶融により先端にボールが形成されたワイヤをキャピラリにより半導体チップ２００’の電極パッド２１０’上に超音波熱圧着することでファーストボンディングする。そして、所定のループ形状を描くように、キャピラリを配線母基板１０の接続パッド１２０（１２０’）上に移動させ、接続パッド１２０（１２０’）上に超音波熱圧着によりセカンドボンディングする。その後、ワイヤ１３０をクランプして引っ張ることで、ワイヤ１３０の後端が切断され、半導体チップ２００’の電極パッド２１０’と配線母基板１０の接続パッド１２０（１２０’）を接続するワイヤ１３０が張設される。半導体チップ３００’側もまったく同様である。
尚、ワイヤボンディング時にキャピラリが第１及び第２のスペーサ基板６１０，６２０に接触するおそれがある場合には、ワイヤボンディング後に第１及び第２の半導体チップ２００’，３００’上に第１及び第２のスペーサ基板６１０，６２０を積層搭載するように構成しても良い。
次に、図４（ｄ）に示すように、第１及び第２のスペーサ基板６１０，６２０に跨るように補強基板４００、例えばシリコン基板を積層する。尚、補強基板４００は、DAF等の接着部材４１０（図３）を介して第１及び第２のスペーサ基板６１０，６２０上に積層される。
次に図５（ａ）に示すように、配線母基板１０のすべての製品形成部１０−１を一体的に覆うように、絶縁性の封止樹脂、例えば熱硬化性のエポキシ樹脂による封止体５００を形成する。封止体５００は、例えば図示しないトランスファーモールド装置の上型と下型からなる成型金型で、配線母基板１０を型閉めし、ゲートから上型と下型により形成したキャビティ内に溶融樹脂を圧入する。前記キャビティ内に溶融樹脂が充填された後、熱硬化することで、封止体５００は少なくとも半導体チップとワイヤを覆うように、好ましくは補強基板４００も含めて覆うように構成される。ここで、第１及び第２の半導体チップ２００’，３００’を溶融樹脂の注入方向に垂直な方向に並置するように構成することで、半導体チップ間の隙間は樹脂の注入方向に沿って配置される。これにより、溶融樹脂注入時のチップ間の隙間へのボイドの発生を低減できる。
次に図５（ｂ）に示すように、配線母基板１０の製品形成部１０−１の他面に配置した複数のランド１５０に金属ボール１６０が搭載される。金属ボール１６０は例えば半田等が用いられる。金属ボール１６０は、図示しないボールマウンターにより、製品形成部１０−１の他面に格子状に配置された複数のランド１５０に合せて、複数の吸着孔を形成したマウントツールで、半田からなる金属ボールを前記吸着孔に保持し、前記保持された金属ボールを、フラックスを介して、ランド１５０上に一括載置する。金属ボール１６０の載置後、配線母基板１０を所定温度でリフローすることで、ランド１５０上に金属ボール１６０が搭載される。
次に図５（ｃ）に示すように、図示しないダイシング装置により、配線母基板１０を破線（図５ｂ）で示すダイシングラインで切断し、製品形成部（配線基板）毎に切断分離する。基板ダイシングは、配線母基板１０の封止体５００をダイシングテープ５５０に接着し、ダイシングテープ５５０によって配線母基板１０を支持する。配線母基板１０をダイシングブレードにより縦横にダイシングラインに沿って切断して配線母基板１０を複数の配線基板１００に個片化する。個片化完了後、配線基板１００をダイシングテープ５５０からピックアップすることで、図３に示すような半導体装置が得られる。また並置された複数の半導体チップ間に跨るように補強基板４００を搭載して配線基板１００の反りや捻れを低減することで、配線基板１００の搬送不良を低減し、半導体装置製造の歩留を向上できる。
図６は、第１の実施例の変形例である第３の実施例を示す断面図である。
第３の実施例では、第１及び第２の半導体チップ２００，３００に跨るように積層された補強基板４００’の厚さを、半導体チップの厚さ、例えば７０μｍよりも大きく構成している。これにより補強基板４００’の剛性を高くし、配線基板１００の反りや捻れをより良好に抑制することができる。この第３の実施例は、第２の実施例に組み合わされても良い。
以上、本発明をいくつかの実施例に基づき説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
上記実施例では、２つの半導体チップ間に一つの補強基板を設けた場合について説明したが、半導体チップに形成される電極パッドの配置によっては、大の変形例として図７に示すように、２つの半導体チップ間に複数の補強基板を配置するように構成しても良い。つまり、図７では、第１の半導体チップ２００’において第２の半導体チップ３００と隣り合う辺縁の中央部に形成された複数の電極パッド２１０’と、第１及び第２の半導体チップ２００’，３００の間に形成された接続パッド１２０’とをワイヤボンディングする構成となっている。一方、第２の半導体チップ３００においてその中心線に沿って一列で配置された電極パッド３１０の中央部分のいくつかと第１及び第２の半導体チップ２００’，３００の間に形成された接続パッド１２０’とをワイヤボンディングする構成となっている。よって、上記ボンディング領域を除いて第１及び第２の半導体チップ２００’，３００間に補強基板を設けるために、補強基板を４００−１と４００−２の２枚にしている。勿論、補強基板は３枚以上でもよい。この第１の変形例は、第２、第３の実施例に組み合わされても良い。
また上記実施例では、配線基板にフェースアップで搭載された２つの半導体チップ上に補強基板を配置する場合について説明したが、第２の変形例として図８に示すように、フリップチップ実装された第１及び第２の半導体チップ２００”と３００”上に、DAF等の接着部材４１０を介して補強基板４００”を配置するように構成しても良い。つまり、第１及び第２の半導体チップ２００”、３００”は、その下面側に形成された電極パッド２１０”、３１０”と、配線基板１００’に配置されたバンプ電極１７０との間でフリップチップボンディングが行われ、アンダーフィル１８０を介して配線基板１００’に実装されている。このようなフリップチップ実装の場合、補強基板４００”を２つの半導体チップ２００”、３００”の全面にわたって配置できるため、より良好に半導体基板１００’の反り及び捻れを抑制できる。この第２の変形例は、第３の実施例と組み合わされても良い。
上記実施例では、２つの半導体チップに跨るように補強基板を搭載したが、第３の変形例として図９に示すように、３つ以上の半導体チップ２００−１，２００−２，３００−１，３００−２に跨るように１枚の補強基板４００を配置するように構成しても良い。この第３の変形例は、第２の実施例や第３の実施例、更には第２の変形例と組み合わされても良い。
１０ 配線母基板
１０−１ 製品形成部
１００ 配線基板
１１０，４１０ 接着部材
１２０，１２０’ 接続パッド
１３０ ワイヤ
１４０ 封止樹脂
１５０ ランド
１６０ 金属ボール
１７０ バンプ電極
２００，２００’、２００” 第１の半導体チップ
２１０，２１０’，３１０，３１０’ 電極パッド
３００，３００’、３００” 第２の半導体チップ
４００，４００’，４００”，４００−１，４００−２ 補強基板
５００ 封止体
５５０ ダイシングテープ

Claims (11)

  1. 配線基板と、
    前記配線基板に搭載された少なくとも２つの半導体チップと、
    前記２つの半導体チップの少なくとも一部に跨るように配置された１枚以上の補強基板と、
    を含むことを特徴とする半導体装置。
  2. 前記補強基板は、前記２つの半導体チップにそれぞれスペーサ基板を介して配置され、該スペーサ基板により前記補強基板の下面側にできるスペースにおいて前記２つの半導体チップの電極パッドと前記配線基板の接続パッド間がワイヤでボンディングされていることを特徴とする請求項１に記載の半導体装置。
  3. 前記補強基板の厚さが、前記２つの半導体チップのそれぞれの厚さより大きいことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記２つの半導体チップは前記配線基板にフリップチップ実装されたものであり、前記補強基板は前記２つの半導体チップのそれぞれの全面に跨るように配置されていることを特徴とする請求項１に記載の半導体装置。
  5. 前記補強基板が３つ以上の半導体チップに跨るように配置されていることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 配線基板上に少なくとも２つの半導体チップを並置し、
    前記２つの半導体チップの少なくとも一部に跨るように１枚以上の補強基板を配置する工程を含むことを特徴とする半導体装置の製造方法。
  7. 前記各半導体チップへの前記補強基板の配置は、前記各半導体チップの上面に配置、形成された電極パッドにかからないように行なわれ、
    前記補強基板を配置する前、あるいは配置した後に、前記２つの半導体チップのそれぞれの電極パッドと前記配線基板の接続パッドとの間のワイヤボンディングを行ない、
    続いて、少なくとも前記２つの半導体チップ及びボンディングされたワイヤを樹脂で封止することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記２つの半導体チップの間の前記配線基板に配置、形成された接続パッドと、前記２つの半導体チップのそれぞれの電極パッドとの間のワイヤボンディングを行なった後に、前記補強基板を、前記２つの半導体チップにそれぞれスペーサ基板を介して配置することにより、該スペーサ基板により前記補強基板の下面側にできるスペースにおいて前記２つの半導体チップの電極パッドと前記配線基板の接続パッド間がワイヤでボンディングされていることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記補強基板の厚さが、前記２つの半導体チップのそれぞれの厚さより大きいことを特徴とする請求項７〜８のいずれか１項に記載の半導体装置の製造方法。
  10. 前記２つの半導体チップを前記配線基板にフリップチップ実装し、
    前記補強基板を前記２つの半導体チップのそれぞれの全面に跨るように配置することを特徴とする請求項６に記載の半導体装置の製造方法。
  11. 前記補強基板を３つ以上の半導体チップに跨るように配置することを特徴とする請求項６〜１０のいずれか１項に記載の半導体装置の製造方法。
JP2011097732A 2011-04-26 2011-04-26 半導体装置及びその製造方法 Withdrawn JP2012230981A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011097732A JP2012230981A (ja) 2011-04-26 2011-04-26 半導体装置及びその製造方法
US13/450,019 US20120273971A1 (en) 2011-04-26 2012-04-18 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011097732A JP2012230981A (ja) 2011-04-26 2011-04-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2012230981A true JP2012230981A (ja) 2012-11-22

Family

ID=47067288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011097732A Withdrawn JP2012230981A (ja) 2011-04-26 2011-04-26 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20120273971A1 (ja)
JP (1) JP2012230981A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232495A (ja) * 2012-04-27 2013-11-14 Mitsubishi Electric Corp 半導体装置
US9443823B2 (en) 2014-05-12 2016-09-13 Micron Technology, Inc. Semiconductor device including filling material provided in space defined by three semiconductor chips
US9837377B2 (en) 2013-10-22 2017-12-05 Micron Technology, Inc. Semiconductor device including two or more chips mounted over wiring substrate

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI499013B (zh) * 2013-01-22 2015-09-01 矽品精密工業股份有限公司 半導體封裝件及其製法
JP6081229B2 (ja) * 2013-03-01 2017-02-15 株式会社東芝 半導体装置、無線装置、及び記憶装置
US11211359B2 (en) * 2015-09-17 2021-12-28 Semiconductor Components Industries, Llc Semiconductor device and method of forming modular 3D semiconductor package with horizontal and vertical oriented substrates
US9893058B2 (en) 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure
US9917072B2 (en) 2015-09-21 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing an integrated stacked package with a fan-out redistribution layer (RDL) and a same encapsulating process
US10049953B2 (en) * 2015-09-21 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing an integrated fan-out package having fan-out redistribution layer (RDL) to accommodate electrical connectors

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750799B2 (ja) * 1986-04-17 1995-05-31 株式会社東芝 発光装置
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US6784541B2 (en) * 2000-01-27 2004-08-31 Hitachi, Ltd. Semiconductor module and mounting method for same
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6800948B1 (en) * 2002-07-19 2004-10-05 Asat Ltd. Ball grid array package
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
JP2005117009A (ja) * 2003-09-17 2005-04-28 Denso Corp 半導体装置およびその製造方法
US7205651B2 (en) * 2004-04-16 2007-04-17 St Assembly Test Services Ltd. Thermally enhanced stacked die package and fabrication method
US7352058B2 (en) * 2005-11-01 2008-04-01 Sandisk Corporation Methods for a multiple die integrated circuit package
US8125077B2 (en) * 2006-09-26 2012-02-28 Utac Thai Limited Package with heat transfer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232495A (ja) * 2012-04-27 2013-11-14 Mitsubishi Electric Corp 半導体装置
US9837377B2 (en) 2013-10-22 2017-12-05 Micron Technology, Inc. Semiconductor device including two or more chips mounted over wiring substrate
US11069655B2 (en) 2013-10-22 2021-07-20 Micron Technology, Inc. Semiconductor device including two or more chips mounted over wiring substrate
US9443823B2 (en) 2014-05-12 2016-09-13 Micron Technology, Inc. Semiconductor device including filling material provided in space defined by three semiconductor chips

Also Published As

Publication number Publication date
US20120273971A1 (en) 2012-11-01

Similar Documents

Publication Publication Date Title
JP5420505B2 (ja) 半導体装置の製造方法
US8786102B2 (en) Semiconductor device and method of manufacturing the same
JP2012230981A (ja) 半導体装置及びその製造方法
US10825774B2 (en) Semiconductor package
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2009212315A (ja) 半導体装置及びその製造方法
JP2012104790A (ja) 半導体装置
US20110074037A1 (en) Semiconductor device
JP2010147070A (ja) 半導体装置
KR20150047168A (ko) 반도체 패키지
JP2013045863A (ja) 半導体装置およびその製造方法
USRE45932E1 (en) Semiconductor device and method of manufacturing the same
JP5667381B2 (ja) 半導体装置及びその製造方法
JP2012028513A (ja) 半導体装置及びその製造方法
KR20150135412A (ko) 반도체 장치
WO2014203739A1 (ja) 半導体装置及びその製造方法
JP2009283835A (ja) 半導体装置及びその製造方法
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP2011061055A (ja) 半導体装置の製造方法
US20120048595A1 (en) Wiring board and method of manufacturing a semiconductor device
JP2011233672A (ja) 半導体装置および半導体装置の製造方法
JP5587464B2 (ja) 半導体装置の製造方法
JP2013157433A (ja) 半導体装置
JP5297445B2 (ja) 半導体装置
WO2014103855A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140403

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20141225