[go: up one dir, main page]

CN108511352A - 电子封装结构及其制法 - Google Patents

电子封装结构及其制法 Download PDF

Info

Publication number
CN108511352A
CN108511352A CN201710149096.1A CN201710149096A CN108511352A CN 108511352 A CN108511352 A CN 108511352A CN 201710149096 A CN201710149096 A CN 201710149096A CN 108511352 A CN108511352 A CN 108511352A
Authority
CN
China
Prior art keywords
package structure
structure according
carrier
electronic package
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710149096.1A
Other languages
English (en)
Inventor
邱志贤
蔡宗贤
钟兴隆
黄承文
沈芳贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN108511352A publication Critical patent/CN108511352A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及电子封装结构及其制法。一种电子封装结构的制法先于一承载件上设置电子元件与一包含多个电性连接垫与支撑部的导电架，再以包覆层包覆该电子元件与该导电架的支撑部，并使该电性连接垫外露于该包覆层，以通过该导电架的设计，以增加制程效率及降低制作成本。

Description

电子封装结构及其制法
技术领域
本发明有关一种封装技术，尤指一种半导体封装件及其制法。
背景技术
随着近年来可携式电子产品的蓬勃发展，各类相关产品的开发也朝向高密度、高性能以及轻、薄、短、小的趋势，各样式的堆叠封装(package on package，简称PoP)也因而配合推陈出新，以期能符合轻薄短小与高密度的要求。
目前芯片封装结构越来越复杂化，当多芯片封装成同一电子装置时，常会使用堆叠方式，也就是在一基板的同一面电性接合至少一芯片与多个锡球(或铜核球或其混合结构)，再于锡球上设置另一基板或封装结构，以形成堆叠结构，其中，所述锡球不仅可作为电性接点(I/O)，同时也能形成支撑件(stand off)以支撑该另一基板或封装结构。
图1为现有封装堆叠结构1的剖面示意图，其封装基板11上侧设有半导体元件10及多个焊锡球13，以通过该焊锡球13堆叠中介基板(interposer)12，而下侧设有用以接置电子装置(如电路板，图略)的焊球17，并于该封装基板11与该中介基板12之间形成封装胶体14，以包覆该半导体元件10与焊锡球13。
然而，现有封装堆叠结构1中，当该封装基板11上的半导体元件10的高度过高时，所需的焊锡球13高度需随的增高，且该焊锡球13的体积亦会相对增加，如此，于该封装基板11的单位面积上可放置的焊锡球13的数量(即I/O数量)将相对减少。
此外，业界虽有以电镀铜柱取代焊锡球13的方式改良上述问题，但电镀铜柱的电镀制程价格相对高昂，故不符合低成本的需求。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺失，本发明提供一种电子封装结构及其制法，以增加制程效率及降低制作成本。
本发明的电子封装结构，包括：承载件；电子元件，其设置且电性连接该承载件；导电架，其包含有多个电性连接垫以及设于该承载件上且连结该电性连接垫的多个支撑部；以及包覆层，其形成于该承载件上以包覆该电子元件与该导电架的支撑部，且令该电性连接垫外露出该包覆层。
本发明还提供一种电子封装结构的制法，包括：设置至少一电子元件与至少一导电架于一承载件上，其中，该导电架包含有一外围部、连结该外围部的多个连接部以及设于该承载件上且连结该连接部的多个第一支撑部；形成包覆层于该承载件上，以包覆该电子元件与导电架；以及移除该外围部，且令该连接部与该第一支撑部保留于该包覆层中。
前述的制法中，该导电架还具有连接及支撑该外围部的第二支撑部。例如，还包括于移除该外围部时，一并移除该第二支撑部。
前述的制法中，该连接部与该外围部为一体成形。
前述的电子封装结构及其制法中，该承载件具有相对的第一侧与第二侧，且于该第一侧与该第二侧的至少一者上设有该电子元件。
前述的电子封装结构及其制法中，该电子元件与该导电架电性连接该承载件。
前述的电子封装结构及其制法中，该电子元件的部分表面外露出该包覆层。
前述的电子封装结构及其制法中，该连接部与该支撑部为一体成形。
前述的电子封装结构及其制法中，该连接部与该支撑部间弯曲呈一角度。
前述的电子封装结构及其制法中，该连接部包含多个电性连接垫。例如，该连接部还包含散热片，且该电性连接垫位于该散热片周围。
前述的电子封装结构及其制法中，还包括于形成该包覆层之前，形成金属层于该连接部上。例如，该金属层外露于该包覆层。
由上可知，本发明的电子封装结构及其制法，主要通过将包含有多个连接部(电性连接垫)与支撑部的导电架设于该承载件上，且令该连接部(电性连接部)外露于该包覆层以作为电性接点(I/O)，取代现有的焊锡球或铜柱，故相比于现有技术，本发明的制程工时更快且制作成本更低。
附图说明
图1为现有封装堆叠结构的剖面示意图；
图2A至图2D为本发明的电子封装结构的制法的第一实施例的剖面示意图；
图2D’及图2D”为对应图2D的其它不同实施例的示意图；
图3A至图3C为本发明的电子封装结构的制法的第二实施例的剖面示意图；以及
图4A及图4B为对应图2B的导电架的不同实施例的上视平面示意图。
符号说明：
1 封装堆叠结构 10 半导体元件
11 封装基板 12 中介基板
13 焊锡球 14 封装胶体
17 焊球 2,3 电子封装结构
20 承载件 20a 第一侧
20b 第二侧 200 线路层
21 第一电子元件 210,221 导电凸块
22,22’ 第二电子元件 22a 作用面
22b 非作用面 220 电极垫
222 焊线 23 第一包覆层
24 第二包覆层 24a 第一表面
24b 第二表面 24c,250c 侧面
25 导电架 250,250’ 连接部
250a 电性连接垫 250b 散热片
251 第一支撑部 252 第二支撑部
253 外围部 26 导电元件
36 金属层 360 垫部
361 片部 37 支撑件
θ 角度 S 切割路径。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
图2A至图2D为本发明的电子封装结构2的制法的剖面示意图。
如图2A所示，提供一承载件20，且可选择性于该承载件20上设置至少一第一电子元件21，并可选择性以一第一包覆层23包覆该第一电子元件21。
所述的承载件20具有相对的第一侧20a与第二侧20b。于本实施例中，该承载件20为如具有核心层与线路结构的封装基板(substrate)或无核心层(coreless)的线路结构，其具有多个线路层200(图中仅呈现外部线路，内部线路则省略)，如扇出(fan out)型重布线路层(redistribution layer，简称RDL)。应可理解地，该承载件20亦可为其它承载芯片的承载件，如导线架(leadframe)、有机板材(organic material)、半导体板材(silicon)、陶瓷板材(ceramic)或其他具有金属布线(routing)的载板，并不限于上述。
所述的第一电子元件21设于该承载件20的第一侧20a上。于本实施例中，该第一电子元件21为主动元件(如图2A右侧编号21的元件)、被动元件(如图2A左侧或如图2D”编号21的元件)或其二者组合等，其中，该主动元件为例如半导体芯片，且该被动元件为例如电阻、电容及电感。例如，该第一电子元件21通过多个如焊锡材料的导电凸块210以覆晶方式设于该线路层200上并电性连接该线路层200；或者，该第一电子元件21可通过多个焊线(图略)以打线方式电性连接该线路层200；抑或通过如导电胶或焊锡等导电材料(图略)电性连接该线路层200。然而，有关该第一电子元件21电性连接该承载件20的方式不限于上述。
所述的第一包覆层23形成于该承载件20的第一侧20a上以包覆该第一电子元件21。于本实施例中，形成该第一包覆层23的材质为聚酰亚胺(polyimide，简称PI)、干膜(dryfilm)、环氧树脂(expoxy)或封装材(molding compound)。然而，有关该第一包覆层23的材质不限于上述。
如图2B所示，于该承载件20的第二侧20b上设有相互分隔的至少一第二电子元件22与至少一导电架(frame)25。
所述的第二电子元件22为主动元件、被动元件或其二者组合等，其中，该主动元件为例如半导体芯片，且该被动元件为例如电阻、电容及电感。于本实施例中，该第二电子元件22具有相对的作用面22a及非作用面22b，该作用面22a具有多个电极垫220，其通过多个如焊锡材料的导电凸块221以覆晶方式设于该承载件20上并电性连接该线路层200；于其它实施例中，如图2D”所示，该第二电子元件22可通过多个焊线222以打线方式电性连接该线路层200。然而，有关该第二电子元件22电性连接该承载件20的方式不限于上述。
所述的导电架25具有一外围部253、多个连结该外围部253且向内凸伸的连接部250、多个设于该承载件20上且连结该连接部250的第一支撑部251、以及多个设于该承载件20上且连结该外围部253的第二支撑部252。
于本实施例中，如图4A所示，该外围部253、该些第二支撑部252、该些第一支撑部251与该些连接部250为一体成形，且该些第一支撑部251用以支撑该连接部250于该承载件20的第二侧20b上，而该些第二支撑部252用以支撑该外围部253于该承载件20的第二侧20b上。
另外，如图4A所示，该导电架25的外围部253的平面形状可例如为“口”字形的封闭形状，抑或例如为“匚”字形的非封闭形状。
此外，如图4A所示，该连接部250包含有多个电性连接垫250a；或者，于其它实施例中，如图2D”及图4B所示，该连接部250’还包含一连结至该外围部253的散热片250b。
又，该第一支撑部251结合至该线路层200上，且该连接部250能依需求设计形状，如圆形、椭圆形或任何几何图形，并不限于图4A及图4B所示的矩形。
另外，形成该导电架25的材质如金、银、铜(Cu)、镍(Ni)、铁(Fe)、铝(Al)、不锈钢(Sus)等金属材或其它导电材，故该导电架25可将金属件冲压成型或弯折成型等易于加工的方式制作。例如，将铁片冲压或弯折以形成该些外围部253、连接部250、第一支撑部251与第二支撑部252(图4A所示的粗线表示弯折处)。具体地，如图2B所示，该连接部250与该第一支撑部251弯曲呈一角度θ(如约90度角)，该外围部253与该第二支撑部252也弯曲呈一约90度角的角度θ，使该导电架25的剖面呈类似“n”字形。
如图2C所示，形成一第二包覆层24于该承载件20的第二侧20b上以包覆该第二电子元件22与该导电框25，且令该导电框25的连接部250与该外围部253的上表面外露于该第二包覆层24。
所述的第二包覆层24具有相对的第一表面24a与第二表面24b，使该第二包覆层24的第一表面24a结合至该承载件20的第二侧20b上。
于本实施例中，该第二包覆层24为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(expoxy)或封装材(molding compound)，其可用压合(lamination)或模压(molding)的方式形成于该承载件20的第二侧20b上。
此外，通过研磨方式或雷射方式移除该第二包覆层24的第二表面24b的部分材质，且该第二包覆层24的第二表面24b(上表面)可齐平该连接部250的上表面与该外围部253的上表面。或者，可于形成该第二包覆层24时，同时使该第二包覆层24的第二表面24b齐平该导电框25的表面，因而不需移除该第二包覆层24的第二表面24b的部分材质。
又，于其它实施例中，该第二电子元件22’的非作用面22b可外露(或齐平)于该第二包覆层24的第二表面24b，如图2D’所示。
甚或于其它实施例中，该连接部250及外围部251未外露于第二包覆层24，也就是，该导电架25仅作为支撑该另一基板或封装结构的支撑件(stand off)，而未提供电性接点(I/O)。
如图2D所示，移除该外围部253与该第二支撑部252，且该连接部250与该第一支撑部251保留于该第二包覆层24中。
于本实施例中，是沿该外围部253的内缘作为切割路径S进行切单制程，以得到该电子封装结构2，且该连接部250的侧面250c外露于该第二包覆层24的侧面24c。
于另一实施例中，如图2D’所示，可省略制作该第一电子元件21与该第一包覆层23，并于该承载件20的第一侧20a的线路层200上形成如焊球的导电元件26；或者，如图2D”所示，可省略于该承载件20的第一侧20a上制作包覆层(如省略该第一包覆层23)，而仅于该承载件20的第二侧20b上制作包覆层(如制作该第二包覆层24)，也就是单面压模。
因此，本发明的电子封装结构2的制法通过将该导电架25设于该承载件20上，再移除该导电架25的外围部253(与该第二支撑部252)，且令该导电架25的连接部250(即电性连接垫250a)外露于该第二包覆层24，以作为电性接点(I/O)，同时后续可利用该第一支撑件251以支撑另一基板或封装结构，故相比于现有电镀铜柱的方式，本发明组装该导电架25的工时更快且制作成本更便宜。图3A至图3C为本发明的电子封装结构3的第二实施例的剖面示意图。本实施例与第一实施例的差异在于新增金属层，故以下仅说明相异处，而不再赘述相同处。
如图3A所示，接续图2B的制程，将一金属层36结合至该导电架25的外围部253与该连接部250。所述的金属层36例如为导线架(Lead frames)或图案化线路构造，其包含多个相分离且结合该连接部250与外围部253的垫部360、及对应该第二电子元件22位置的一片部361，其中，该片部361与该些垫部360相分离，且该些垫部360围绕该片部361的周围。
于本实施例中，该承载件20的第一侧20a上并未形成有该第一包覆层23。
此外，于制程时，先将该金属层36形成于一如胶带(tape)的支撑件37上，再将该金属层36结合至该导电架25上。例如，以电镀、沉积、涂布等方式形成该金属层36于该支撑件37或将如导线架的金属层36设于该支撑件37上。
又，该片部361作为散热片，其可接触该第二电子元件22(图未示)或未接触该第二电子元件22。
另外，也可先将该导电架25与该金属层36相结合，如通过冲压(punching)、镀覆(plating)等方式结合两者(例如两者皆为导线架型式)，再将该导电架25与该金属层36一同设于该承载件20的第二侧20b上。
如图3B所示，形成一第二包覆层24于该承载件20的第一侧20a及该第二侧20b与该金属层36(或该支撑件37)之间，使该第二包覆层24包覆该第一电子元件21、第二电子元件22与该导电架25。
于本实施例中，于形成该第二包覆层24的模压作业时，该金属层36(与该支撑件37)会接触用以形成该第二包覆层24的模具(图略)，故该金属层36(与该支撑件37a)作为模压作业用的坚固平面(solid flat plane)。
如图3C所示，先移除该支撑件37，再沿如图3B所示的切割路径S移除该外围部253与该第二支撑部252，且该金属层36、该连接部250与该第一支撑部251保留于该第二包覆层24中，且令该金属层36上表面外露于该第二包覆层24。
于本实施例中，该金属层36的上表面齐平该第二包覆层24的第二表面24b；于其它实施中，可于移除该支撑件37后，移除部分该金属层36，使该金属层36的表面低于该第二包覆层24的第二表面24b。应可理解地，于移除该支撑件37时，可一并移除全部该金属层36，使该连接部250外露于该第二包覆层24。
本发明还提供一种电子封装结构2,3，其包括：一承载件20、至少一第一电子元件21、至少一第二电子元件22,22’、一导电架25以及一第二包覆层24。
所述的第一与第二电子元件21,22,22’设于该承载件20上并电性连接该承载件20。
所述的导电架25设于该承载件20上，其中，该导电架25包括有多个连接部250,250’与多个设于该承载件20上且连接与支撑该连接部250,250’的第一支撑部251。
所述的第二包覆层24形成于该承载件20上以包覆该第二电子元件22与该导电架25的第一支撑部251，且令该连接部250,250’的上表面及侧面外露于该第二包覆层24。
于一实施例中，该承载件20具有相对的第一侧20a与第二侧20b，且于该第一侧20a与该第二侧20b的至少一者上设有该第一与第二电子元件21,22,22’。
于一实施例中，该第二电子元件22’外露于该第二包覆层24。
于一实施例中，该连接部250,250’与该第一支撑部251为一体成形。
于一实施例中，该连接部250,250’与该第一支撑部251弯曲呈一角度θ。
于一实施例中，该连接部250,250’包含多个电性连接垫250a。又，该连接部250’还包含一散热片250b。
于一实施例中，该电子封装结构3还包括一形成于该连接部250上的金属层36，且该金属层36外露于该第二包覆层24。
综上所述，本发明的电子封装结构及其制法，通过将该导电架设于该承载件上，且该连接部外露于该第二包覆层，以取代现有的焊锡球或铜柱，故本发明的组装工时更快且制作成本更便宜。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何所属领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (24)

1.一种电子封装结构，其特征为，该电子封装结构包括：
承载件；
电子元件，其设置且电性连接至该承载件；
导电架，其包含有多个电性连接垫以及设于该承载件上且连结该电性连接垫的多个支撑部；以及
包覆层，其形成于该承载件上以包覆该电子元件与该导电架的支撑部，且令该电性连接垫外露出该包覆层。
2.根据权利要求1所述的电子封装结构，其特征为，该承载件具有相对的第一侧与第二侧，且于该第一侧与该第二侧的至少一者上设有该电子元件。
3.根据权利要求1所述的电子封装结构，其特征为，该导电架电性连接该承载件。
4.根据权利要求1所述的电子封装结构，其特征为，该电子元件的部分表面外露于该包覆层。
5.根据权利要求1所述的电子封装结构，其特征为，该电性连接垫与该支撑部为一体成形。
6.根据权利要求1所述的电子封装结构，其特征为，该电性连接垫与该支撑部之间弯曲呈一角度。
7.根据权利要求1所述的电子封装结构，其特征为，该导电架还包含有一连结该多个电性连接垫的外围部及连结该外围部且设于该承载件上的另一支撑部。
8.根据权利要求1所述的电子封装结构，其特征为，该电子封装结构还包含设于该包覆层上的散热片，且该电性连接垫位于该散热片周围。
9.根据权利要求1所述的电子封装结构，其特征为，该电子封装结构还包括形成于该电性连接垫上的金属层。
10.根据权利要求9所述的电子封装结构，其特征为，该金属层外露出该包覆层。
11.一种电子封装结构的制法，其特征为，该制法包括：
设置至少一电子元件与至少一导电架于一承载件上，其中，该导电架包含有一外围部、连结该外围部的多个连接部以及设于该承载件上且连结该连接部的多个第一支撑部；
形成包覆层于该承载件上，以包覆该电子元件与导电架；以及
移除该外围部，且令该连接部与该第一支撑部保留于该包覆层中。
12.根据权利要求11所述的电子封装结构的制法，其特征为，该承载件具有相对的第一侧与第二侧，且于该第一侧与该第二侧的至少一者上设有该电子元件。
13.根据权利要求11所述的电子封装结构的制法，其特征为，该导电架电性连接该承载件。
14.根据权利要求11所述的电子封装结构的制法，其特征为，该电子元件的部分表面外露于该包覆层。
15.根据权利要求11所述的电子封装结构的制法，其特征为，该导电架还包含有连接及支撑该外围部的第二支撑部。
16.根据权利要求15所述的电子封装结构的制法，其特征为，该制法还包括于移除该外围部时，一并移除该第二支撑部。
17.根据权利要求11所述的电子封装结构的制法，其特征为，该连接部与该外围部为一体成形。
18.根据权利要求11所述的电子封装结构的制法，其特征为，该连接部、第一支撑部与外围部为一体成形。
19.根据权利要求11所述的电子封装结构的制法，其特征为，该连接部与该第一支撑部间弯曲呈一角度。
20.根据权利要求11所述的电子封装结构的制法，其特征为，该连接部包含多个电性连接垫。
21.根据权利要求20所述的电子封装结构的制法，其特征为，该连接部还包含一散热片，且令该电性连接垫位于该散热片周围。
22.根据权利要求11所述的电子封装结构的制法，其特征为，该制法还包括于形成该包覆层之前，形成金属层于该连接部上。
23.根据权利要求22所述的电子封装结构的制法，其特征为，该金属层外露出该包覆层。
24.根据权利要求11所述的电子封装结构的制法，其特征为，该连接部的部分表面外露出该包覆层。
CN201710149096.1A 2017-02-24 2017-03-14 电子封装结构及其制法 Pending CN108511352A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106106409A TWI637536B (zh) 2017-02-24 2017-02-24 電子封裝結構及其製法
TW106106409 2017-02-24

Publications (1)

Publication Number Publication Date
CN108511352A true CN108511352A (zh) 2018-09-07

Family

ID=63246503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710149096.1A Pending CN108511352A (zh) 2017-02-24 2017-03-14 电子封装结构及其制法

Country Status (3)

Country Link
US (1) US20180247886A1 (zh)
CN (1) CN108511352A (zh)
TW (1) TWI637536B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI710099B (zh) * 2020-04-16 2020-11-11 矽品精密工業股份有限公司 封裝結構及其製法
TWI798952B (zh) * 2021-11-22 2023-04-11 矽品精密工業股份有限公司 電子封裝件及其製法
TWI856645B (zh) * 2023-05-08 2024-09-21 力成科技股份有限公司 抗翹曲的半導體封裝元件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619070A (en) * 1993-12-28 1997-04-08 Kabushiki Kaisha Toshiba Semiconductor device which radiates heat and applies substrate potential from rear surface of semiconductor chip
JP2008042063A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置
CN101752327A (zh) * 2008-12-01 2010-06-23 矽品精密工业股份有限公司 具有散热结构的半导体封装件
CN105990265A (zh) * 2015-02-26 2016-10-05 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784541B2 (en) * 2000-01-27 2004-08-31 Hitachi, Ltd. Semiconductor module and mounting method for same
TW479337B (en) * 2001-06-04 2002-03-11 Siliconware Precision Industries Co Ltd High heat dissipation efficiency stacked-die BGA chip package structure and manufacturing process
SG111919A1 (en) * 2001-08-29 2005-06-29 Micron Technology Inc Packaged microelectronic devices and methods of forming same
US7405468B2 (en) * 2003-04-11 2008-07-29 Dai Nippon Printing Co., Ltd. Plastic package and method of fabricating the same
TWI250622B (en) * 2003-09-10 2006-03-01 Siliconware Precision Industries Co Ltd Semiconductor package having high quantity of I/O connections and method for making the same
TWI284394B (en) * 2005-05-12 2007-07-21 Advanced Semiconductor Eng Lid used in package structure and the package structure of having the same
TW200743032A (en) * 2006-05-10 2007-11-16 Siliconware Precision Industries Co Ltd Semiconductor package and method for manufacturing the same
TWI311789B (en) * 2006-06-13 2009-07-01 Siliconware Precision Industries Co Ltd Heat sink package structure and method for fabricating the same
TW200840000A (en) * 2007-03-16 2008-10-01 Advanced Semiconductor Eng Multi-chip package with a single die pad
US7517733B2 (en) * 2007-03-22 2009-04-14 Stats Chippac, Ltd. Leadframe design for QFN package with top terminal leads
KR100865125B1 (ko) * 2007-06-12 2008-10-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
US20100327419A1 (en) * 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US8482115B2 (en) * 2010-05-27 2013-07-09 Stats Chippac Ltd. Integrated circuit packaging system with dual side connection and method of manufacture thereof
TW201214653A (en) * 2010-09-23 2012-04-01 Siliconware Precision Industries Co Ltd Package structure capable of discharging static electricity and preventing electromagnetic wave interference
US8618659B2 (en) * 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) * 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
CN104425425B (zh) * 2013-09-09 2018-02-06 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US9412714B2 (en) * 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
CN105405823A (zh) * 2014-08-20 2016-03-16 飞思卡尔半导体公司 具有可检查的焊接点的半导体装置
KR20170014958A (ko) * 2015-07-31 2017-02-08 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619070A (en) * 1993-12-28 1997-04-08 Kabushiki Kaisha Toshiba Semiconductor device which radiates heat and applies substrate potential from rear surface of semiconductor chip
JP2008042063A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置
CN101752327A (zh) * 2008-12-01 2010-06-23 矽品精密工业股份有限公司 具有散热结构的半导体封装件
CN105990265A (zh) * 2015-02-26 2016-10-05 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法

Also Published As

Publication number Publication date
TWI637536B (zh) 2018-10-01
US20180247886A1 (en) 2018-08-30
TW201832378A (zh) 2018-09-01

Similar Documents

Publication Publication Date Title
CN107424973B (zh) 封装基板及其制法
US10916526B2 (en) Method for fabricating electronic package with conductive pillars
US20140367850A1 (en) Stacked package and method of fabricating the same
US12272671B2 (en) Semiconductor device package and method for manufacturing the same
JP2009044110A (ja) 半導体装置及びその製造方法
CN107785334B (zh) 电子封装结构及其制法
US20100314744A1 (en) Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
CN108511352A (zh) 电子封装结构及其制法
US20240421103A1 (en) Semiconductor device package and method for manufacturing the same
CN106158792A (zh) 半导体封装及其制造方法
TWI723414B (zh) 電子封裝件及其製法
TWI689067B (zh) 電子封裝件及其製法
TWI610402B (zh) 電子封裝結構及其製法
CN206259336U (zh) 半导体装置
CN108447829A (zh) 封装结构及其制法
CN106941101A (zh) 封装基板及其制作方法
KR102472045B1 (ko) 반도체 패키지
CN108364916A (zh) 电子封装件及其制法
CN108666255A (zh) 封装堆叠结构及其制法
KR102109042B1 (ko) 반도체 패키지
TW201810578A (zh) 內埋式線路封裝之方法
KR20130103047A (ko) 반도체 패키지
JP2008251930A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180907