JP2013131598A - 電子部品、及び電子デバイス - Google Patents
電子部品、及び電子デバイス Download PDFInfo
- Publication number
- JP2013131598A JP2013131598A JP2011279445A JP2011279445A JP2013131598A JP 2013131598 A JP2013131598 A JP 2013131598A JP 2011279445 A JP2011279445 A JP 2011279445A JP 2011279445 A JP2011279445 A JP 2011279445A JP 2013131598 A JP2013131598 A JP 2013131598A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- semiconductor chip
- wiring
- electronic component
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】接続部の微細化を実現するとともに接続信頼性を確保できる電子部品、及び電子デバイスを提供する。
【解決手段】半導体チップ2と、半導体チップ2に接続される配線部15が設けられた配線基板1と、半導体チップ2と配線部15との接続部分を覆った状態に配線基板1に設けられる樹脂部20と、を備えた電子部品100に関する。半導体チップ2は、各々が千鳥状となるように配置されるとともに配線部15に接続される第1のバンプ及び第2のバンプを有している。第1のバンプは第2のバンプに対して半導体チップの内側に配置され、第1のバンプの長さは第2のバンプよりも長い。
【選択図】図1
【解決手段】半導体チップ2と、半導体チップ2に接続される配線部15が設けられた配線基板1と、半導体チップ2と配線部15との接続部分を覆った状態に配線基板1に設けられる樹脂部20と、を備えた電子部品100に関する。半導体チップ2は、各々が千鳥状となるように配置されるとともに配線部15に接続される第1のバンプ及び第2のバンプを有している。第1のバンプは第2のバンプに対して半導体チップの内側に配置され、第1のバンプの長さは第2のバンプよりも長い。
【選択図】図1
Description
本発明は、電子部品、及び電子デバイスに関するものである。
従来、半導体チップを配線基板上に実装する技術ではチップと配線基板との導通信頼性の確保とともに、電子部品の高密度化に伴って隣接する配線(バンプ)間の更なる狭ピッチ化(微細化)が求められている。このようなバンプ配置について千鳥状に配置することで上述の微細化を図った技術が知られている(例えば、特許文献1参照)。
しかしながら、上記従来技術においてはアンダーフィル材の硬化収縮等の影響が考慮されていないため、微細化によりバンプが密集した部分において上記アンダーフィル材の剥離が発生し、接続信頼性を低下させるおそれがあるといった問題がある。
本発明はこのような事情に鑑みてなされたものであって、接続部の微細化を実現するとともに接続信頼性を確保できる電子部品、及び電子デバイスを提供することを目的とする。
上記の課題を解決するために、本発明の電子部品は、半導体チップと、前記半導体チップに接続される配線部が設けられた配線基板と、前記半導体チップと前記配線部との接続部分を覆った状態に前記配線基板に設けられる樹脂部と、を備え、前記半導体チップは、各々が千鳥状となるように配置されるとともに前記配線部に接続される第1のバンプ及び第2のバンプを有し、前記第1のバンプは前記第2のバンプに対して前記半導体チップの内側に配置され、前記第1のバンプの長さは前記第2のバンプよりも長いことを特徴とする。
本発明の電子部品によれば、第1のバンプの長さが第2のバンプの長さよりも長く設定されるので、第2のバンプが小型化されることでバンプ間のスペースを拡大することができる。よって、樹脂部と配線基板との接触面積が拡がって樹脂部の硬化収縮による応力集中が緩和され、樹脂部の密着力が向上して剥離の発生を防止し、高い接続信頼性を確保できる。
上記電子部品においては、前記第1のバンプ及び前記第2のバンプにおける前記配線部の長さ方向での間隔は、当該第1のバンプ及び当該第2のバンプにおける配列ピッチの2倍以上であるのが好ましい。
この構成によれば、上述のようにバンプ間のスペースを十分拡大することができる。
この構成によれば、上述のようにバンプ間のスペースを十分拡大することができる。
上記電子部品においては、前記第1のバンプの幅は、前記第2のバンプの幅と同一であるのが好ましい。
この構成によれば、第1のバンプ及び第2のバンプが同一の幅から構成されるので、半導体チップを実装する際、バンプに対する幅方向での位置合わせを容易にすることができる。
この構成によれば、第1のバンプ及び第2のバンプが同一の幅から構成されるので、半導体チップを実装する際、バンプに対する幅方向での位置合わせを容易にすることができる。
本発明の電子デバイスは、上記電子部品を備えることを特徴とする。
本発明の電子デバイスによれば、上述したように樹脂部の剥離を防止した接続信頼性の高い電子部品を備えるので、該電子デバイス自体も接続信頼性の高い高品質なものとなる。
以下、図面を参照して、本発明の実施の形態について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造における縮尺や数等が異なっている。
図1は本実施形態に係る電子部品100の構成を示す平面図であり、図2は電子部品100における要部構成を示す断面図である。
図1に示すように、電子部品100は、配線基板1と、該配線基板1に実装される半導体チップ2と、を主体として構成される。なお、電子部品100は、後述する液晶モジュールの駆動ドライバーを構成するためのものである。
図1に示すように、電子部品100は、配線基板1と、該配線基板1に実装される半導体チップ2と、を主体として構成される。なお、電子部品100は、後述する液晶モジュールの駆動ドライバーを構成するためのものである。
配線基板1は、例えばポリイミド等のフィルム材料から構成された可撓性を有するものである。また、配線基板1は配線部15を有する。配線部15は入力用配線11と出力用配線12とを含む。入力用配線11は半導体チップ2の入力側に接続されるものであり、出力用配線12は半導体チップ2の出力側に接続されるものである。入力用配線11及び出力用配線12は、例えば銅箔パターンから構成される。
図2に示すように半導体チップ2は、配線基板1の入力用配線11に電気的に接続される入力側バンプ21と、配線基板1の出力用配線12に電気的に接続される出力側バンプ22と、を有している。
本実施形態では、半導体チップ2(入力側バンプ21及び出力側バンプ22)が異方導電性フィルム(ACF;Anisotropic Conductive Film)を介して配線基板1(入力用配線11及び出力用配線12)に実装されている。なお、異方導電性フィルムに代えて異方導電性ペースト(ACP; Anisotropic Conductive Paste)、絶縁性接着剤、絶縁性樹脂等を用いても良い。
入力用配線11及び出力用配線12は、一端側が半導体チップ2にそれぞれ電気的に接続されている。また、配線基板1上には入力用配線11及び出力用配線12を覆うようにソルダーレジスト層16が設けられている。入力用配線11及び出力用配線12の他端側は、ソルダーレジスト層16から露出した状態とされている。
電子部品100は、半導体チップ2の周囲を覆うようにアンダーフィル材(樹脂部)20が設けられている。アンダーフィル材20は、ソルダーレジスト層16上に重なるように設けられている。このようなアンダーフィル材20としては、熱硬化性を有する樹脂材料から構成される。
図3は半導体チップ2の能動面の構成を示す図である。なお、図3においては説明をわかり易くするため、配線基板1に形成された入力用配線11及び出力用配線12を図示している。
図3に示すように、半導体チップ2の能動面2aには、入力側バンプ21及び出力側バンプ22がそれぞれ設けられている。出力側バンプ22は、入力側バンプ21に比べて、狭いピッチで配置されている。具体的に出力側バンプ22は千鳥状に配列されている。また、配線基板1側においても半導体チップ2と同様、出力用配線12における半導体チップ2に接続される側の端部が千鳥状に配置されている。これにより、出力用配線12は入力用配線11に比べて狭ピッチで配置されたものとなっている。
出力側バンプ22は、半導体チップ2の内側に設けられる内側バンプ(第1のバンプ)22aと、該内側バンプ22aに対して外側に設けられる外側バンプ(第2のバンプ)22bと、を有している。
図4は半導体チップ2及び配線基板1の実装部分の要部構成を示す図である。
図4に示すように千鳥状に配置された内側バンプ22a及び外側バンプ22bは、それぞれ同じ幅となっている。内側バンプ22aの長さL1は、外側バンプ22bの長さL2よりも長く設定されている。また、内側バンプ22a及び外側バンプ22bにおける配線部15の長さ方向での間隔Yは、内側バンプ22a及び外側バンプ22b間の配列ピッチXの2倍以上に設定されている。
図4に示すように千鳥状に配置された内側バンプ22a及び外側バンプ22bは、それぞれ同じ幅となっている。内側バンプ22aの長さL1は、外側バンプ22bの長さL2よりも長く設定されている。また、内側バンプ22a及び外側バンプ22bにおける配線部15の長さ方向での間隔Yは、内側バンプ22a及び外側バンプ22b間の配列ピッチXの2倍以上に設定されている。
ところで、上記アンダーフィル材20は熱硬化性樹脂材料から構成されるため、硬化収縮時に応力集中が生じてしまう。このような応力集中が生じると配線基板1に対するアンダーフィル材20の密着力が低下し、配線基板1からアンダーフィル材20が剥離する可能性がある。
このような不具合に対し、本実施形態に係る電子部品100によれば、上記条件(L1>L2およびY≧2X)を満たす出力側バンプ22を含む半導体チップ2と、該出力側バンプ22に対応するピッチの出力用配線12を含む配線基板1と、を備えたものとしている。
上述したような条件(L1>L2およびY≧2X)を満たすことで、内側バンプ22a及び外側バンプ22b間の間隔Yを拡げることができる。よって、アンダーフィル材20と配線基板1との接触面積を相対的に拡大させることができる。
また、本実施形態に係る電子部品100では、外側バンプ22bの長さL2を相対的に短くすることでアンダーフィル材20の硬化収縮による応力集中を緩和し、アンダーフィル材20の剥離を防止できる。また、外側バンプ22bの長さL2を短くすることで、バンプ22a,22b間の間隔Yを拡げつつ、半導体チップ2のサイズが大型化するのを防止できる。
以上述べたように、本実施形態に係る電子部品100によれば、バンプ22a,22b間のスペースを拡大することで、アンダーフィル材20と配線基板1との接触面積が拡がってアンダーフィル材20の硬化収縮による応力集中が緩和され、アンダーフィル材20の密着力が向上して剥離の発生を防止し、高い接続信頼性を確保できる。
なお、上記説明では電子部品100として、半導体チップ2を備えた場合を例に挙げて説明したが、半導体チップ2を例えばコンデンサ、抵抗等の電子素子に置き換えることもできる。
続いて、本発明の電子デバイスとして液晶モジュールに適用した場合を例に挙げて説明する。図5は液晶モジュールの構成を示す断面図であり、同図(a)は同図(b)に示される液晶モジュールのA−A線矢視による断面図、同図(b)は液晶モジュールの平面構成を示す図である。
図5(b)に示されるように、液晶モジュール200は、液晶パネル201と、液晶パネル201を駆動する駆動ドライバー202と、を備えている。駆動ドライバー202は、上記電子部品100から構成されるものであり、駆動用回路が形成された上記半導体チップ2を有している。
液晶パネル201は、素子基板210と、対向基板211と、これら基板210,211間に挟持された液晶層212と、を有している。
素子基板210は、例えばガラス基板から構成されるものであり、ITO等の透明電極からなる画素電極、及び画素電極への電圧印可をスイッチングするためのTFT駆動部(不図示)を備えるものである。
また、対向基板211は、例えばガラス基板から構成されるものであり、内面にITO等の透明電極からなる対向電極を有している。
また、対向基板211は、例えばガラス基板から構成されるものであり、内面にITO等の透明電極からなる対向電極を有している。
素子基板210は対向基板211よりも大きく形成され、一端部が張り出した張出部210aを有している。張出部210aの内面には透明電極から構成された配線部213が形成されている。配線部213は、一端側が素子基板210に設けられた不図示のTFT駆動部に接続され、他端側がACF214を介して駆動ドライバー202を構成する電子部品100の出力用配線12と電気的に接続されている。
また、駆動ドライバー202(電子部品100)の入力用配線11には、ACF215を介して外部接続基板220が接続されている。外部接続基板220には、入力用配線11と同一ピッチで形成された端子(不図示)が形成され、該端子と入力用配線11とが位置合わせされた状態で外部接続基板220が実装されている。また、外部接続基板220は不図示の外部装置である電源装置等に接続されている。これにより、外部接続基板220は、駆動ドライバー202に対して電力を供給可能としている。
液晶モジュール200は、このような構成に基づき、入力用配線11を介して外部装置から供給した電力により駆動した駆動ドライバー202を介して液晶パネル201を駆動可能となっている。液晶パネル201は、駆動ドライバー202から送られる駆動信号に基づき、素子基板210側の画素電極と対向電極との間で液晶層212に電圧を印可することで所望の画像を表示可能となっている。
本実施形態によれば、駆動ドライバー202として、バンプ22a,22b間のスペースを拡大してアンダーフィル材20の剥離を防止した接続信頼性の高い電子部品100を備えるので、液晶モジュール200自体も接続信頼性が高く高品質なものとなる。
また、本発明の電子部品が適用される電子デバイスは、液晶モジュールに限るものではなく、プリンターヘッドや、有機エレクトロルミネッセンス装置(有機EL装置)、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置(Field Emission Display等)など、各種の電気光学装置や各種の電子モジュールに適用可能である。
100 電子部品、1 配線基板、2 半導体チップ、12 出力用配線、15 配線部、20 アンダーフィル材(樹脂部)、22 出力側バンプ、22a 内側バンプ(第1のバンプ)、22b 外側バンプ(第2のバンプ)、200 液晶モジュール(電子デバイス)
Claims (4)
- 半導体チップと、
前記半導体チップに接続される配線部が設けられた配線基板と、
前記半導体チップと前記配線部との接続部分を覆った状態に前記配線基板に設けられる樹脂部と、を備え、
前記半導体チップは、各々が千鳥状となるように配置されるとともに前記配線部に接続される第1のバンプ及び第2のバンプを有し、
前記第1のバンプは前記第2のバンプに対して前記半導体チップの内側に配置され、
前記第1のバンプの長さは前記第2のバンプよりも長いことを特徴とする電子部品。 - 前記第1のバンプ及び前記第2のバンプにおける前記配線部の長さ方向での間隔は、当該第1のバンプ及び当該第2のバンプにおける配列ピッチの2倍以上であることを特徴とする請求項1に記載の電子部品。
- 前記第1のバンプの幅は、前記第2のバンプの幅と同一であることを特徴とする請求項1又は2に記載の電子部品。
- 請求項1乃至3のいずれか1項に記載の電子部品を備えることを特徴とする電子デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011279445A JP2013131598A (ja) | 2011-12-21 | 2011-12-21 | 電子部品、及び電子デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011279445A JP2013131598A (ja) | 2011-12-21 | 2011-12-21 | 電子部品、及び電子デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013131598A true JP2013131598A (ja) | 2013-07-04 |
Family
ID=48908939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011279445A Pending JP2013131598A (ja) | 2011-12-21 | 2011-12-21 | 電子部品、及び電子デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013131598A (ja) |
-
2011
- 2011-12-21 JP JP2011279445A patent/JP2013131598A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4888462B2 (ja) | 電子部品の実装構造 | |
JP5008767B2 (ja) | 基板モジュールおよびその製造方法 | |
KR101049252B1 (ko) | 테이프 배선 기판, 그 테이프 배선 기판을 포함하는반도체 칩 패키지 및 그 반도체 칩 패키지를 포함하는액정 표시 장치 | |
JP4548459B2 (ja) | 電子部品の実装構造体 | |
US10747074B2 (en) | Chip on film package and display apparatus having the same | |
JP2008112070A (ja) | 基板間接続構造、基板間接続方法、表示装置 | |
WO2011161857A1 (ja) | 表示装置 | |
CN100414364C (zh) | 显示装置 | |
US20110169791A1 (en) | Display device | |
WO2017138443A1 (ja) | 半導体装置及び表示装置 | |
JP2008203484A (ja) | 電気光学装置、フレキシブル回路基板の実装構造体及び電子機器 | |
KR20080075282A (ko) | 회로 필름과 이를 이용한 평판표시장치 | |
JP2008277646A (ja) | 電気光学装置用基板、実装構造体及び電子機器 | |
JP2009099765A (ja) | 電子部品の実装構造 | |
JP2013131598A (ja) | 電子部品、及び電子デバイス | |
JP2008112911A (ja) | 基板間接続構造、基板間接続方法、表示装置 | |
JP5358923B2 (ja) | 電子部品の実装構造 | |
JP2019008106A (ja) | アレイ基板およびアレイ基板を備える表示パネル | |
JP5333367B2 (ja) | 電気光学装置及び電子モジュール | |
WO2012117959A1 (ja) | 半導体素子および表示パネル | |
JP2008028081A (ja) | 半導体装置およびその製造方法 | |
JP2013197270A (ja) | 半導体装置及び電子デバイス | |
JP2009188202A (ja) | 基板実装構造及び液晶表示装置 | |
JP4244612B2 (ja) | 電気光学装置、電子機器および配線基板 | |
JP2004177578A (ja) | 電子モジュール |