JP2013093923A - 電力変換器の制御装置および制御方法 - Google Patents

Abstract

【課題】複数のスイッチング素子を含む電力変換器において、動作モードに応じてスイッチング速度を制御することによって、サージ電圧抑制およびスイッチング損失低減の両立を図る。
【解決手段】電力変換器５０は、スイッチング素子Ｓ１〜Ｓ４を独立にオンオフ制御して、直流電源１０，２０および負荷３０の間で電力変換を実行する第１の動作モードと、スイッチング素子Ｓ１〜Ｓ４のうちの２個ずつを共通にオンオフ制御して、直流電源１０または２０と負荷３０の間で電力変換を実行する第２の動作モードとを有する。スイッチング素子Ｓ１〜Ｓ４の各々のターンオンおよびターンオフ時におけるスイッチング速度は、動作モードに応じて制御される。具体的には、第２の動作モードにおけるスイッチング速度は、第１の動作モードにおけるスイッチング速度よりも高い。
【選択図】図１

Description

この発明は、電力変換器の制御装置および制御方法に関し、より特定的には、電力変換器を構成する電力用半導体スイッチング素子のスイッチング速度の制御に関する。

複数の電力用半導体スイッチング素子（以下、単に「スイッチング素子」とも称する）のオンオフ制御によって直流電源と負荷との間で電力変換を実行する電力変換器が一般的に用いられている。このような、電力変換器には、複数の動作モードを有するものが知られている。

特開２００８−５４４７７号公報（特許文献１）には、複数の直流電源からの複数の電圧を入力として複数の直流電圧を出力する電圧変換装置が記載されている。特許文献１に記載の電力変換装置では、エネルギ蓄積手段（コイル）の端子と、複数の入力電位および複数の出力電位との接続を切替えることによって動作モードが切替えられる。そして、動作モードには、２つの直流電源から並列に負荷へ電力を供給するモードが含まれる。

特開２０１０−５７２８８号公報（特許文献２）には、第１蓄電ユニットおよび第２蓄電ユニットを備えた電力供給装置として、当該蓄電ユニット間の直流接続と並列接続とを切替えるスイッチを設けた構成が記載されている。すなわち、特許文献２の電力供給装置は、第１蓄電ユニットおよび第２蓄電ユニットが直列に接続される動作モードと、並列に接続される動作モードとを有している。

また、電力変換器を構成するスイッチング素子の駆動回路として、ゲート抵抗を切替えることによって、ターンオフおよびターンオン時における制御電極の電圧または電流（代表的には、ゲート電圧）の変化速度、すなわち、スイッチング速度を可変に制御する構成が、特開２００２−１２５３６３号公報（特許文献３）および特開２００６−２２２５９３号公報（特許文献４）等に記載されている。

特開２００８−５４４７７号公報 特開２０１０−５７２８８号公報 特開２００２−１２５３６３号公報 特開２００６−２２２５９３号公報

複数の動作モードを有する電力変換器では、動作モードに応じて、スイッチング素子の制御態様が変化するケースが予想される。特に、一部の動作モードにおいて、複数のスイッチング素子の一部を共通にオンオフ制御する場合には、同時に複数個のスイッチング素子で電力損失が発生することになるため、電力変換器の効率低下が懸念される。

この発明は、このような問題点を解決するためになされたものであって、この発明の目的は、複数のスイッチング素子を含むように構成された電力変換器において、動作モードに応じてスイッチング速度を制御することによって、サージ電圧抑制およびスイッチング損失低減の両立を図ることである。

この発明のある局面では、複数のスイッチング素子を含む電力変換器の制御装置であって、複数のスイッチング素子の各々に対応して設けられた駆動制御回路と、制御回路とを含む。駆動制御回路は、対応するスイッチング素子の制御電極の駆動速度を制御する。制御回路は、複数のスイッチング素子の各々を独立にオンオフ制御する第１のモードと、複数のスイッチング素子のうちの少なくとも２個のスイッチング素子を共通にオンオフ制御する第２のモードとを選択する。駆動制御回路は、第２のモードにおける駆動速度を、第１のモードにおける駆動速度よりも高くする。

好ましくは、電力変換器は、負荷と電気的に接続される電源配線上の出力電圧を制御するように、第１および第２の直流電源と電源配線との間で直流電圧変換を実行するように構成される。複数のスイッチング素子は、第１から第４のスイッチング素子を有する。第１のスイッチング素子は、第１のノードおよび電源配線の間に電気的に接続される。第２のスイッチング素子は、第１のノードおよび第２のノードの間に電気的に接続される。第３のスイッチング素子は、第２の直流電源の負極端子と電気的に接続された第３のノードと、第２のノードとの間に電気的に接続される。第４のスイッチング素子は、第１の直流電源の負極端子および第３のノードの間に電気的に接続される。電力変換器は、第２のノードおよび第１の直流電源の正極端子の間に電気的に接続された第１のリアクトルと、第１のノードおよび第２の直流電源の正極端子の間に電気的に接続された第２のリアクトルとをさらに含む。

さらに好ましくは、電力変換器は、第１のモードにおいて、第１から第４のスイッチング素子の制御によって、第１および第２の直流電源が電源配線に対して並列に電気的に接続された状態で直流電圧変換を実行するように動作する。

また、さらに好ましくは、電力変換器は、第２のモードにおいて、第１および第２のスイッチング素子のオンオフを共通に制御するとともに、第３および第４のスイッチング素子のオンオフを共通に制御することによって、第１の直流電源と電源配線との間で直流電圧変換を実行する。

あるいは、さらに好ましくは、電力変換器は、第２のモードにおいて、第１および第４のスイッチング素子のオンオフを共通に制御するとともに、第２および第３のスイッチング素子のオンオフを共通に制御することによって、第２の直流電源と電源配線との間で直流電圧変換を実行する。

好ましくは、制御装置は、第１のモードから第２のモードへの切替の際には、複数のスイッチング素子の制御を切替えた後に、駆動制御回路における駆動速度を上昇させる。

あるいは好ましくは、、制御装置は、第２のモードから第１のモードへの切替の際には、駆動制御回路における駆動速度を低下させた後に、複数のスイッチング素子の制御を切替える。

この発明の他の局面では、複数のスイッチング素子を含む電力変換器の制御方法であって、電力変換器は、複数のスイッチング素子の各々を独立にオンオフ制御する第１のモードと、複数のスイッチング素子のうちの少なくとも２個のスイッチング素子を共通にオンオフ制御する第２のモードとを有する。制御方法は、第１のモードで電力変換器が動作しているときに、複数のスイッチング素子の各々に対応して設けられた駆動制御回路による対応するスイッチング素子の制御電極の駆動速度を第１の速度に制御するステップと、第２のモードで電力変換器が動作しているときに、駆動制御回路による駆動速度を、第１の速度よりも高い第２の速度に制御するステップとを含む。

好ましくは、制御方法は、第１のモードから第２のモードへの切替を指示するステップと、第１のモードから第２のモードへの切替が指示されたときに、複数のスイッチング素子の制御を切替えるステップと、複数のスイッチング素子の制御を切替えた後に、駆動制御回路による駆動速度を第１の速度から第２の速度へ上昇させるステップとをさらに含む。

また好ましくは、制御方法は、第２のモードから第１のモードへの切替を指示するステップと、第１のモードから第２のモードへの切替が指示されたときに、駆動制御回路による駆動速度を第２の速度から第１の速度へ低下させるステップと、駆動速度を低下させた後に、複数のスイッチング素子の制御を切替えるステップとをさらに含む。

この発明によれば、複数のスイッチング素子を含むように構成された電力変換器において、動作モードに応じてスイッチング速度を制御することによって、サージ電圧抑制およびスイッチング損失低減の両立を図ることができる。

本発明の実施の形態による電力変換器の制御装置を含む電源システムの構成例を示す回路図である。 図１に示した負荷の構成例を示す概略図である。 図１に示された電力変換器の動作モードを説明するための図表である。 直流電源の特性の一例を示す概念図である。 パラレル接続モードにおける第１の回路動作を説明する回路図である。 パラレル接続モードにおける第２の回路動作を説明する回路図である。 パラレル接続モードにおける第１の直流電源に対するＤＣ／ＤＣ変換（昇圧動作）を説明する回路図である。 パラレル接続モードにおける第２の直流電源に対するＤＣ／ＤＣ変換（昇圧動作）を説明する回路図である。 シリーズ接続モードにおける回路動作を説明する回路図である。 シリーズ接続モードにおけるＤＣ／ＤＣ変換（昇圧動作）を説明する回路図である。 パラレル接続モードにおける負荷側からの等価回路を示すブロック図である。 第１の電源の制御動作例を説明するための波形図である。 第２の電源の制御動作例を説明するための波形図である。 電圧源として動作する電源の制御ブロックの構成例を示す図である。 電流源として動作する電源の制御ブロックの構成例を示す図である。 パラレル接続モードにおける各制御データの設定を説明する図表である。 シリーズ接続モードにおける負荷側からの等価回路を示すブロック図である。 シリーズ接続モードにおける制御動作例を説明するための波形図である。 シリーズ接続モードにおける電源の制御ブロックの構成例を示す図である。 シリーズ接続モードにおける各制御データの設定を説明する図表である。 比較例として示される電力変換器の回路図である。 比較例の電力変換器の単独電源モードでの動作を説明するための第１の回路図である。 比較例の電力変換器の単独電源モードでの動作を説明するための第２の回路図である。 本発明の実施の形態による電力変換装置において各スイッチング素子に対して設けられる駆動制御回路の構成例を説明する回路図である。 スイッチング素子におけるゲート抵抗とスイッチング速度との関係を説明するための動作波形図が示される。 本実施の実施の形態による電力変換器５０を構成するスイッチング素子の単独電源モードにおけるターンオフ時の動作波形である。 本実施の形態による電力変換器における動作モードの遷移図である。 パラレル接続モードから単独電源モードへの切替時の制御処理を説明するためのフローチャートである。 単独電源モードからパラレル接続モードへの切替時の制御処理を説明するためのフローチャートである。

以下に、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下では、図中の同一または相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。

（電力変換器の回路構成）
図１は、本発明の実施の形態による電力変換器の制御装置を含む電源システムの構成例を示す回路図である。

図１を参照して、電源システム５は、直流電源１０と、直流電源２０と、負荷３０と、電力変換器５０とを備える。

本実施の形態において、直流電源１０および２０の各々は、リチウムイオン二次電池やニッケル水素電池のような二次電池、あるいは、電気二重層キャパシタやリチウムイオンキャパシタ等の出力特性に優れた直流電圧源要素により構成される。直流電源１０および直流電源２０は、「第１の直流電源」および「第２の直流電源」にそれぞれ対応する。

直流電源１０および２０は、同種および同容量の直流電源によって構成することも可能であり、特性および／または容量が異なる直流電源によって構成することも可能である。

電力変換器５０は、直流電源１０および直流電源２０と、負荷３０との間に接続される。電力変換器５０は、負荷３０と接続された電源配線ＰＬ上の直流電圧（以下、出力電圧Ｖｏとも称する）を電圧指令値Ｖｏ＊に従って制御するように構成される。

負荷３０は、電力変換器５０の出力電圧Ｖｏを受けて動作する。電圧指令値Ｖｏ＊は、負荷３０の動作に適した電圧に設定される。電圧指令値Ｖｏ＊は、負荷３０の状態に応じて可変に設定されてもよい。さらに、負荷３０は、回生発電等によって、直流電源１０
，２０の充電電力を発生可能に構成されてもよい。

電力変換器５０は、スイッチング素子Ｓ１〜Ｓ４と、リアクトルＬ１，Ｌ２とを含む。本実施の形態において、スイッチング素子としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、電力用ＭＯＳ（Metal Oxide Semiconductor）トランジスタあるいは電力用バイポーラトランジスタ等を用いることができる。スイッチング素子Ｓ１〜Ｓ４に対しては、逆並列ダイオードＤ１〜Ｄ４が配置されている。また、スイッチング素子Ｓ１〜Ｓ４は、図示しない制御信号に応答して、オンオフを制御することが可能である。

スイッチング素子Ｓ１は、電源配線ＰＬおよびノードＮ１の間に電気的に接続される。リアクトルＬ２は、ノードＮ１と直流電源２０の正極端子との間に接続される。スイッチング素子Ｓ２はノードＮ１およびＮ２の間に電気的に接続される。リアクトルＬ１はノードＮ２と直流電源１０の正極端子との間に接続される。

スイッチング素子Ｓ３は、ノードＮ２およびＮ３の間に電気的に接続される。ノードＮ３は、直流電源２０の負極端子と電気的に接続される。スイッチング素子Ｓ４は、ノードＮ３および接地配線ＧＬの間に電気的に接続される。接地配線ＧＬは、負荷３０および、直流電源１０の負極端子と電気的に接続される。

図１から理解されるように、電力変換器５０は、直流電源１０および直流電源２０の各々に対応して昇圧チョッパ回路を備えた構成となっている。すなわち、直流電源１０に対しては、スイッチング素子Ｓ１，Ｓ２を上アーム素子とする一方で、スイッチング素子Ｓ３，Ｓ４を下アーム素子とする電流双方向の第１の昇圧チョッパ回路が構成される。同様に、直流電源２０に対しては、スイッチング素子Ｓ１，Ｓ４を上アーム素子とする一方で、スイッチング素子Ｓ２，Ｓ３を下アーム素子とする電流双方向の第２の昇圧チョッパ回路が構成される。

そして、第１の昇圧チョッパ回路によって、直流電源１０および電源配線ＰＬの間に形成される電力変換経路と、第２の昇圧チョッパ回路によって、直流電源２０および電源配線ＰＬの間に形成される電力変換経路との両方に、スイッチング素子Ｓ１〜Ｓ４が含まれる。

制御装置４０は、負荷３０への出力電圧Ｖｏを制御するために、スイッチング素子Ｓ１〜Ｓ４のオンオフを制御する制御信号ＳＧ１〜ＳＧ４を生成する。なお、図１では図示を省略しているが、直流電源１０の電圧（以下、Ｖ［１］と表記する）および電流（以下、Ｉ［１］と表記する）、直流電源２０の電圧（以下、Ｖ［２］と表記する）および電流（Ｉ［２］と表記する）、ならびに、出力電圧Ｖｏの検出器（電圧センサ，電流センサ）が設けられている。さらに、直流電源１０および２０の温度（以下、Ｔ［１］およびＴ［２］と表記する）の検出器（温度センサ）についても配置することが好ましい。これらの検出器の出力は、制御装置４０へ与えられる。

図２は、負荷３０の構成例を示す概略図である。
図２を参照して、負荷３０は、たとえば電動車両の走行用電動機を含むように構成される。負荷３０は、平滑コンデンサＣＨと、インバータ３２と、モータジェネレータ３５と、動力伝達ギヤ３６と、駆動輪３７とを含む。

モータジェネレータ３５は、車両駆動力を発生するための走行用電動機であり、たとえば、複数相の永久磁石型同期電動機で構成される。モータジェネレータ３５の出力トルクは、減速機や動力分割機構によって構成される動力伝達ギヤ３６を経由して、駆動輪３７へ伝達される。駆動輪３７に伝達されたトルクにより電動車両が走行する。また、モータジェネレータ３５は、電動車両の回生制動時には、駆動輪３７の回転力によって発電する。この発電電力は、インバータ３２によってＡＣ／ＤＣ変換される。この直流電力は、電源システム５に含まれる直流電源１０，２０の充電電力として用いることができる。

なお、モータジェネレータの他にエンジン（図示せず）が搭載されたハイブリッド自動車では、このエンジンおよびモータジェネレータ３５を協調的に動作させることによって、電動車両に必要な車両駆動力が発生される。この際には、エンジンの回転による発電電力を用いて直流電源１０，２０を充電することも可能である。

このように、電動車両は、走行用電動機を搭載する車両を包括的に示すものであり、エンジンおよび電動機により車両駆動力を発生するハイブリッド自動車と、エンジンを搭載しない電気自動車および燃料電池車との両方を含むものである。

（動作モードの説明）
次に、電力変換器５０の動作モードについて説明する。

図３を参照して、電力変換器５０は、直流電源１０および２０の両方を使用する動作モードと、直流電源１０または２０の一方のみを使用する動作モード（以下、「単独電源モード」とも称する）とを有する。

２電源を使用するモードは、負荷３０に対して直流電源１０および２０が並列にＤＣ／ＤＣ変換を実行する動作モード（以下、「パラレル接続モード」とも称する）と、負荷３０に対して直流電源１０および２０を直列に接続してＤＣ／ＤＣ変換を実行する動作モード（以下、「シリーズ接続モード」とも称する）とを含む。特に、電力変換器５０は、スイッチング素子Ｓ１〜Ｓ４の制御によって、パラレル接続モードおよびシリーズ接続モードを切替えて動作することが可能である。

単独電源モードは、直流電源１０のみを使用するモードと、直流電源２０のみを使用するモードとを有する。

図４は、直流電源１０および２０の特性の一例を示す概念図である。図４には、横軸にエネルギ、縦軸に電力をプロットした、いわゆるラゴンプロットが示される。一般的に、直流電源の出力パワーおよび蓄積エネルギはトレードオフの関係にあるため、高容量型のバッテリでは高出力を得ることが難しく、高出力型のバッテリでは蓄積エネルギを高めることが難しい。

したがって、直流電源１０，２０は、一方が、蓄積エネルギが高い、いわゆる高容量型の電源で構成されるのに対して、他方が、出力パワーが高い、いわゆる高出力型の電源で構成されることが好ましい。このようにすると、高容量型の電源に蓄積されたエネルギを平準的に長期間使用する一方で、高出力型の電源をバッファとして使用して、高容量型の電源による不足分を出力することができる。

図４の例では、直流電源１０が高容量型の電源で構成される一方で、直流電源２０は高出力型の電源で構成される。したがって、直流電源１０の動作領域１１０は、直流電源２０の動作領域１２０と比較して、出力可能な電力範囲が狭い。一方で、動作領域１２０は、動作領域１１０と比較して、蓄積可能なエネルギ範囲が狭い。

負荷３０の動作点１０１では、高パワーが短時間要求される。たとえば、電動車両では、動作点１０１は、ユーザのアクセル操作による急加速時に対応する。これに対して、
負荷３０の動作点１０２では、比較的低パワーが長時間要求される。たとえば、電動車両では、動作点１０２は、継続的な高速定常走行に対応する。

動作点１０１に対しては、主に、高出力型の直流電源２０からの出力によって対応することができる。一方で、動作点１０２に対しては、主に、高容量型の直流電源１０からの出力によって対応することができる。これにより、電動車両では、高容量型のバッテリに蓄積されたエネルギを長時間に亘って使用することによって、電気エネルギによる走行距離を延ばすことができるとともに、ユーザのアクセル操作に対応した加速性能を速やかに確保することができる。

また、直流電源がバッテリによって構成される場合には、低温時に出力特性が低下する可能性や、高温時に劣化進行を抑制するために充放電が制限される可能性がある。特に、電動車両では、搭載位置の差異によって、直流電源１０，２０の間に温度差が発生するケースも生じる。したがって、電源システム５では、直流電源１０，２０の状態（特に温度）に応じて、あるいは、上述したような負荷３０の要求に応じて、いずれか一方の直流電源のみを使用した方が、効率的であるケースが存在する。単独電源モードを設けることによって、これらのケースに対応することができる。

すなわち、本実施の形態による電源システム５では、直流電源１０，２０および／または負荷３０の状態に応じて、図３に示した、パラレル接続モード、シリーズ接続モード、単独電源モード（直流電源１０または２０）のうちのいずれかの動作モードが選択される。

次に、各動作モードにおける電力変換器５０の動作について説明する。まず、電力変換器５０のパラレル接続モードでの回路動作について説明する。

（パラレル接続モードでの回路動作および制御）
図５および図６に示されるように、スイッチング素子Ｓ４またはＳ２をオンすることによって、直流電源１０および２０を電源配線ＰＬに対して並列に接続することができる。ここで、並列接続モードでは、直流電源１０の電圧Ｖ［１］と直流電源２０の電圧Ｖ［２］との高低に応じて等価回路が異なってくる。

図５（ａ）に示されるように、Ｖ［２］＞Ｖ［１］のときは、スイッチング素子Ｓ４をオンすることにより、スイッチング素子Ｓ２，Ｓ３を介して、直流電源１０および２０が並列に接続される。このときの等価回路が図５（ｂ）に示される。

図５（ｂ）を参照して、直流電源１０および電源配線ＰＬの間では、スイッチング素子Ｓ３のオンオフ制御によって、下アーム素子のオン期間およびオフ期間を交互に形成できる。同様に、直流電源２０および電源配線ＰＬの間では、スイッチング素子Ｓ２，Ｓ３を共通にオンオフ制御することによって、昇圧チョッパ回路の下アーム素子のオン期間およびオフ期間を交互に形成できる。なお、スイッチング素子Ｓ１は、負荷３０からの回生を制御するスイッチとして動作する。

一方、図６（ａ）に示されるように、Ｖ［１］＞Ｖ［２］のときには、スイッチング素子Ｓ２をオンすることにより、スイッチング素子Ｓ３，Ｓ４を介して、直流電源１０および２０が並列に接続される。このときの等価回路が図６（ｂ）に示される。

図６（ｂ）を参照して、直流電源２０および電源配線ＰＬの間では、スイッチング素子Ｓ３のオンオフ制御によって、下アーム素子のオン期間およびオフ期間を交互に形成できる。同様に、直流電源１０および電源配線ＰＬの間では、スイッチング素子Ｓ３，Ｓ４を共通にオンオフ制御することによって、昇圧チョッパ回路の下アーム素子のオン期間およびオフ期間を交互に形成できる。なお、スイッチング素子Ｓ１は、負荷３０からの回生を制御するスイッチとして動作する。

次に、図７および図８を用いて、電力変換器５０のパラレル接続モードにおける昇圧動作について詳細に説明する。

図７には、パラレル接続モードにおける直流電源１０に対するＤＣ／ＤＣ変換（昇圧動作）が示される。

図７（ａ）を参照して、スイッチング素子Ｓ３，Ｓ４のペアをオンし、スイッチング素子Ｓ１，Ｓ２のペアをオフすることによって、リアクトルＬ１にエネルギを蓄積するための電流経路１５０が形成される。これにより、昇圧チョッパ回路の下アーム素子をオンした状態が形成される。

これに対して、図７（ｂ）を参照して、スイッチング素子Ｓ３，Ｓ４のペアをオフするとともに、スイッチング素子Ｓ１，Ｓ２のペアをオンすることによって、リアクトルＬ１の蓄積エネルギを直流電源１０のエネルギとともに出力するための電流経路１５１が形成される。これにより、昇圧チョッパ回路の上アーム素子をオンした状態が形成される。

スイッチング素子Ｓ３，Ｓ４のペアがオンされる一方で、スイッチング素子Ｓ１，Ｓ２の少なくとも一方がオフされている第１の期間と、スイッチング素子Ｓ１，Ｓ２のペアがオンされる一方で、スイッチング素子Ｓ３，Ｓ４の少なくとも一方がオフされている第２の期間とを交互に繰返すことにより、図７（ａ）の電流経路１５０および図７（ｂ）の電流経路１５１が交互に形成される。

この結果、スイッチング素子Ｓ１，Ｓ２のペアを等価的に上アーム素子とし、スイッチング素子Ｓ３，Ｓ４のペアを等価的に下アーム素子とする昇圧チョッパ回路が、直流電源１０に対して構成される。図７に示されるＤＣ／ＤＣ変換動作では、直流電源２０への電流流通経路がないため、直流電源１０および２０は互いに非干渉である。すなわち、直流電源１０および２０に対する電力の入出力を独立に制御することが可能である。

このようなＤＣ／ＤＣ変換において、直流電源１０の電圧Ｖ［１］と、電源配線ＰＬの出力電圧Ｖｏとの間には、下記（１）式に示す関係が成立する。（１）式では、スイッチング素子Ｓ３，Ｓ４のペアがオンされる期間のデューティ比をＤａとする。

Ｖｏ＝１／（１−Ｄａ）・Ｖ［１］ …（１）
図８には、パラレル接続モードにおける直流電源２０に対するＤＣ／ＤＣ変換（昇圧動作）が示される。

図８（ａ）を参照して、スイッチング素子Ｓ２，Ｓ３のペアをオンし、スイッチング素子Ｓ１，Ｓ４のペアをオフすることによって、リアクトルＬ２にエネルギを蓄積するための電流経路１６０が形成される。これにより、昇圧チョッパ回路の下アーム素子をオンした状態が形成される。

これに対して、図８（ｂ）を参照して、スイッチング素子Ｓ２，Ｓ３のペアをオフするとともに、スイッチング素子Ｓ１，Ｓ４のペアをオンすることによって、リアクトルＬ２の蓄積エネルギを直流電源２０のエネルギとともに出力するための電流経路１６１が形成される。これにより、昇圧チョッパ回路の上アーム素子をオンした状態が形成される。

スイッチング素子Ｓ２，Ｓ３のペアがオンされる一方で、スイッチング素子Ｓ１，Ｓ４の少なくとも一方がオフされている第１の期間と、スイッチング素子Ｓ１，Ｓ４のペアがオンされる一方で、スイッチング素子Ｓ２，Ｓ３の少なくとも一方がオフされている第２の期間とを交互に繰返すことにより、図８（ａ）の電流経路１６０および図８（ｂ）の電流経路１６１が交互に形成される。

この結果、スイッチング素子Ｓ１，Ｓ４のペアを等価的に上アーム素子とし、スイッチング素子Ｓ２，Ｓ３のペアを等価的に下アーム素子とする昇圧チョッパ回路が、直流電源２０に対して構成される。図８に示されるＤＣ／ＤＣ変換動作では、直流電源１０を含む電流経路がないため、直流電源１０および２０は互いに非干渉である。すなわち、直流電源１０および２０に対する電力の入出力を独立に制御することが可能である。

このようなＤＣ／ＤＣ変換において、直流電源２０の電圧Ｖ［２］と、電源配線ＰＬの出力電圧Ｖｏとの間には、下記（２）式に示す関係が成立する。（２）式では、スイッチング素子Ｓ２，Ｓ３のペアがオンされる期間のデューティ比をＤｂとする。

Ｖｏ＝１／（１−Ｄｂ）・Ｖ［２］ …（２）
（単独電源モードでの動作）
図７および図８における回路動作は、単独電源モードにおける動作と共通する。直流電源１０を使用する単独電源モードにおいては、図７（ａ），（ｂ）に示すスイッチング動作によって、直流電源２０を不使用とする一方で、直流電源１０および負荷３０の間で双方向の直流電圧変換を実行することができる。

同様に、直流電源２０を使用する単独電源モードにおいては、図８（ａ），（ｂ）に示すスイッチング動作によって、直流電源１０を不使用とする一方で、直流電源２０および負荷３０の間で双方向の直流電圧変換を実行することができる。

（シリーズ接続モードでの回路動作）
次に、図９および図１０を用いて、電力変換器５０のシリーズ接続モードでの回路動作について説明する。

図９（ａ）に示されるように、スイッチング素子Ｓ３をオン固定することによって、直流電源１０および２０を電源配線ＰＬに対して直列に接続することができる。このときの等価回路が図９（ｂ）に示される。

図９（ｂ）を参照して、シリーズ接続モードでは、直列接続された直流電源１０および２０と電源配線ＰＬとの間では、スイッチング素子Ｓ２，Ｓ４を共通にオンオフ制御することによって、昇圧チョッパ回路の下アーム素子のオン期間およびオフ期間を交互に形成できる。なお、スイッチング素子Ｓ１は、スイッチング素子Ｓ２，Ｓ４のオフ期間にオンされることによって、負荷３０からの回生を制御するスイッチとして動作する。また、オン固定されたスイッチング素子Ｓ３により、リアクトルＬ１をスイッチング素子Ｓ４と接続する配線１５が等価的に形成される。

次に、図１０を用いて、シリーズ接続モードにおけるＤＣ／ＤＣ変換（昇圧動作）を説明する。

図１０（ａ）を参照して、直流電源１０，２０を直列接続するためにスイッチング素子Ｓ３がオン固定される一方で、スイッチング素子Ｓ２，Ｓ４のペアがオンし、スイッチング素子Ｓ１がオフされる。これにより、リアクトルＬ１，Ｌ２にエネルギを蓄積するための電流経路１７０，１７１が形成される。この結果、直列接続された直流電源１０，２０に対して、昇圧チョッパ回路の下アーム素子をオンした状態が形成される。

これに対して、図１０（ｂ）を参照して、スイッチング素子Ｓ３をオン固定したままで、図１０（ａ）とは反対に、スイッチング素子Ｓ２，Ｓ４のペアがオフし、スイッチング素子Ｓ１がオンされる。これにより、電流経路１７２が形成される。電流経路１７２により、直列接続された直流電源１０，２０からのエネルギと、リアクトルＬ１，Ｌ２に蓄積されたエネルギとの和が電源配線ＰＬへ出力される。この結果、直列接続された直流電源１０，２０に対して、昇圧チョッパ回路の上アーム素子をオンした状態が形成される。

スイッチング素子Ｓ３がオン固定された下で、スイッチング素子Ｓ２，Ｓ４のペアがオンされる一方でスイッチング素子Ｓ１がオフされている第１の期間と、スイッチング素子Ｓ１がオンされる一方でスイッチング素子Ｓ２，Ｓ４がオフされている第２の期間とを交互に繰返すことにより、図１０（ａ）の電流経路１７０，１７１および図１０（ｂ）の電流経路１７２が交互に形成される。

シリーズ接続モードのＤＣ／ＤＣ変換では、直流電源１０の電圧Ｖ［１］、直流電源２０の電圧Ｖ［２］、および、電源配線ＰＬの出力電圧Ｖｏの間には、下記（３）式に示す関係が成立する。（３）式では、スイッチング素子Ｓ２，Ｓ４のペアがオンされる第１の期間のデューティ比をＤｃとする。

Ｖｏ＝１／（１−Ｄｃ）・（Ｖ［１］＋Ｖ［２］） …（３）
ただし、Ｖ［１］およびＶ［２］が異なるときや、リアクトルＬ１，Ｌ２のインダクタンスが異なるときには、図１０（ａ）の動作終了時におけるリアクトルＬ１，Ｌ２の電流値がそれぞれ異なる。したがって、図１０（ｂ）の動作への移行直後には、リアクトルＬ１の電流の方が大きいときには電流経路１７３を介して差分の電流が流れる。一方、リアクトルＬ２の電流の方が大きいときには電流経路１７４を介して、差分の電流が流れる。

次に、電力変換器５０の各動作モードでの制御動作について説明する。まず、図１１〜図１６を用いて、パラレル接続モードにおける制御動作を説明する。

（パラレル接続モードにおける制御動作）
図１１には、パラレル接続モードにおける負荷側から見た等価回路が示される。

図１１を参照して、パラレル接続モードでは、直流電源１０と負荷３０との間で直流電力変換を実行する電源ＰＳ１と、直流電源２０と負荷３０との間で直流電力変換を実行する電源ＰＳ２とは、負荷３０に対して並列に電力を授受する。電源ＰＳ１は、図７に示した直流電圧変換動作を実行する昇圧チョッパ回路に相当する。同様に、電源ＰＳ１は、図８に示した直流電圧変換動作を実行する昇圧チョッパ回路に相当する。

すなわち、電源ＰＳ１は、直流電源１０の電圧Ｖ［１］および出力電圧Ｖｏの間で、式（１）に示した電圧変換比による直流電圧変換機能を有する。同様に、電源ＰＳ２は、直流電源１０の電圧Ｖ［２］および出力電圧Ｖｏの間で、式（２）に示した電圧変換比による直流電圧変換機能を有する。

パラレル接続モードでは、両方の電源で共通の制御（出力電圧Ｖｏの電圧制御）を同時に実行すると、負荷側で、電源ＰＳ１およびＰＳ２が並列接続される形になるため、回路が破綻する可能性がある。したがって、電源ＰＳ１および電源ＰＳ２の一方の電源が、出力電圧Ｖｏを制御する電圧源として動作する。そして、電源ＰＳ１および電源ＰＳ２の他方の電源は、当該電源の電流を電流指令値に制御する電流源として動作する。各電源ＰＳ１，ＰＳ２での電圧変換比は、電圧源または電流源として動作するように制御される。

電源ＰＳ１を電流源とし電源ＰＳ２を電圧源として制御した場合には、直流電源１０の電力Ｐ［１］、直流電源２０の電力Ｐ［２］、負荷３０の電力Ｐｏおよび、電流源における電流指令値Ｉｉ＊の間には、下記（４）式の関係が成立する。

Ｐ［２］＝Ｐｏ−Ｐ［１］＝Ｐｏ−Ｖ［１］・Ｉｉ＊ …（４）
直流電源１０の電圧Ｖ［１］の検出値に応じて、Ｐ＊＝Ｖ［１］・Ｉｉ＊が一定になるように電流指令値Ｉｉ＊を設定すれば、電流源を構成する直流電源１０の電力Ｐ［１］を電力指令値Ｐｉ＊に制御できる。

これに対して、電源ＰＳ２を電流源とし電源ＰＳ１を電圧源として制御した場合には、下記（５）式の関係が成立する。

Ｐ［１］＝Ｐｏ−Ｐ［２］＝Ｐｏ−Ｖ［２］・Ｉｉ＊ …（５）
同様に、電流源を構成する直流電源２０の電力Ｐ［２］についても、Ｐ＊＝Ｖ［２］・Ｉｉ＊が一定になるように電流指令値Ｉｉ＊を設定すれば、電力指令値Ｐｉ＊に制御できる。

図１２には直流電源１０に対応する電源ＰＳ１の具体的な制御動作例を説明するための波形図が示される。

図１２を参照して、電源ＰＳ１でのデューティ比Ｄａ（式（１）参照）は、電圧源として動作するための電圧フィードバック制御（図１４）または電流源として動作するための電流フィードバック制御（図１５）によって算出される。なお、図１２中では、デューティ比Ｄａを示す電圧信号を、同一の符号Ｄａで示している。

電源ＰＳ１の制御パルス信号ＳＤａは、デューティ比Ｄａと、周期的なキャリア信号２５との比較に基づくパルス幅変調（ＰＷＭ）制御によって生成される。一般的に、キャリア信号２５には、三角波が用いられる。キャリア信号２５の周期は、各スイッチング素子のスイッチング周波数に相当し、キャリア信号２５の振幅は、Ｄａ＝１．０に対応する電圧に設定される。

制御パルス信号ＳＤａは、デューティ比Ｄａを示す電圧が、キャリア信号２５の電圧よりも高いときに論理ハイレベル（以下、Ｈレベル）に設定される一方で、キャリア信号２５の電圧よりも低いときに論理ローレベル（以下、Ｌレベル）に設定される。制御パルス信号／ＳＤａは、制御パルス信号ＳＤａの反転信号である。デューティ比Ｄａが高くなると、制御パルス信号ＳＤａのＨレベル期間が長くなる。反対に、デューティ比Ｄａが低くなると、制御パルス信号ＳＤａのＬレベル期間が長くなる。

したがって、制御パルス信号ＳＤａは、図７に示した昇圧チョッパ回路の下アーム素子のオンオフを制御する信号に対応する。すなわち、制御パルス信号ＳＤａのＨレベル期間で下アーム素子がオンされる一方で、Ｌレベル期間で下アーム素子がオフされる。一方、制御パルス信号／ＳＤａは、図７に示した昇圧チョッパ回路の上アーム素子のオンオフを制御する信号に対応する。

図１３には直流電源２０に対応する電源ＰＳ２の具体的な制御動作例を説明するための波形図が示される。

図１３を参照して、電源ＰＳ２においても、電源ＰＳ１と同様のパルス幅変調制御によって、デューティ比Ｄｂ（式（２）参照）に基づいて、制御パルス信号ＳＤｂおよび、その反転信号／ＳＤｂが生成される。したがって、制御パルス信号ＳＤｂは、図８に示した昇圧チョッパ回路の下アーム素子のオンオフを制御する信号に対応する。制御パルス信号／ＳＤｂは、図８に示した昇圧チョッパ回路の上アーム素子のオンオフを制御する信号に対応する。

なお、デューティ比Ｄｂは、電源ＰＳ１が電圧源として動作するときには、電源ＰＳ２が電流源として動作するための電流フィードバック制御（図１５）によって算出される。反対に、デューティ比Ｄｂは、電源ＰＳ１が電流源として動作するときには、電源ＰＳ２が電圧源として動作するための電圧フィードバック制御（図１４）によって算出される。

図１４には、電圧源として動作する電源の制御ブロック２０１の構成例が示される。
図１４を参照して、制御ブロック２０１は、電圧指令値Ｖｏ＊と、出力電圧Ｖｏの偏差をＰＩ（比例積分）演算したフィードバック制御量と、フィードフォワード制御量ＤｖＦＦとの和に従って、電圧制御のためのデューティ比指令値Ｄｖを生成する。伝達関数Ｈｖは、電圧源として動作する電源ＰＳ１またはＰＳ２の伝達関数に相当する。

図１５には、電流源として動作する電源の制御ブロック２０２の構成例が示される。
図１５を参照して、制御ブロック２０２は、電流指令値Ｉｉ＊と、電流制御される直流電源１０または２０の電流Ｉｉとの偏差をＰＩ（比例積分）演算したフィードバック制御量と、フィードフォワード制御量ＤｉＦＦとの和に従って、電流制御のためのデューティ比指令値Ｄｉを生成する。伝達関数Ｈｉは、電流源として動作する電源ＰＳ２またはＰＳ１の伝達関数に相当する。

図１６には、パラレル接続モードにおける各制御データの設定が示される。図１６の左欄には、電源ＰＳ１（直流電源１０）を電流源とし電源ＰＳ２（直流電源２０）を電圧源として制御した場合の各制御データの設定が示される。

図１６の左欄を参照して、電圧制御のためのデューティ比指令値Ｄｖが、電源ＰＳ２（直流電源２０）のデューティ比Ｄｂに用いられるとともに、電流制御のためのデューティ比指令値Ｄｉが、電源ＰＳ１（直流電源１０）のデューティ比Ｄａに用いられる。電流制御によって制御される電流Ｉｉは、直流電源１０の電流Ｉ［１］となる。なお、電圧制御によって制御される電圧は、電源ＰＳ１，ＰＳ２のいずれを電圧源としても出力電圧Ｖｏである。

図１４中の伝達関数Ｈｖは、図８に示した直流電源２０に対応する昇圧チョッパ回路の伝達関数に相当する。また、図１５中の伝達関数Ｈｉは、図７に示した直流電源１０に対応する昇圧チョッパ回路の伝達関数に相当する。

電圧制御におけるフィードフォワード制御量ＤｖＦＦは、下記（６）式に示すように、出力電圧Ｖｏと直流電源２０の電圧Ｖ［２］との電圧差に応じて設定される。また、電流制御におけるフィードフォワード制御量ＤｉＦＦは、下記（７）式に示すように、出力電圧Ｖｏと直流電源１０の電圧Ｖ［１］との電圧差に応じて設定される。

ＤｖＦＦ＝（Ｖｏ−Ｖ［２］）／Ｖｏ …（６）
ＤｉＦＦ＝（Ｖｏ−Ｖ［１］）／Ｖｏ …（７）
デューティ比Ｄａ（Ｄａ＝Ｄｉ）に応じて、図１２に示した制御パルス信号ＳＤａおよび／ＳＤａが生成される。同様に、デューティ比Ｄｂ（Ｄｂ＝Ｄｖ）に応じて、図１３に示した制御パルス信号ＳＤｂおよび／ＳＤｂが生成される。

スイッチング素子Ｓ１〜Ｓ４のオンオフをそれぞれ制御するための制御信号ＳＧ１〜ＳＧ４は、電源ＰＳ１の電流制御のための制御パルス信号と、電源ＰＳ２の電圧制御のための制御信号パルスの論理和をとる態様で設定される。

スイッチング素子Ｓ１は、図７および図８の昇圧チョッパ回路の各々で上アーム素子を形成する。したがって、スイッチング素子Ｓ１のオンオフを制御する制御信号ＳＧ１は、制御パルス信号／ＳＤａおよび／ＳＤｂの論理和によって生成される。すなわち、制御信号ＳＧ１は、制御パルス信号／ＳＤａおよび／ＳＤｂの少なくとも一方がＨレベルの期間でＨレベルに設定される。そして、制御信号ＳＧ１は、制御パルス信号／ＳＤａおよび／ＳＤｂの両方がＬレベルの期間でＬレベルに設定される。

この結果、スイッチング素子Ｓ１は、図７の昇圧チョッパ回路（直流電源１０）の上アーム素子および、図８の昇圧チョッパ回路（直流電源２０）の上アーム素子の両方の機能を実現するように、オンオフ制御される。

スイッチング素子Ｓ２は、図７の昇圧チョッパ回路では上アーム素子を形成し、図８の昇圧チョッパ回路では下アーム素子を形成する。したがって、スイッチング素子Ｓ２のオンオフを制御する制御信号ＳＧ２は、制御パルス信号／ＳＤａおよびＳＤｂの論理和によって生成される。これにより、スイッチング素子Ｓ２は、図７の昇圧チョッパ回路（直流電源１０）の上アーム素子および、図８の昇圧チョッパ回路（直流電源２０）の下アーム素子の両方の機能を実現するように、オンオフ制御される。

同様にして、スイッチング素子Ｓ３の制御信号ＳＧ３は、制御パルス信号ＳＤａおよびＳＤｂの論理和によって生成される。これにより、スイッチング素子Ｓ３は、図７の昇圧チョッパ回路（直流電源１０）の下アーム素子および、図８の昇圧チョッパ回路（直流電源２０）の下アーム素子の両方の機能を実現するように、オンオフ制御される。

また、スイッチング素子Ｓ４の制御信号ＳＧ４は、制御パルス信号ＳＤａおよび／ＳＤｂの論理和によって生成される。これにより、スイッチング素子Ｓ４は、図７の昇圧チョッパ回路（直流電源１０）の下アーム素子および、図８の昇圧チョッパ回路（直流電源２０）の上アーム素子の両方の機能を実現するように、オンオフ制御される。

図１６の右欄には、電源ＰＳ１（直流電源１０）を電圧源とし電源ＰＳ２（直流電源２０）を電流源として制御した場合の各制御データの設定が示される。

図１６の右欄を参照して、電圧制御のためのデューティ比指令値Ｄｖが、電源ＰＳ１（直流電源１０）のデューティ比Ｄａに用いられるとともに、電流制御のためのデューティ比指令値Ｄｉが、電源ＰＳ２（直流電源２０）のデューティ比Ｄｂに用いられる。電流制御によって制御される電流Ｉｉは、直流電源２０の電流Ｉ［２］となる。電圧制御によって制御される電圧は、出力電圧Ｖｏである。

図１４中の伝達関数Ｈｖは、図７に示した直流電源１０に対応する昇圧チョッパ回路の伝達関数に相当する。また、図１５中の伝達関数Ｈｉは、図８に示した直流電源２０に対応する昇圧チョッパ回路の伝達関数に相当する。

電圧制御におけるフィードフォワード制御量ＤｖＦＦは、下記（８）式に示すように、出力電圧Ｖｏと直流電源２０の電圧Ｖ［１］との電圧差に応じて設定される。また、電流制御におけるフィードフォワード制御量ＤｉＦＦは、下記（９）式に示すように、出力電圧Ｖｏと直流電源１０の電圧Ｖ［２］との電圧差に応じて設定される。

ＤｖＦＦ＝（Ｖｏ−Ｖ［１］）／Ｖｏ …（８）
ＤｉＦＦ＝（Ｖｏ−Ｖ［２］）／Ｖｏ …（９）
デューティ比Ｄａ（Ｄａ＝Ｄｖ）に応じて、図１２に示した制御パルス信号ＳＤａおよび／ＳＤａが生成される。同様に、デューティ比Ｄｂ（Ｄｂ＝Ｄｉ）に応じて、図１３に示した制御パルス信号ＳＤｂおよび／ＳＤｂが生成される。

スイッチング素子Ｓ１〜Ｓ４のオンオフをそれぞれ制御するための制御信号ＳＧ１〜ＳＧ４は、電源ＰＳ１の電圧制御のための制御パルス信号と、電源ＰＳ２の電流制御のための制御信号パルスの論理和をとる態様で設定される。したがって、スイッチング素子Ｓ１〜Ｓ４の制御信号ＳＧ１〜ＳＧ４は、図１６の左欄と同様に生成される。

パラレル接続モードでは、制御信号ＳＧ２およびＳＧ４が相補のレベルに設定されているので、スイッチング素子Ｓ２およびＳ４は相補的にオンオフされる。これにより、図５に示したＶ［２］＞Ｖ［１］のときの動作と、図６に示したＶ［１］＞Ｖ［２］の動作とが、自然に切替えられる。さらに、各動作において、スイッチング素子Ｓ１，Ｓ３が相補にオンオフされることにより、電源ＰＳ１，ＰＳ２のそれぞれにおいて、デューティ比Ｄａ，Ｄｂに従った直流電圧変換が実行できる。

パラレル接続モードでは、出力電圧Ｖｏの制御ととともに、一方の直流電源の電流制御によって、直流電源１０，２０の出力電力を制御することが可能である。したがって、パラレル接続モードでは、直流電源１０，２０の電力管理性が向上する。また、直流電源１０，２０を並列に用いるので、負荷３０からの充放電要求への対応性にも優れる。

（単独電源モードでの制御動作）
上述のように、直流電源１０を使用する単独電源モードにおいては、図７（ａ），（ｂ）に示すスイッチング動作が実行される。したがって、図１４に示した制御ブロック２０１によって、出力電圧Ｖｏを電圧指令値に制御するように、電圧制御のためのデューティ比指令値Ｄｖが、直流電源１０のデューティ比Ｄａに用いられる。そして、制御信号ＳＧ１〜ＳＧ４は、直流電源１０の電圧制御のための制御パルス信号ＳＤａ，／ＳＤａに従って制御される。具体的には、上アーム素子に対応するスイッチング素子Ｓ１，Ｓ２の制御信号ＳＧ１，ＳＧ２は制御パルス信号／ＳＤａに従って設定され、下アーム素子に対応するスイッチング素子Ｓ３，Ｓ４の制御信号ＳＧ３，ＳＧ４は制御パルス信号ＳＤａに従って設定される。

また、直流電源２０を使用する単独電源モードにおいては、図８（ａ），（ｂ）に示すスイッチング動作が実行される。したがって、図１４に示した制御ブロック２０１によって、出力電圧Ｖｏを電圧指令値に制御するように、電圧制御のためのデューティ比指令値Ｄｖが、直流電源２０のデューティ比Ｄｂに用いられる。そして、制御信号ＳＧ１〜ＳＧ４は、直流電源２０の電圧制御のための制御パルス信号ＳＤｂ，／ＳＤｂに従って制御される。具体的には、上アーム素子に対応するスイッチング素子Ｓ１，Ｓ４の制御信号ＳＧ１，ＳＧ４は制御パルス信号／ＳＤｂに従って設定され、下アーム素子に対応するスイッチング素子Ｓ２，Ｓ３の制御信号ＳＧ２，ＳＧ３は制御パルス信号ＳＤｂに従って設定される。

単独電源モードによって、上述したように、いずれか一方の直流電源のみを使用した方が、効率的であるケースに対応することができる。

（シリーズ接続モードにおける制御動作）
次に、図１７〜図２０を用いて、シリーズ接続モードにおける制御動作を説明する。

図１７には、シリーズ接続モードにおける負荷側から見た等価回路が示される。
図１７を参照して、シリーズ接続モードでは、負荷３０に対して、電源ＰＳ１および電源ＰＳ２が直列に接続される。このため、電源ＰＳ１およびＰＳ２を流れる電流は共通となる。したがって、出力電圧Ｖｏを制御するためには、電源ＰＳ１およびＰＳ２は、共通に電圧制御されることが必要である。

直列接続された電源ＰＳ１およびＰＳ２は、図１０に示した直流電圧変換動作を実行する昇圧チョッパ回路に相当する。すなわち、電源ＰＳ１，ＰＳ２は、直流電源１０，２０の電圧Ｖ［１］およびＶ［２］の和と、出力電圧Ｖｏとの間で、式（３）に示した電圧変換比による直流電圧変換機能を有する。

シリーズ接続モードでは、直流電源１０の電力Ｐ［１］および直流電源２０の電力Ｐ［２］を直接制御することはできない。直流電源１０の電力Ｐ［１］および電圧Ｖ［１］と、直流電源２０の電力Ｐ［２］および電圧Ｖ［２］との間には、下記（１０）式の関係が成立する。なお、電力Ｐ［１］および電力Ｐ［２］の和が、負荷３０の電力Ｐｏとなる点（Ｐｏ＝Ｐ［１］＋Ｐ［２］）は、パラレル接続モードと同様である。

Ｐ［１］：Ｐ［２］＝Ｖ［１］：Ｖ［２］ …（１０）
図１８を参照して、電源ＰＳ１，ＰＳ２に共通のデューティ比Ｄｃ（式（３）参照）は、電圧源として動作するための電圧フィードバック制御（図１９）によって算出される。なお、図１８中では、デューティ比Ｄｃを示す電圧信号を、同一の符号Ｄｃで示している。

制御パルス信号ＳＤｃは、図１２および図１３と同様のパルス幅変調制御によって、デューティ比Ｄｃ（式（３）参照）に基づいて生成される。制御パルス信号／ＳＤｃは、制御パルス信号ＳＤｃの反転信号である。制御パルス信号ＳＤｃは、図１０に示した昇圧チョッパ回路の下アーム素子のオンオフを制御する信号に対応する。一方、制御パルス信号／ＳＤｃは、図１０に示した昇圧チョッパ回路の上アーム素子のオンオフを制御する信号に対応する。

図１９には、シリーズ接続モードにおける制御ブロック２０３の構成例が示される。
図１９を参照して、制御ブロック２０３は、出力電圧Ｖｏの電圧指令値Ｖｏ＊と、出力電圧Ｖｏの偏差をＰＩ（比例積分）演算したフィードバック制御量と、フィードフォワード制御量ＤｖＦＦとの和に従って、電圧制御のためのデューティ比指令値Ｄｖを生成する。伝達関数Ｈｖは、直列接続された電源ＰＳ１，ＰＳ２の伝達関数に相当する。

図２０には、シリーズ接続モードにおける各制御データの設定が示される。
図２０を参照して、図１９に示した電圧制御のためのデューティ比指令値Ｄｖが、デューティ比Ｄｃに用いられる。電圧制御によって制御される電圧は、出力電圧Ｖｏである。図１９中の伝達関数Ｈｖは、図１０に示した昇圧チョッパ回路の伝達関数に相当する。また、フィードフォワード制御量ＤｖＦＦは、下記（１１）に示すように、直列接続された電源電圧Ｖ［１］＋Ｖ［２］と、出力電圧Ｖｏとの電圧差に応じて設定される。

ＤｖＦＦ＝（Ｖｏ−（Ｖ［２］＋Ｖ［１］））／Ｖｏ …（１１）
デューティ比Ｄｃ（Ｄｃ＝Ｄｖ）に応じて、図１８に示した制御パルス信号ＳＤｃおよび／ＳＤｃが生成される。

スイッチング素子Ｓ１〜Ｓ４のオンオフをそれぞれ制御するための制御信号ＳＧ１〜ＳＧ４は、制御パルス信号ＳＤｃおよび／ＳＤｃに従って、図１０に示した昇圧チョッパ回路を制御するように設定される。

シリーズ接続モードでは、スイッチング素子Ｓ３をオン固定することによって、直流電源１０および２０が直列に接続される。したがって、制御信号ＳＧ３は、Ｈレベルに固定される。

スイッチング素子Ｓ１は、図１０の昇圧チョッパ回路では上アーム素子を形成する。したがって、制御パルス信号／ＳＤｃが制御信号ＳＧ１として用いられる。また、スイッチング素子Ｓ２，Ｓ４は、図１０の昇圧チョッパ回路では下アーム素子を形成する。したがって、制御パルス信号ＳＤｃが制御信号ＳＧ２，ＳＧ４として用いられる。

シリーズ接続モードでは、Ｖ［１］＋Ｖ［２］と出力電圧Ｖｏとの間での直流電圧変換が実行されるため、チョッパ回路のデューティ比が、パラレル接続モードよりも低くなる。したがって、直流電源１０，２０の蓄積エネルギ（ＳＯＣ：State of Charge）が低下して、電圧Ｖ［１］，Ｖ［２］が低下しても、直流電圧変換を実行できる。したがって、直流電源１０，２０の蓄積エネルギを効率的に使い切る観点から有利である。また、シリーズ接続モードにおいておよびパラレル接続モードの間では、同一電力を入出力する際の電流は、シリーズ接続モードの方が小さくなる。したがって、シリーズ接続モードは、効率面から有利である。

（電力変換器のスイッチング速度制御）
このように、電力変換器５０は、複数のスイッチング素子Ｓ１〜Ｓ４の制御によって、負荷電力への対応性および電力管理性が向上するパラレル接続モード、効率および蓄積エネルギの活用性に優れたシリーズ接続モード、ならびに、一方の直流電源のみを使用した方が効率的であるケースに対応するための単独電源モードを使い分けることができる。

単独電源モードでは、２個ずつのスイッチング素子が共通にオンオフ制御されるため、スイッチング素子における電力損失の増大が懸念される。具体的には、直流電源１０を使用する単独電源モードでは、スイッチング素子Ｓ１，Ｓ２が共通にオンオフ制御されるとともに、スイッチング素子Ｓ３，Ｓ４が共通にオンオフ制御される（図７参照）。同様に、直流電源２０を使用する単独電源モードでは、スイッチング素子Ｓ１，Ｓ４を共通にオンオフ制御するとともに、スイッチング素子Ｓ２，Ｓ３が共通にオンオフ制御される（図８参照）。一方で、パラレル接続モードでは、スイッチング素子Ｓ１〜Ｓ４の各々が独立にオンオフ制御される。すなわち、電力変換器５０では、パラレル接続モードが「第１のモード」に対応し、単独電源モードが「第２のモード」に対応する。

図２１には、直流電源１０，２０を並列に使用可能な比較例として示される電力変換器５０♯の構成が示される。

図２１を参照して、比較例の電力変換器５０♯は、チョッパ回路６，７を有する。チョッパ回路６は、直流電源１０と、負荷３０と接続された電源配線ＰＬとの間で双方向のＤＣ／ＤＣ変換を実行する。チョッパ回路６は、スイッチング素子Ｓ１，Ｓ２およびリアクトルＬ１を含む。

チョッパ回路７は、直流電源２０と、負荷３０と接続された電源配線ＰＬとの間で双方向のＤＣ／ＤＣ変換を実行する。チョッパ回路７は、スイッチング素子Ｓ３，Ｓ４およびリアクトルＬ２を含む。

このように、電力変換器５０♯は、本実施の形態による電力変換器５０とは異なり、直流電源１０および２０のそれぞれに対して独立にチョッパ回路６，７が設けられた構成となっている。チョッパ回路６および７は、独立に制御することができる。

たとえば、図１４および図１５と同様に、チョッパ回路６，７は、直流電源１０，２０の一方が電圧源として動作するとともに、他方が電流源として動作するように制御される。たとえば、チョッパ回路６は、図１５と同様に、出力電圧Ｖｏを電圧指令値Ｖｏ＊と一致させるための電圧制御を実行する。これにより、電圧制御のためのデューティ比Ｄａ（制御パルス信号ＳＤａ，／ＳＤａ）に従って、スイッチング素子Ｓ１，Ｓ２が制御される。これに対して、チョッパ回路７は、図１４と同様に、電流Ｉ［２］を電流指令値Ｉｉ＊と一致させるための電流制御を実行する。これにより、電流制御のためのデューティ比Ｄｂ（制御パルス信号ＳＤａ，／ＳＤａ）に従って、スイッチング素子Ｓ３，Ｓ４が制御される。

このように、電力変換器５０♯では、チョッパ回路６，７を並列に動作させることによって、電力変換器５０のパラレル接続モードと同様に、直流電源１０，２０と負荷３０との間で並列にＤＣ／ＤＣ変換を実行することができる。さらに、電力変換器５０♯は、チョッパ回路６または７のみを動作させることによって、直流電源１０または２０を用いる単独電源モードを実現することができる。

図２２および図２３には、電力変換器５０♯の単独電源モードでの動作を説明するための回路図が示される。図２２および図２３には、直流電源１０を用いる単独電源モードにおけるチョッパ回路６の動作が示される。

図２２を参照して、チョッパ回路６では、上アーム素子であるスイッチング素子Ｓ１をオフする一方で下アーム素子としてスイッチング素子Ｓ２をオンすることによって、リアクトルＬ１に電磁エネルギを蓄えるための電流経路１８１が形成される。

図２３を参照して、チョッパ回路６では、下アーム素子（スイッチング素子Ｓ２）をオフする一方で、上アーム素子（スイッチング素子Ｓ１）をオンすることによって、負荷３０に電力を供給するための電流経路１８２を形成するこができる。

このように、チョッパ回路６では、１個ずつのスイッチング素子を交互にオンオフすることによって、直流電源１０を用いる単独電源モードを実現することができる。同様に、チョッパ回路７においても、スイッチング素子Ｓ３（上アーム素子）およびスイッチング素子Ｓ４（下アーム素子）を交互にオンオフすることによって、直流電源２０を用いる単独電源モードを実現することができる。

したがって、単独電源モードによる電力変換を比較すると、本実施の形態による電力変換器５０は、電流経路に２個ずつのスイッチング素子があり、比較例の電力変換器５０♯と比較して、損失が増大（約２倍）することが懸念される。このため、本実施の形態による電力変換器５０では、各スイッチング素子Ｓ１〜Ｓ４のスイッチング速度を、動作モードに応じて制御する。

図２４は、本発明の実施の形態による電力変換装置において各スイッチング素子に対して設けられる駆動制御回路の構成例を説明する回路図である。

図２４を参照して、駆動制御回路３００は、スイッチング素子４００の制御電極の電圧または電流を駆動することによって、制御信号ＳＧに応答してスイッチング素子４００のオンオフを制御する。スイッチング素子４００は、スイッチング素子Ｓ１〜Ｓ４を包括的に示すものであり、制御信号ＳＧは、制御信号ＳＧ１〜ＳＧ４を包括的に示すものである。

スイッチング素子４００は、ＩＧＢＴとして例示される。スイッチング素子４００は、「制御電極」であるゲート（Ｇ）の電圧に応じた電流Ｉ（Ｓ）を、端子間（コレクタ（Ｃ）およびエミッタ（Ｅ）の間）に流すように構成される。具体的には、スイッチング素子４００は、ゲート電圧Ｖ（Ｇ）が所定の閾値電圧よりも高いとオンし、低いとオフする。また、スイッチング素子４００の端子間電圧（コレクタ・エミッタ間電圧）をＶ（Ｓ）と表記する。スイッチング素子４００のオン時には、Ｖ（Ｓ）＝０である一方で、スイッチング素子４００のオフ時にはＶ（Ｓ）＞０である。サージ電圧等によってＶ（S）が過大になると、素子故障が発生する虞がある。

駆動制御回路３００は、制御信号ＳＧがＨレベルのときには、スイッチング素子４００をオンするためにゲート（Ｇ）を電圧Ｖｈに駆動する一方で、制御信号ＳＧがＬレベルのときには、スイッチング素子４００をオフするためにゲート（Ｇ）を電圧Ｖｌに駆動する。たとえば、電圧Ｖｈは、１２（Ｖ）〜１５（Ｖ）程度であり、電圧Ｖｌは、接地電圧（ＧＮＤ）〜−１５（Ｖ）程度である。

駆動制御回路３００は、駆動スイッチ３０５，３０６と、ゲート抵抗切替スイッチ３０７と、ゲート抵抗のための抵抗素子３０８および３０９とを有する。駆動スイッチ３０５は、電圧Ｖｈを供給する電圧源３０１とノードＮａとの間に設けられる。駆動スイッチ３０６は、電圧Ｖｌを供給する電圧源３０２とノードＮａとの間に設けられる。駆動スイッチ３０５は、制御信号ＳＧのＨレベル時にオンする。駆動スイッチ３０６は、制御信号ＳＧのＬレベル時（すなわち、ＳＧを反転した信号／ＳＧのＨレベル時）にオンする。

抵抗素子３０８は、ノードＮａおよびＮｇの間に接続される。ゲート抵抗切替スイッチ３０７および抵抗素子３０９は、ノードＮａおよびＮｇの間に、抵抗素子３０８と並列に接続される。

ゲート抵抗切替スイッチ３０７のオフ時には、抵抗素子３０８のみがノードＮａおよびＮｇの間に接続される。一方、ゲート抵抗切替スイッチ３０７のオン時には、抵抗素子３０８および３０９が、ノードＮａおよびＮｇの間に並列に接続される。したがって、ゲート抵抗切替スイッチ３０７のオン時におけるゲート抵抗は、ゲート抵抗切替スイッチ３０７のオフ時におけるゲート抵抗よりも低い。

駆動制御回路３００のノードＮｇおよびＮｅは、スイッチング素子４００のゲート（Ｇ）およびエミッタ（Ｅ）とそれぞれ電気的に接続される。スイッチング素子４００のゲート・エミッタ間にはゲート容量Ｃｇが存在する。

制御信号ＳＧがＨレベルのときには、駆動スイッチ３０５がオンすることによって、ゲート容量Ｃｇが電圧Ｖｈへ充電される。これにより、ゲート電圧Ｖ（Ｇ）の上昇に応じて、スイッチング素子４００がオンする。一方で、制御信号ＳＧがＬレベルのときには、駆動スイッチ３０６がオンすることによって、ゲート容量Ｃｇが電圧Ｖｌへ放電される。これにより、ゲート電圧Ｖ（Ｇ）の低下に応じて、スイッチング素子４００がオフする。

スイッチング素子４００のターンオンおよびターンオフは、制御電極の電圧または電流（ＩＧＢＴではゲート電圧）によって制御される。駆動制御回路３００による制御電極（ゲート）の駆動速度が高く、ゲート電圧Ｖ（Ｇ）の変化速度が高い場合には、スイッチング素子４００は、短時間でターンオンまたはターンオフする。すなわち、スイッチング速度が高くなる。反対に、駆動制御回路３００による制御電極（ゲート）の駆動速度が低く、ゲート電圧Ｖ（Ｇ）の変化速度が低い場合には、スイッチング素子４００のターンオンまたはターンオフには一定の時間を要する。すなわち、スイッチング速度が低くなる。

図２５は、スイッチング素子におけるゲート抵抗とスイッチング速度との関係を説明するためのターンオフ時の動作波形図が示される。図２５（ａ）には、ゲート抵抗切替スイッチ３０７のオフ時、すなわちゲート抵抗が高い場合の動作波形が示される。一方で、図２５（ｂ）には、ゲート抵抗切替スイッチ３０７のオン時、すなわち、ゲート抵抗が低い場合の動作波形が示される。

図２５の（ａ），（ｂ）を参照して、ターンオフ時には、ゲート電圧Ｖ（Ｇ）＝Ｖｈの状態から、駆動制御回路３００によって、ゲート電圧Ｖ（Ｇ）が電圧Ｖｌへ向けて駆動される。

ゲート電圧Ｖ（Ｇ）が所定の閾値電圧Ｖｔｈよりも低くなるのに応じて、スイッチング素子４００はターンオフを開始する。これにより、端子間電圧Ｖ（Ｓ）が上昇を始めるとともに、電流Ｉ（Ｓ）が減少する。完全にターンオフした状態では、ゲート電圧Ｖ（Ｇ）＝Ｖｌであるとともに、電流Ｉ（Ｓ）＝０となる。そして、端子間電圧Ｖ（Ｓ）は、スイッチング素子４００が遮断する電圧レベル（最終値）に達する。ターンオフの過程で、端子間電圧Ｖ（Ｓ）は、サージ電圧の発生によって最終値よりも高くなる。素子故障を回避するためには、サージ電圧を低減することにより、Ｖ（Ｓ）の瞬間的な最大値を抑制する必要がある。

図２５（ａ）に示されるように、ゲート抵抗が高い場合には、ターンオフ時のゲート電圧Ｖ（Ｓ）の変化速度が低くなる。この結果、電流Ｉ（Ｓ）の変化も緩やかになるため、サージ電圧が抑制される。一方で、電流Ｉ（Ｓ）＝０となって完全にターンオフされるまでに時間を要するので、スイッチング損失（Ｐｌｓの積分値）が大きくなる。

これに対して、図２５（ｂ）に示されるように、ゲート抵抗が低い場合には、ターンオフ時のゲート電圧Ｖ（Ｓ）の変化速度が高くなる。この結果、電流Ｉ（Ｓ）の変化が急になるため、サージ電圧が大きくなる。すなわち、端子間電圧Ｖ（Ｓ）の最大値も、ゲート抵抗が低い場合と比較して大きくなる。一方、電流Ｉ（Ｓ）＝０となって完全にターンオフされるまでの時間が短縮されるので、スイッチング損失（Ｐｌｓの積分値）は小さくなる。

このように、ゲート抵抗が高く、ゲート電圧の変化速度（すなわち、スイッチング速度）が低い場合には、サージ電圧が抑制される一方で、スイッチング損失が増大する。これに対して、ゲート抵抗が低く、ゲート電圧の変化速度（すなわち、スイッチング速度）が高い場合には、サージ電圧が大きくなる一方で、スイッチング損失が減少する。駆動制御回路３００は、ゲート抵抗切替スイッチ３０７のオンオフに応じて、スイッチング素子４００のスイッチング速度を可変に制御することによって、サージ電圧およびスイッチング損失を調整できる。

図２６は、本実施の実施の形態による電力変換器５０を構成するスイッチング素子の単独電源モードにおけるターンオフ時の動作波形である。図２６には、直流電源１０のみを使用する単独電源モードにおける、スイッチング素子Ｓ３およびＳ４のペアのターンオフ時の波形が代表的に示される。

図２６を参照して、時刻ｔ１以前では、制御信号ＳＧ３，ＳＧ４がＨレベルに設定されて、スイッチング素子Ｓ３，Ｓ４はオンしている。したがって、スイッチング素子Ｓ３，Ｓ４の端子間電圧Ｖ（Ｓ３），Ｖ（Ｓ４）は零である。この状態では、図７（ａ）の電流経路１５０が形成されている。

時刻ｔ１において、制御信号ＳＧ３，ＳＧ４がＨレベルからＬレベルに変化することにより、スイッチング素子Ｓ３，Ｓ４に共通にターンオフが指示される。これにより、駆動スイッチ３０６（図２４）がオンすることによってゲート電圧が低下するのに応じて、スイッチング素子Ｓ３，Ｓ４がターンオフを開始する。これに応じて、電圧Ｖ（Ｓ３）およびＶ（Ｓ４）が均等に上昇する。

時刻ｔ２では、Ｖ（Ｓ３）＝Ｖ（Ｓ４）＝Ｖｏ／２に達する。これにより、ダイオードＤ３，Ｄ４がオンするので、図７（ａ）の電流経路１５０に代わって、図７（ｂ）に示した電流経路１５１が形成される。これに応じて、スイッチング素子Ｓ３，Ｓ４の電流Ｉ（Ｓ３），Ｉ（Ｓ４）が減少するのに伴って、スイッチング素子Ｓ３，Ｓ４にサージ電圧が発生する。この結果、電圧Ｖ（Ｓ３），Ｖ（Ｓ４）がさらに上昇する。時刻ｔ３において、Ｉ（Ｓ３）＝Ｉ（Ｓ４）＝０に達する。

時刻ｔ３〜ｔ４において、リアクトルＬ２には電位が発生しないため、スイッチング素子Ｓ４の電圧Ｖ（Ｓ４）は、Ｖｏ−Ｖ［２］へ収束する。このため、スイッチング素子Ｓ３の電圧Ｖ（Ｓ３）は、Ｖｏ−（Ｖｏ−Ｖ［２］）＝Ｖ［２］へ収束する。

時刻ｔ２〜ｔ３の期間に発生するサージ電圧は、時刻ｔ２における電圧Ｖｏ／２に重畳される。なぜなら、直列接続された２個のスイッチング素子Ｓ３，Ｓ４によって、出力電圧Ｖｏを遮断するからである。

これに対して、図２３に示した比較例の電力変換器５０♯では、単一のスイッチング素子によって出力電圧Ｖｏを遮断するため、ターンオフ時のサージ電圧は、出力電圧Ｖｏに重畳される。このため、電力変換器５０の単独電源モードでは、ターンオフの際のサージ電圧発生時におけるスイッチング素子の端子間電圧が、比較例の電力変換器５０♯と比較して低く抑えられる。言い換えると、電力変換器５０の単独電源モードでは、サージ電圧の許容量（電圧）が、電力変換器５０♯と比較して、Ｖｏ／２大きくなる。

したがって、単独電源モードでは、スイッチング速度を高くして、スイッチング損失の低下を図る。これにより、ターンオフ時のサージ電圧が大きくなるが、Ｖｏ／２分のマージンがあるため、端子間電圧が耐圧を超えることが避けられる。この結果、２個のスイッチング素子が共通にオンオフすることによるスイッチング損失の増大が抑制される。

これに対して、パラレル接続モードでは、各スイッチング素子Ｓ１〜Ｓ４が独立に制御されるため、単一のスイッチング素子によって出力電圧Ｖｏおよびサージ電圧の和を遮断する必要がある。このため、スイッチング速度を抑える必要がある。

したがって、単独電源モードでは、駆動制御回路３００（図２４）によって、各スイッチング素子Ｓ１〜Ｓ４のスイッチング速度を、２電源モード（パラレル接続モードおよびシリーズ接続モード）よりも低下させる。具体的には、単独電源モードでは、ゲート抵抗切替スイッチ３０７をオンすることによってゲート抵抗を低くする一方で、２電源モードでは、ゲート抵抗切替スイッチ３０７をオンすることによってゲート抵抗を高くする。

なお、図２０に示されるように、シリーズ接続モードでは、スイッチング素子Ｓ２，Ｓ４が共通にオンオフを制御されるため、スイッチング素子Ｓ２，Ｓ４については、理論上は、単独電源モードと同様に、スイッチング速度を低下できる可能性がある。しかしながら、シリーズ接続モードでは、スイッチング素子Ｓ１は、単独でオンオフ制御される。このため、単一のスイッチング素子で出力電圧Ｖｏおよびサージ電圧の和を遮断することになるスイッチング素子Ｓ１のスイッチング速度を低下することは困難である。スイッチング素子間でスイッチング速度が異なると、デッドタイムの調整等が困難となることが懸念される。したがって、シリーズ接続モードにおいては、各スイッチング素子Ｓ１〜Ｓ４のスイッチング速度は、単独電源モードと同等に低下させるのではなく、パラレル接続モードと同等とすることが好ましい。

図２７には、電力変換器５０における動作モードの遷移図が示される。
図２７を参照して、直流電源１０，２０および／または負荷３０の状態に応じて、単独電源モード、パラレル接続モードおよびシリーズ接続モードの間で、動作モードが切替えられる。

シリーズ接続モードでは、電圧Ｖ［１］＋Ｖ［２］および出力電圧Ｖｏの間で直流電圧変換が実行される。一方で、パラレル接続モードおよび単独電源モードでは、電圧Ｖ［１］，Ｖ［２］と出力電圧Ｖｏとの間で直流電圧変換が実行される。したがって、単独電源モードが選択される場合には、デューティ比の大幅な変化を防止するために、単独電源モードおよびシリーズ接続モードとの間で動作モードが直接遷移することは避けることが好ましい。

図２８および図２９には、このような動作モードの切替時における、駆動制御回路によるスイッチング速度制御に関連する処理が示される。

図２８には、パラレル接続モードが選択されている期間中における制御処理が示される。図２８に示した制御処理は、パラレル接続モードの選択時に所定周期毎に実行される。

図２８を参照して、制御装置４０は、ステップＳ１００により、パラレル接続モードから単独電源モードへの切替が指示されているか否かを判定する。制御装置４０は、動作モードの切替が不要であり、パラレル接続モードを維持する場合（Ｓ１００のＮＯ判定時）には、ステップＳ１１０に処理を進めて、ゲート抵抗切替スイッチ３０７をオフする。これにより、ゲート抵抗は高く設定されるので、各スイッチング素子が独立にオンオフ制御されるパラレル接続モードでは、スイッチング素子の制御電極（ゲート）の駆動速度、すなわち、スイッチング速度が低く抑えられる。

これに対して、制御装置４０は、単独電源モードへの切替が指示されたたとき（Ｓ１００のＹＥＳ判定時）には、ステップＳ１２０に処理を進めて、動作モードの切替を実行する。具体的には、スイッチング素子Ｓ１〜Ｓ４のオンオフ制御（デューティ制御）のための演算処理を、単独電源モードへ切替える。

さらに、制御装置４０は、ステップＳ１２０によってスイッチング素子のデューティ制御を切替えた後に、ステップＳ１３０により、駆動制御回路３００のゲート抵抗切替スイッチ３０７をオフからオンに変化させる。これにより、各スイッチング素子Ｓ１〜Ｓ４のゲート抵抗が低下して、スイッチング速度が高くなる。したがって、単独電源モードでは、２個ずつ共通にオンオフ制御されるスイッチング素子Ｓ１〜Ｓ４のスイッチング損失を抑制できる。

パラレル接続モードによるオンオフ制御の下でスイッチング速度を高めると、サージ電圧の増大によって、端子間電圧が過大となる虞がある。したがって、スイッチング素子のオンオフ制御（デューティ制御）を単独電源モードへ切替えが完了した後に、駆動制御回路３００によってスイッチング速度を上昇させる。これにより、過電圧の発生による素子故障をより確実に回避できる。

図２９には、単独電源モードが選択されている期間中における制御処理が示される。図２９に示した制御処理は、単独電源モードの選択時に所定周期毎に実行される。

図２９を参照して、制御装置４０は、ステップＳ２００により、単独電源モードからパラレル接続モードへの切替が指示されているか否かを判定する。制御装置４０は、動作モードの切替が不要であり、単独電源モードを維持する場合（Ｓ２００のＮＯ判定時）には、ステップＳ２１０に処理を進めて、ゲート抵抗切替スイッチ３０７をオンする。これにより、ゲート抵抗が低く設定されるので、複数個ずつのスイッチング素子が共通に制御される単独電源モードでは、スイッチング損失を抑制するために、スイッチング速度が高められる。

これに対して、制御装置４０は、パラレル接続モードへの切替が指示されたたとき（Ｓ２００のＹＥＳ判定時）には、ステップＳ２２０に処理を進めて、動作モードの切替に先立って、駆動制御回路３００内のゲート抵抗切替スイッチ３０７をオンからオフに変化させる。これにより、各スイッチング素子Ｓ１〜Ｓ４のゲート抵抗が上昇して、スイッチング速度が低下する。さらに、制御装置４０は、スイッチング速度を低下させた後に、ステップＳ２３０により、スイッチング素子のオンオフ制御（デューティ制御）のための演算処理をパラレル接続モードへ切替える。

これにより、スイッチング速度が高い状態の下で、パラレル接続モードに従って、スイッチング素子Ｓ１〜Ｓ４が独立にオンオフ制御されることを防止できる。これにより、過電圧の発生による素子故障をより確実に回避できる。

以上説明したように、本実施の形態による電力変換器５０によれば、複数個のスイッチング素子が共通にオンオフ制御される動作モード（単独電源モード）では、サージ電圧の許容量が増加することを利用して、スイッチング速度を上昇させることによりスイッチング損失の抑制を図ることができる。一方で、各スイッチング素子が独立にオンオフ制御される動作モード（特に、パラレル接続モード）では、スイッチング速度を抑制してサージ電圧による過電圧の発生を防止することができる。これにより、複数のスイッチング素子を含むように構成された電力変換器において、動作モードに応じてスイッチング速度を制御することによって、サージ電圧抑制およびスイッチング損失低減の両立を図ることができる。

なお、本実施の形態では、電力変換器（コンバータ）の構成としてチョッパ回路を例示したが、本発明の適用はチョッパ回路に限定されるものではない。すなわち、任意の個数の複数のスイッチング素子によって構成された電力変換器であって、複数個のスイッチング素子が共通にオンオフ制御される動作モードを有するものであれば、その回路構成は任意とすることができる。

また、スイッチング速度を制御するための駆動制御回路についても、図２４に例示された回路構成に限定されるものではなく、スイッチング速度を切替えるための任意の回路構成を適用することが可能である。

さらに、負荷３０は、直流電圧Ｖｏによって動作する機器であれば、任意の機器によって構成できる点について確認的に記載する。すなわち、本実施の形態では、電動車両の走行用電動機を含むように負荷３０が構成される例を説明したが、本発明の適用はこのような場合に限定されるものではない。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明は、複数の電力用半導体スイッチング素子を含んで構成される電力変換器の制御に用いることができる。

５ 電源システム、６，７ チョッパ回路、１０，２０ 直流電源、１５ 配線、２５ キャリア信号、３０ 負荷、３２ インバータ、３５ モータジェネレータ、３６ 動力伝達ギヤ、３７ 駆動輪、４０ 制御装置、５０ 電力変換器、１０１，１０２ 動作点、１１０，１２０ 動作領域、１５０，１５１，１６０，１６１，１７０，１７１，１７２，１７３，１７４ 電流経路、２０１，２０２，２０３ 制御ブロック、３００ 駆動制御回路、３０１，３０２ 電圧源、３０５，３０６ 駆動スイッチ、３０７ ゲート抵抗切替スイッチ、３０８，３０９ 抵抗素子（ゲート抵抗）、４００，Ｓ１〜Ｓ４ 電力用半導体スイッチング素子、Ｃｇ ゲート容量、Ｄ１〜Ｄ４ 逆並列ダイオード、Ｄａ，Ｄｂ，Ｄｃ デューティ比、Ｄｉ，Ｄｖ デューティ比指令値、ＤｉＦＦ，ＤｖＦＦ フィードフォワード制御量、Ｇ ゲート、ＳＧ，ＳＧ１〜ＳＧ４ 制御信号、ＧＬ 接地配線、Ｈｉ，Ｈｖ 伝達関数、Ｉ［１］，Ｉ［２］ 電流、Ｉｉ＊ 電流指令値、Ｖｏ＊ 電圧指令値、Ｌ１，Ｌ２ リアクトル、Ｎ１，Ｎ２，Ｎ３，Ｎａ，Ｎｇ ノード、ＰＬ 電源配線、ＰＳ１，ＰＳ２ 電源、Ｐｌｓ スイッチング損失、Ｒｇ１，Ｒｇ２ 抵抗値、ＳＤａ（／ＳＤａ），ＳＤｂ（／ＳＤｂ），ＳＤｃ（／ＳＤｃ） 制御パルス信号、Ｖ（Ｇ） ゲート電圧、Ｖ［１］，Ｖ［２］ 電圧（直流電源）、Ｖｈ、Ｖｌ 電圧（オンオフ）、Ｖ（Ｓ），Ｖ（Ｓ３），Ｖ（Ｓ４） 端子間電圧、Ｖｏ 出力電圧、Ｖｔｈ 閾値電圧。

図１１を参照して、パラレル接続モードでは、直流電源１０と負荷３０との間で直流電力変換を実行する電源ＰＳ１と、直流電源２０と負荷３０との間で直流電力変換を実行する電源ＰＳ２とは、負荷３０に対して並列に電力を授受する。電源ＰＳ１は、図７に示した直流電圧変換動作を実行する昇圧チョッパ回路に相当する。同様に、電源ＰＳ２は、図８に示した直流電圧変換動作を実行する昇圧チョッパ回路に相当する。

Claims (10)

1. 複数のスイッチング素子を含む電力変換器の制御装置であって、
   前記複数のスイッチング素子の各々に対応して設けられた、対応する前記スイッチング素子の制御電極の駆動速度を制御するための駆動制御回路と、
   前記複数のスイッチング素子の各々を独立にオンオフ制御する第１のモードと、前記複数のスイッチング素子のうちの少なくとも２個のスイッチング素子を共通にオンオフ制御する第２のモードとを選択するための制御回路とを備え、
   前記駆動制御回路は、前記第２のモードにおける前記駆動速度を、前記第１のモードにおける前記駆動速度よりも高くする、電力変換器の制御装置。
2. 前記電力変換器は、負荷と電気的に接続される電源配線上の出力電圧を制御するように、第１および第２の直流電源と前記電源配線との間で直流電圧変換を実行するように構成され、
   前記複数のスイッチング素子は、
   第１のノードおよび前記電源配線の間に電気的に接続された第１のスイッチング素子と、
   第２のノードおよび前記第１のノードの間に電気的に接続された第２のスイッチング素子と、
   前記第２の直流電源の負極端子と電気的に接続された第３のノードおよび前記第２のノードの間に電気的に接続された第３のスイッチング素子と、
   前記第１の直流電源の負極端子および前記第３のノードの間に電気的に接続された第４のスイッチング素子とを含み、
   前記電力変換器は、
   前記第２のノードおよび前記第１の直流電源の正極端子の間に電気的に接続された第１のリアクトルと、
   前記第１のノードおよび前記第２の直流電源の正極端子の間に電気的に接続された第２のリアクトルとをさらに含む、請求項１記載の電力変換器の制御装置。
3. 前記電力変換器は、前記第１のモードにおいて、前記第１から第４のスイッチング素子の制御によって、前記第１および第２の直流電源が前記電源配線との間で並列に前記直流電圧変換を実行するように動作する、請求項２記載の電力変換器の制御装置。
4. 前記電力変換器は、前記第２のモードにおいて、前記第１および第２のスイッチング素子のオンオフを共通に制御するとともに、前記第３および第４のスイッチング素子のオンオフを共通に制御することによって、前記第１の直流電源と前記電源配線との間で直流電圧変換を実行する、請求項２記載の電力変換器の制御装置。
5. 前記電力変換器は、前記第２のモードにおいて、前記第１および第４のスイッチング素子のオンオフを共通に制御するとともに、前記第２および第３のスイッチング素子のオンオフを共通に制御することによって、前記第２の直流電源と前記電源配線との間で直流電圧変換を実行する、請求項２記載の電力変換器の制御装置。
6. 前記制御装置は、前記第１のモードから前記第２のモードへの切替の際には、前記複数のスイッチング素子の制御を切替えた後に、前記駆動制御回路における前記駆動速度を上昇させる、請求項１〜５のいずれか１項に記載の電力変換器の制御装置。
7. 前記制御装置は、前記第２のモードから前記第１のモードへの切替の際には、前記駆動制御回路における前記駆動速度を低下させた後に、前記複数のスイッチング素子の制御を切替える、請求項１〜５のいずれか１項に記載の電力変換器の制御装置。
8. 複数のスイッチング素子を含む電力変換器の制御方法であって、
   前記電力変換器は、前記複数のスイッチング素子の各々を独立にオンオフ制御する第１のモードと、前記複数のスイッチング素子のうちの少なくとも２個のスイッチング素子を共通にオンオフ制御する第２のモードとを有し、
   前記制御方法は、
   前記第１のモードで前記電力変換器が動作しているときに、前記複数のスイッチング素子の各々に対応して設けられた駆動制御回路による対応する前記スイッチング素子の制御電極の駆動速度を第１の速度に制御するステップと、
   前記第２のモードで前記電力変換器が動作しているときに、前記駆動制御回路による前記駆動速度を、前記第１の速度よりも高い第２の速度に制御するステップとを備える、電力変換器の制御方法。
9. 前記第１のモードから前記第２のモードへの切替を指示するステップと、
   前記第１のモードから前記第２のモードへの切替が指示されたときに、前記複数のスイッチング素子の制御を切替えるステップと、
   前記複数のスイッチング素子の制御を切替えた後に、前記駆動制御回路による前記駆動速度を前記第１の速度から前記第２の速度へ上昇させるステップとをさらの備える、請求項８記載の電力変換器の制御方法。
10. 前記第２のモードから前記第１のモードへの切替を指示するステップと、
    前記第１のモードから前記第２のモードへの切替が指示されたときに、前記駆動制御回路による前記駆動速度を前記第２の速度から前記第１の速度へ低下させるステップと、
    前記駆動速度を低下させた後に、前記複数のスイッチング素子の制御を切替えるステップとをさらに備える、請求項８記載の電力変換器の制御方法。

Images