[go: up one dir, main page]

JP2013025540A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2013025540A
JP2013025540A JP2011159291A JP2011159291A JP2013025540A JP 2013025540 A JP2013025540 A JP 2013025540A JP 2011159291 A JP2011159291 A JP 2011159291A JP 2011159291 A JP2011159291 A JP 2011159291A JP 2013025540 A JP2013025540 A JP 2013025540A
Authority
JP
Japan
Prior art keywords
circuit board
wire
memory
chip
memory card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011159291A
Other languages
English (en)
Inventor
Hidetoshi Suzuki
秀敏 鈴木
Yuichi Hotta
雄一 堀田
Takeyuki Shimoda
雄之 下田
Yuji Ogawa
裕司 小川
Taku Nishiyama
拓 西山
Tadanori Okubo
忠宣 大久保
Junichi Onodera
淳一 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011159291A priority Critical patent/JP2013025540A/ja
Priority to TW101126084A priority patent/TWI511241B/zh
Priority to CN201210253477.1A priority patent/CN102891128B/zh
Priority to US13/553,997 priority patent/US9033248B2/en
Publication of JP2013025540A publication Critical patent/JP2013025540A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936—Marks, inscriptions, etc. for information
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】高品質な半導体記憶装置を提供する。
【解決手段】半導体記憶装置１は、メモリ回路を含んだメモリチップ２１０と、メモリチップ２１０を制御するコントローラチップ３１０と、を備えている。また、メモリカード１は、対向する第１面および第２面を有し、第１面上にコントローラチップ３１０が搭載される回路基板３００と、回路基板３００の第１面上に形成された第１の配線３２５を有している。更にメモリカード１は、一端がメモリチップ２１０に接続され、他端が第１の配線３２５に接続される第１のワイヤ３２０と、一端がコントローラチップ３１０に接続され、他端が第１の配線３２５に接続される第２のワイヤ３４０と、を備える。そして、メモリカード１は第１の配線３２５が接続され、回路基板３００の第１面及び第２面を貫通する導電性のスルーホール部３３０を備えている。
【選択図】 図４

Description

本発明の実施形態は、半導体記憶装置に関する。
メモリカードとして、ＳＤ（登録商標）カード（以下、ＳＤカードと称する）が知られている。さらに、ｍｉｃｒｏＳＤ（登録商標）カード（以下、ｍｉｃｒｏＳＤカードと称する）が存在する。ｍｉｃｒｏＳＤカードは、ＳＤカードと動作や性能に関しては同一であり、他方、ＳＤカードよりも小さなサイズを有する。ＳＤカードと同様、ｍｉｃｒｏＳＤカードには、製品が遵守すべき様々な制約が仕様によって定められている。また、あらゆる製品にも当てはまるように、ｍｉｃｒｏＳＤカードについても、製品の信頼性が確保されるとともに、設計や製造が効率的に行なえることが好ましい。
特開２００８−１６００４号公報
高品質な半導体記憶装置を提供する。
実施形態の半導体記憶装置は、メモリ回路を含んだメモリチップと、前記メモリチップを制御するコントローラチップと、対向する第１面および第２面を有し、前記第１面上に前記コントローラチップが搭載される回路基板と、前記回路基板の前記第１面上に形成された第１の配線と、一端が前記メモリチップに接続され、他端が前記第１の配線に接続される第１のワイヤと、一端が前記コントローラチップに接続され、他端が前記第１の配線に接続される第２のワイヤと、前記第１の配線が接続され、前記回路基板の前記第１面及び第２面を貫通する導電性のスルーホール部と、を具備する。
実施形態に係るメモリカードの基本的な外形を模式的に示した図である。 第１の実施形態に係るメモリカードの基本的な内部構造を模式的に示した図である。 第１の実施形態に係るメモリカードの基板の基本的な配線構造を模式的に示した図である。 第１の実施形態に係るメモリカードの基本的な構造を模式的に示した断面図である。 第１の実施形態に係るメモリカードの基本的な構造を模式的に示した断面図である。 第２の実施形態に係るメモリカードの基本的な内部構造を模式的に示した図である。 第２の実施形態に係るメモリカードの基板の基本的な配線構造を模式的に示した図である。 第２の実施形態に係るメモリカードの基本的な構造を模式的に示した断面図である。 第２の実施形態に係るメモリカードの基本的な構造を模式的に示した断面図である。 第２の実施形態に係るメモリカードの基本的な構造を模式的に示した断面図である。 第２の実施形態の変形例１に係るメモリカードの基板の基本的な配線構造を模式的に示した図である。 第２の実施形態の変形例１に係るメモリカードの基本的な構造を模式的に示した断面図である。 第２の実施形態の変形例１に係るメモリカードの基本的な構造を模式的に示した断面図である。 第２の実施形態の変形例２に係るメモリカードの基本的な構造を模式的に示した断面図である。 第２の実施形態の変形例２に係るメモリカードの基本的な構造を模式的に示した断面図である。 第３の実施形態に係るメモリカードの基本的な内部構造を模式的に示した図である。 第３の実施形態に係るメモリカードの基本的な構造を模式的に示した断面図である。 第３の実施形態に係るメモリカードの基本的な構造を模式的に示した断面図である。 第３の実施形態の変形例１に係るメモリカードの基本的な内部構造を模式的に示した図である。 第３の実施形態の変形例２に係るメモリカードの基本的な内部構造を模式的に示した図である。
以下、実施形態の詳細を図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。参照符号を構成する数字の後ろのアルファベットは、同じ数字を含んだ参照符号によって参照され且つ同様の構成を有する要素同士を区別するために用いられている。同じ数字を含んだ参照符号で示される要素を相互に区別する必要がない場合、これらの要素は、数字のみを含んだ参照符号により参照される。例えば、参照符号１ａ、１ｂを付された要素を相互に区別する必要がない場合、これらの要素を包括的に参照符号１として参照する。
図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
以下の実施形態では、ｍｉｃｒｏＳＤカードを例としてメモリカードについて説明する。しかしながら、以下の記述におけるメモリカードは、ｍｉｃｒｏＳＤカードに限定されない。ｍｉｃｒｏＳＤカードに課せられる制約及び課題と、後述の課題とが課せられるメモリカード全てに、本明細書の記述が適用される。
ｍｉｃｒｏＳＤカードは、主にサイズが異なることを除いて、ＳＤカードと同じ特徴を有する。例えば、この２種類のカードは、いずれもメモリチップとこのメモリチップを制御するコントローラチップとを含んでいる。他方、ＳＤカードはｍｉｃｒｏＳＤカードよりも大きなサイズを有するので、ＳＤカードに課せられている設計上の制約は、ｍｉｃｒｏＳＤカードに課せられている制約よりも緩い。すなわち、ｍｉｃｒｏＳＤカードの方が、ＳＤカードよりも設計が困難である。このような背景の下でなされた実施形態について、以下で説明する。
（第１の実施形態）
＜メモリカードの外形構造＞
図１は、メモリカード１の外形の具体例を概略的に示している。図１に示すように、メモリカード１は、モールド樹脂（レジン）１００を有する。レジン１００は、後述の各チップおよび回路基板を封止している。回路基板は、対向する上面および下面（端子面）を有しており、端子面には、複数（８個を例示）の外部接続端子４００が、メモリカード１の上辺に沿って配列されている。外部接続端子４００は、導電性材料からなり、回路基板上に形成され、回路基板上にプリントされた導電性の配線（パタンとも呼ぶ）に接続されている。そして、外部接続端子４００は、モールド樹脂１００に覆われておらず、メモリカード１がホスト装置に挿入された際にホスト装置とメモリカード１とを電気的に接続する。外部接続端子４００への信号の割り当てのｍｉｃｒｏＳＤカードの規格に則った例では、外部接続端子４００に、それぞれ、データ２（ＤＡＴ２）、データ３（ＤＡＴ３）、コマンド（ＣＭＤ）、ＶＤＤ、クロック（ＣＬＫ）、ＶＳＳ、（データ０（ＤＡＴ０）、データ１（ＤＡＴ１）が割り当てられている。尚、本実施形態において各信号の説明は省略する。
＜メモリカードの内部構造＞
図２を用いて、本実施形態に係るメモリカードの基本的な内部構造を概略的に説明する。図２は、本実施形態に係るメモリカードの基本的な内部構造を模式的に示した図である。図２に示すように、メモリカード１は、モールド樹脂（レジン）１００、リードフレーム２００、メモリチップ２１０、回路基板３００、及びコントローラチップ３１０を有している。
レジン１００は、絶縁材料からなり、リードフレーム２００及び回路基板３００を覆うように封止している。
リードフレーム２００は、例えば金属板であり、例えばリードフレーム２００ａ、２００ｂ、２００ｃ、２００ｄ、２００ｅ、２００ｆの６枚に分かれている。リードフレーム２００ａ〜２００ｆは、絶縁体であるレジン１００によってそれぞれ電気的に分離されている。本実施形態に係るリードフレーム２００は６枚に別れているが、これに限らず、増減しても良い。尚、２００ａ、２００ｂ、２００ｃ、２００ｄ、２００ｅ、２００ｆは個別に電気的に分離されたリード（導体板）であるが、製造工程では当初一体のリードフレーム２００から分離されたものなので便宜的にリードフレームと記載している。
リードフレーム２００ａ及び２００ｂ上にはメモリチップ２１０が接着層（図示せず）を介して配置されている。リードフレーム２００ｃ及び２００ｄは、接着層３０１を介して回路基板３００に接着されている。また、リードフレーム２００ｃ、２００ｄ、２００ｅ、及び２００ｆについては、ここでは詳細に説明しないが、例えばメモリカード１を形成する際に用いるダミーのリードフレームである。
また、メモリカード１のホスト機器（図示せず）への挿入方向（ｘ軸に平行な方向）に沿ったリードフレーム２００ａ、２００ｂ、２００ｃ、２００ｄの辺において、メモリカード１の外側方向に突出する突起（部分）２００ａ１、２００ｂ１、２００ｃ１、及び２００ｄ１（破線円内参照）が存在する。この部分２００ａ１、２００ｂ１、２００ｃ１、及び２００ｄ１は、メモリカード１の外側（ｘ軸方向に直交するｙ軸に平行な方向）に向かうにつれて先端が細くなっている。そのため、メモリカード１の外側からサージ，ＥＳＤ（electro static discharge）が印加された場合でも、それから発生するサージ電流を低減することができる。また、この先端部はメモリカードの外側面よりも内側に位置している。そのため、メモリカードの外側面に導体が接した場合でも２００ａ等と導通することがない。尚、これら、２００ａ、２００ｂ、２００ｃ、２００ｄ、２００ｅ、２００ｆとメモリカードの外側面との間はレジンで埋められていてもよく、空孔であっても良い。また、リードフレーム２００ａ、２００ｂ、２００ｃ、２００ｄは、それぞれ電気的に分離しているので、例えば部分２００ａ１、及び２００ｃ１においてホスト機器の導電部と接触した場合においても、メモリカード１はショートしない。同様に、例えば部分２００ｂ１、及び２００ｄ１においてホスト機器の導電部と接触した場合においても、メモリカード１はショートしない。
回路基板３００上面にコントローラチップ３１０が配置されている。また、複数の外部接続端子４００（図示せず）が、回路基板３００の下面に配列されている。外部接続端子４００は、導電性材料からなり、回路基板３００下面に形成されている。そして、外部接続端子４００は、回路基板３００上にプリントされた導電性の配線を介して、コントローラチップ３１０に接続されている。
また、回路基板３００の一部が、接着層３０１を介してリードフレーム２００ａ〜２００ｄに接続されている。また、後述するように、回路基板３００には、導電性の材料によって配線（図示せず）がプリントされている。尚、本実施形態によればリードフレーム２００の一部が回路基板３００に接着されているが、これに限らない。
メモリチップ２１０は、任意のメモリチップを用いることができ、より具体的には、例えば、あらゆるタイプのＮＡＮＤ型フラッシュメモリチップが用いられることが可能である。また、メモリチップ２１０の上面にはメモリチップ２１０内の回路と電気的に接続されている複数の接続パッド２１１が設けられ、導電性のボンディングワイヤ（単にワイヤとも称す）３２０を介して、回路基板３００上の接続パッド（導電部）３２５ａに接続されている。
コントローラチップ３１０は、メモリチップ２１０の動作を制御するためのものである。具体的には、外部からのコマンドに従って、メモリチップ２１０へのデータの書き込みや、メモリチップ２１０からのデータの読み出しや、メモリチップ２１０のデータの消去等を行ない、メモリチップ２１０によるデータの記憶状態を管理する。また、コントローラチップ３１０は、ホストインタフェース、ＭＰＵ（micro processing unit）、ＲＯＭ（read only memory）、ＲＡＭ（random access memory）、メモリインタフェース等を含んでいてもよい。また、コントローラチップ３１０の上面にはコントローラチップ３１０内の回路と電気的に接続されている複数の接続パッド３１１が設けられ、ワイヤ３４０を介して、回路基板３００上の接続パッド（導電部）３２５ｃに接続されている。
＜回路基板の配線構造＞
次に、図３を用いて、メモリチップ２１０とコントローラチップ３１０との接続について説明する。この図３は、回路基板３００上の配線（パタン）を示し、導電性の配線を黒い部分で表現している。
ワイヤ３２０は、回路基板３００上の接続パッド（導電部）３２５ａに接続されている。接続パッド３２５ａは、回路基板３００上の導電性の配線（導電部）３２５ｂに接続されている。
ワイヤ３４０は、回路基板３００上の接続パッド（導電部）３２５ｃに接続されている。接続パッド３２５ｃは、回路基板３００上の導電性の配線３２５ｂに接続されている。
ところで接続パッド３２５ａ、配線３２５ｂ、接続パッド３２５ｃの組（以下、導電部３２５とも称す）は、メモリチップ２１０の複数の接続パッド２１１及びコントローラチップ３１０の複数の接続パッド３１１をそれぞれ接続するように、複数組用意されている。
回路基板３００には、回路基板３００の上面から下面へと貫通しているスルーホール（開口部）に導電性の金属材料が埋め込まれたスルーホール部３３０が形成されている。そして、接続パッド３２５ａ、３２５ｃの間の配線３２５ｂに、スルーホール部３３０が接続されている。また、スルーホール部３３０は、外部接続端子４００と電気的に分離するように配置されている。
また、コントローラチップ３１０の上面には複数の接続パッド３１２が設けられ、導電性のボンディングワイヤ（単にワイヤとも称す）３４１を介して、回路基板３００上の接続パッド（導電部）３２６ａに接続されている。接続パッド３２６ａは、回路基板３００上の導電性の配線３２６ｂに接続されている。そして、配線３２６ｂは、外部接続端子４００に電気的に接続されている。
次に、図４、及び５を用いて、本実施形態に係るメモリカード１のｘ方向に沿った断面について説明する。なお、この図４、及び５は、複数も受けられた導電部３２５のうち、一つの導電部３２５における、メモリチップ２１０、コントローラチップ３１０、及びスルーホール部３３０の接続関係を示している。そのため、各部分の配置や大きさ等は模式的に表現されている。各部分のより正確な位置関係は、図２を参照されたい。
図４に示すように、ｘ軸方向に沿った回路基板３００の端部近傍の上面に、膜厚が例えば数十ｎｍ程度の絶縁テープ材（例えば、LOC(Lead On Chip)用接着フィルムやダイボンディングフィルム、具体的には熱可塑性接着フィルム（主流はポリイミド系）など）からなる接着層３０１を介して、膜厚が例えば１００〜１５０ｎｍ程度のリードフレーム２００ａ、２００ｂ（以下、簡単の為リードフレーム２００と表記する）が設けられている。また、リードフレーム２００上には、膜厚が例えば数十ｎｍ程度の絶縁材料（ＤＩＥアタッチフィルム）からなる接着層２０５を介して、膜厚が例えば８０〜１００ｎｍ程度のメモリチップ２１０が設けられている。また、回路基板３００上には、膜厚が例えば数十ｎｍ程度の絶縁材料（ＤＩＥアタッチフィルム）からなる接着層３０５を介して、膜厚が例えば１００〜１５０ｎｍ程度のコントローラチップ３１０が設けられている。
回路基板３００には、それぞれが電気的に接続されている接続パッド３２５ａ、３２５ｃ、及び配線３２５ｂが設けられている。そして、回路基板３００には、上面及び下面を貫通するスルーホール（開口部）が形成され、このスルーホール内に金属材料が埋め込まれ、埋め込み部３３０ａが形成されている。そして、回路基板３００の下面及び埋め込み部３３０ａの下方に、金属材料からなる下層部３３０ｂが形成されている。下層部３３０ｂは、埋め込み部３３０ａに電気的に接続され、レジン１００によって周囲を被膜されている。この埋め込み部３３０ａ及び下層部３３０ｂの組をここではスルーホール部３３０と称し、図３に示すように、スルーホール部３３０が複数ある場合は、各スルーホール部３３０は、各スルーホール間でショートしないように互いに電気的に分離されている。また、埋め込み部３３０ａの上面は、配線３２５ｂに接続されている。そして、メモリチップ２１０の接続パッド２１１（図示せず）及び回路基板３００の接続パッド３２５ａは、Ａｕ材料によって形成されたワイヤ３２０によって電気的に接続され、コントローラチップ３１０の接続パッド３１１（図示せず）及び回路基板３００の接続パッド３２５ｃは、Ａｕ材料によって形成されたワイヤ３４０によって電気的に接続されている。このように、メモリチップ２１０、ワイヤ３２０、導電部３２５、スルーホール部３３０、ワイヤ３４０、及びコントローラチップ３１０は、電気的に接続されている。
そして、リードフレーム２００、メモリチップ２１０、回路基板３００、コントローラチップ、ワイヤ３２０、３４０、及びスルーホール部３３０は、絶縁性材料で形成されたレジン１００に覆われている。
また、回路基板３００の下面には、外部接続端子４００が設けられている。この外部接続端子４００の下面はレジン１００から露出している。
ところで、コントローラチップ３１０及び回路基板３００を接続するワイヤ３４０のｘ軸及びｙ軸と直交するｚ軸方向に沿った高さＨ１は、メモリチップ２１０及び回路基板３００を接続するワイヤ３２０のｚ軸方向に沿った高さＨ２に比べて低い。これは、回路基板３００からメモリチップ２１０の上面までのｚ軸方向に沿った高さが、回路基板３００からコントローラチップ３１０の上面までのｚ軸方向に沿った高さよりも高いことに起因している。本実施形態において、メモリカード１内に設けられた導電性部品の中で、例えばワイヤ３２０のｚ軸方向に沿った高さＨ２は、他の部品の高さ（例えばワイヤ３４０の高さＨ１）よりも高い。尚、図４では図示していないが、外部接続端子４００とコントローラチップ３１０とを接続するワイヤ３４１の高さは、ワイヤ３４０の高さＨ１と同様である。
＜サージ侵入時の動作＞
次に、図５を用いて、外部からサージ（過渡的異常高電圧、ＥＳＤ）がメモリカード１内に侵入した場合の動作について説明する。外部からのサージは、レジン１００の外側との距離が近い導電性材料に侵入する傾向がある。そのため、例えばサージはワイヤ３２０からメモリカード１内へと侵入してくる。サージは、より低抵抗な場所に流れるので、金属が埋め込まれているスルーホール部３３０へと優先的に流れる（図中破線矢印参照）。そのため、サージによるメモリチップ２１０及びコントローラチップ３１０への急激な電圧印加を抑制することができる。このように、ワイヤ３４１の高さは、ワイヤ３２０の高さよりも低いため、ワイヤ３４１が接続される導電部３２６にはスルーホール部を設けなくても良い。
＜第１の実施形態に係る作用効果＞
近年、映像、画像、音楽データ等を記憶するためのメモリカードが広く使用されている。メモリカードは、携帯電話、携帯情報端末、携帯音楽プレーヤー、デジタルカメラ等のホスト装置のためのデータの記憶に多く用いられる。携帯可能な小型のホスト装置での使用をより有用にするために、メモリカードは、小型であることも求められる。さらに、メモリカードとホスト装置との間のデータ転送速度の向上も求められる。また、当然ながら、メモリカードに対する一定の信頼性も求められる。
上述した実施形態によれば、メモリカード（半導体記憶装置）１は、メモリ回路を含んだメモリチップ２１０と、メモリチップ２１０を制御するコントローラチップ３１０と、を備えている。また、メモリカード１は、対向する第１面および第２面を有し、第１面上にコントローラチップ３１０が搭載される回路基板３００と、回路基板３００の第１面上に形成された第１の配線３２５を有している。更にメモリカード１は、一端がメモリチップ２１０に接続され、他端が第１の配線３２５に接続される第１のワイヤ３２０と、一端がコントローラチップ３１０に接続され、他端が第１の配線３２５に接続される第２のワイヤ３４０と、を備える。そして、メモリカード１は第１の配線３２５が接続され、回路基板３００の第１面及び第２面を貫通する導電性のスルーホール部３３０を備えている。また、メモリカード１は、メモリチップ２１０が搭載され、接着層３０１を介して回路基板３００の第１面上に一部のみが接続される金属板２００を更に備える。
メモリチップと、コントローラチップとの間に、金属の埋め込まれたスルーホール部を設けることにより、ワイヤに侵入してきたサージをスルーホール部に逃がすことができる。これにより、メモリチップまたはコントローラチップにダメージを与えるサージを低減でき、メモリカードのＥＳＤ（静電破壊）の耐性を向上させることが可能となる。
尚、上述した第１の実施形態によれば、メモリチップ２１０及びコントローラチップ３１０を接続する全ての導電部３２５にスルーホール部３３０が設けられていたが、必ずしもその必要はない。任意の導電部３２５にのみスルーホール部３３０を設けることでも、上述で説明したような効果と同様の効果を得る事が可能である。
また、図２に示すように、既にスルーホール部３３０が設けられた導電部３２５に更に追加のスルーホール部３５０を設けても良い。この際、スルーホール部３３０と同様、スルーホール部３５０は、外部接続端子４００と電気的に分離するように配置される。また、サージがコントローラチップ３１０に接続されたワイヤ３４１に進入することを考慮し、導電部３２６にスルーホール部を設けても良い。この場合、該スルーホール部は、スルーホール部３３０と同様、外部接続端子４００と電気的に分離するように配置される。
（第２の実施形態）
次に、第２の実施形態について説明する。尚、基本的な構成及び基本的な動作は、上述した第１の実施形態と同様である。従って、上述した第１の実施形態で説明した事項及び上述した第１の実施形態から容易に類推可能な事項についての説明は省略する。第２の実施形態では、リードフレームと、回路基板とを接続するワイヤを更に設け、該ワイヤは、上述で説明したスルーホール部に接続されている点で、上記の第１の実施形態と相違する。
＜第２の実施形態に係るメモリカードの構造＞
図６に示すように、リードフレーム２００と、回路基板３００とを接続するボンディングワイヤ（単にワイヤとも称す）３６０が設けられている。具体的には、ワイヤ３６０は、接続パッド２２０と、スルーホール部３７０とを接続している。また、図７に示すように、スルーホール部３７０は、電気的に各配線から分離されている。このワイヤ３６０は例えばＡｕ材料で形成されている。
図８は、メモリチップ２１０及びコントローラチップ３１０の接続関係を示す図である。図８に示すように、メモリチップ２１０及びコントローラチップ３１０を接続する導電部３２５には、スルーホール部は設けられていない。
図９は、リードフレーム２００及びスルーホール部３７０の接続関係を示す図である。図９に示すように、回路基板３００には、上面及び下面を貫通するスルーホールが形成され、このスルーホール内に金属材料からなる埋め込み部３７０ｂが埋め込まれている。そして、回路基板３００の上面及び埋め込み部３７０ｂの上面に、金属材料からなる上層部（配線、パタン、または導電部とも呼ぶ）３７０ａが形成されている。また、回路基板３００の下面及び埋め込み部３７０ｂの下面に、金属材料からなる下層部３７０ｃが形成されている。下層部３７０ｃは、埋め込み部３７０ｂに電気的に接続され、レジン１００によって周囲を被覆されている。この上層部３７０ａ、埋め込み部３７０ｂ及び下層部３７０ｃの組をここではスルーホール部３７０と称する。
上層部３７０ａの上面は、ワイヤ３６０に接続されている。つまり、リードフレーム２００の接続パッド２２０（図示せず）及び回路基板３００のスルーホール部３７０は、ワイヤ３６０によって電気的に接続されている。
＜サージ侵入時の動作＞
次に、図１０を用いて、外部からサージがメモリカード１内に侵入した場合の動作について説明する。外部からのサージは、例えばリードフレーム２００からメモリカード１内へと侵入してくることがある。サージは、より低抵抗な場所に流れるので、金属が埋め込まれているスルーホール部３７０へと優先的に流れる（図中破線矢印参照）。そのため、サージのメモリチップ２１０への侵入等を抑制することができる。
＜第２の実施形態に係る作用効果＞
上述した第２の実施形態によれば、メモリカード１は、メモリ回路を含んだメモリチップ２１０と、メモリチップ２１０を制御するコントローラチップ３１０とを備えている。また、メモリカード１は、対向する第１面および第２面を有し、第１面上にコントローラチップ３１０が搭載される回路基板３００と、メモリチップ２１０が搭載され、接着層３０１を介して回路基板３００の第１面上に一部のみが接続される金属板２００とを備えている。更にメモリカード１は、回路基板３００の第１面及び第２面を貫通する導電性のスルーホール部と、一端が金属板２００に接続され、他端がスルーホール部に接続される第３のワイヤを備えている。
金属が埋め込まれたスルーホール部を設けることにより、リードフレームに侵入してきたサージをスルーホール部に逃がすことができる。これにより、第１の実施形態と同様にメモリチップにダメージを与えるサージを低減でき、メモリカードのＥＳＤ（静電破壊）の耐性を向上させることが可能となる。
（変形例１）
次に、第２の実施形態の変形例１について説明する。尚、基本的な構成及び基本的な動作は、上述した第１及び第２の実施形態と同様である。従って、上述した第１及び第２の実施形態で説明した事項及び上述した第１及び第２の実施形態から容易に類推可能な事項についての説明は省略する。変形例１では、リードフレームと、回路基板との間の接着層を導電性材料にし、リードフレームと回路基板との接続点に、上述したスルーホールを設けている点で、上記の第２の実施形態と相違する。
＜第２の実施形態の変形例１に係るメモリカードの構造＞
図１１に示すように、上述したスルーホール部３７０は、リードフレーム２００と回路基板３００とが接着される領域に配置される。
図１２に示すように、リードフレーム２００と、回路基板３００との間の接着層３８０として、導電性材料を用いている。上層部３７０ａの上面は、導電性の接着層３８０に接続されている。つまり、リードフレーム２００及び回路基板３００のスルーホール部３７０は、接着層３８０によって電気的に接続されている。例えば、この接着層３８０及び上層部３７０ａの膜厚は、上述で説明した接着層３０１と同程度である。
＜サージ侵入時の動作＞
次に、図１３を用いて、外部からサージがメモリカード１内に侵入した場合の動作について説明する。リードフレーム２００からメモリカード１内へと侵入してくるサージは、接着層３８０を介して金属が埋め込まれているスルーホール部３７０へと優先的に流れる（図中破線矢印参照）。そのため、サージのメモリチップ２１０への侵入等を抑制することができる。
＜第２の実施形態の変形例１に係る作用効果＞
上述した変形例１によれば、メモリカード１は、メモリ回路を含んだメモリチップ２１０と、メモリチップ２１０を制御するコントローラチップ３１０とを備えている。また、メモリカード１は、対向する第１面および第２面を有し、第１面上にコントローラチップ３１０が搭載される回路基板３００と、回路基板３００の第１面及び第２面を貫通する導電性のスルーホール部３７０とを備えている。そして、メモリカード１は、メモリチップ２１０が搭載され、導電性の接着層３８０を介してスルーホール部３７０に電気的に接続される金属板２００を備えている。そのため、上述した第２の実施形態と同様の効果を得ることが可能となる。
（変形例２）
次に、第２の実施形態の変形例２について説明する。尚、基本的な構成及び基本的な動作は、上述した第１、第２の実施形態、及び変形例１と同様である。従って、上述した第１、第２の実施形態、及び変形例１で説明した事項及び上述した第１、第２の実施形態、及び変形例１から容易に類推可能な事項についての説明は省略する。変形例２は、リードフレームと、回路基板との間の接着層を導電性材料にし、リードフレームと回路基板との接続点に、上述したスルーホールを設け、リードフレームと、スルーホールとを接続するワイヤを更に設けている点で、上記の第２の実施形態、及び変形例１と相違する。
＜第２の実施形態の変形例２に係るメモリカードの構造＞
図１４に示すように、図１２で説明した構成において、Ａｕ材料で形成されたボンディングワイヤ（単にワイヤとも称す）３６０ａが、リードフレーム２００及びスルーホール部３７０を接続している。具体的には、リードフレーム２００の接続パッド２２０（図示せず）と、上層部３７０ａとがワイヤ３６０ａによって電気的に接続されている。この際、ワイヤ３６０ａが上層部３７０ａに接続しやすいように、上層部３７０ａをｘ軸方向に拡張しても良い。
＜サージ侵入時の動作＞
次に、図１５を用いて、外部からサージがメモリカード１内に侵入した場合の動作について説明する。上述した第２の実施形態及び変形例１で説明した二つの経路に沿ってサージは、スルーホール部へ流れる（図中破線矢印参照）ので、サージのメモリチップ２１０への侵入等を更に抑制することができる。
（第３の実施形態）
次に、第３の実施形態について説明する。尚、基本的な構成及び基本的な動作は、上述した第１の実施形態と同様である。従って、上述した第１の実施形態で説明した事項及び上述した第１の実施形態から容易に類推可能な事項についての説明は省略する。第３の実施形態では、メモリチップと回路基板とを接続するワイヤを跨ぐ避雷針用のワイヤを更に設けている点で、上記の第１の実施形態と相違する。
＜第３の実施形態に係るメモリカードの構造＞
図１６に示すように、リードフレーム２００と、回路基板３００とを接続し、ｚ方向に沿ってワイヤ３２０を跨ぐボンディングワイヤ（単にワイヤとも称す）３９１が設けられている。具体的には、ワイヤ３９１は、接続パッド２３０と、スルーホール部（フローティング電位）３９０とを接続している。このワイヤ３９１は例えばＡｕ材料で形成されている。また、メモリチップ２１０及びコントローラチップ３１０を接続する導電部３２５には、スルーホール部は設けられていない。
次に図１７を用いて、ワイヤ３９１とワイヤ３２０及び３４０との位置関係を説明する。図１７は、各ワイヤの位置関係を説明する為の図なので、各部分の配置や大きさ等は模式的に表現されている。各部分の更に正確な配置等は図１６を参照されたい。
図１７に示すように、回路基板３００には、上面及び下面を貫通するスルーホールが形成され、このスルーホール内に金属材料からなる埋め込み部３９０ｂが埋め込まれている。そして、回路基板３００の上面及び埋め込み部３９０ｂの上面に、金属材料からなる上層部３９０ａが形成されている。また、回路基板３００の下面及び埋め込み部３９０ｂの下面に、金属材料からなる下層部３９０ｃが形成されている。下層部３９０ｃは、埋め込み部３９０ｂに電気的に接続され、レジン１００によって絶縁されている。この上層部３９０ａ、埋め込み部３９０ｂ及び下層部３９０ｃの組をここではスルーホール部３９０と称する。
上層部３９０ａの上面は、ワイヤ３９１に接続されている。そして、ワイヤ３９１は、リードフレーム２００の接続パッド２３０（図示せず）に接続されている。つまり、リードフレーム２００及びスルーホール部３９０は、ワイヤ３９１によって電気的に接続されている。また、ワイヤ３９１のｚ方向に沿った高さＨ３は、ワイヤ３４０の高さＨ１よりも高く、更にワイヤ３２０の高さＨ２よりも高い。そして、ここではワイヤ３９１は、ワイヤ３２０を跨いでいる。
＜サージ侵入時の動作＞
図１８に示すように、外部からのサージは、レジン１００の外側との距離が近い導電性材料に侵入する傾向がある。そのため、例えばサージはワイヤ３２０からメモリカード１内へと侵入してくる。この際、サージ誘導用の避雷針となるワイヤ３９１を設けているので、サージはワイヤ３９１に侵入する。更に、金属が埋め込まれているスルーホール部３９０を設けているので、サージはスルーホール部３９０へと優先的に流れる（図中破線矢印参照）。そのため、サージによるメモリチップ２１０及びコントローラチップ３１０の急激な電圧印加を抑制することができる。
＜第３の実施形態に係る作用効果＞
上述した実施形態によれば、メモリカード１は、メモリ回路を含んだメモリチップ２１０と、メモリチップ２１０を制御するコントローラチップ３１０とを有している。また、メモリカード１は、対向する第１面および第２面を有し、第１面上にコントローラチップ３１０が搭載される回路基板３００と、回路基板の第１面上に形成された第１の配線３２５とを有している。更にメモリカード１は、一端がメモリチップ２１０に接続され、他端が第１の配線３２５に接続される第１のワイヤ３２０と、一端がコントローラチップ３１０に接続され、他端が第１の配線３２５に接続される第２のワイヤ３４０と、第１のワイヤ３２０の高さよりも高く、第１のワイヤ３２０を跨ぎ、メモリチップ及びコントローラチップから電気的に分離されている第３のワイヤ３９１とを有している。そして、メモリカード１は、メモリチップ２１０が搭載され、接着層３０１を介して回路基板３００の第１面上に一部が接続される金属板２００と、回路基板３００の第１面及び第２面を貫通する導電性のスルーホール部３９０とを更に有している。そして、第３のワイヤ３９１は、一端が金属板２００に接続され、他端が回路基板３００に設けられたスルーホール部３９０に接続されている。
メモリチップと、コントローラチップとの間のワイヤを覆う避雷針となるワイヤが設けられている。サージは避雷針となるワイヤに流れやすいため、メモリチップまたはコントローラチップにダメージを与えるサージを低減でき、メモリカードのＥＳＤの耐性を向上させることが可能となる。また、避雷針となるワイヤの一端に金属が埋め込まれたスルーホール部を設けることにより、ワイヤに侵入してきたサージをスルーホール部に逃がすことができる。
（変形例１）
次に、第３の実施形態の変形例１について説明する。尚、基本的な構成及び基本的な動作は、上述した第３の実施形態と同様である。従って、上述した第３の実施形態で説明した事項及び上述した第３の実施形態から容易に類推可能な事項についての説明は省略する。変形例１では、メモリチップと回路基板とを接続するワイヤを跨ぐ避雷針用のワイヤが、回路基板と回路基板とに接続されている点で、上記の第３の実施形態と相違する。
＜第３の実施形態の変形例１に係るメモリカードの構造＞
図１９に示すように、避雷針用のワイヤ３９１は、回路基板３００の導電部３９２と導電部３９３とを接続し、ｚ方向に沿ってワイヤ３２０を跨ぐように設けられている。この場合、導電部３９２または３９３はそれぞれ、上述で説明したようなスルーホール部（フローティング配線）であっても良いし、スルーホール部が形成されず、基準電位（グランド配線）に接続されていても良い。
＜第３の実施形態の変形例３に係る作用効果＞
上述した変形例３によれば、メモリカード１において、第３のワイヤ３９１は、一端が回路基板３００の第１の電位が与えられた第１導電部３９２に接続され、他端が回路基板の第２導電部３９３に接続されている。
そのため、第３の実施形態で説明した効果と同様の効果を得ることが可能となる。
（変形例２）
次に、第３の実施形態の変形例２について説明する。尚、基本的な構成及び基本的な動作は、上述した第３の実施形態及び変形例１と同様である。従って、上述した第３の実施形態及び変形例１で説明した事項及び上述した第３の実施形態及び変形例１から容易に類推可能な事項についての説明は省略する。変形例２では、コントローラチップと回路基板とを接続するワイヤを跨ぐ避雷針用のワイヤが、回路基板と回路基板とに接続されている点で、上記の第３の実施形態及び変形例３と相違する。
＜第３の実施形態の変形例４に係るメモリカードの構造＞
図２０に示すように、避雷針用のワイヤ３９１は、回路基板３００の導電部３９４と導電部３９５とを接続し、ｚ方向に沿ってワイヤ３４０を跨ぐように設けられている。この場合、導電部３９４または３９５はそれぞれ、上述で説明したようなスルーホール部であっても良いし、スルーホール部が形成されず、基準電位に接続されていても良い。
尚、上述した第２の実施形態及び第２の実施形態の各変形例と、第３の実施形態及び第３の実施形態の各変形例とでは、メモリチップ２１０及びコントローラチップ３１０を接続する導電部３２５にスルーホール部３３０を設けていないが、上述した第１の実施形態のように、スルーホール部３３０を設けても良い。この場合、更にＥＳＤ耐性が向上する。
また、上述した第３の実施形態及び第３の実施形態の各変形例では、メモリチップ２１０及びコントローラチップ３１０を接続する導電部３２５にスルーホール部３３０を設けていないが、上述した第１の実施形態のように、スルーホール部３３０を設けても良い。この場合、更にＥＳＤ耐性が向上する。
また、上述した第３の実施形態及び第３の実施形態の各変形例では、リードフレーム２００及び回路基板３００が電気的に接続される部分にスルーホール部３７０を設けていないが、上述した第２の実施形態のように、スルーホール部３７０を設けても良い。この場合、更にＥＳＤ耐性が向上する。
また、上述した第３の実施形態と、第３の実施形態の各変形例とを組み合わせることによって、更にＥＳＤ耐性が向上する。
上述した第１の実施形態及び第３の実施形態において、ワイヤ３２０がワイヤ３４０より高さが高い場合について説明したが、これに限らず、ワイヤ３４０の高さがワイヤ３２０よりも高くても良い。
第３の実施形態で説明した避雷針用のワイヤ３９１は、ワイヤ３２０を全て跨いでいることが望ましい。更に加えて、ワイヤ３９１は、ワイヤ３４０を全て跨ぐことで、より一層ＥＳＤ耐性が向上する。
また、第３の実施形態で説明したワイヤ３９１は、サージを受信する避雷針としての役割を果たせば良いので、一端及び他端が共にリードフレームに配置されないのであれば、ワイヤ３９１の配置場所は限定されない。また、このワイヤ３９１は複数設けても良い。その場合、各ワイヤ３９１の高さはそれぞれ異なっていて良い。そして、ワイヤ３９１の高さは、他のワイヤの高さよりも高いことがより望ましい。
尚、上述した各実施形態において、スルーホール（開口部）の形状や大きさを規定していないが、適宜変更可能である。
上述したスルーホール部は、サージの逃げ道として、より低抵抗であることが望ましいので、スルーホール内に埋め込まれる金属材料は多ければ多いほど良い。
また、メモリチップ及びコントローラチップは、ボンディングワイヤによって接続されているが、これに限らず、メモリチップ及びコントローラチップは回路内の配線で接続されている場合でも、上述した各実施形態及び各変形例を適応することが可能である。
また、上述した各実施形態及び各変形例は、メモリカードについて説明したが、これに限らず、サージによるＥＳＤ耐性が課題となるデバイスであれば、上述した各実施形態及び各変形例を適応することが可能である。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出される。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば、発明として抽出され得る。
１…メモリカード、 １００…モールド樹脂、
２００、２００ａ〜２００ｆ…リードフレーム、 ２０５、３０１、３０５…接着層、
２１０…メモリチップ、 ２１１、２２０、２３０、３１１、３１２…接続パッド、
３００…回路基板、 ３１０…コントローラチップ
３２０、３４０、３４１、３６０、３６０ａ、３９１…ワイヤ
３２５ａ、３２５ｃ、３２６ａ…接続パッド、 ３２５ｂ、３２６ｂ…配線
３３０、３５０、３７０、３９０…スルーホール部、 ３８０…導電性接着層
３９２、３９３、３９４、３９５…導電部、 ４００…外部接続端子。

Claims (5)

  1. メモリ回路を含んだメモリチップと、
    前記メモリチップを制御するコントローラチップと、
    対向する第１面および第２面を有し、前記第１面上に前記コントローラチップが搭載される回路基板と、
    前記回路基板の前記第１面上に形成された第１の配線と、
    一端が前記メモリチップに接続され、他端が前記第１の配線に接続される第１のワイヤと、
    一端が前記コントローラチップに接続され、他端が前記第１の配線に接続される第２のワイヤと、
    前記第１の配線が接続され、前記回路基板の前記第１面及び第２面を貫通する導電性のスルーホール部と、
    を具備することを特徴とする半導体記憶装置。
  2. 前記メモリチップが搭載され、接着層を介して前記回路基板の前記第１面上に一部のみが接続される金属板を更に備えることを特徴とする請求項１記載の半導体記憶装置。
  3. メモリ回路を含んだメモリチップと、
    前記メモリチップを制御するコントローラチップと、
    対向する第１面および第２面を有し、前記第１面上に前記コントローラチップが搭載される回路基板と、
    前記回路基板の前記第１面上に形成された第１の配線と、
    一端が前記メモリチップに接続され、他端が前記第１の配線に接続される第１のワイヤと、
    一端が前記コントローラチップに接続され、他端が前記第１の配線に接続される第２のワイヤと、
    前記第１のワイヤの高さよりも高く、前記第１のワイヤを跨ぎ、前記メモリチップ及び前記コントローラチップから電気的に分離されている第３のワイヤと、
    を具備することを特徴とする半導体記憶装置。
  4. 前記メモリチップが搭載され、接着層を介して前記回路基板の前記第１面上に一部が接続される金属板と、
    前記回路基板の前記第１面及び第２面を貫通する導電性のスルーホール部と、
    を更に備え、
    前記第３のワイヤは、一端が前記金属板に接続され、他端が前記回路基板に設けられた前記スルーホール部に接続されることを特徴とする請求項３に記載の半導体記憶装置。
  5. 前記第３のワイヤは、一端が前記回路基板の第１の電位が与えられた第１導電部に接続され、他端が前記回路基板の第２導電部に接続されることを特徴とする請求項３に記載の半導体記憶装置。
JP2011159291A 2011-07-20 2011-07-20 半導体記憶装置 Pending JP2013025540A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011159291A JP2013025540A (ja) 2011-07-20 2011-07-20 半導体記憶装置
TW101126084A TWI511241B (zh) 2011-07-20 2012-07-19 半導體儲存裝置
CN201210253477.1A CN102891128B (zh) 2011-07-20 2012-07-20 半导体存储装置
US13/553,997 US9033248B2 (en) 2011-07-20 2012-07-20 Semiconductor storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011159291A JP2013025540A (ja) 2011-07-20 2011-07-20 半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2013025540A true JP2013025540A (ja) 2013-02-04

Family

ID=47534590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011159291A Pending JP2013025540A (ja) 2011-07-20 2011-07-20 半導体記憶装置

Country Status (4)

Country Link
US (1) US9033248B2 (ja)
JP (1) JP2013025540A (ja)
CN (1) CN102891128B (ja)
TW (1) TWI511241B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023528696A (ja) * 2020-03-27 2023-07-06 京東方科技集團股▲ふん▼有限公司 表示パネル及び表示装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD707682S1 (en) * 2012-12-05 2014-06-24 Logomotion, S.R.O. Memory card
US9142477B2 (en) * 2013-03-08 2015-09-22 Kabushiki Kaisha Toshiba Semiconductor module
US10121767B2 (en) * 2015-09-10 2018-11-06 Toshiba Memory Corporation Semiconductor storage device and manufacturing method thereof
JP7024269B2 (ja) * 2017-09-12 2022-02-24 富士電機株式会社 半導体装置、半導体装置の積層体、及び、半導体装置の積層体の搬送方法
US11382209B2 (en) * 2018-05-07 2022-07-05 Canon Kabushiki Kaisha Method for manufacturing printed circuit board, printed circuit board, and electronic device
JP2020003875A (ja) * 2018-06-25 2020-01-09 キオクシア株式会社 半導体記憶装置
JP2024123738A (ja) * 2023-03-01 2024-09-12 キオクシア株式会社 半導体装置及び半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322109A (ja) * 2004-05-11 2005-11-17 Renesas Technology Corp Ｉｃカードモジュール
JP2005353713A (ja) * 2004-06-09 2005-12-22 Mitsubishi Electric Corp 半導体装置
JP2011205013A (ja) * 2010-03-26 2011-10-13 Toshiba Corp 半導体記憶装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080191030A1 (en) * 2000-01-06 2008-08-14 Super Talent Electronics, Inc. Single Side Package Memory Card
US7416132B2 (en) * 2003-07-17 2008-08-26 Sandisk Corporation Memory card with and without enclosure
US7341198B2 (en) 2004-02-20 2008-03-11 Renesas Technology Corp. IC card and a method of manufacturing the same
US20070132111A1 (en) * 2004-10-07 2007-06-14 Optimum Care International Tech. Inc. Fine-sized chip package structure
JP2006128459A (ja) * 2004-10-29 2006-05-18 Renesas Technology Corp 半導体装置およびその製造方法
US7511371B2 (en) * 2005-11-01 2009-03-31 Sandisk Corporation Multiple die integrated circuit package
US7488620B2 (en) * 2005-12-29 2009-02-10 Sandisk Corporation Method of fabricating leadframe based flash memory cards including singulation by straight line cuts
JP4954591B2 (ja) 2006-04-13 2012-06-20 シャープ株式会社 発光装置およびその製造方法
CN101405752B (zh) * 2006-04-21 2012-05-09 松下电器产业株式会社 存储卡
TWI301984B (en) 2006-07-04 2008-10-11 Orient Semiconductor Elect Ltd Memory card with electrostatic discharge protection
US7772107B2 (en) * 2006-10-03 2010-08-10 Sandisk Corporation Methods of forming a single layer substrate for high capacity memory cards
JP5137179B2 (ja) * 2007-03-30 2013-02-06 ルネサスエレクトロニクス株式会社 半導体装置
US7939382B2 (en) * 2007-06-28 2011-05-10 Sandisk Corporation Method of fabricating a semiconductor package having through holes for molding back side of package
US8318535B2 (en) * 2007-06-28 2012-11-27 Sandisk Technologies Inc. Method of fabricating a memory card using SiP/SMT hybrid technology
US7872483B2 (en) * 2007-12-12 2011-01-18 Samsung Electronics Co., Ltd. Circuit board having bypass pad
JP2010021449A (ja) * 2008-07-11 2010-01-28 Toshiba Corp 半導体装置
JP4945682B2 (ja) 2010-02-15 2012-06-06 株式会社東芝 半導体記憶装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322109A (ja) * 2004-05-11 2005-11-17 Renesas Technology Corp Ｉｃカードモジュール
JP2005353713A (ja) * 2004-06-09 2005-12-22 Mitsubishi Electric Corp 半導体装置
JP2011205013A (ja) * 2010-03-26 2011-10-13 Toshiba Corp 半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023528696A (ja) * 2020-03-27 2023-07-06 京東方科技集團股▲ふん▼有限公司 表示パネル及び表示装置
JP7548942B2 (ja) 2020-03-27 2024-09-10 京東方科技集團股▲ふん▼有限公司 表示パネル及び表示装置

Also Published As

Publication number Publication date
US20130186960A1 (en) 2013-07-25
CN102891128B (zh) 2015-10-14
CN102891128A (zh) 2013-01-23
TWI511241B (zh) 2015-12-01
US9033248B2 (en) 2015-05-19
TW201314847A (zh) 2013-04-01

Similar Documents

Publication Publication Date Title
CN109524368B (zh) 半导体装置
JP2013025540A (ja) 半導体記憶装置
CN110875259B (zh) 半导体装置
US9172028B2 (en) Semiconductor device
JP5164599B2 (ja) 半導体パッケージ、半導体パッケージの製造方法、電子システムの製造方法、および、電子システム
JP5337110B2 (ja) 半導体記憶装置
US9640473B2 (en) Semiconductor packages
CN103811472A (zh) 半导体封装件和制造半导体封装件的方法
US20150061143A1 (en) Ultra fine pitch and spacing interconnects for substrate
US7956453B1 (en) Semiconductor package with patterning layer and method of making same
CN105981159A (zh) 具有设置在封装体内的无源微电子器件的微电子封装件
JP2007004775A (ja) 半導体メモリカード
US20100187690A1 (en) Semiconductor device
US20110115100A1 (en) Semiconductor device
US11037890B2 (en) Semiconductor assembly with package on package structure and electronic device including the same
CN105990369B (zh) 半导体存储装置
TWI608590B (zh) Semiconductor memory device
JP3693057B2 (ja) 半導体装置の製造方法
US20160216728A1 (en) Electronic device having an electrical connection structure using a wiring member and method for manufacturing the structure
CN103855132B (zh) 用于三维集成电路的装置和方法
US10763203B1 (en) Conductive trace design for smart card
JP5269747B2 (ja) 半導体記憶装置
CN105451434A (zh) 电路板、终端及电路板制作方法
KR20140085874A (ko) 적층 반도체 패키지
JP2007058870A (ja) メモリカードの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130904

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140610

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141028