[go: up one dir, main page]

JP3693057B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3693057B2
JP3693057B2 JP2003270972A JP2003270972A JP3693057B2 JP 3693057 B2 JP3693057 B2 JP 3693057B2 JP 2003270972 A JP2003270972 A JP 2003270972A JP 2003270972 A JP2003270972 A JP 2003270972A JP 3693057 B2 JP3693057 B2 JP 3693057B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
wire
semiconductor device
resin paste
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003270972A
Other languages
English (en)
Other versions
JP2005026639A (ja
Inventor
義春 尾形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003270972A priority Critical patent/JP3693057B2/ja
Priority to US10/868,796 priority patent/US20050023666A1/en
Priority to CNB200410062179XA priority patent/CN1324668C/zh
Publication of JP2005026639A publication Critical patent/JP2005026639A/ja
Application granted granted Critical
Publication of JP3693057B2 publication Critical patent/JP3693057B2/ja
Priority to US11/331,028 priority patent/US7410827B2/en
Priority to US12/215,420 priority patent/US20080274588A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

本発明は、半導体装置及びその製造方法、回路基板ならびに電子機器に関する。
複数の半導体チップをスペーサを介して積層し、１つの半導体装置を製造することが知られている。このとき、半導体チップと配線パターンとをワイヤによって電気的に接続することも知られている。実装性に優れた薄型の半導体装置を製造するためには、スペーサ及び半導体チップの厚みが薄いことが望ましい。
本発明の目的は、実装性及び信頼性に優れた半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
特開平８−８８３１６号公報
（１）本発明に係る半導体装置の製造方法は、複数の第１のパッドが形成されてなる第１の半導体チップが搭載された、配線パターンを有する配線基板を用意すること、
それぞれの前記第１のパッドと前記配線パターンとをワイヤで電気的に接続すること、
前記第１の半導体チップ上に樹脂ペーストを設けること、
複数の第２のパッドが形成されてなる第２の半導体チップを、前記第１のパッドと間隔をあけてオーバーラップするように、前記樹脂ペーストを介して前記第１の半導体チップに搭載すること、及び、
前記樹脂ペーストを硬化させて、前記第１の半導体チップと前記第２の半導体チップとの間にスペーサを形成し、前記第１及び第２の半導体チップを固着することを含み、
前記スペーサを、前記第２のパッドの下よりも外側に至るように形成し、
前記ワイヤを、最も高い部分が前記第１の半導体チップの外側に配置されるように設ける。本発明によれば、スペーサを、第２の半導体チップの第２のパッドの下よりも外側に至るように形成する。そのため、第２のパッドに負荷をかけた場合でも、第２の半導体チップを割れにくくすることができる。また、ワイヤを、最も高い部分が第１の半導体チップの外側に配置されるように設ける。すなわち、第１の半導体チップ上で、ワイヤの高さを低くすることができる。これにより、樹脂ペーストが流動した場合でも、ワイヤが移動しにくくなるためワイヤ同士のショートを防止することができる。これらのことから、信頼性の高い半導体装置を製造することができる。
（２）本発明に係る半導体装置の製造方法は、複数の第１のパッドが形成されてなる第１の半導体チップが搭載された、配線パターンを有する配線基板を用意すること、
それぞれの前記第１のパッドと前記配線パターンとをワイヤで電気的に接続すること、
前記第１の半導体チップ上に樹脂ペーストを設けること、
複数の第２のパッドが形成されてなる第２の半導体チップを、前記第１のパッドと間隔をあけてオーバーラップするように、前記樹脂ペーストを介して前記第１の半導体チップに搭載すること、及び、
前記樹脂ペーストを硬化させて、前記第１の半導体チップと前記第２の半導体チップとの間にスペーサを形成し、前記第１及び第２の半導体チップを固着することを含み、
前記スペーサを、前記第２のパッドの下よりも外側に至るように形成し、
前記ワイヤを、前記第１の半導体チップ上の空間から斜め上方に突出するように設ける。本発明によれば、スペーサを、第２の半導体チップの第２のパッドの下よりも外側に至るように形成する。そのため、第２のパッドに負荷をかけた場合でも、第２の半導体チップを割れにくくすることができる。また、ワイヤを、第１の半導体チップ上の空間から斜め上方に突出するように設ける。すなわち、第１の半導体チップ上の空間で、ワイヤの高さを低くすることができる。これにより、樹脂ペーストが流動した場合でも、ワイヤが移動しにくくなるためワイヤ同士のショートを防止することができる。これらのことから、信頼性の高い半導体装置を製造することができる。
（３）この半導体装置の製造方法において、
前記樹脂ペーストを、前記第１の半導体チップから前記配線基板上に流出させ、前記第１の半導体チップの周囲にフィレットを形成することをさらに含んでもよい。これによれば、配線基板における第１の半導体チップの周囲にフィレットが形成される。そのため、フィレットによって第１の半導体チップ及び配線基板を保護された、信頼性の高い半導体装置を製造することができる。
（４）この半導体装置の製造方法において、
前記樹脂ペーストを設ける工程で、前記第１の半導体チップ上のみに前記樹脂ペーストを設け、
前記第２の半導体チップを搭載する工程で、前記樹脂ペーストが前記配線基板上に流出するように前記第２の半導体チップを搭載してもよい。
（５）この半導体装置の製造方法において、
前記樹脂ペーストは、内部に複数の絶縁性のボールを含有し、
前記第１及び第２の半導体チップの間に、前記ボールを介在させてもよい。
（６）この半導体装置の製造方法において、
前記ワイヤで電気的に接続する工程は、
前記ワイヤと前記配線パターンとを電気的に接続すること、及び、その後、
前記ワイヤと前記第１のパッドとを電気的に接続することを含んでもよい。
（７）この半導体装置の製造方法において、
前記ワイヤで電気的に接続する工程は、
前記ワイヤと前記第１のパッドとを電気的に接続すること、及び、その後、
前記ワイヤと前記配線パターンとを電気的に接続することを含んでもよい。
（８）この半導体装置の製造方法において、
前記樹脂ペーストを硬化させる工程の後に、前記第２のパッドと前記配線パターンとを他のワイヤで電気的に接続することをさらに含んでもよい。
（９）本発明に係る半導体装置は、配線パターンが形成された配線基板と、
前記配線基板に搭載された、複数の第１のパッドが形成されてなる第１の半導体チップと、
前記配線パターンとそれぞれの前記第１のパッドとを電気的に接続するワイヤと、
前記第１のパッドと間隔をあけてオーバーラップするように前記第１の半導体チップに搭載された、複数の第２のパッドが形成されてなる第２の半導体チップと、
前記第１の半導体チップと前記第２の半導体チップとの間に形成された、前記第１及び第２の半導体チップを固着するスペーサと、
を含み、
前記スペーサは、前記第２のパッドの下よりも外側に至るように形成されてなり、
前記ワイヤは、最も高い部分が前記スペーサの外側に配置されるように設けられている。本発明によれば、スペーサは、第２の半導体チップの第２のパッドの下よりも外側に至るように形成される。そのため、第２のパッドに負荷をかけた場合でも、第２の半導体チップを割れにくくすることができる。また、ワイヤは、最も高い部分がスペーサの外側に配置されるように設けられてなる。すなわち、第１の半導体チップ上で、ワイヤの高さを低くすることができる。そのため、スペーサの厚みを薄くすることができる。これらのことから、信頼性が高く、実装性に優れた半導体装置を提供することができる。
（１０）本発明に係る半導体装置は、配線パターンが形成された配線基板と、
前記配線基板に搭載された、複数の第１のパッドが形成されてなる第１の半導体チップと、
前記配線パターンとそれぞれの前記第１のパッドとを電気的に接続するワイヤと、
前記第１のパッドと間隔をあけてオーバーラップするように前記第１の半導体チップに搭載された、複数の第２のパッドが形成されてなる第２の半導体チップと、
前記第１の半導体チップと前記第２の半導体チップとの間に形成された、前記第１及び第２の半導体チップを固着するスペーサと、
を含み、
前記スペーサは、前記第２のパッドの下よりも外側に至るように形成されてなり、
前記ワイヤは、前記スペーサから斜め上方に向かって突出するように設けられている。本発明によれば、スペーサは、第２の半導体チップの第２のパッドの下よりも外側に至るように形成される。そのため、第２のパッドに負荷をかけた場合でも、第２の半導体チップを割れにくくすることができる。また、ワイヤは、スペーサから斜め上方に向かって突出するように設けられてなる。すなわち、第１の半導体チップ上で、ワイヤの高さを低くすることができる。そのため、スペーサの厚みを薄くすることができる。これらのことから、信頼性が高く、実装性に優れた半導体装置を提供することができる。
（１１）この半導体装置において、
前記配線基板上で前記第１の半導体チップの周囲に配置されたフィレットをさらに有してもよい。これによれば、フィレットによって、第１の半導体チップ及び配線基板が外力により受ける影響を小さくすることができる。そのため、さらに信頼性の高い半導体装置を提供することができる。
（１２）この半導体装置において、
前記スペーサと前記フィレットとは同じ材料であってもよい。
（１３）この半導体装置において、
前記スペーサは、内部に絶縁性のボールを有してもよい。
（１４）本発明に係る回路基板には、上記半導体装置が実装されている。
（１５）本発明に係る電子機器は、上記半導体装置を有する。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。図１〜図７は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
本実施の形態に係る半導体装置の製造方法は、図１に示すように、第１の半導体チップ１０が搭載された、配線パターン２２を有する配線基板２０を用意することを含む。
第１の半導体チップ１０には、トランジスタやメモリ素子等からなる集積回路１２が形成されていてもよい。また、第１の半導体チップ１０には、複数の第１のパッド１４が形成されている。第１のパッド１４は、第１の半導体チップ１０の内部と電気的に接続されていてもよい。第１のパッド１４は、集積回路１２と電気的に接続されていてもよい。あるいは、集積回路１２に電気的に接続されていないパッドを含めて、第１のパッド１４と称してもよい。第１のパッド１４は、第１の半導体チップ１０の一方の面の端部に、外形の２辺又は４辺に沿って配置されてもよく、あるいは中央部に配置されていてもよい。また、第１のパッド１４には、図示しないバンプが形成されていてもよい。第１のパッド１４は、アルミニウム系又は銅系の金属で形成されていてもよい。また、第１の半導体チップ１０には、第１のパッド１４の中央部を避けて、パッシベーション膜（図示せず）が形成されていてもよい。パッシベーション膜は、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂等で形成してもよい。なお、第１の半導体チップ１０の平面形状は特に限定されず、例えば矩形（正方形を含む）であってもよい。
配線基板２０は、有機系（ポリイミド基板等）又は無機系（セラミック基板、ガラス基板等）のいずれの材料から形成されていてもよく、これらの複合構造（ガラスエポキシ基板等）から形成されていてもよい。配線基板２０の平面形状は特に限定されないが、矩形をなすことが多い。配線基板２０は、単層又は多層基板のいずれであってもよい。配線基板２０は、テープ状のフレキシブル基板であってもよく、あるいは、リジッド基板であってもよい。配線基板２０を、インターポーザと称してもよい。配線基板２０は、配線パターン２２を有する。配線パターン２２の材料は特に限定されないが、例えばＣｕからなる層を有してもよい。また、配線パターン２２は、単層又は複数層のいずれで形成されていてもよい。配線基板２０には、一方の面と他方の面とを電気的に接続するための複数の貫通穴２４が形成されていてもよい。貫通穴２４は、導電部材で埋められていてもよいし（図１参照）、内壁面にメッキ処理がなされたスルーホールとなっていてもよい。これにより、配線基板２０の両面の電気的な接続を図ることができる。
本実施の形態では、第１の半導体チップ１０は、配線基板２０に搭載されている。第１の半導体チップ１０は、図１に示すように、パッド１４が形成された面とは反対側の面が配線基板２０と対向するように、配線基板２０に搭載されていてもよい。第１の半導体チップ１０は、接着剤１６によって、配線基板２０に固着されていてもよい。このとき、接着剤１６として、絶縁性の接着剤を利用してもよい。
なお、本実施の形態では、１つの配線基板２０に１つの半導体チップ１０を搭載して半導体装置を製造してもよい。ただしこれとは別に、１つの配線基板に複数の第１の半導体チップを搭載して、複数の半導体装置を一括して形成してもよい。
本実施の形態に係る半導体装置の製造方法は、それぞれの第１のパッド１４と配線パターン２２とをワイヤ３０で電気的に接続することを含む（図２（Ｂ）参照）。ワイヤ１４の材料は特に限定されないが、例えば金ワイヤを利用してもよい。本実施の形態では、図２（Ｂ）に示すように、ワイヤ３０を、最も高い部分が第１の半導体チップ１０の外側に配置されるように設ける。言い換えると、ワイヤ３０を、第１の半導体チップ１０上の空間から斜め上方に突出するように設ける。これによれば、第１の半導体チップ１０上の空間内では、ワイヤ３０の高さを低くすることができる。これにより、後述するスペーサ６０を薄くすることができるため、実装性に優れた半導体装置を製造することができる。また、第１の半導体チップ１０上の空間内でワイヤ３０の高さが低くなるため、後述する樹脂ペースト４０の流動によってワイヤ３０が大きく移動することを防止することができる。そのため、信頼性の高い半導体装置を製造することができる。
ワイヤ３０は、既に公知となっているいずれかの方法によって設けてもよい。例えば、はじめにワイヤ３０と配線パターン２２とを電気的に接続し（図２（Ａ）参照）、その後、ワイヤ３０と第１のパッド１４とを電気的に接続して（図２（Ｂ）参照）、ワイヤ３０を設けてもよい。これによれば、ワイヤ３０と第１の半導体チップ１０とのなす角を小さくすることができる。そのため、ワイヤ３０の高さを低くすることができ、実装性に優れた半導体装置を製造することができる。なお、このとき、第１のパッド１４上にはバンプが形成されていてもよい（図示せず）。一般的に、セカンドボンドの際には、ワイヤあるいは電極に超音波や熱が加えられる。パッド１４にバンプが形成されていれば、これらのストレスから半導体チップ１０（特に、集積回路１２）を保護することができるため、さらに信頼性の高い半導体装置を製造することができる。
本実施の形態に係る半導体装置の製造方法は、図３に示すように、第１の半導体チップ１０上に樹脂ペースト４０を設けることを含む。樹脂ペースト４０は、硬化性の樹脂であってもよい。樹脂ペースト４０は、硬化することによってスペーサ６０となる。樹脂ペースト４０の材料は特に限定されないが、硬化する際に接着力を発現させる樹脂を利用してもよい。樹脂ペースト４０は、絶縁性を有してもよい。ディスペンサを用いて樹脂ペースト４０を滴下（ポッティング）することによって、樹脂ペースト４０を設けてもよい。樹脂ペースト４０は、第１の半導体チップ１０上のみに設けてもよく、このとき、第１のパッド１４よりも内側の領域に設けてもよい（図３参照）。ただし、これとは別に、予め第１のパッド１４が形成された領域に至るように、樹脂ペースト４０を設けてもよい（図示せず）。
本実施の形態に係る半導体装置の製造方法は、図４に示すように、第１の半導体チップ１０に、第２の半導体チップ５０を搭載することを含む。第２の半導体チップ５０は、第１の半導体チップ１０で説明した内容を適用することができる。例えば、第２の半導体チップ５０は集積回路５２を有してもよい。また、第２の半導体チップ５０には、複数の第２のパッド５４が形成されていてもよい。なお、第２の半導体チップ５０の外形は限定されないが、第１の半導体チップ１０と同じ外形をなしてもよい。本実施の形態では、第２の半導体チップ５０を、第１のパッド１４と間隔をあけてオーバーラップするように、樹脂ペースト４０を介して第１の半導体チップ１０に搭載する（図５参照）。このとき、図４に示すように、第２のパッド５４が形成された面が第１の半導体チップ１０（あるいは樹脂ペースト４０）と対向するように、第２のパッド５４を搭載してもよい。第２の半導体チップ５０は、ワイヤ３０と接触しないように搭載してもよい。これにより、ワイヤ３０と第２の半導体チップ５０とのショートを防止することができ、信頼性の高い半導体装置を製造することができる。なお、第２の半導体チップ５０の第１の半導体チップ１０と対向する面には絶縁層が形成されていてもよい（図示せず）。これによっても、ワイヤ３０と第２の半導体チップ５０とのショートを防止することができる。
本実施の形態に係る半導体装置の製造方法は、図５に示すように、樹脂ペースト４０を硬化させて、第１の半導体チップ１０と第２の半導体チップ５０との間にスペーサ６０を形成し、第１及び第２の半導体チップ１０，５０を固着することを含む。樹脂ペースト４０を硬化させる処理は、樹脂ペースト４０の種類によって異なるが、例えば、熱処理や紫外線照射処理などが考えられる。本実施の形態に係る半導体装置の製造方法によると、樹脂ペースト４０を硬化させることで、スペーサ６０を形成し、第１及び第２の半導体チップ１０，５０を固着する。すなわち、スペーサ６０を形成する工程と、第１及び第２の半導体チップ１０，５０を固着する工程とが一括して行われる。そのため、効率よく半導体装置を製造することができる。
本実施の形態に係る半導体装置の製造方法では、スペーサ６０を、第２のパッド５４の下よりも外側に至るように形成する（図５参照）。このとき、スペーサ６０を、第２の半導体チップ５０と対向する面が、第２のパッド５４の下よりも外側に至るように形成してもよい。これによれば、スペーサ６０によって第２の半導体チップ５０の広い領域が支持される。そのため、第２の半導体チップ５０に外力が加えられた場合でも、第２の半導体チップ５０が破損しにくい、信頼性の高い半導体装置を製造することができる。特に、第２の半導体チップ５０の第２のパッド５４にワイヤをボンディングする際に、第２のパッド５４付近にかかる力によって第２の半導体チップ５０が損傷することを防止することができる。例えば、樹脂ペースト４０の位置及び使用量を調整することや、第２の半導体チップ５０を押し付ける力を制御することで、スペーサ６０を、所望の位置及び大きさに形成してもよい。なお、図５に示すように、スペーサ６０を、第２の半導体チップ５０の領域内に形成してもよい。あるいは、これとは別に、スペーサ６０を、第２の半導体チップ５０の外側に至るように形成してもよい（図示せず）。これによっても、同様の効果を得ることができる。
本実施の形態に係る半導体装置の製造方法は、図６に示すように、第２のパッド５４と配線パターン２２とを他のワイヤ３５で電気的に接続することを含んでもよい。本工程は、樹脂ペースト４０を硬化させてスペーサ６０を形成する工程の後に行う。先に述べたように、本実施の形態では、スペーサ６０は、第２のパッド５４の下よりも外側に至るように形成される。そのため、スペーサ６０を形成した後にワイヤ３５を設けることで、ワイヤ３５を設ける工程で第２の半導体チップ５０が破損することを防止することができる。なお、ワイヤ３５は、既に公知となっているいずれかの方法を適用して設けてもよい。すなわち、ワイヤ３０を設ける工程と同様に、はじめにワイヤ３５と配線パターン２２とを電気的に接続し、その後、ワイヤ３５と第２のパッド５４とを電気的に接続してもよい。これによれば、ワイヤ３５の高さを低くすることができるため、実装性に優れた半導体装置を製造することができる。ただし、これとは別に、はじめにワイヤ３５と第２のパッド５４とを電気的に接続し、その後、ワイヤ３５と配線パターン２２とを電気的に接続して、ワイヤ３５を設けてもよい。
なお、同様の工程を繰り返して、２以上の複数の半導体チップを有する半導体装置を製造してもよい。そして、第１及び第２の半導体チップ１０，５０及びワイヤ３０，３５等を封止する封止部７０を形成する工程や、外部端子７２を形成する工程などを経て、図７に示す半導体装置１を製造してもよい。
本発明を適用した実施の形態に係る半導体装置１は、配線パターン２２を有する配線基板２０を含む。半導体装置１は、配線基板２０に搭載された、複数の第１のパッド１４が形成されてなる第１の半導体チップ１０を含む。半導体装置１は、配線パターン２２とそれぞれの第１のパッド１４とを電気的に接続するワイヤ３０を含む。半導体装置１は、第１の半導体チップ１０と間隔をあけてオーバーラップするように第１の半導体チップ１０に搭載された、複数の第２のパッド５４が形成されてなる第２の半導体チップ５０を含む。半導体装置１は、第１の半導体チップ１０と第２の半導体チップ５０との間に形成された、第１及び第２の半導体チップ１０，５０を固着するスペーサ６０を含む。スペーサ６０は、第２のパッド５４の下よりも外側に至るように形成されてなる。そして、ワイヤ３０は、最も高い部分がスペーサ６０の外側に配置されるように設けられている。言い換えると、ワイヤ３０は、スペーサ６０から斜め上方に突出するように設けられている。なお、半導体装置１は、半導体装置の製造方法で説明した内容から導き出すことができるいずれかの構成をさらに含んでいてもよい。
以上に述べたように、本発明を適用した実施の形態に係る半導体装置１は、第２のパッド５４の下よりも外側に至るように形成されたスペーサ６０を有する。そのため、スペーサ６０によって、第２の半導体チップ５０の広い部分が支持される。そのため、第２の半導体チップ５０に外力が加えられた場合でも、第２の半導体チップ５０が破損しにくい、信頼性の高い半導体装置を提供することができる。また、ワイヤ３０は、最も高い部分がスペーサ６０の外側に配置されるように設けられてなる。言い換えると、ワイヤ３０は、スペーサ６０から斜め上方に突出するように設けられてなる。これによれば、第１の半導体チップ１０上の空間内では、ワイヤ３０の高さを低くすることができる。これにより、スペーサ６０を薄くすることができるため、実装性に優れた半導体装置を製造することができる。なお、このとき、ワイヤ３０は、最も高い部分が第１の半導体チップ１０の外側に配置されるように設けられていてもよい。言い換えると、ワイヤ３０は、第１の半導体チップ１０上の空間から斜め上方に突出するように設けられていてもよい。これによっても、同様の効果を得ることができる。図８に、本発明を適用した実施の形態に係る半導体装置１が実装された回路基板１０００を示す。また、半導体装置１を有する電子機器として、図９にはノート型パーソナルコンピュータ２０００を、図１０には携帯電話３０００を、それぞれ示す。
（変形例）
本発明は、以上の実施の形態に限られず、種々の変形が可能である。例えば、半導体装置の製造方法は、樹脂ペースト４０を、第１の半導体チップ１０から配線基板２０上に流出させて、第１の半導体チップ１０の周囲にフィレット６５を形成することをさらに含んでもよい（図１１（Ｂ）参照）。樹脂ペースト４０を設ける工程で、第１の半導体チップ１０上のみに樹脂ペースト４０を設け（図３参照）、第２の半導体チップ５０を搭載する工程で、樹脂ペースト４０が配線基板２０上に流出するように第２の半導体チップ５０を搭載してもよい（図１１（Ａ）参照）。ただしこれとは別に、樹脂ペースト４０を設ける工程で、第１の半導体チップ１０から配線基板２０上に流出するように、樹脂ペースト４０を設けてもよい。そして、樹脂ペースト４０を硬化させて、スペーサ６０及びフィレット６５を形成してもよい（図１１（Ｂ）参照）。このとき、フィレット６５は、配線基板２０上で第１の半導体チップ１０の周囲に配置される。また、フィレット６５及びスペーサ６０は、同じ材料で形成される。本変形例によれば、配線基板２０上で半導体チップ１０の周囲にフィレット６５が形成される。そして、フィレット６５によって第１の半導体チップ１０が保護された、さらに信頼性の高い半導体装置を製造することができる。特に、外力に対する信頼性の高い半導体装置を製造することができる。また、ここに説明した方法によれば、フィレット６５を形成する工程を別途設ける必要がないため、効率よく半導体装置を製造することができる。
図１２（Ａ）及び図１２（Ｂ）に示す変形例では、内部に絶縁性のボール８２を含有する樹脂ペースト８０を利用する。すなわち、内部に絶縁性のボール８２を含有する樹脂ペースト８０を第１の半導体チップ１０上に設け（図１２（Ａ）参照）、その後、第１の半導体チップ１０に第２の半導体チップ５０を搭載し、第１及び第２の半導体チップ１０，５０の間にボール８２を介在させる。そして、これを硬化させることで、内部に複数のボール８２を有するスペーサ８５を形成してもよい（図１２（Ｂ）参照）。これによれば、第２の半導体チップ５０の配置がボール８２によって制限されるため、容易に第２の半導体チップ５０を搭載することができる。
図１３（Ａ）及び図１３（Ｂ）に示す変形例では、はじめにワイヤ３０と第１のパッド１４とを電気的に接続し（図１３（Ａ）参照）、その後、ワイヤ３０と配線パターン２２とを電気的に接続して（図１３（Ｂ）参照）、ワイヤ３０を設けている。この場合でも、ワイヤ３０の最も高い部分が第１の半導体チップ１０の外側に配置されるようにワイヤ３０を設けることができ、第１の半導体チップ１０上でワイヤ３０の高さを低くすることができる。また、ワイヤ３０を斜め上方に向かって引き上げるため、急激に屈曲させることなくワイヤ３０を設けることができる。そのため、ワイヤ３０のダメージを軽減することができ、信頼性の高い半導体装置を製造することができる。
これらの変形例では、特に説明した事項以外の構成及び製造方法については、上記実施の形態で説明した内容を適用することができる。また、本発明を適用した実施の形態に係る半導体装置の構成は、以上に挙げたいずれかの内容を組み合わせたものであってもよい。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。 図２（Ａ）及び図２（Ｂ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。 図３は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。 図４は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。 図５は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。 図６は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。 図７は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。 図８は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。 図９は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図１０は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図１１（Ａ）及び図１１（Ｂ）は、本発明を適用した実施の形態の変形例に係る半導体装置の製造方法を示す図である。 図１２（Ａ）及び図１２（Ｂ）は、本発明を適用した実施の形態の変形例に係る半導体装置の製造方法を示す図である。 図１３（Ａ）及び図１３（Ｂ）は、本発明を適用した実施の形態の変形例に係る半導体装置の製造方法を示す図である。
符号の説明
１０ 第１の半導体チップ、 １４ 第１のパッド、 ２０ 配線基板、 ２２ 配線パターン、 ３０ ワイヤ、 ３５ ワイヤ、 ４０ 樹脂ペースト、 ５０ 第２の半導体チップ、 ５４ 第２のパッド、 ６０ スペーサ

Claims (6)

  1. 複数の第１のパッドが形成されてなる第１の半導体チップが搭載された、配線パターンを有する配線基板を用意すること、
    それぞれの前記第１のパッドと前記配線パターンとをワイヤで電気的に接続すること、
    前記第１の半導体チップ上に樹脂ペーストを設けること、
    複数の第２のパッドが形成されてなる第２の半導体チップを、前記第１のパッドと間隔をあけてオーバーラップするように、前記樹脂ペーストを介して前記第１の半導体チップに搭載すること、及び、
    前記樹脂ペーストを硬化させて、前記第１の半導体チップと前記第２の半導体チップとの間にスペーサを形成し、前記第１及び第２の半導体チップを固着すること、
    を含み、
    前記スペーサを、前記第２のパッドの下よりも外側に至るように形成し、
    前記ワイヤを、最も高い部分が前記第１の半導体チップの外側に配置されるように設け、
    前記樹脂ペーストを設ける工程では、前記樹脂ペーストを、前記第１の半導体チップ上のみに設け、
    前記第２の半導体チップを搭載する工程では、前記樹脂ペーストを前記配線基板上に流出させ、前記第１の半導体チップの周囲にフィレットを形成する半導体装置の製造方法。
  2. 複数の第１のパッドが形成されてなる第１の半導体チップが搭載された、配線パターンを有する配線基板を用意すること、
    それぞれの前記第１のパッドと前記配線パターンとをワイヤで電気的に接続すること、
    前記第１の半導体チップ上に樹脂ペーストを設けること、
    複数の第２のパッドが形成されてなる第２の半導体チップを、前記第１のパッドと間隔をあけてオーバーラップするように、前記樹脂ペーストを介して前記第１の半導体チップに搭載すること、及び、
    前記樹脂ペーストを硬化させて、前記第１の半導体チップと前記第２の半導体チップとの間にスペーサを形成し、前記第１及び第２の半導体チップを固着すること、
    を含み、
    前記スペーサを、前記第２のパッドの下よりも外側に至るように形成し、
    前記ワイヤを、前記第１の半導体チップ上の空間から斜め上方に突出するように設け、
    前記樹脂ペーストを設ける工程では、前記樹脂ペーストを、前記第１の半導体チップ上のみに設け、
    前記第２の半導体チップを搭載する工程では、前記樹脂ペーストを前記配線基板上に流出させ、前記第１の半導体チップの周囲にフィレットを形成する半導体装置の製造方法。
  3. 請求項１又は請求項２記載の半導体装置の製造方法において、
    前記樹脂ペーストは、内部に複数の絶縁性のボールを含有し、
    前記第１及び第２の半導体チップの間に、前記ボールを介在させる半導体装置の製造方法。
  4. 請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
    前記ワイヤで電気的に接続する工程は、
    前記ワイヤと前記配線パターンとを電気的に接続すること、及び、その後、
    前記ワイヤと前記第１のパッドとを電気的に接続することを含む半導体装置の製造方法。
  5. 請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
    前記ワイヤで電気的に接続する工程は、
    前記ワイヤと前記第１のパッドとを電気的に接続すること、及び、その後、
    前記ワイヤと前記配線パターンとを電気的に接続することを含む半導体装置の製造方法。
  6. 請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
    前記樹脂ペーストを硬化させる工程の後に、前記第２のパッドと前記配線パターンとを他のワイヤで電気的に接続することをさらに含む半導体装置の製造方法。
JP2003270972A 2003-07-04 2003-07-04 半導体装置の製造方法 Expired - Fee Related JP3693057B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003270972A JP3693057B2 (ja) 2003-07-04 2003-07-04 半導体装置の製造方法
US10/868,796 US20050023666A1 (en) 2003-07-04 2004-06-17 Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
CNB200410062179XA CN1324668C (zh) 2003-07-04 2004-07-02 半导体装置及其制造方法
US11/331,028 US7410827B2 (en) 2003-07-04 2006-01-13 Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
US12/215,420 US20080274588A1 (en) 2003-07-04 2008-06-27 Semiconductor device and method of fabricating the same, circuit board, and electronic instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003270972A JP3693057B2 (ja) 2003-07-04 2003-07-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005026639A JP2005026639A (ja) 2005-01-27
JP3693057B2 true JP3693057B2 (ja) 2005-09-07

Family

ID=34100751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003270972A Expired - Fee Related JP3693057B2 (ja) 2003-07-04 2003-07-04 半導体装置の製造方法

Country Status (3)

Country Link
US (3) US20050023666A1 (ja)
JP (1) JP3693057B2 (ja)
CN (1) CN1324668C (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006016198A1 (en) * 2004-08-02 2006-02-16 Infineon Technologies Ag Electronic component with stacked semiconductor chips and heat dissipating means
JP4577228B2 (ja) 2006-02-09 2010-11-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP4876618B2 (ja) 2006-02-21 2012-02-15 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP2008041999A (ja) * 2006-08-08 2008-02-21 Nec Electronics Corp 半導体装置およびその製造方法
JP5096723B2 (ja) * 2006-10-19 2012-12-12 積水化学工業株式会社 半導体装置及びその製造方法
US7969023B2 (en) * 2007-07-16 2011-06-28 Stats Chippac Ltd. Integrated circuit package system with triple film spacer having embedded fillers and method of manufacture thereof
TWI355061B (en) * 2007-12-06 2011-12-21 Nanya Technology Corp Stacked-type chip package structure and fabricatio
JP5075222B2 (ja) * 2010-05-11 2012-11-21 Ｔｄｋ株式会社 電子部品及びその製造方法
JP5673423B2 (ja) 2011-08-03 2015-02-18 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162896A (en) * 1987-06-02 1992-11-10 Kabushiki Kaisha Toshiba IC package for high-speed semiconductor integrated circuit device
EP0469216B1 (en) * 1990-07-31 1994-12-07 International Business Machines Corporation Method of forming metal contact pads and terminals on semiconductor chips
JP2707979B2 (ja) * 1994-09-16 1998-02-04 日本電気株式会社 ハイブリッドｉｃ及びその製造方法
KR100186309B1 (ko) * 1996-05-17 1999-03-20 문정환 적층형 버텀 리드 패키지
KR100226737B1 (ko) * 1996-12-27 1999-10-15 구본준 반도체소자 적층형 반도체 패키지
JP2002057272A (ja) * 2000-08-04 2002-02-22 ▲せき▼品精密工業股▲ふん▼有限公司 スタックト・ダイ・パッケージ構造
JP2002076198A (ja) * 2000-08-25 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3913481B2 (ja) * 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
JP4501279B2 (ja) * 2000-12-27 2010-07-14 ソニー株式会社 集積型電子部品及びその集積方法
JP2002222914A (ja) * 2001-01-26 2002-08-09 Sony Corp 半導体装置及びその製造方法
JP2003068971A (ja) 2001-08-15 2003-03-07 Siliconware Precision Industries Co Ltd 多層チップのパッケージング構造
JP2003179200A (ja) * 2001-12-10 2003-06-27 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP3688249B2 (ja) * 2002-04-05 2005-08-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
TW546795B (en) * 2002-06-04 2003-08-11 Siliconware Precision Industries Co Ltd Multichip module and manufacturing method thereof
JP2004253529A (ja) * 2003-02-19 2004-09-09 Nec Electronics Corp 半導体装置及びその製造方法
JP4175138B2 (ja) 2003-02-21 2008-11-05 日本電気株式会社 半導体装置
US6853064B2 (en) * 2003-05-12 2005-02-08 Micron Technology, Inc. Semiconductor component having stacked, encapsulated dice

Also Published As

Publication number Publication date
US20060115930A1 (en) 2006-06-01
CN1577777A (zh) 2005-02-09
US20080274588A1 (en) 2008-11-06
JP2005026639A (ja) 2005-01-27
CN1324668C (zh) 2007-07-04
US20050023666A1 (en) 2005-02-03
US7410827B2 (en) 2008-08-12

Similar Documents

Publication Publication Date Title
JP4058642B2 (ja) 半導体装置
CN100514627C (zh) 半导体器件及其安装结构
CN111613612B (zh) 包括嵌入式表面贴装器件的半导体封装件及其形成方法
US9392698B2 (en) Chip-embedded printed circuit board and semiconductor package using the PCB, and manufacturing method of the PCB
US8884429B2 (en) Package structure having embedded electronic component and fabrication method thereof
KR101255335B1 (ko) 반도체 패키지 및 그 제조 방법
US20080274588A1 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
WO2011086613A1 (ja) 半導体装置及びその製造方法
JP2009141169A (ja) 半導体装置
JP2006196709A (ja) 半導体装置およびその製造方法
JP3729266B2 (ja) 半導体装置の製造方法
JP4052078B2 (ja) 半導体装置
US9318354B2 (en) Semiconductor package and fabrication method thereof
JP3685185B2 (ja) 半導体装置の製造方法
JP3867796B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
EP3182449A1 (en) Semiconductor package
JP2009021499A (ja) 積層型半導体装置
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
JP4652428B2 (ja) 半導体装置およびその製造方法
JP2007234683A (ja) 半導体装置およびその製造方法
JP5170134B2 (ja) 半導体装置及びその製造方法
JP4544407B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005064467A (ja) インターポーザ及びこれを用いた半導体装置
JP2005228901A (ja) 半導体装置
US20090179326A1 (en) Semiconductor device package

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050111

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050613

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090701

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100701

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110701

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110701

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120701

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120701

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130701

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees