JP2012252638A

JP2012252638A - ディスクアレイ装置及びその制御方法

Info

Publication number: JP2012252638A
Application number: JP2011126422A
Authority: JP
Inventors: Shuhei Kondo; 修平近藤; Yasuki Onodera; 康起小野寺; Tsunenori Iribe; 恒徳入部
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2011-06-06
Filing date: 2011-06-06
Publication date: 2012-12-20

Abstract

【課題】本発明は、ライト性能を向上させ得るディスクアレイ装置を提案する。
【解決手段】ホスト装置から受信するデータの記憶装置への書き込みを制御する、冗長構成されていない１の制御部と、前記制御部から受信した前記データを第１のメモリに格納する第１のメモリ制御部と、前記第１のメモリ制御部から受信した前記データを第２のメモリに格納する第２のメモリ制御部と、を備え、前記制御部は、前記データが前記第２のメモリに格納されると、前記データの前記記憶装置への書き込みを完了した旨の通知を前記ホスト装置に送信することを特徴とする。
【選択図】図１

Description

本発明は、ディスクアレイ装置及びその制御方法に関する。

従来、ディスクアレイ装置のエントリーモデルとして、高価であるが冗長構成を有し（故障時の運用継続が可能）、データ転送性能の高いデュアルモデルと、安価であるが冗長構成はなく（故障時の運用継続が不可能）、転送性能の高くないシングルモデルとが広く知られている。

シングルモデルのディスクアレイ装置として、例えば、特許文献１のディスクアレイ装置が開示されている。特許文献１のディスクアレイ装置は、情報を格納する複数のディスクの制御を行うシングルコントローラと、情報を一時格納するシングルコントローラ内に設けられたキャッシュメモリと、キャッシュメモリのデータを保存するキャッシュデータ保存用メモリと、キャッシュメモリのデータを保護するキャッシュデータ保護コントローラとを備えている。また、特許文献１のディスクアレイ装置は、キャッシュデータ保存用メモリとキャッシュデータ保護コントローラの少なくとも１つがシングルコントローラとは独立して搭載されている。

また、シングルモデルのディスクアレイ装置として、例えば、特許文献２のストレージ装置が開示されている。特許文献２のストレージ装置は、コントローラ３が、ホストからのライトコマンドを受信すると、ホストから受信したライトデータを、各キャッシュ領域にそれぞれ書き込み、ライトデータを冗長記憶させ、各キャッシュ領域にライトデータをそれぞれ書き込んだ直後に、ホストに対して、ライトコマンドの処理完了を通知する。

特開２００８−２６９２２１号公報特開２００６−０９２１２０号公報

デュアルモデルと比較した場合、シングルモデルのディスクアレイ装置は、コントローラが１つでよいため費用を抑えることができる。しかしながら、シングルモデルのディスクアレイ装置は、受信したデータをディスクドライブまで書き込んだ後に完了通知を送信しなければならないため性能の劣化（ライト性能の低下）が発生すると共に、コントローラが１つしかないため冗長性の喪失（故障時の運用停止）が発生する。

冗長性の喪失については、故障発生時のみの影響であるのに対して、性能の劣化については、日々の運用中において絶えず影響を受けることになる。すなわち、シングルモデルのディスクアレイ装置は、デュアルモデルと比較した場合、恒常的にライト性能の低下が発生するという問題がある。

本発明は以上の点を考慮してなされたものであり、ライト性能を向上させ得るディスクアレイ装置及びその制御方法を提案するものである。

かかる課題を解決するために本発明のディスクアレイ装置の一態様は、ホスト装置から受信するデータの記憶装置への書き込みを制御する、冗長構成されていない１の制御部と、前記制御部から受信した前記データを第１のメモリに格納する第１のメモリ制御部と、前記第１のメモリ制御部から受信した前記データを第２のメモリに格納する第２のメモリ制御部と、を備え、前記制御部は、前記データが前記第２のメモリに格納されると、前記データの前記記憶装置への書き込みを完了した旨の通知を前記ホスト装置に送信することを特徴とする。

また、本発明のディスクアレイ装置の制御方法の一態様は、第１のメモリ制御部が、ホスト装置から受信するデータの記憶装置への書き込みを制御する、冗長構成されていない１の制御部から受信した前記データを第１のメモリに格納する第１のステップと、第２のメモリ制御部が、前記第１のメモリ制御部から受信した前記データを第２のメモリに格納する第２のステップと、前記制御部が、前記データが前記第２のメモリに格納されると、前記データの前記記憶装置への書き込みを完了した旨の通知を前記ホスト装置に送信する第３のステップと、を備えることを特徴とする。

従って、安価なシングルモデルのディスクアレイ装置でありながら、従来ならシングルモデルであるが故に原理的に発生するライト性能の低下を抑制し、デュアルモデル相当の性能を確保することができる。

本発明によれば、ライト性能を向上させ得るディスクアレイ装置及びその制御方法を実現することができる。

ストレージシステムの構成の一例を示す図である。データライト処理手順の一例を示すフローチャートである。他実施例のストレージシステムの構成の一例を示す図である。

以下、本発明の一実施形態を、図面を参照して詳細に説明する。なお、これにより本発明が限定されるものではない。

（構成）
図１は、本実施形態のストレージシステム１の構成の一例を示す図である。ストレージシステム１は、例えば、ホスト装置２とディスクアレイ装置３とを備える。ホスト装置２及びディスクアレイ装置３は、例えば、所定のネックワークを介して接続される。

ホスト装置２は、例えば、ＣＰＵ（Central Processing Unit）やメモリ等の情報処理資源、情報入力装置、情報出力装置を備えたコンピュータ装置である。ホスト装置２は、例えば、書き込み要求をディスクアレイ装置３に送信して、対応するデータをディスクアレイ装置３に書き込む。また、ホスト装置２は、例えば、読み出し要求をディスクアレイ装置３に送信し、対応するデータをディスクアレイ装置３から読み出す。

所定のネットワークは、例えば、ＬＡＮ（Local Area Network）、ＳＡＮ（Storage Area Network）、インターネット、専用回線、公衆回線等を場合に応じて適宜用いることができる。

ディスクアレイ装置３は、例えば、コントローラユニット４と複数のハードディスク装置５とを備える。ディスクアレイ装置３は、コントローラユニット４を１つ備える。すなわち、ディスクアレイ装置３は、シングルモデルのディスクアレイ装置である。コントローラユニット４は、当該ディスクアレイ装置３全体を制御する。複数のハードディスク装置５は、ホスト装置２から受信したデータを格納する。

コントローラユニット４は、例えば、ホストアダプタ部６とディスクアダプタ部７とを備える。ホストアダプタ部６は、例えば、プロセッサ１１と第一キャッシュコントローラ１２と第一キャッシュメモリ１３とを備える。

プロセッサ１１は、ホスト装置２とネットワークを介して接続され、ホスト装置２から受信した各種要求やデータの送受信を制御する。プロセッサ１１は、ネットワークの種類に応じた種々のインタフェースを用いることができる。

また、プロセッサ１１は、受信した各種要求を解釈して、各構成要素に指示を送信する。また、プロセッサ１１は、ハードディスク装置５に対してＲＡＩＤ（Redundant Arrays of Inexpensive/Independent Disks）制御を行うことにより、ディスクアレイ装置３の信頼性、可用性及び性能を向上させる。この場合、プロセッサ１１は、１又は複数のハードディスク装置５により提供される物理的な記憶領域（ＲＡＩＤグループ）上に、１又は複数の論理ボリュームを設定する。そして、データは、この論理ボリューム内に所定の大きさのブロック単位で記憶される。

第一キャッシュコントローラ１２は、第一キャッシュメモリ１３を制御して、第一キャッシュメモリ１３に対して、ホスト装置２から受信したデータ及び複数のハードディスク装置５から受信したデータをリード／ライト（読み書き）する。

第一キャッシュメモリ１３は、ホスト装置２から受信したデータ及び複数のハードディスク装置５から受信したデータを一時的に保持する。

ディスクアダプタ部７は、例えば、第二キャッシュコントローラ１４と第二キャッシュメモリ１５とスイッチ１６とを備えている。

第二キャッシュコントローラ１４は、第一キャッシュコントローラ１２と直列に接続されており、第二キャッシュメモリ１５を制御して、第二キャッシュメモリ１５に対して、ホスト装置２から受信したデータ及び複数のハードディスク装置５から受信したデータをリード／ライトする。

第二キャッシュメモリ１５は、ホスト装置２から受信したデータ及び複数のハードディスク装置５から受信したデータを一時的に保持する。

スイッチ１６は、複数のハードディスク装置５と接続され、ホスト装置２から受信したデータ及び複数のハードディスク装置５から受信したデータの送受信を制御する。スイッチ１６は、ファイバチャネル、ＳＡＳ（Serial Attached SCSI）、ＳＡＴＡ（Serial ATA）等の種類に応じた種々のインタフェースを用いることができる。

複数のハードディスク装置５は、ホスト装置２から受信したデータを保持する。

本実施形態のディスクアレイ装置３は、第一キャッシュコントローラ１２と第一キャッシュメモリ１３と第二キャッシュコントローラ１４と第二キャッシュメモリ１５とを備えたコントローラユニット４によって、シングルモデルでのライト性能の性能劣化を抑制する手段を提供する。

なお、ホストアダプタ部６及びディスクアダプタ部７は、それぞれ物理的に独立しており、キャッシュメモリのバックアップ系統も独立して存在する。また、ホストアダプタ部６及びディスクアダプタ部７は、部品故障の際には個別に交換が可能である。

（データライト処理手順）
次に、本実施形態のストレージシステム１の動作について詳細に説明する。図２は、本実施形態のディスクアレイ装置３のデータライト処理を示すフローチャートである。

プロセッサ１１は、ホスト装置２からライトするデータを受信すると、図２に示すデータライト処理手順ＲＴ１を開始して、ホスト装置２から受信したデータを第一キャッシュコントローラ１２に送信する（ステップＳＰ１）。

続いて、第一キャッシュコントローラ１２は、プロセッサ１１から受信したデータを第一キャッシュメモリ１３に格納する（ステップＳＰ２）。続いて、第一キャッシュコントローラ１２は、プロセッサ１１から受信したデータを第二キャッシュコントローラ１４に送信する（ステップＳＰ３）。

続いて、第二キャッシュコントローラ１４は、第一キャッシュコントローラ１２から受信したデータを第二キャッシュメモリ１５に格納する（ステップＳＰ４）。続いて、第二キャッシュコントローラ１４は、第一キャッシュコントローラ１２を介してプロセッサ１１に、対応するハードディスク装置５にデータを格納した旨を通知するデータライト完了通知を送信する（ステップＳＰ５）。

続いて、プロセッサ１１は、第一キャッシュコントローラ１２を介して第二キャッシュコントローラ１４から受信したデータライト完了通知をホスト装置２に送信し（ステップＳＰ６）、その後、図２に示すデータライト処理手順ＲＴ１を終了する（ステップＳＰ７）。

（動作及び効果）
このようにして、本実施形態のシングルモデルのディスクアレイ装置３では、第一キャッシュコントローラ１２が、プロセッサ１１から受信したデータを第一キャッシュメモリ１３に格納し、第二キャッシュコントローラ１４が、第一キャッシュコントローラ１２から受信したデータを第二キャッシュメモリ１５に格納して、プロセッサ１１が、データが第二キャッシュメモリ１５に格納されると、データライト完了通知をホスト装置２に送信する。

具体的に、データを第二キャッシュメモリ１５に格納すると、データは２つのキャッシュメモリに冗長化されることになるため、プロセッサ１１は、この時点でホスト装置２にデータライト完了通知を発行することができる。仮に、この後、ハードディスク装置５へのデータライトが完了する前に、ホストアダプタ部６内で部品故障が起こり、ホストアダプタ部６全体を交換することになっても、故障していないディスクアダプタ部７に格納されているデータを用いて、ホストアダプタ部６の復旧後にハードディスク装置５へのライトを継続・完了させることができる。以上より、データを第二キャッシュメモリ１５に格納した後にデータライト完了通知を送信することに問題は生じない。

また、データは２つのキャッシュメモリに冗長化されることになるため、一方のキャッシュメモリ自身が故障してしまった場合であっても、他方のキャッシュメモリに格納されているデータを用いて、ハードディスク装置５へのライトを継続・完了させることができる。

（他実施例）
本実施形態においては、ホストアダプタ部６とディスクアダプタ部７が物理的に独立して個別に交換可能である場合について述べたが、実際にディスクアレイ装置３を設計すると、ホストアダプタ部６やディスクアダプタ部７を交換する際の引き抜き方向が、図３の矢印方向のように、紙面の上側になることがある。

例えば、ディスクアダプタ部７Ａ側で故障が発生しこれを交換しようとすると、ホストアダプタ部６Ａも一緒に抜き去らなければならない。このとき、故障修復後のデータ復旧のため、ホストアダプタ部６Ａの第一キャッシュメモリ１３Ａに格納されたデータをバックアップして保持しておかなければならない。しかしながら、この第一キャッシュメモリ１３Ａに格納されている情報はユーザーデータであるため、抜き去ってもなおデータが保持されていると、データの持ち去りが容易に可能となる。従って、上記のデータの持ち去りを防止するため、図３のような実施例では、プロセッサ１１Ａが、ホスト装置２からデータを受信したときに、当該データを暗号化する。

上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。

（付記１）ホスト装置から受信するデータの記憶装置への書き込みを制御する、冗長構成されていない１の制御部と、前記制御部から受信した前記データを第１のメモリに格納する第１のメモリ制御部と、前記第１のメモリ制御部から受信した前記データを第２のメモリに格納する第２のメモリ制御部と、を備え、前記制御部は、前記データが前記第２のメモリに格納されると、前記データの前記記憶装置への書き込みを完了した旨の通知を前記ホスト装置に送信することを特徴とするディスクアレイ装置である。

（付記２）前記制御部は、前記ホスト装置から前記データを受信すると、当該データを暗号化することを特徴とする付記１に記載のディスクアレイ装置。

（付記３）第１のメモリ制御部が、ホスト装置から受信するデータの記憶装置への書き込みを制御する、冗長構成されていない１の制御部から受信した前記データを第１のメモリに格納する第１のステップと、第２のメモリ制御部が、前記第１のメモリ制御部から受信した前記データを第２のメモリに格納する第２のステップと、前記制御部が、前記データが前記第２のメモリに格納されると、前記データの前記記憶装置への書き込みを完了した旨の通知を前記ホスト装置に送信する第３のステップと、を備えることを特徴とするディスクアレイ装置の制御方法。

１……ストレージシステム、２……ホスト装置、３……ディスクアレイ装置、４……コントローラユニット、５……ハードディスク装置、６……ホストアダプタ部置、７……ディスクアダプタ部、１１……プロセッサ、１２……第一キャッシュコントローラ、１３……第一キャッシュメモリ、１４……第二キャッシュコントローラ、１５……第二キャッシュメモリ、１６……スイッチ

Claims

ホスト装置から受信するデータの記憶装置への書き込みを制御する、冗長構成されていない１の制御部と、
前記制御部から受信した前記データを第１のメモリに格納する第１のメモリ制御部と、
前記第１のメモリ制御部から受信した前記データを第２のメモリに格納する第２のメモリ制御部と、
を備え、
前記制御部は、
前記データが前記第２のメモリに格納されると、前記データの前記記憶装置への書き込みを完了した旨の通知を前記ホスト装置に送信する
ことを特徴とするディスクアレイ装置。
前記制御部は、
前記ホスト装置から前記データを受信すると、当該データを暗号化する
ことを特徴とする請求項１に記載のディスクアレイ装置。
第１のメモリ制御部が、ホスト装置から受信するデータの記憶装置への書き込みを制御する、冗長構成されていない１の制御部から受信した前記データを第１のメモリに格納する第１のステップと、
第２のメモリ制御部が、前記第１のメモリ制御部から受信した前記データを第２のメモリに格納する第２のステップと、
前記制御部が、前記データが前記第２のメモリに格納されると、前記データの前記記憶装置への書き込みを完了した旨の通知を前記ホスト装置に送信する第３のステップと、
を備えることを特徴とするディスクアレイ装置の制御方法。