[go: up one dir, main page]

JP2012252638A - Disk array device and method of controlling the same - Google Patents

Disk array device and method of controlling the same Download PDF

Info

Publication number
JP2012252638A
JP2012252638A JP2011126422A JP2011126422A JP2012252638A JP 2012252638 A JP2012252638 A JP 2012252638A JP 2011126422 A JP2011126422 A JP 2011126422A JP 2011126422 A JP2011126422 A JP 2011126422A JP 2012252638 A JP2012252638 A JP 2012252638A
Authority
JP
Japan
Prior art keywords
data
memory
disk array
control unit
data received
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011126422A
Other languages
Japanese (ja)
Inventor
Shuhei Kondo
修平 近藤
Yasuki Onodera
康起 小野寺
Tsunenori Iribe
恒徳 入部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2011126422A priority Critical patent/JP2012252638A/en
Publication of JP2012252638A publication Critical patent/JP2012252638A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a disk array device capable of improving write performance.SOLUTION: The disk array device includes one control part without redundant configuration for controlling writing of data received from a host device to a memory device, a first memory control part for storing the data received from the control part in a first memory, and a second memory control part for storing the data received from the first memory control part in a second memory. When the data is stored in the second memory, the control part transmits a notification indicating the completion of writing of the data into the memory device to the host device.

Description

本発明は、ディスクアレイ装置及びその制御方法に関する。   The present invention relates to a disk array device and a control method thereof.

従来、ディスクアレイ装置のエントリーモデルとして、高価であるが冗長構成を有し(故障時の運用継続が可能)、データ転送性能の高いデュアルモデルと、安価であるが冗長構成はなく(故障時の運用継続が不可能)、転送性能の高くないシングルモデルとが広く知られている。   Conventionally, as an entry model for a disk array device, it is expensive but has a redundant configuration (operation can be continued in the event of a failure), a dual model with high data transfer performance, and an inexpensive but no redundant configuration (at the time of failure) A single model with low transfer performance is widely known.

シングルモデルのディスクアレイ装置として、例えば、特許文献1のディスクアレイ装置が開示されている。特許文献1のディスクアレイ装置は、情報を格納する複数のディスクの制御を行うシングルコントローラと、情報を一時格納するシングルコントローラ内に設けられたキャッシュメモリと、キャッシュメモリのデータを保存するキャッシュデータ保存用メモリと、キャッシュメモリのデータを保護するキャッシュデータ保護コントローラとを備えている。また、特許文献1のディスクアレイ装置は、キャッシュデータ保存用メモリとキャッシュデータ保護コントローラの少なくとも1つがシングルコントローラとは独立して搭載されている。   As a single model disk array device, for example, a disk array device disclosed in Patent Document 1 is disclosed. The disk array device of Patent Document 1 includes a single controller that controls a plurality of disks that store information, a cache memory provided in the single controller that temporarily stores information, and cache data storage that stores data in the cache memory. And a cache data protection controller for protecting data in the cache memory. In the disk array device of Patent Document 1, at least one of a cache data storage memory and a cache data protection controller is mounted independently of a single controller.

また、シングルモデルのディスクアレイ装置として、例えば、特許文献2のストレージ装置が開示されている。特許文献2のストレージ装置は、コントローラ3が、ホストからのライトコマンドを受信すると、ホストから受信したライトデータを、各キャッシュ領域にそれぞれ書き込み、ライトデータを冗長記憶させ、各キャッシュ領域にライトデータをそれぞれ書き込んだ直後に、ホストに対して、ライトコマンドの処理完了を通知する。   As a single model disk array device, for example, a storage device disclosed in Patent Document 2 is disclosed. In the storage device of Patent Document 2, when the controller 3 receives a write command from the host, the write data received from the host is written in each cache area, the write data is stored redundantly, and the write data is stored in each cache area. Immediately after each writing, the host is notified of the completion of processing of the write command.

特開2008−269221号公報JP 2008-269221 A 特開2006−092120号公報JP 2006-092120 A

デュアルモデルと比較した場合、シングルモデルのディスクアレイ装置は、コントローラが1つでよいため費用を抑えることができる。しかしながら、シングルモデルのディスクアレイ装置は、受信したデータをディスクドライブまで書き込んだ後に完了通知を送信しなければならないため性能の劣化(ライト性能の低下)が発生すると共に、コントローラが1つしかないため冗長性の喪失(故障時の運用停止)が発生する。   Compared with the dual model, the cost of the single model disk array apparatus can be reduced because only one controller is required. However, since a single model disk array apparatus has to send a completion notification after writing received data to the disk drive, performance degradation (write performance degradation) occurs and there is only one controller. Loss of redundancy (operation stop at the time of failure) occurs.

冗長性の喪失については、故障発生時のみの影響であるのに対して、性能の劣化については、日々の運用中において絶えず影響を受けることになる。すなわち、シングルモデルのディスクアレイ装置は、デュアルモデルと比較した場合、恒常的にライト性能の低下が発生するという問題がある。   The loss of redundancy is an effect only when a failure occurs, whereas the performance degradation is constantly affected during daily operations. That is, the single model disk array device has a problem that the write performance is constantly reduced as compared with the dual model.

本発明は以上の点を考慮してなされたものであり、ライト性能を向上させ得るディスクアレイ装置及びその制御方法を提案するものである。   The present invention has been made in consideration of the above points, and proposes a disk array device and a control method thereof that can improve the write performance.

かかる課題を解決するために本発明のディスクアレイ装置の一態様は、ホスト装置から受信するデータの記憶装置への書き込みを制御する、冗長構成されていない1の制御部と、前記制御部から受信した前記データを第1のメモリに格納する第1のメモリ制御部と、前記第1のメモリ制御部から受信した前記データを第2のメモリに格納する第2のメモリ制御部と、を備え、前記制御部は、前記データが前記第2のメモリに格納されると、前記データの前記記憶装置への書き込みを完了した旨の通知を前記ホスト装置に送信することを特徴とする。   In order to solve such a problem, one aspect of the disk array device of the present invention is configured to control writing of data received from a host device to a storage device, one control unit not configured redundantly, and receiving from the control unit A first memory control unit for storing the data in a first memory; and a second memory control unit for storing the data received from the first memory control unit in a second memory; When the data is stored in the second memory, the control unit transmits a notification that the writing of the data to the storage device is completed to the host device.

また、本発明のディスクアレイ装置の制御方法の一態様は、第1のメモリ制御部が、ホスト装置から受信するデータの記憶装置への書き込みを制御する、冗長構成されていない1の制御部から受信した前記データを第1のメモリに格納する第1のステップと、第2のメモリ制御部が、前記第1のメモリ制御部から受信した前記データを第2のメモリに格納する第2のステップと、前記制御部が、前記データが前記第2のメモリに格納されると、前記データの前記記憶装置への書き込みを完了した旨の通知を前記ホスト装置に送信する第3のステップと、を備えることを特徴とする。   Further, according to one aspect of the disk array device control method of the present invention, the first memory control unit controls writing of data received from the host device to the storage device, from one control unit that is not redundantly configured. A first step of storing the received data in a first memory; and a second step of a second memory control unit storing the data received from the first memory control unit in a second memory. And, when the data is stored in the second memory, the control unit transmits a notification to the host device that the writing of the data to the storage device is completed. It is characterized by providing.

従って、安価なシングルモデルのディスクアレイ装置でありながら、従来ならシングルモデルであるが故に原理的に発生するライト性能の低下を抑制し、デュアルモデル相当の性能を確保することができる。   Therefore, although it is an inexpensive single model disk array device, it is possible to suppress a decrease in write performance that occurs in principle because it is a single model in the prior art, and to ensure performance equivalent to the dual model.

本発明によれば、ライト性能を向上させ得るディスクアレイ装置及びその制御方法を実現することができる。   According to the present invention, it is possible to realize a disk array device capable of improving write performance and a control method thereof.

ストレージシステムの構成の一例を示す図である。It is a figure which shows an example of a structure of a storage system. データライト処理手順の一例を示すフローチャートである。It is a flowchart which shows an example of a data write processing procedure. 他実施例のストレージシステムの構成の一例を示す図である。It is a figure which shows an example of a structure of the storage system of another Example.

以下、本発明の一実施形態を、図面を参照して詳細に説明する。なお、これにより本発明が限定されるものではない。   Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited thereby.

(構成)
図1は、本実施形態のストレージシステム1の構成の一例を示す図である。ストレージシステム1は、例えば、ホスト装置2とディスクアレイ装置3とを備える。ホスト装置2及びディスクアレイ装置3は、例えば、所定のネックワークを介して接続される。
(Constitution)
FIG. 1 is a diagram showing an example of the configuration of the storage system 1 of the present embodiment. The storage system 1 includes, for example, a host device 2 and a disk array device 3. The host device 2 and the disk array device 3 are connected via, for example, a predetermined neckwork.

ホスト装置2は、例えば、CPU(Central Processing Unit)やメモリ等の情報処理資源、情報入力装置、情報出力装置を備えたコンピュータ装置である。ホスト装置2は、例えば、書き込み要求をディスクアレイ装置3に送信して、対応するデータをディスクアレイ装置3に書き込む。また、ホスト装置2は、例えば、読み出し要求をディスクアレイ装置3に送信し、対応するデータをディスクアレイ装置3から読み出す。   The host device 2 is a computer device including, for example, information processing resources such as a CPU (Central Processing Unit) and a memory, an information input device, and an information output device. For example, the host device 2 transmits a write request to the disk array device 3 and writes corresponding data to the disk array device 3. For example, the host device 2 transmits a read request to the disk array device 3 and reads the corresponding data from the disk array device 3.

所定のネットワークは、例えば、LAN(Local Area Network)、SAN(Storage Area Network)、インターネット、専用回線、公衆回線等を場合に応じて適宜用いることができる。   As the predetermined network, for example, a local area network (LAN), a storage area network (SAN), the Internet, a dedicated line, a public line, and the like can be used as appropriate.

ディスクアレイ装置3は、例えば、コントローラユニット4と複数のハードディスク装置5とを備える。ディスクアレイ装置3は、コントローラユニット4を1つ備える。すなわち、ディスクアレイ装置3は、シングルモデルのディスクアレイ装置である。コントローラユニット4は、当該ディスクアレイ装置3全体を制御する。複数のハードディスク装置5は、ホスト装置2から受信したデータを格納する。   The disk array device 3 includes, for example, a controller unit 4 and a plurality of hard disk devices 5. The disk array device 3 includes one controller unit 4. That is, the disk array device 3 is a single model disk array device. The controller unit 4 controls the entire disk array device 3. The plurality of hard disk devices 5 store data received from the host device 2.

コントローラユニット4は、例えば、ホストアダプタ部6とディスクアダプタ部7とを備える。ホストアダプタ部6は、例えば、プロセッサ11と第一キャッシュコントローラ12と第一キャッシュメモリ13とを備える。   The controller unit 4 includes, for example, a host adapter unit 6 and a disk adapter unit 7. The host adapter unit 6 includes, for example, a processor 11, a first cache controller 12, and a first cache memory 13.

プロセッサ11は、ホスト装置2とネットワークを介して接続され、ホスト装置2から受信した各種要求やデータの送受信を制御する。プロセッサ11は、ネットワークの種類に応じた種々のインタフェースを用いることができる。   The processor 11 is connected to the host apparatus 2 via a network and controls transmission / reception of various requests and data received from the host apparatus 2. The processor 11 can use various interfaces according to the type of network.

また、プロセッサ11は、受信した各種要求を解釈して、各構成要素に指示を送信する。また、プロセッサ11は、ハードディスク装置5に対してRAID(Redundant Arrays of Inexpensive/Independent Disks)制御を行うことにより、ディスクアレイ装置3の信頼性、可用性及び性能を向上させる。この場合、プロセッサ11は、1又は複数のハードディスク装置5により提供される物理的な記憶領域(RAIDグループ)上に、1又は複数の論理ボリュームを設定する。そして、データは、この論理ボリューム内に所定の大きさのブロック単位で記憶される。   Further, the processor 11 interprets the received various requests and transmits an instruction to each component. Further, the processor 11 performs RAID (Redundant Arrays of Inexpensive / Independent Disks) control on the hard disk device 5 to improve the reliability, availability, and performance of the disk array device 3. In this case, the processor 11 sets one or more logical volumes on a physical storage area (RAID group) provided by one or more hard disk devices 5. The data is stored in units of blocks of a predetermined size in this logical volume.

第一キャッシュコントローラ12は、第一キャッシュメモリ13を制御して、第一キャッシュメモリ13に対して、ホスト装置2から受信したデータ及び複数のハードディスク装置5から受信したデータをリード/ライト(読み書き)する。   The first cache controller 12 controls the first cache memory 13 to read / write (read / write) data received from the host device 2 and data received from the plurality of hard disk devices 5 to the first cache memory 13. To do.

第一キャッシュメモリ13は、ホスト装置2から受信したデータ及び複数のハードディスク装置5から受信したデータを一時的に保持する。   The first cache memory 13 temporarily holds data received from the host device 2 and data received from the plurality of hard disk devices 5.

ディスクアダプタ部7は、例えば、第二キャッシュコントローラ14と第二キャッシュメモリ15とスイッチ16とを備えている。   The disk adapter unit 7 includes, for example, a second cache controller 14, a second cache memory 15, and a switch 16.

第二キャッシュコントローラ14は、第一キャッシュコントローラ12と直列に接続されており、第二キャッシュメモリ15を制御して、第二キャッシュメモリ15に対して、ホスト装置2から受信したデータ及び複数のハードディスク装置5から受信したデータをリード/ライトする。   The second cache controller 14 is connected in series with the first cache controller 12, controls the second cache memory 15, receives data received from the host device 2 and the plurality of hard disks from the second cache memory 15. Read / write data received from the device 5.

第二キャッシュメモリ15は、ホスト装置2から受信したデータ及び複数のハードディスク装置5から受信したデータを一時的に保持する。   The second cache memory 15 temporarily holds data received from the host device 2 and data received from the plurality of hard disk devices 5.

スイッチ16は、複数のハードディスク装置5と接続され、ホスト装置2から受信したデータ及び複数のハードディスク装置5から受信したデータの送受信を制御する。スイッチ16は、ファイバチャネル、SAS(Serial Attached SCSI)、SATA(Serial ATA)等の種類に応じた種々のインタフェースを用いることができる。   The switch 16 is connected to the plurality of hard disk devices 5 and controls transmission / reception of data received from the host device 2 and data received from the plurality of hard disk devices 5. The switch 16 can use various interfaces corresponding to types such as Fiber Channel, SAS (Serial Attached SCSI), SATA (Serial ATA), and the like.

複数のハードディスク装置5は、ホスト装置2から受信したデータを保持する。   The plurality of hard disk devices 5 hold data received from the host device 2.

本実施形態のディスクアレイ装置3は、第一キャッシュコントローラ12と第一キャッシュメモリ13と第二キャッシュコントローラ14と第二キャッシュメモリ15とを備えたコントローラユニット4によって、シングルモデルでのライト性能の性能劣化を抑制する手段を提供する。   The disk array device 3 according to the present embodiment uses the controller unit 4 including the first cache controller 12, the first cache memory 13, the second cache controller 14, and the second cache memory 15. A means for suppressing deterioration is provided.

なお、ホストアダプタ部6及びディスクアダプタ部7は、それぞれ物理的に独立しており、キャッシュメモリのバックアップ系統も独立して存在する。また、ホストアダプタ部6及びディスクアダプタ部7は、部品故障の際には個別に交換が可能である。   The host adapter unit 6 and the disk adapter unit 7 are physically independent from each other, and a cache memory backup system also exists independently. The host adapter unit 6 and the disk adapter unit 7 can be individually replaced in the event of a component failure.

(データライト処理手順)
次に、本実施形態のストレージシステム1の動作について詳細に説明する。図2は、本実施形態のディスクアレイ装置3のデータライト処理を示すフローチャートである。
(Data write processing procedure)
Next, the operation of the storage system 1 of this embodiment will be described in detail. FIG. 2 is a flowchart showing data write processing of the disk array device 3 of the present embodiment.

プロセッサ11は、ホスト装置2からライトするデータを受信すると、図2に示すデータライト処理手順RT1を開始して、ホスト装置2から受信したデータを第一キャッシュコントローラ12に送信する(ステップSP1)。   When receiving data to be written from the host device 2, the processor 11 starts the data write processing procedure RT1 shown in FIG. 2, and transmits the data received from the host device 2 to the first cache controller 12 (step SP1).

続いて、第一キャッシュコントローラ12は、プロセッサ11から受信したデータを第一キャッシュメモリ13に格納する(ステップSP2)。続いて、第一キャッシュコントローラ12は、プロセッサ11から受信したデータを第二キャッシュコントローラ14に送信する(ステップSP3)。   Subsequently, the first cache controller 12 stores the data received from the processor 11 in the first cache memory 13 (step SP2). Subsequently, the first cache controller 12 transmits the data received from the processor 11 to the second cache controller 14 (step SP3).

続いて、第二キャッシュコントローラ14は、第一キャッシュコントローラ12から受信したデータを第二キャッシュメモリ15に格納する(ステップSP4)。続いて、第二キャッシュコントローラ14は、第一キャッシュコントローラ12を介してプロセッサ11に、対応するハードディスク装置5にデータを格納した旨を通知するデータライト完了通知を送信する(ステップSP5)。   Subsequently, the second cache controller 14 stores the data received from the first cache controller 12 in the second cache memory 15 (step SP4). Subsequently, the second cache controller 14 transmits a data write completion notification for notifying that the data has been stored in the corresponding hard disk device 5 to the processor 11 via the first cache controller 12 (step SP5).

続いて、プロセッサ11は、第一キャッシュコントローラ12を介して第二キャッシュコントローラ14から受信したデータライト完了通知をホスト装置2に送信し(ステップSP6)、その後、図2に示すデータライト処理手順RT1を終了する(ステップSP7)。   Subsequently, the processor 11 transmits the data write completion notification received from the second cache controller 14 via the first cache controller 12 to the host device 2 (step SP6), and then the data write processing procedure RT1 shown in FIG. Is terminated (step SP7).

(動作及び効果)
このようにして、本実施形態のシングルモデルのディスクアレイ装置3では、第一キャッシュコントローラ12が、プロセッサ11から受信したデータを第一キャッシュメモリ13に格納し、第二キャッシュコントローラ14が、第一キャッシュコントローラ12から受信したデータを第二キャッシュメモリ15に格納して、プロセッサ11が、データが第二キャッシュメモリ15に格納されると、データライト完了通知をホスト装置2に送信する。
(Operation and effect)
Thus, in the single model disk array device 3 of the present embodiment, the first cache controller 12 stores the data received from the processor 11 in the first cache memory 13, and the second cache controller 14 The data received from the cache controller 12 is stored in the second cache memory 15, and when the data is stored in the second cache memory 15, the processor 11 transmits a data write completion notification to the host device 2.

従って、安価なシングルモデルのディスクアレイ装置でありながら、従来ならシングルモデルであるが故に原理的に発生するライト性能の低下を抑制し、デュアルモデル相当の性能を確保することができる。   Therefore, although it is an inexpensive single model disk array device, it is possible to suppress a decrease in write performance that occurs in principle because it is a single model in the prior art, and to ensure performance equivalent to the dual model.

具体的に、データを第二キャッシュメモリ15に格納すると、データは2つのキャッシュメモリに冗長化されることになるため、プロセッサ11は、この時点でホスト装置2にデータライト完了通知を発行することができる。仮に、この後、ハードディスク装置5へのデータライトが完了する前に、ホストアダプタ部6内で部品故障が起こり、ホストアダプタ部6全体を交換することになっても、故障していないディスクアダプタ部7に格納されているデータを用いて、ホストアダプタ部6の復旧後にハードディスク装置5へのライトを継続・完了させることができる。以上より、データを第二キャッシュメモリ15に格納した後にデータライト完了通知を送信することに問題は生じない。   Specifically, when the data is stored in the second cache memory 15, the data is made redundant in the two cache memories. Therefore, the processor 11 issues a data write completion notification to the host device 2 at this time. Can do. After that, even if data failure to the hard disk device 5 is completed after this, a component failure occurs in the host adapter unit 6 and the entire host adapter unit 6 is replaced. 7 can be used to continue and complete writing to the hard disk device 5 after the host adapter unit 6 is restored. As described above, there is no problem in transmitting the data write completion notification after the data is stored in the second cache memory 15.

また、データは2つのキャッシュメモリに冗長化されることになるため、一方のキャッシュメモリ自身が故障してしまった場合であっても、他方のキャッシュメモリに格納されているデータを用いて、ハードディスク装置5へのライトを継続・完了させることができる。   Further, since the data is made redundant in the two cache memories, even if one of the cache memories itself fails, the data stored in the other cache memory is used to Writing to the device 5 can be continued and completed.

(他実施例)
本実施形態においては、ホストアダプタ部6とディスクアダプタ部7が物理的に独立して個別に交換可能である場合について述べたが、実際にディスクアレイ装置3を設計すると、ホストアダプタ部6やディスクアダプタ部7を交換する際の引き抜き方向が、図3の矢印方向のように、紙面の上側になることがある。
(Other examples)
In the present embodiment, the case where the host adapter unit 6 and the disk adapter unit 7 are physically independent and can be individually replaced has been described. However, when the disk array device 3 is actually designed, the host adapter unit 6 and the disk adapter unit The pulling direction when the adapter unit 7 is replaced may be on the upper side of the paper surface as indicated by the arrow in FIG.

例えば、ディスクアダプタ部7A側で故障が発生しこれを交換しようとすると、ホストアダプタ部6Aも一緒に抜き去らなければならない。このとき、故障修復後のデータ復旧のため、ホストアダプタ部6Aの第一キャッシュメモリ13Aに格納されたデータをバックアップして保持しておかなければならない。しかしながら、この第一キャッシュメモリ13Aに格納されている情報はユーザーデータであるため、抜き去ってもなおデータが保持されていると、データの持ち去りが容易に可能となる。従って、上記のデータの持ち去りを防止するため、図3のような実施例では、プロセッサ11Aが、ホスト装置2からデータを受信したときに、当該データを暗号化する。   For example, if a failure occurs on the disk adapter unit 7A side and an attempt is made to replace it, the host adapter unit 6A must also be removed together. At this time, the data stored in the first cache memory 13A of the host adapter unit 6A must be backed up and retained for data recovery after failure repair. However, since the information stored in the first cache memory 13A is user data, the data can be easily taken away if the data is retained even after being extracted. Therefore, in order to prevent the above data from being taken away, in the embodiment as shown in FIG. 3, when the processor 11A receives the data from the host device 2, the data is encrypted.

上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。   A part or all of the above-described embodiment can be described as in the following supplementary notes, but is not limited thereto.

(付記1)ホスト装置から受信するデータの記憶装置への書き込みを制御する、冗長構成されていない1の制御部と、前記制御部から受信した前記データを第1のメモリに格納する第1のメモリ制御部と、前記第1のメモリ制御部から受信した前記データを第2のメモリに格納する第2のメモリ制御部と、を備え、前記制御部は、前記データが前記第2のメモリに格納されると、前記データの前記記憶装置への書き込みを完了した旨の通知を前記ホスト装置に送信することを特徴とするディスクアレイ装置である。 (Supplementary Note 1) One control unit that is not configured redundantly, which controls writing of data received from the host device to the storage device, and a first memory that stores the data received from the control unit in a first memory A memory control unit; and a second memory control unit that stores the data received from the first memory control unit in a second memory, wherein the control unit stores the data in the second memory. When stored, the disk array device transmits a notification to the host device that the writing of the data to the storage device is completed.

(付記2)前記制御部は、前記ホスト装置から前記データを受信すると、当該データを暗号化することを特徴とする付記1に記載のディスクアレイ装置。 (Supplementary note 2) The disk array device according to supplementary note 1, wherein when the control unit receives the data from the host device, the control unit encrypts the data.

(付記3)第1のメモリ制御部が、ホスト装置から受信するデータの記憶装置への書き込みを制御する、冗長構成されていない1の制御部から受信した前記データを第1のメモリに格納する第1のステップと、第2のメモリ制御部が、前記第1のメモリ制御部から受信した前記データを第2のメモリに格納する第2のステップと、前記制御部が、前記データが前記第2のメモリに格納されると、前記データの前記記憶装置への書き込みを完了した旨の通知を前記ホスト装置に送信する第3のステップと、を備えることを特徴とするディスクアレイ装置の制御方法。 (Supplementary Note 3) The first memory control unit controls the writing of data received from the host device to the storage device, and stores the data received from one control unit that is not redundantly configured in the first memory. A first step; a second step in which a second memory control unit stores the data received from the first memory control unit in a second memory; and And a third step of transmitting, to the host device, a notification that the writing of the data to the storage device has been completed. .

1……ストレージシステム、2……ホスト装置、3……ディスクアレイ装置、4……コントローラユニット、5……ハードディスク装置、6……ホストアダプタ部置、7……ディスクアダプタ部、11……プロセッサ、12……第一キャッシュコントローラ、13……第一キャッシュメモリ、14……第二キャッシュコントローラ、15……第二キャッシュメモリ、16……スイッチ DESCRIPTION OF SYMBOLS 1 ... Storage system, 2 ... Host device, 3 ... Disk array device, 4 ... Controller unit, 5 ... Hard disk device, 6 ... Host adapter part, 7 ... Disk adapter part, 11 ... Processor 12 …… First cache controller, 13 …… First cache memory, 14 …… Second cache controller, 15 …… Second cache memory, 16 …… Switch

Claims (3)

ホスト装置から受信するデータの記憶装置への書き込みを制御する、冗長構成されていない1の制御部と、
前記制御部から受信した前記データを第1のメモリに格納する第1のメモリ制御部と、
前記第1のメモリ制御部から受信した前記データを第2のメモリに格納する第2のメモリ制御部と、
を備え、
前記制御部は、
前記データが前記第2のメモリに格納されると、前記データの前記記憶装置への書き込みを完了した旨の通知を前記ホスト装置に送信する
ことを特徴とするディスクアレイ装置。
A control unit that is not configured redundantly and that controls writing of data received from the host device to the storage device;
A first memory control unit for storing the data received from the control unit in a first memory;
A second memory control unit for storing the data received from the first memory control unit in a second memory;
With
The controller is
When the data is stored in the second memory, a notification that the writing of the data to the storage device is completed is transmitted to the host device.
前記制御部は、
前記ホスト装置から前記データを受信すると、当該データを暗号化する
ことを特徴とする請求項1に記載のディスクアレイ装置。
The controller is
The disk array device according to claim 1, wherein when the data is received from the host device, the data is encrypted.
第1のメモリ制御部が、ホスト装置から受信するデータの記憶装置への書き込みを制御する、冗長構成されていない1の制御部から受信した前記データを第1のメモリに格納する第1のステップと、
第2のメモリ制御部が、前記第1のメモリ制御部から受信した前記データを第2のメモリに格納する第2のステップと、
前記制御部が、前記データが前記第2のメモリに格納されると、前記データの前記記憶装置への書き込みを完了した旨の通知を前記ホスト装置に送信する第3のステップと、
を備えることを特徴とするディスクアレイ装置の制御方法。
A first memory control unit controls writing of data received from a host device to a storage device, and stores the data received from one non-redundant control unit in a first memory. When,
A second step in which a second memory control unit stores the data received from the first memory control unit in a second memory;
A third step in which, when the data is stored in the second memory, the control unit transmits a notification to the host device that the writing of the data to the storage device is completed;
A method for controlling a disk array device, comprising:
JP2011126422A 2011-06-06 2011-06-06 Disk array device and method of controlling the same Pending JP2012252638A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011126422A JP2012252638A (en) 2011-06-06 2011-06-06 Disk array device and method of controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011126422A JP2012252638A (en) 2011-06-06 2011-06-06 Disk array device and method of controlling the same

Publications (1)

Publication Number Publication Date
JP2012252638A true JP2012252638A (en) 2012-12-20

Family

ID=47525365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011126422A Pending JP2012252638A (en) 2011-06-06 2011-06-06 Disk array device and method of controlling the same

Country Status (1)

Country Link
JP (1) JP2012252638A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9983824B2 (en) 2013-09-27 2018-05-29 Samsung Electronics Co., Ltd. Data mirroring control apparatus and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03212723A (en) * 1990-01-18 1991-09-18 Nec Corp Data transfer path control system
JP2005258918A (en) * 2004-03-12 2005-09-22 Hitachi Ltd Storage system and storage system cache memory control method
JP2008250779A (en) * 2007-03-30 2008-10-16 Hitachi Ltd Storage control device having encryption function, data encryption method, and storage system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03212723A (en) * 1990-01-18 1991-09-18 Nec Corp Data transfer path control system
JP2005258918A (en) * 2004-03-12 2005-09-22 Hitachi Ltd Storage system and storage system cache memory control method
JP2008250779A (en) * 2007-03-30 2008-10-16 Hitachi Ltd Storage control device having encryption function, data encryption method, and storage system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9983824B2 (en) 2013-09-27 2018-05-29 Samsung Electronics Co., Ltd. Data mirroring control apparatus and method
US10152272B2 (en) 2013-09-27 2018-12-11 Samsung Electronics Co., Ltd. Data mirroring control apparatus and method

Similar Documents

Publication Publication Date Title
US7975168B2 (en) Storage system executing parallel correction write
JP5521794B2 (en) Storage device and control program thereof
US9015434B2 (en) Storage system, and apparatus and method for controlling storage
US8341364B2 (en) Maintaining asynchronous mirroring
JP2014096072A (en) Disk array having mirror configuration and rebuild method of the same
JP2011170589A (en) Storage control device, storage device, and storage control method
KR20110117026A (en) RID controller for semiconductor storage device and method for providing same
JP2010287208A (en) Storage array support architecture
JP2005276196A (en) System and method for performing drive recovery subsequent to drive failure
US9323630B2 (en) Enhanced data recovery from data storage devices
US20110022889A1 (en) Disk array apparatus and physical disk restoration method
CN102200949A (en) Device and method for realizing controller fault protection of multi-controller memory system
US10014983B2 (en) System, receiving device, and method
JP5817296B2 (en) Control device, control method, and storage device
JP5505329B2 (en) Disk array device and control method thereof
JP2012252638A (en) Disk array device and method of controlling the same
JP4398596B2 (en) Disk array device
JP2009252001A (en) Raid system, and method for restoring error sector
JP5691227B2 (en) Storage apparatus and control method thereof
US20120017057A1 (en) Data copying device, method for copying data and data storage device
US8930748B2 (en) Storage apparatus and controller
JP5344258B2 (en) Disk array device and area allocation method
JP5585930B2 (en) Disk array device and data control method
JP2014041523A (en) Data management device, and data management method
KR101509183B1 (en) Storage device directly attached to network

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131004