[go: up one dir, main page]

JP2012212715A - 磁気記憶素子、磁気記憶装置、磁壁移動方法 - Google Patents

磁気記憶素子、磁気記憶装置、磁壁移動方法 Download PDF

Info

Publication number
JP2012212715A
JP2012212715A JP2011076416A JP2011076416A JP2012212715A JP 2012212715 A JP2012212715 A JP 2012212715A JP 2011076416 A JP2011076416 A JP 2011076416A JP 2011076416 A JP2011076416 A JP 2011076416A JP 2012212715 A JP2012212715 A JP 2012212715A
Authority
JP
Japan
Prior art keywords
magnetic
magnetic layer
electrode
memory element
procedure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011076416A
Other languages
English (en)
Other versions
JP5727836B2 (ja
Inventor
Hiroshi Morise
博史 森瀬
Hideaki Fukuzawa
英明 福澤
Satoru Kikitsu
哲 喜々津
Yoshiaki Fukuzumi
嘉晃 福住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011076416A priority Critical patent/JP5727836B2/ja
Priority to US13/282,605 priority patent/US8792271B2/en
Publication of JP2012212715A publication Critical patent/JP2012212715A/ja
Priority to US14/310,152 priority patent/US9142759B2/en
Application granted granted Critical
Publication of JP5727836B2 publication Critical patent/JP5727836B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3227—Exchange coupling via one or more magnetisable ultrathin or granular films
    • H01F10/3231—Exchange coupling via one or more magnetisable ultrathin or granular films via a non-magnetic spacer
    • H01F10/3236—Exchange coupling via one or more magnetisable ultrathin or granular films via a non-magnetic spacer made of a noble metal, e.g.(Co/Pt) n multilayers having perpendicular anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3295—Spin-exchange coupled multilayers wherein the magnetic pinned or free layers are laminated without anti-parallel coupling within the pinned and free layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/206—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using only longitudinal or thickness displacement, e.g. d33 or d31 type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N35/00—Magnetostrictive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/325—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being noble metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

【課題】磁性体中の磁壁を安定して移動させる磁気記憶素子、および磁壁移動方法を提供する。
【解決手段】実施形態による磁気記憶素子は、第１電極１１と、第２電極１２と、前記第１電極１１と前記第２電極１２との間に設けられ、複数の第１磁性層１４１および、この第１磁性層１４１の間に設けられ、第１磁性層１４１とは構成元素の組成が異なる第２磁性層１４２を含む積層構造と、前記第１電極１１の前記積層構造側の面の反対の面に設けられる圧電体１５と、前記圧電体１５の前記第１電極１１が設けられる位置と異なる位置に設けられ、前記圧電体１５に電圧を印加する第３電極１３を有する。
【選択図】図１

Description

本発明の実施形態は、磁気記憶素子、磁気記憶装置、磁壁移動方法に関する。
従来、半導体メモリは各メモリセルに「記憶素子＋選択素子＋情報引き出し配線」を作製していた。それに対して、近年、メモリの大容量化を実現するために、シフトレジスタ型のメモリが提案されている。これは、記憶素子のみを高密度に配置するというコンセプトに基づいており、記憶情報を所定の場所に形成されたセンサおよび配線の位置まで転送する方法である。このため、メモリ容量を飛躍的に増大することができる可能性がある。メモリ向けのシフトレジスタは、その目的上、各ｂｉｔ（各桁）に制御電極を付けるのは望ましくなく、ビット列全体に対して何らかの作用を加えることで、所望の桁数のシフト動作を行う必要がある。しかしながら、全桁の情報をそれぞれ間違いなく桁送りすることは容易ではない。
米国特許第６８３４００５号 特開２００７−３２４２６９号公報 米国公開ＵＳ２００８／０１６５５７６号
本発明は、磁性体中の磁壁を安定して移動させる磁気記憶素子、および磁壁移動方法を提供することを目的とする。
上記目的を達成するために、本発明の実施形態による磁気記憶素子は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられ、複数の第１磁性層および、この第１磁性層の間に設けられ、第１磁性層とは構成元素の組成が異なる第２磁性層を含む積層構造と、前記第１電極の前記積層構造側の面の反対の面に設けられる圧電体と、前記圧電体の前記第１電極が設けられる位置と異なる位置に設けられ、前記圧電体に電圧を印加する第３電極を有することを特徴としている。
本発明の第１の実施形態に係る磁気記憶素子の断面の模式図。 本発明の第１の実施形態に係る磁気記憶素子において磁壁移動手順の一例を示す図。 本発明の第１の実施形態に係る磁気記憶素子において磁壁移動手順の一例を示す図。 本発明の第１の実施形態に係る磁気記憶素子において磁壁移動手順の一例を示す図。 本発明の第１の実施形態に係る磁気記憶素子において磁壁移動手順の一例を示す図。 本発明の第１の実施形態の変形例に係る磁気記憶素子の断面の模式図。 本発明の第１の実施形態の変形例に係る磁気記憶素子の断面の模式図。 本発明の第１の実施形態の変形例に係る磁気記憶素子の断面の模式図。 本発明の第１の実施形態の変形例に係る磁気記憶素子の断面の模式図。 本発明の第１の実施形態の変形例に係る磁気記憶素子の断面の模式図。 本発明の第１の実施形態の変形例に係る磁気記憶素子の断面の模式図。 本発明の第１の実施形態の変形例に係る磁気記憶素子の断面の模式図。 本発明の第１の実施形態の変形例に係る磁気記憶素子の断面の模式図。 本発明の第１の実施形態の変形例に係る磁気記憶素子の断面の模式図。 本発明の第１の実施形態の変形例に係る磁気記憶素子の断面の模式図。 本発明の第１の実施形態の変形例に係る磁気記憶素子の断面の模式図。 本発明の第１の実施形態の変形例に係る磁気記憶素子の断面の模式図。 本発明の第２の実施形態に係る磁気記憶素子の断面の模式図。 本発明の第２の実施形態に係る磁気記憶素子において磁壁移動手順の一例を示す図。 本発明の第２の実施形態に係る磁気記憶素子における磁壁移動のシミュレーション結果を示す図。 本発明の第３実施形態に係るブロックの回路図。 本発明の第３の実施形態に係るブロックの模式的な構成図。 本発明の実施形態に係るメモリチップの模式的な構成図。 本発明の第３実施形態の第１の変形例に係るブロックの回路図。 本発明の第３の実施形態の第１の変形例に係るブロックの模式的な構成図。 本発明の第３の実施形態の第２の変形例に係るブロックの模式的な構成図。 本発明の第４実施形態に係るブロックの回路図。 本発明の第４の実施形態に係るブロックの模式的な構成図。 本発明の第３実施形態の第１の変形例に係るブロックの回路図。 本発明の第３の実施形態の第１の変形例に係るブロックの模式的な構成図。 本発明の第３の実施形態の第２の変形例に係るブロックの模式的な構成図。
以下、本発明の実施形態について図面を参照して説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る磁気記憶素子の断面の模式図である。磁気記憶素子１は基板上に形成されており、第１電極１１、第２電極１２、第３電極１３、積層構造１４、圧電体１５、書き込み部１６、読み出し部１７を備える。
積層構造１４は、第１磁性層１４１と第２磁性層１４２とが交互に複数積層された構成を有し、第１電極１１と第２電極１２の間に細線のような形状で形成される。なお、図１では、第１磁性層１４１が第１電極１１と接しているとして図示しているが、第２磁性層１４２が第１電極１１と接していてもよい。第１磁性層１４１と第２磁性層１４２を積層方向（図１のｚ方向。以下、ｚ方向とも称する。）に切断した断面形状は、例えば四角形である。断面形状は四角形に限定されないが、製造プロセス上、縦横比で１：１から１：４までの範囲内にある正方形、長方形、多角形（例えば、六角形）、円形、楕円形、菱形、または平行四辺形とすることが望ましい。第１磁性層１４１と第２磁性層１４２では、構成元素の組成が異なる材料で構成されている。第１磁性層１４１の磁歪定数と第２磁性層１４２の磁歪定数は、符号が異なる。もしくは、第１磁性層１４１の磁歪定数と第２磁性層１４２の磁歪定数は、符号が同じであって、第１磁性層１４１の磁歪定数の絶対値が第２磁性層１４２の磁歪定数の絶対値よりも小さい。
なお、第１磁性層１４１、第２磁性層１４２の平面サイズ（ｚ方向に平行な面のサイズ）は面内の磁化方向分布を生じさせないために１００ｎｍ以下の範囲内とすることが望ましい。本磁気記憶素子においてビットデータは積層構造１４内において、積層構造１４が積層される方向に所定の間隔毎の磁化方向として記録される。典型的には、第１磁性層１個につき１ビットのデータを保存する。第１磁性層１個につき２ビット以上のデータが保存されていても構わないが、以下では第１磁性層１個につき１ビットのデータが保存されるものとして説明する。
図１および以降の模式図では、積層構造１４中に第１磁性層１４１と第２磁性層１４２とが数個しか表現されていないが、実際には、例えば１００から数１０００ビット程度のデータが保存できるよう、更に多くの第１磁性層１４１と第２磁性層１４２を設ける。積層構造１４の全長を長くするほど多数の第１磁性層１４１を包含し、多数のビットデータを保存することができる。しかしながら、積層構造１４の全長が極端に長くなると積層構造１４全体の電気抵抗が高くなるため、積層構造１４の全長は典型的には１００ｎｍから１０μｍの範囲とする。
積層構造１４は、上述のように、本磁気記憶素子に保存されたビットデータに対応した、多数の磁区を内部に有する。隣接する２つの磁区の境界において、磁化方向は積層構造１４が積層される方向に連続的に変化する。このような磁化方向の変化領域は磁壁と呼ばれる。磁壁は、磁性体の異方性エネルギーや交換スティフネスなどで決まる有限の幅ｗを有する。
電流非通電時において、１つの第１磁性層１４１の内部において、磁化方向はほぼ一様である。したがって、第２磁性層１４２を介して隣接する２つの第１磁性層１４１内の磁化方向が異なる場合に、磁壁は、第２磁性層１４２内、あるいは第１磁性層１４１と第２磁性層１４２の界面の近傍において存在する。磁壁幅ｗはｗ＝（Ａ／Ｋｕ）１／２で表され、典型的な値としてA=１μerg/cm、Ku=107 erg/cm3として、ｗ=３ｎｍである。第２磁性層１４２のそれぞれの層厚が、磁壁幅ｗより大きく、磁壁幅の２倍より小さいとすると、例えば、磁壁を第２磁性層１４２内で静止させることが容易になる。また、積層構造１４内の第１磁性層１４１の占める割合を大きくすることができるため、積層構造１４を記憶素子の記憶領域とみなすと記憶情報量を増やすことができ、望ましい。第１磁性層１４１のそれぞれの層厚は磁壁幅ｗより大きくする必要がある。第１磁性層１４１の層厚が磁壁幅の３倍以上あれば、例えば、第１磁性層１４１内に磁壁が存在する場合であっても磁壁以外の領域の体積が磁壁領域の体積の２倍以上となり、磁化状態を維持することが容易になるため、望ましい。
圧電体１５に電圧を印加しないとき、第１磁性層１４１の磁化方向とそれに隣接する第２磁性層１４２の磁化方向は磁壁領域を除き、互いに略平行あるいは略反平行である。
圧電体１５は、複数の第１磁性層１４１と第２磁性層１４２とを結ぶ線の延長線上に形成される。例えば、図１の例では、第１電極１１と第３電極１３との間に形成される。圧電体１５の１つの面は、第１電極１１の積層構造１４と接する面と反対の面に接続される。また、圧電体１５の第１電極１１と接続された面と反対の面が第３電極１３と接続される。
第１電極１１と第３電極１３との間には、電圧を印加することができる。また、第１電極１１と第２電極１２との間には、電流源が接続されており、積層構造内の電流を双方向に流すことができる（図示せず）。
書き込み部１６は、非磁性層１６１、強磁性層１６２、電極１６３を有し、積層構造１４に接続される。電極１６３には図示しない信号源が接続される。書き込み時には、信号源から電極１６３に電位を加える。すると、電極１６３から電子が積層構造１４に向かって流れる際に、強磁性層１６２の磁化の向きにスピン偏極した電子流が流れる。このスピン偏極した電子流により、積層構造１４の磁化方向が変更される。
読み出し部１７は、非磁性層１７１と強磁性層１７２と電極１７３を有し、積層構造１４に接続される。積層構造１４の読み出し部１７が接する磁区の磁化方向が強磁性層１７２の磁化方向と同一方向（平行）の場合には、電極１７３と第２電極１２との間が高抵抗状態となり、積層構造１４の読み出し部１７が接する磁区の磁化方向が強磁性層１７２の磁化方向と反対方向（反平行）の場合には、電極１７３と第２電極１２との間が低抵抗状態となる。そこで、この抵抗変化を読み取ることで、記録された情報を読み出すことができる。
本磁気記憶素子において、後述する磁壁移動手順により積層構造１４内に保存されたビットデータの順序を変えることなく移動することが可能である。したがって、書き込み、読み出しを行う前に、あらかじめ必要な距離だけ磁壁位置を移動させることにより、任意のビットデータ位置について書き込みおよび読み出しを行うことが可能である。
このような構造を有する磁気記憶素子１の積層構造１４内の磁壁をｚ方向に所定距離だけ移動させる手順について説明する。本手順は、図２（ａ）のように時刻ｔ１から時刻ｔ２までの間、第１電極１１と第２電極１２との間に電流を流す手順１と、図２（ｂ）のように時刻ｔ３から時刻ｔ４までの間、第１電極１１と第３電極１３との間に電圧を印加する手順２と、からなる。
第１電極１１と第２電極１２との間に電流を流す（手順１）と、積層構造１４中を流れる電流がスピン偏極され、スピントルクが積層構造１４を構成する第１磁性層１４１と第２磁性層１４２の磁化に働く。このため、積層構造１４内の磁壁が移動する。磁壁の移動方向は電子の進む向きに等しい。すなわち、電流の流れる方向と逆方向である。
第１電極１１と第３電極１３との間に電圧を印加する（手順２）と、圧電体１５の内部において第１電極１１と第３電極１３を結ぶ方向に電界が生じる。これにより、電界方向が圧電体１５の分極方向と同じ場合は第１電極１１と第３電極１３とを結ぶ方向に圧電体１５が伸張し、逆の場合は第１電極１１と第３電極１３とを結ぶ方向に圧電体１５が収縮する。すると、圧電体１５の伸縮に応じた応力が第１電極１１を介して積層構造１４に与えられる。
この際、逆磁歪効果により、積層構造１４中の第２磁性層１４２に応力に起因する磁気異方性が生じる。その結果、第２磁性層１４２の磁化方向は、手順２開始前の状態から変化する。
一例として、まず、第２磁性層１４２の磁化方向が結晶磁気異方性などによって、手順２開始前にｚ方向に対して垂直な方向（図１のｘ方向）を向いている場合を取り上げて説明する。第２磁性層１４２の磁歪定数が正の場合、ｚ方向に引っ張り応力が働くことによって、積層方向に垂直な方向（ｘ方向）には弾性エネルギーが生じる。このため、第２磁性層１４２の磁化方向は、ｘ方向を維持できなくなり、例えば、積層方向に平行な方向（ｚ方向）を向くようになる。第２磁性層１４２の磁歪定数が負の場合、ｚ方向に圧縮応力が働くことによって、ｘ方向には弾性エネルギーが生じる。このため、第２磁性層１４２の磁化方向は、ｘ方向を維持できなくなり、例えば、ｚ方向を向くようになる。
手順２を終了し、積層構造１４に対して応力が働かなくなると、第２磁性層１４２の磁気異方性は手順２開始前の状態を回復し、第２磁性層１４２の磁化方向はｘ方向を向く。
手順２による圧電体１５の伸縮に応じた応力は、第２磁性層１４２だけでなく、第１磁性層１４１にも加わる。しかしながら、本実施形態において、第１磁性層１４１の磁歪定数と第２磁性層１４２の磁歪定数は、符号が異なる。もしくは、第１磁性層１４１の磁歪定数と第２磁性層１４２の磁歪定数は、符号が同じであっても、第１磁性層１４１の磁歪定数の絶対値が第２磁性層１４２の磁歪定数の絶対値よりも小さい。
そのため、第１磁性層１４１の磁化方向は変化しない。これについて、２つの場合に分けて説明する。
第１の場合、すなわち、第１磁性層１４１の磁歪定数が第２磁性層１４２の磁歪定数の符号と逆である場合、例えば、上の例において、第２磁性層１４２のｘ方向に弾性エネルギーが生じる場合に第１磁性層１４１には負の弾性エネルギーが生じるため、第１磁性層１４１の磁化方向は変化しない。
第２の場合、すなわち、第１磁性層１４１の磁歪定数が第２磁性層１４２の磁歪定数の符号と同じであって絶対値が小さい場合、例えば、上の例において、第２磁性層１４２のｘ方向に弾性エネルギーが生じる場合に第１磁性層１４１に生じる弾性エネルギーの絶対値が小さいため、第１磁性層１４１の磁化方向は変化しない。
第２磁性層１４２の磁化方向が結晶磁気異方性や形状磁気異方性などによって、手順２開始前にｚ方向を向いている場合も同様である。第２磁性層１４２の磁歪定数が正の場合、ｚ方向に圧縮応力が働くことによって、ｚ方向には弾性エネルギーが生じ、磁化方向は、ｚ方向を維持できなくなり、例えば、ｘ方向を向くようになる。第２磁性層１４２の磁歪定数が負の場合、ｚ方向に引張り応力が働くことによって、ｘ方向には弾性エネルギーが生じ、磁化方向は、ｚ方向を維持できなくなり、例えば、ｘ方向を向くようになる。
第１磁性層１４１および第２磁性層１４２の手順２実行前の磁化方向はｘ方向としてもｚ方向としても構わないが、ｘ方向であると、例えば、積層構造１４の細線形状に起因する磁気異方性を利用して磁化方向をｚ方向とすることができるため、手順２実行時に第２磁性層１４２の磁化方向を制御することが容易となり、望ましい。
手順１と手順２を用いて、磁壁を１つの第１磁性層１４１の第１端Ｘ１から第２端Ｘ２まで移動させるには、手順１を実行する時間（ｔ１からｔ２までの時間）を、手順１を開始してから磁壁が第２端Ｘ２に到達する時間よりも長い時間に設定する。また、手順１を開始してから磁壁が第２端Ｘ２に到達する時刻よりも十分前に手順２を開始する。なお、磁壁が第２端Ｘ２に到達する時刻よりも十分前とは、手順１の開始前でもよい。さらに、手順１の終了以降に手順２を終了させる（ｔ２≦ｔ４）。
図２は、磁壁を１つの第１磁性層１４１間だけ移動させる場合の、手順１と手順２の実行タイミングの一例である。図２の例では、手順２を実行中に手順１を実行する（ｔ３≦ｔ１≦ｔ２≦ｔ４）。このように、手順２を手順１の開始よりも前に開始し、手順１の終了よりも後で終了することにより、磁壁が第２磁性層１４２より先に先行することを確実に防止する。手順１と手順２とを同時に実行する時間では、図２（ｃ）に示すように、第１磁性層１４１内を磁壁が伝わって磁壁が第２端Ｘ２に到達し、第２磁性層１４２を通過できないため、磁壁が第２端Ｘ２の位置に留まる。
図３は、図２にて説明した例よりも磁壁の移動距離を増やす場合の手順１と手順２の実行タイミングの一例である。手順１を開始してから手順２を開始するまでの時間を変更することで、磁壁の移動距離を制御することができる。図３の例では、２つの第１磁性層１４１と１つの第２磁性層１４２分だけ磁壁を移動させる。このためには、手順１を開始してから磁壁が１つめの第１磁性層１４１と１つめの第２磁性層１４２とを通過し、１つめの第２磁性層１４２と２つめの第１磁性層１４１の境界Ｘ２に到達する時刻よりも後であって、２つめの第１磁性層１４１と２つめの第２磁性層１４２との境界Ｘ４に到達する時刻よりも前に手順２を開始する。
なお、図２や図３では、手順１と手順２にて印加する電流や電圧が一定であるとして図示したが、手順１にて第１電極１１と第２電極１２との間に流す電流値や手順２にて第１電極１１と第３電極１３との間に印加する電圧値が変化してもよい。例えば、図４に示すように、２段階の値になってもよい。手順１において流す電流値が時間的に一定でない場合、立ち上がり時を除く前半の電流強度を後半の電流強度より大きくすると、例えば、磁壁を静止状態から移動状態に遷移させるまでの時間を短くすることができるので望ましい。手順２において与える電圧値が時間的に一定でない場合、後半の電圧を前半の電圧より大きくすると、例えば、第２磁性層における応力起因の磁気異方性が大きくなり、より確実に磁壁を静止させることができるため望ましい。
図５に、手順１と手順２の組を繰り返して（図５の例では３度）実行する例を示す。この図において、手順１と手順２の組が完了した後の磁性層内の磁化分布を表す模式図をあわせて示した。この例において、手順１と手順２の組が完了する毎に、各磁壁位置が積層構造１４の積層方向に第１磁性層１４１の長さに対応する距離だけ進む。つまり、磁壁から次の磁壁までの距離は手順１と手順２の組を繰り返し実行しても変わらない。このことは、磁気記憶素子１においては、磁壁位置を移動させても、その過程で保存されたデータが失われないことを意味する。
以上説明したように、第１電極１１と第３電極の間に電流を流す手順と、第１電極と第２電極の間に電流を流す手順を実行することにより、磁壁の移動距離を確実に制御することが可能である。
次に、磁気記憶素子１の磁性層１４１、１４２と圧電体１５の構成材料について説明する。第１磁性層１４１と第２磁性層１４２には、各種の磁性材料を用いることができる。例えば、少なくとも鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）を含む単一元素、もしくは合金が典型的な材料である。これらに加え、マンガン（Ｍｎ）、クロム（Ｃｒ）、パラジウム（Ｐｄ）よりなる群から選択された少なくとも一つの元素を含む合金も磁性を示す材料がある。これらの材料を基礎として、非磁性元素を添加材料として加えることで、さまざまな磁気特性を実現することができる。磁気異方性が大きくない、一般的な代表的な例として、パーマロイ（ＮｉＦｅ合金）、ＣｏＦｅ合金などがある。
磁化方向が積層構造１４の積層方向に対して垂直方向（図１のｘ方向）に向いているほうが、積層方向（図１のｚ方向）に向いている場合よりも、例えば、磁壁をスピン注入電流により駆動するときの電流を小さくすることができるため、好ましい。一般に、磁化方向が積層構造１４に対して直交方向（短軸）を向く場合のほうが、積層構造１４に沿う方向を向く場合よりも反磁界が大きいため、磁化方向を垂直方向に向けるには、反磁界に打ち勝つ十分な大きさの磁気異方性が必要とされる。そのため、磁気異方性が大きい材料を用いることが好ましい。
一軸磁気異方性Ｋｕが大きい材料として、以下のような材料を用いることができる。鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、クロム（Ｃｒ）よりなる群から選択された少なくとも一つの元素と、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）よりなる群から選択された少なくとも一つの元素との組み合わせによる合金がある。一軸異方性定数の値については、磁性層を構成する磁性材料の組成や、熱処理による結晶規則性などによっても調整することができる。
また、ｈｃｐ構造（最密六方構造）の結晶構造を持ち、積層構造１４の積層方向に対して垂直の磁気異方性を示す磁性材料を用いることもできる。このような磁性材料としては、コバルト（Ｃｏ）を主成分とする金属を含むものが代表的であるが、他のｈｃｐ構造を有する金属を用いることもできる。
積層構造１４の積層方向が基板に対して垂直方向に形成される場合には、磁化方向を積層構造１４に対して垂直方向に向けるためには、磁気異方性の容易軸が膜面内にあることが必要とされる。磁気異方性が大きく、磁気異方性の容易軸が膜面内にある材料の例として、Ｃｏ、ＣｏＰｔ、ＣｏＣｒＰｔなどが挙げられる。ＣｏＰｔやＣｏＣｒＰｔは、合金であってもよい。これらはｈｃｐのｃ軸が膜面内にある金属結晶である。さらに、上記材料群いずれの場合でも、添加元素を加えてもかまわない。
また、積層構造１４の積層方向が基板に対して平行方向に形成される場合（つまり、基板面内と平行に積層構造１４が形成される場合）には、磁気異方性の容易軸が膜面垂直方向にあることが必要となる。これらを実現する材料の例としては、ｈｃｐのｃ軸が膜面垂直方向に向いているＣｏ、ＣｏＰｔや、ＦｅＰｔ、（Ｃｏ／Ｎｉ）の積層膜、ＴｂＦｅなどが挙げられる。なお、ＣｏＰｔは合金であってもよい。ＴｂＦｅの場合、Ｔｂが20atomic%以上40atomic%以下である場合には、ＴｂＦｅは垂直異方性を示す。さらに、上記材料群いずれの場合でも、添加元素を加えてもかまわない。
積層構造１４の積層方向が基板に対して平行方向に形成される場合と比較して、積層構造１４が基板に対して垂直方向に形成されるほうが好ましい。なぜなら、この場合、例えば、第２磁性層１４２の細線方向の長さが短くなるように形成することが可能となり、積層構造１４内に保存できるデータ量を大きくすることができるためである。
第１磁性層１４１および第２磁性層１４２の磁歪定数は、添加元素を加えることで制御することができる。一例として、Ｎｉ元素を添加させた磁性材料は、Ｎｉ元素を添加しない材料に比べて、磁歪定数が負方向にシフトする。また、Ｎｉ元素を添加することによる磁歪定数の変化は、添加量に依存する。例えば、正の磁歪定数を持つ磁性材料にＮｉ元素を添加することにより、元の材料より磁歪定数を小さくすることができる。とくに、Ｎｉ元素の含有量を大きくすることで、磁歪定数をゼロ近傍とすることも可能である。したがって、第２磁性層１４２は正または負の磁歪定数を持つ材料を用い、第１磁性層１４１には第１磁性層１４１と同じ、あるいは異なる、正の磁歪定数を持つ材料にＮｉ元素を添加して磁歪定数をゼロ近傍となるように調整された材料を用いることにより、本実施形態の磁気記憶素子を構成することが可能である。また、Ｎｉ元素の含有量を大きくすることにより、負の磁歪定数を持つ磁性材料が得られる。したがって、第１磁性層１４１または第２磁性層１４２の一方にＮｉ元素を添加して、第１磁性層１４１または第２磁性層１４２のうち一方を正の磁歪定数を持つ材料により形成し、他方を負の磁歪定数を持つ材料により形成することで本実施形態の磁気記憶素子を構成することができる。
また、別の一例として、磁歪定数を正側にシフトさせる方法として、微量の酸素を添加させ、その含有量を制御することができる。これによって、負に大きな磁歪定数をもつ材料に対して、小さな負の磁歪定数に制御することや、磁歪定数がゼロ近傍の磁性材料を形成することが可能である。例えば、第１磁性層１４１として、ゼロ磁歪近傍の材料を実現することが可能である。あるいは、第１磁性層１４１や第２磁性層１４２の磁歪定数を正とする場合にも適用することが可能である。
その他、希土類元素と鉄族遷移元素との合金で、細線方向に対して垂直の磁気異方性を示す材料を用いることもできる。具体的には、ＧｄＦｅ、ＧｄＣｏ、ＧｄＦｅＣｏ、ＴｂＦｅ、ＴｂＣｏ、ＴｂＦｅＣｏ、ＧｄＴｂＦｅ、ＧｄＴｂＣｏ、ＤｙＦｅ、ＤｙＣｏ、ＤｙＦｅＣｏなどが挙げられる。
また、磁性層に用いられるこれらの磁性体には、Ａｇ、Ｃｕ、Ａｕ、Ａｌ、Ｍｇ、Ｓｉ、Ｂｉ、Ｔａ、Ｂ、Ｃ、Ｏ、Ｎ、Ｐｄ、Ｐｔ、Ｚｒ、Ｉｒ、Ｗ、Ｍｏ、Ｎｂ、Ｈなどの非磁性元素を添加して、磁気特性を調節することや、その他、結晶性、機械特性、化学的特性などの各種物性を調節することができる。
圧電体１５は、積層構造１４へ与える応力を均一化するために、単結晶の、または、一軸配向した圧電体で形成することが望ましい。圧電体１５の材料としては、例えば、酒石酸カリウムナトリウム（ＫＮａＣ４Ｈ４Ｏ６）、酸化亜鉛（ＺｎＯ）、窒化アルミニウム（ＡｌＮ）、チタン酸ジルコン酸鉛（ＰＺＴ（Pb（Zr,Ti）O3））、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、水晶（ＳｉＯ２）、ニオブ酸リチウム（ＬｉＮｂＯ３）、タンタル酸リチウム（ＬｉＴａＯ３)、四ホウ酸リチウム（Ｌｉ２Ｂ４Ｏ７）、ニオブ酸カリウム（ＫＮｂＯ３）、ランガサイト系結晶(Ｌａ３Ｇａ５ＳｉＯ１４など)、酒石酸カリウムナトリウム四水和物（ＫＮａＣ４Ｈ４Ｏ６、・４Ｈ２Ｏ）などを用いることができる。また、これらの圧電材料をベースとして、特性を調整するために添加元素を加えてもかまわない。また、圧電体１５は、これらの材料からなる層が複数積層された層構成としてもよい。
書き込み部１６および読み出し部１７の強磁性層１６２、１７２の材料として第１磁性層１４１と同様の材料を使うことができる。
書き込み部１６および読み出し部１７の非磁性層１６１、１７１の材料としては、非磁性金属あるいは絶縁性の薄膜を用いることができる。非磁性金属としては、Ａｕ、Ｃｕ、Ｃｒ、Ｚｎ、Ｇａ、Ｎｂ、Ｍｏ、Ｒｕ、Ｐｄ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｐｔ、Ｂｉのうちのいずれか、あるいは、これらのいずれか一種以上を含む合金を用いることができる。また、この非磁性層１６１、１７１の厚さは、強磁性層１６２，１７２と磁性層１４１の静磁結合が十分小さく、かつ、非磁性層１６１、１７１のスピン拡散長より小さくする必要があり、具体的には、０．２ｎｍ以上２０ｎｍ以下の範囲内とすることが望ましい。
非磁性層１６１、１７１に用いることのできる絶縁性材料として、磁気抵抗効果を大きくするには、非磁性層１６１，１７１の材料をトンネルバリア層として機能させることが効果的である。この場合、非磁性層１６１，１７１の材料としてＡｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＡｌＮ、Ｂｉ２Ｏ３、ＭｇＦ２、ＣａＦ２、ＳｒＴｉＯ３、ＡｌＬａＯ３、Ａｌ−Ｎ−Ｏ、Ｓｉ−Ｎ−Ｏ、非磁性半導体（ＺｎＯ、ＩｎＭｎ、ＧａＮ、ＧａＡｓ、ＴｉＯ２、Ｚｎ、Ｔｅ、またはそれらに遷移金属がドープされたもの）などを用いることができる。これらの化合物は、化学量論的にみて完全に正確な組成である必要はなく、酸素、窒素、フッ素などの欠損、あるいは過不足が存在していてもよい。また、この絶縁材料からなる非磁性層１６１、１７１の厚さは、０．２ｎｍ以上５ｎｍ以下の範囲内とすることが望ましい。非磁性層１６１、１７１が絶縁層である場合、その内部にピンホールＰＨが存在してもよい。
次に、磁気記憶素子１の製造方法について説明する。磁気記憶素子１は、スパッタリング技術とリソグラフィー技術によって作製される。磁気記憶素子１の具体的な製造工程の一例は以下のとおりである。
まず、マスクを用いてシリコン基板をエッチングし、そこに第２電極１２を埋め込む。次に、第２電極１２が埋め込まれたシリコン基板上に、第１磁性層１４１を積層する。そして、第１磁性層１４１の上に非磁性層、強磁性層、金属層（電極となる）を順に積層する。
次に、マスクを用いて、第１磁性層１４１の磁性層の表面が露出するように金属層から非磁性層までをエッチングして、書き込み部１６と読み出し部１７を形成する。
次に、第１磁性層１４１と、書き込み部１６および読み出し部１７の金属層との上に絶縁層を積層する。そして、第１磁性層１４１の一部が露出するように絶縁層をエッチングして開口部を形成する。
その後、開口部に対して第２磁性層１４２、第１磁性層１４１を交互に例えば２００層ずつ積層し、書き込み部１６、読み出し部１７の高さを超える程度の高さの積層構造１４を形成する。
さらに、第１磁性層１４１上に第１電極１１を形成し、第１電極１１上に圧電体１５を形成し、圧電体１５上に第３電極１３を形成する。そして、このように形成された磁気記憶素子の周囲を絶縁層で埋める。
（変形例）
本実施形態は、様々な変形が可能である。図１および上述の説明では、第１電極１１と第３電極１３との間に電圧を印加するとして説明したが、図６のように、第２電極１２と第３電極１３との間に電圧を印加して、圧電体１５を伸縮させてもよい。
第１磁性層１４１の積層方向（ｚ方向）の厚さが十分に厚ければ、図７のように１つの第１磁性層１４１に複数のビットのデータを格納することができる。
積層構造１４の積層方向（ｚ方向）に一定間隔で窪み等の断面積が他の部分と異なる領域を設けてもよい。このような領域を設けると、設けない場合と比較して、磁壁にとってはピニングポテンシャルが高くなり、静止しやすくなる。
特に、図８に示すように、第２磁性層１４２の断面積を第１磁性層１４１の断面積よりも小さくすると、例えば、第１磁性層１４１に比べて第２磁性層１４２に対してより大きな応力が加わるため、逆磁歪効果により、第２磁性層１４２の異方性の制御を行うことが容易になるため望ましい。
第２磁性層１４２の断面積が圧電体１５からの距離によって異なる場合、断面積の小さな第２磁性層１４２の膜厚を断面積の大きな第２磁性層１４２の膜厚よりも厚くすると、例えば各第２磁性層１４２に働く応力を均等化することができるので望ましい。
また、積層構造１４を取り囲むように圧電体１５を配置してもよい。図９（ａ）は、積層構造１４を軸として積層構造１４の周囲を取り囲むように圧電体１５を配置した磁気記憶素子５の断面の模式図であり、図９（ｂ）は磁気記憶素子５の上面図である。このように圧電体１５を配置すると、例えば、第３電極１３と第４電極１３ａとの間に電圧を印加したときに、積層構造１４に均一に応力が与えられるため、望ましい。
なお、図９では、積層構造１４に接するように圧電体１５を配置しているが、図１０のように、積層構造１４と圧電体１５との間にアモルファスＳｉＯ２、アモルファスＡｌ２Ｏ３のような絶縁体２０を形成してもよい。
図１１は、積層構造１４が基板に対して平行方向に形成される例の１つである。圧電体１５の上下に第３電極１３、第４電極１３ａが設けられ、積層構造１４に対して、上下方向に電界を印加することが可能とされている。この場合、図中のＡ−Ａ線で切った断面図は例えば図１２に示すように圧電体１５が積層構造１４全体を取り囲む構造となっていてもよいし、あるいは、図１３や図１４に示すように、積層構造１４の上下にのみ圧電体１５が設けられていても構わない。
図１５は、積層構造１４を取り囲むように圧電体１５を配置した磁気記憶素子７であって、図９に示した磁気記憶素子５の第３電極１３、第４電極１３ａの形状および位置を変更した例の１つである。この例において、第３電極１３、第４電極１３ａは柱形状を有する。１対の第３電極１３、第４電極１３ａを結ぶ線分上の平面位置に積層構造１４が配置されているため、手順２により第３電極１３、第４電極１３ａ間に電圧を与えると、第２磁性層１４２のそれぞれにおいて、積層構造１４の積層方向に直交する方向に電界が与えられる。
この場合の動作原理は上述した積層構造１４の積層方向に電界が与えられる場合と本質的に同じである。すなわち、第２磁性層１４２の磁化方向が積層構造１４に直交する方向を向いており、かつ、第２磁性層１４２の磁歪定数が正の場合を例にとると、積層構造１４の積層方向に直交する方向に圧縮応力が働くように第３電極１３、第４電極１３ａ間に電圧を与えることにより、積層構造１４の積層方向に直交する方向に弾性エネルギーが発生して、磁化方向は積層構造１４の積層方向に直交する方向を維持できなくなり、磁化方向は例えば、細線に平行な方向を向くようになる。したがって、この場合も、手順２を用いて第２磁性層１４２の位置で磁壁を静止させることが可能となる。なお、この例に置いて、１対の第３電極１３と第４電極１３ａを構成する２つの電極は異なる断面積を有していてもよい。
また、図１６に示すように、第３電極１３、第４電極１３ａは平板形状を有し、１対の第３電極１３、第４電極１３ａ内に複数の積層構造１４が配置されていても構わない。この場合、複数の積層構造１４に対して共通する第３電極１３、第４電極１３ａを使用することができるため、第３電極１３、第４電極１３ａを選択するための配線数を減らすことができるというメリットがある。なお、磁気記憶素子８において、手順２のみを実行しても磁壁位置の移動は起こらないため、複数の積層構造に対して第３電極１３、第４電極１３ａを共有化しても、積層構造１４の選択性は失われない。
また、図１７に示すように、書き込み部１６および読み出し部１７が設けられる第１磁性層１４１の両端に、第１磁性層１４１と第２磁性層１４２の積層構造が設けられてもよい。
（第２の実施形態）
図１８は、第２の実施形態に係る磁気記憶素子の断面の模式図である。第１の実施形態に係る磁気記憶素子１と同じ構成要素については、同じ記号を付して図示し、詳細な説明を省略する。第２の実施形態に係る磁気記憶素子１０は、第１の実施形態の磁気記憶素子１において複数の第２磁性層１４２としていた場所に、第２磁性層１４２と第３磁性層１４３を交互に配置した積層構造１４ａを有する。つまり、積層構造１４ａの第１磁性層１４１の間には、第２磁性層１４２と第３磁性層１４３のいずれかが形成されており、第１磁性層１４１の第１の面と隣接した第１磁性層１４１との間には第２磁性層１４２が形成され、第１の面と反対の面と隣接した第１磁性層１４１との間には第３磁性層１４３が形成される。
第２磁性層１４２と第３磁性層１４３の磁歪定数の絶対値は第１磁性層１４１の磁歪定数の絶対値よりも大きく、かつ、第２磁性層１４２と第３磁性層の磁歪定数の符号は逆である。以降では、例えば第２磁性層１４２の磁歪定数が正であり、第３磁性層の磁歪定数が負であるとして説明する。
このような構造を有する磁気記憶素子１０の積層構造１４ａ内の磁壁を細線方向に所定距離だけ移動させる手順について説明する。本手順は、図１９（ａ）のように時刻ｔ１から時刻ｔ２までの間、第１電極１１と第２電極１２との間に電流を流す手順１と、図１９（ｂ）のように時刻ｔ３から時刻ｔ４までの間、第１電極１１と第３電極１３との間に正の電圧を印加する手順２と、時刻ｔ５から時刻ｔ６までの間、第１電極１１と第３電極１３との間に負の電圧を印加する手順３からなる。
手順１によって第１電極１１と第２電極１２との間に電流を流すと、積層構造１４ａ中を流れる電流がスピン偏極され、スピントルクが積層構造１４ａを構成する第１磁性層１４１と第２磁性層１４２と第３磁性層１４３の磁化に働く。このため、積層構造１４ａ内の磁壁が移動する。磁壁の移動方向は電子の進む向きに等しい。すなわち、電流の流れる方向と逆方向である。
手順２によって第１電極１１と第３電極１３との間に正の電圧を印加すると、圧電層１５の内部において、第１電極１１と第３電極１３を結ぶ方向に電界が生じる。すると、圧電層１５は、電界方向が圧電体１５の分極方向と同じ場合は第１電極１１と第３電極１３とを結ぶ方向に圧電体１５が伸張し、逆の場合は第１電極１１と第３電極１３とを結ぶ方向に圧電体１５が収縮する。そして、この伸縮に応じた応力が第１電極１１を介して積層構造１４ａに与えられる。この際、第２磁性層１４２には、逆磁歪効果によって、応力に起因する磁気異方性が生じ、磁化方向が手順２開始前の状態から変化する。また、第３磁性層１４３にも、逆磁歪効果によって応力に起因する磁気異方性が生じるが、第３磁性層１４３の磁歪定数は第２磁性層１４２の磁歪定数の符号と逆であるため、第３磁性層１４３の磁化方向は変化しない。図１９に示すように、手順２が手順１の終了時刻以前に終了する場合（ｔ４≦ｔ２）、手順２と手順１を同時に実行する時間において、磁壁は第１磁性層１４１および第３磁性層１４３内を伝わるが、第２磁性層１４２を通過しない。つまり、手順２を実行する間、第２磁性層１４２が磁壁の移動を禁止する役割を果たす。
手順３によって第１電極１１と第３電極１３との間に負の電圧を印加すると、圧電層１５の内部において、第１電極１１と第３電極１３を結ぶ方向に電界が生じる。すると、圧電層１５は、電界方向が圧電体１５の分極方向と同じ場合は第１電極１１と第３電極１３とを結ぶ方向に圧電体１５が伸張し、逆の場合は第１電極１１と第３電極１３とを結ぶ方向に圧電体１５が収縮する。そして、この伸縮に応じた応力が第１電極１１を介して積層構造１４ａに与えられる。この際、第３磁性層１４３には、逆磁歪効果によって、応力に起因する磁気異方性が生じ、磁化方向が手順３開始前の状態から変化する。また、第２磁性層１４２にも、逆磁歪効果によって応力に起因する磁気異方性が生じるが、第２磁性層１４２の磁歪定数は第２磁性層１４２の磁歪定数の符号と逆であるため、第２磁性層１４２の磁化方向は変化しない。図１９に示すように、手順１が手順３の終了時刻以前に終了する場合（ｔ２≦ｔ６）、手順１と手順３を同時に実行する時間において、磁壁は第１磁性層１４１および第２磁性層１４２内を伝わるが、第３磁性層１４３を通過しない。つまり、手順３を実行する間、第３磁性層１４３は磁壁の移動を禁止する役割を果たす。
このように手順１〜３を実行することにより、例えば、図１９（ｃ）に示すように、１個の第１磁性層１４１の第１端Ｘ１から次の第１磁性層１４１の第２端Ｘ４まで磁壁を移動させることができる。図１９（ｃ）のように１つめの第１磁性層１４１の第１端Ｘ１から第２磁性層１４２を挟む２つめの第１磁性層１４１の第２端Ｘ４まで磁壁を移動させるには、以下のように手順１〜３の開始時刻および終了時刻を設定する。
すなわち、手順１の開始後、磁壁が２つめの第１磁性層１４１の第２端Ｘ４に到達する時刻よりも十分後に手順１を完了する。これにより、磁壁を２つめの第１磁性層１４１の第２端Ｘ４に確実に到達させる。また、手順１の開始後、磁壁が１つめの第１磁性層１４１の第２端Ｘ２に到達する時刻よりも十分前に手順２を開始する。これにより、磁壁が第２磁性層１４２より先に進行することを防止することができる。また、手順１の開始後、磁壁が１つめの第１磁性層１４１の第２端Ｘ２に到達した後に手順２を終了し、手順２の終了後、磁壁が２つめの第１磁性層１４１の第２端Ｘ４に到達するよりも十分前に手順３を開始する。これにより、磁壁が第２磁性層１４２を通過するが、第３磁性層１４３より先に進行することを防止することができる。
このように、第２の実施形態に係る磁気記憶素子１０によると、第２磁性層１４２と第３磁性層１４３のいずれか一方を磁壁が通過するときには、他方が磁壁の進行を防止するため、磁壁の移動をより確実に制御することが可能である。
なお、手順２および手順３は、手順１を実行する間に交互に複数回実行してもよい。手順２および手順３を実行する回数は、磁壁を移動させる第１磁性層１４１の数に応じて決定する。また、複数回実行される手順２および手順３のうち、最後に実行される手順２または手順３の終了時刻は、手順１の終了時刻以降にする。これにより、磁壁を複数個の第１磁性層１４１にわたる距離分、所定の時間中に確実に移動させることができる。
図２０に、第２磁性層１４２と第３磁性層１４３を２個ずつ有する積層構造中の磁壁の移動のシミュレーション結果を示す。図２０（ｃ）の最上段に示す磁化配置を初期条件とし、図２０（ａ）に示すタイミングチャートに従って第１電極１１と第２電極１２との間に電流を流し（手順１の実行）、図２０（ｂ）に示すタイミングチャートに従って第１電極１１と第３電極１３との間に正の電圧と負の電圧を印加する（手順２および手順３の実行）。図２０（ｃ）のシミュレーション結果からは、手順１と手順２を同時に実行している時間において、第２磁性層が磁壁の進行を止め、手順１と手順３を同時に実行している時間において、第３磁性層が磁壁の進行を止めている様子が見て取れる。
（第３の実施形態）
次に磁気記憶素子を多数並べ、書き込み・読み出し機構を備えたブロックとしての実施形態について説明する。
図２１は、第３実施形態に係るブロックの回路の概略を示す図である。また図２２は、本実施形態の実施例であるブロック５０の一部の斜視図である。第３の実施形態のブロックには、第１の実施形態または第２の実施形態およびそれらの変形例にて説明したいずれかの磁気記憶素子のうち、第１磁性層と第２磁性層とを結ぶ線の延長線上に圧電体が設けられる磁気記憶素子Ｒ１を用いる。第３の実施形態のブロックは、この磁気記憶素子Ｒ１とスイッチング素子Ｔ（例えばトランジスタから成る）とを備えたメモリトラックが、ｍ行ｎ列のマトリクス状に配列されたメモリトラックアレイＭＴＡを有する。図２２は、メモリトラックアレイＭＴＡの一部を図示しており、４行４列のメモリトラックが配列された様子を図示している。
第ｉ（１≦ｉ≦ｍ）行のｎ個の磁気記憶素子Ｒ１の積層構造はそれぞれ、隣り合う磁気記憶素子Ｒ１の積層構造の端部に位置する第1磁性層が接続されて磁性細線ＭＬ（ｉ）（１≦ｉ≦ｍ）を成す。そして、磁性細線ＭＬ（ｉ）（１≦ｉ≦ｍ）と、後述の磁壁移動用電極ＳＬ（ｉ）（１≦ｉ≦ｍ）との間には積層構造ごとに磁気記憶素子Ｒ１の圧電体１５が設けられる。このように複数の磁気記憶素子Ｒ１の積層構造が接続された場合、磁性細線ＭＬに電流を流すための電極（第１の実施形態または第２の実施形態およびそれらの変形例にて説明した第１電極および第２電極）は、磁気記憶素子Ｒ１ごとに設けられていなくても良く、磁性細線ＭＬの一端に第１電極が設けられ、他端に第２電極が設けられてもよい。なお、磁気記憶素子Ｒ１が互いに接続して磁性細線ＭＬを構成するのではなく、各磁気記憶素子Ｒ１の第1磁性層が、後述する周辺回路に直接接続されていてもよい。
メモリトラックアレイＭＴＡには、各行に設けられたワード線ＷＬ（１）〜ＷＬ（ｍ）と、線状の磁壁移動用電極ＳＬ（１）〜ＳＬ（ｍ）と、各列に設けられた情報読み出し用ビット線ＢＬ（１）〜ＢＬ（n）と、が設けられている。複数のワード線ＷＬは、互いに平行に並べられ、磁壁移動用電極ＳＬ、情報読み出し用ビット線ＢＬも同様である。図２２のｚ方向に眺めたときに、磁壁移動用電極ＳＬは、ワード線ＷＬと平行な方向に沿って延在し、情報読み出し用ビット線ＢＬは、磁壁移動用電極ＳＬおよびワード線ＷＬと交わる方向に延在する。
各メモリトラックのスイッチング素子Ｔのゲートは、対応する行のワード線ＷＬに接続され、一端が同じメモリトラック内の磁気記憶素子Ｒ１の読み出し部１７の一端に接続され、他端は接地される。メモリトラック内の磁気記憶素子Ｒ１の読み出し部１７の他端は、上記メモリトラックに対応する情報読み出し用ビット線ＢＬに接続される。
図２１に示すように、ワード線ＷＬ（１）〜ＷＬ（ｍ）および磁性細線ＭＬ（１）〜ＭＬ（ｍ）および磁壁移動用電極ＳＬ（１）〜ＳＬ（ｎ）は、各配線を選択するデコーダ、書き込み回路等を有する駆動回路４１０Ａ、４１０Ｂに接続されている。また、情報読み出し用ビット線ＢＬ（１）〜ＢＬ（ｎ）は、各配線を選択するデコーダ、読み出し回路等を備えた駆動回路４２０Ａ、４２０Ｂに接続されている。なお、図２１および図２２においては、磁気記憶素子Ｒ１の書き込み部を省略して、図示していない。書き込み部は、一端が図示しない書き込み選択用のスイッチング素子に接続され、他端が図示しない電流源に接続されてもよいし、書き込み用のスイッチング素子と、読み出し用のスイッチング素子は共通に用いてもよい。また、複数のメモリトラックに対して１個の読み出し部および１個の書き込み部を設けてもよい。この場合は、集積度を高めることができる。それに対して、各メモリセルに１個の読み出し部および１個の書き込み部を設けた場合は、データの転送速度を高めることができる。
次に、本実施形態に係るメモリトラック内での磁壁の移動について説明する。例えば、磁気記憶素子Ｒ１が第１の実施形態で説明したように、第１磁性層と第２磁性層の積層構造を有する場合を例にする。まず外部から入力されたアドレス信号を駆動回路４１０Ａ、４１０Ｂ、４２０Ａ、４２０Ｂ内のデコーダがデコードし、デコードされたアドレスに応じた磁性細線ＭＬおよび磁壁移動用電極ＳＬが選択され、この選択された磁性細線ＭＬに電流を流す手順1と、磁壁移動用電極ＳＬに電圧を与える手順２とにより磁壁の移動（すなわち、データのシフト移動）が行われる。手順１と手順２とは、第１の実施形態にて説明したタイミングで実行する。なお、磁気記憶素子Ｒ１が第２の実施形態で説明したように、第１磁性層と第２磁性層と第３磁性層の積層構造を有する場合には、手順１、手順２および手順３を第２の実施形態にて説明したタイミングで実行する。
このようにメモリトラック内での磁壁を移動させる方法によると、メモリトラックアレイＭＴＡの同一行に属し、磁性細線ＭＬ（ｉ）を成す磁性細線ＭＬ（ｉ）に含まれる複数の磁気記憶素子Ｒ１において、同時にデータ保存位置が移動することになる。このように、磁気記憶素子が端部に位置する第1磁性層を他の磁気記憶素子と共有して、複数の磁気記憶素子を接続すると、データの移動を１つの電流源により一括して行うことができる。このため、メモリトラックアレイＭＴＡ全体の電力消費を抑制することができる。なお、磁壁が移動する方向は、電子の流れる向きと同じ、すなわち電流の流れる方向と逆になる。
メモリトラックへの書き込みは、まず、まず外部から入力されたアドレス信号を駆動回路４１０Ａ、４１０Ｂ、４２０Ａ、４２０Ｂ内のデコーダがデコードし、デコードされたアドレスに応じたワード線ＷＬを選択し、対応するスイッチング素子Ｔをオンする。その後、情報読み出し用ビット線ＢＬに電流を流すことにより、書き込みが行われる。あるいは、該当する磁性細線ＭＬ中に保存されたデータを必要な分移動させた後、書き込みを行う。例えば、1ビットに対応する距離の移動と1ビットデータ書き込みを交互に連続して行うことにより、連続データを高速に書き込むことが可能である。
メモリトラックに保存されたデータの読み出しは、まず、まず外部から入力されたアドレス信号を駆動回路４１０Ａ、４１０Ｂ、４２０Ａ、４２０Ｂ内のデコーダがデコードし、デコードされたアドレスに応じた磁性細線ＭＬを選択し、メモリトラック内に磁化方向として保存されたビット列のうち、読み出したいビットが読み出し部に位置に来るようにデータのシフト移動を上述した方法で行う。その後、ワード線ＷＬを選択し、スイッチング素子Ｔをオンとし、情報読み出し用ビット線ＢＬに電流を流すことにより、読み出しを行う。例えば、1ビットに対応する距離の移動と1ビットデータ読み出しを交互に連続して行うことにより、連続データを高速に読み出すことが可能である。なお、読み出し電流は、その向きが正であっても負であってもよいが、書き込み電流の絶対値よりも小さな絶対値を有している。これは、読み出しによって保存されたデータが反転しないようにするためである。
さらに、ブロック５０を複数設けることでメモリチップとして実現することが可能である。図２３に、ブロック５０を複数設けたメモリチップの模式的な構成図を示す。このように複数のブロックをチップ上に設けることで、大容量のメモリチップを実現することが可能となる。
（変形例）
図２４は、第３の実施形態の第１の変形例に係るブロックの回路の概略図である。また図２５は、本変形例のブロック５１の一部の斜視図である。本変形例に係るブロック５１は、線状の磁壁移動用電極ＳＬが延在する方向が、図２２に示したブロック５０と異なる。ブロック５０では、図２２のｚ方向に眺めたときに、磁壁移動用電極ＳＬは、ワード線ＷＬと平行な方向に沿って延在した。それに対して、図２５に示す第１の変形例に係るブロック５１では、図２５のｚ方向に眺めたときに、磁壁移動用電極ＳＬは、情報読み出し用ビット線ＢＬと平行な方向（ワード線ＷＬと交わる方向）に延在する。磁壁移動用電極ＳＬ以外の構成は、ブロック５０と同様であるため、詳細な説明を省略する。
ブロック５１のメモリトラック内での磁壁の移動、メモリトラックへのデータの書き込み、メモリトラックに保存されたデータの読み出しの方法については、ブロック５０で説明した方法と同様である。
図２６は、第３の実施形態の第２の変形例に係るブロック５２の一部の斜視図である。本変形例のブロック５２は、複数の磁気記憶素子Ｒ１で圧電体１５を共有する。図２６に示すように、ブロック５２の圧電体１５は、複数の磁気記憶素子Ｒ１の積層構造の上部に設けられる。さらに圧電体１５の上部には、平板形状の磁壁移動用電極ＳＬが設けられる。なお、圧電体１５と平板形状の磁壁移動用電極ＳＬとの間や磁気記憶素子Ｒ１の積層構造と圧電体１５との間には、アモルファスＳｉＯ２、アモルファスＡｌ２Ｏ３のような絶縁体を形成してもよい。磁壁移動用電極ＳＬと圧電体１５以外の構成は、ブロック５０と同様であるため、詳細な説明を省略する。
なお、図２６では、平板形状の圧電体１５がマトリクスに配置された複数の磁気記憶素子Ｒ１の積層構造の上部に設けられた例を示したが、これに限らず、メモリトラックアレイＭＴＡの１列ごともしくは１行ごとに圧電体１５および磁壁移動用電極ＳＬを設けてもよい。また、磁気記憶素子Ｒ１ごとに圧電体１５を設け、複数の圧電体１５に接して（もしくは絶縁体を挟んで）磁壁移動用電極ＳＬが設けられてもよい。
図２６に示したブロック５２では、圧電体１５が複数の磁気記憶素子Ｒ１の積層構造の上部にわたって形成されるため、磁壁移動用電極ＳＬを用いて圧電体１５に電圧を印加すると、複数の積層構造に対して一括して応力を加えることができる。例えば、圧電体１５をブロック５２全体の上部にわたって形成すると、ブロックごとに磁壁移動の制御を行うことができる。
なお、本実施形態およびその変形例で示したワード線ＷＬ、情報読み出し用ビット線ＢＬ、メモリトラックのスイッチング素子Ｔ、駆動回路４１０Ａ、４１０Ｂ、４２０Ａ、４２０Ｂは、あくまで一例であり、配置や形状、構成を適宜変更してもよい。
（第４の実施形態）
図２７は、第４実施形態に係るブロックの回路の概略を示す図である。図２８は、第４の実施形態に関わるブロックの一部の斜視図である。第４の実施形態のブロック６０には、第１の実施形態または第２の実施形態およびそれらの変形例にて説明したいずれかの磁気記憶素子のうち、積層構造の周囲を圧電体が取り囲む構造の磁気記憶素子Ｒ２を用いる。すなわち、図２８では図示されていないが、磁性細線ＭＬを構成する磁気記憶素子Ｒ２の積層構造の周囲には、圧電体が設けられている。なお、磁気記憶素子Ｒ２の積層構造と圧電体との間には、アモルファスＳｉＯ２、アモルファスＡｌ２Ｏ３のような絶縁体を形成してもよい。これによって、より確実に絶縁を確保することができる。
図２８では、第３の実施形態で説明した例と同様に、複数の磁気記憶素子Ｒ２が接続されて磁性細線ＭＬを構成する場合、磁性細線ＭＬに電流を流すための電極としては、磁性細線ＭＬの一端に第１電極が設けられ、他端に第２電極が設けられてもよい。なお、各磁気記憶素子Ｒ２の第1磁性層が、周辺回路に直接接続されていてもよい。
なお、ブロック６０のワード線ＷＬ、情報読み出し用ビット線ＢＬ、メモリトラックのスイッチング素子Ｔ、駆動回路４１０Ａ、４１０Ｂ、４２０Ａ、４２０Ｂについては、第３の実施形態にて説明したブロック５０と同様であるため、詳細な説明を省略する。
図２８に示すブロック６０では、平板形状の磁壁移動用電極ＳＬが、磁性細線ＭＬと他の磁性細線ＭＬとの間に、磁性細線ＭＬにおける複数の磁気記憶素子Ｒ２の接続方向に平行に配置される。磁壁移動用電極ＳＬは、図２８のように平板形状であってもよいし、または他の形状であってもよい。なお、図２８では、１つの磁性細線ＭＬ（ｉ）を挟んで隣り合う一対の磁壁移動用電極ＳＬを示したが、実際には、全ての磁性細線ＭＬ（ｉ）（１≦ｉ≦ｍ）を挟むように複数の平板形状の磁壁移動用電極ＳＬが設けられる。
図２８に示す平板形状の磁壁移動用電極ＳＬは、例えば図１５や図１６にて説明した第３電極１３および第４電極１３ａに相当する。この平板形状の磁壁移動用電極ＳＬは、１つの磁性細線ＭＬ（ｉ）を挟んで隣り合う一対の磁壁移動用電極ＳＬで、図２２にて説明した線状の磁壁移動用電極ＳＬ１本と同等の機能を果たす。
平板形状の磁壁移動用電極ＳＬは、配線を介して周囲の駆動回路４１０Ａ、４１０Ｂに接続される。これにより、一対の磁壁移動用電極ＳＬを選択して、その間に電界を与えることが可能である。
本実施形態におけるメモリトラック内での磁壁の移動は、第３の実施形態にて説明したのと同様である。すなわち、外部から入力されたアドレス信号を駆動回路４１０Ａ、４１０Ｂ、４２０Ａ、４２０Ｂ内のデコーダがデコードし、デコードされたアドレスに応じた磁性細線ＭＬおよび一対の磁壁移動用電極ＳＬが選択され、この選択された磁性細線ＭＬに電流を流す手順1と、一対の磁壁移動用電極ＳＬに電圧を与える手順２とにより磁壁の移動（すなわち、データのシフト移動）が行われる。手順１と手順２とは、第１の実施形態にて説明したタイミングで実行する。なお、磁気記憶素子Ｒ２が第２の実施形態で説明したように、第１磁性層と第２磁性層と第３磁性層の積層構造を有する場合には、手順１、手順２および手順３を第２の実施形態にて説明したタイミングで実行する。
メモリトラックへのデータの書き込み、メモリトラックに保存されたデータの読み出しの方法については、第３の実施形態にて説明した方法と同様である。
このように第４の実施形態においても、磁気記憶素子が端部に位置する第1磁性層を他の磁気記憶素子と共有して、複数の磁気記憶素子を接続すると、データの移動を１つの電流源により一括して行うことができる。このため、メモリトラックアレイＭＴＡ全体の電力消費を抑制することができる。なお、磁壁が移動する方向は、電子の流れる向きと同じ、すなわち電流の流れる方向と逆になる。
なお、第４の実施形態にて説明したブロックを複数用いて、第３の実施形態にて説明したような大容量のメモリチップを実現することも可能である。
（変形例）
図２９は、第４の実施形態の第１の変形例に係るブロックの回路の概略図である。また図３０は、本変形例のブロック６１の一部の斜視図である。第３の実施形態における第１の変形例と同様に、第４の実施形態においても、平板形状の磁壁移動用電極ＳＬの延在する方向を変更することができる。図３０に示す第１の変形例に係るブロック６１では、図３０のｚ方向に眺めたときに、磁壁移動用電極ＳＬが、情報読み出し用ビット線ＢＬと平行な方向（ワード線ＷＬと交わる方向）に延在する。すなわち、ブロック６１では、磁気記憶素子Ｒ２のｚ方向に第１磁性層と第２磁性層（および第３磁性層）が積層された積層構造毎に一対の磁壁移動用電極ＳＬを設ける。
なお、図３０では、１つの積層構造に対する磁壁移動用電極ＳＬしか図示していないが、実際には、各積層構造を挟み込むように複数の磁壁移動用電極ＳＬが設けられる。また、磁壁移動用電極ＳＬ以外の構成は、ブロック６０と同様であるため、詳細な説明を省略する。
ブロック６１のメモリトラック内での磁壁の移動、メモリトラックへのデータの書き込み、メモリトラックに保存されたデータの読み出しの方法については、ブロック６０と同様である。
図３１は、第４の実施形態の第２の変形例に係るブロック６２の斜視図である。第４の実施形態の第２の変形例に係るブロック６２では、ブロックに含まれる全てのメモリトラックの積層構造を挟み込むように一対の磁壁移動用電極ＳＬを設ける。
図３１に示したブロック６２では、一対の磁壁移動用電極ＳＬを用いて、この磁壁移動用電極ＳＬに挟まれる圧電体１５に電圧を印加すると、この圧電体１５に周囲を取り囲まれた全ての積層構造に対して一括して応力を加えることができ、ブロックごとに磁壁移動の制御を行うことができる。
また、平板形状の磁壁移動用電極ＳＬの対を磁性細線ＭＬ（ｉ）の複数列毎に一対ずつ設けることもできる。つまり、この場合、図２１における磁壁移動用電極ＳＬの数はｍ個より少ない数となる。このような構成をとることにより、メモリトラック全体の面積に占める磁壁移動用電極ＳＬの面積の割合を抑制することができるため、高集積化に有利である。それに対して、例えば、図２８に示すように、１つの磁性細線ＭＬを挟み込みように一対の磁壁移動用電極ＳＬが設けられた構造の場合、磁壁位置のシフト移動の際に、手順１と手順２を同時に実行する磁性細線ＭＬを選択するのが容易になる。
なお、第４の実施形態の第２の変形例では、磁壁移動用電極ＳＬが磁性細線ＭＬにおける複数の磁気記憶素子Ｒ２の接続方向に平行に配置される例を示したが、第１の変形例と第２の変形例を組み合わせてもよい。すなわち、磁性細線ＭＬにおける複数の磁気記憶素子Ｒ２の接続方向に直交する方向に配置してもよい。これによると、例えば、平板形状の磁壁移動用電極ＳＬの対を磁性細線ＭＬ（ｉ）の複数行毎に一対ずつ設けることもできる。またこれに限らず、圧電体１５に対して磁壁移動用電極ＳＬの対が設けられる位置は圧電体１５に電界を与えることができるならば、適宜変更してもよい。
なお、本実施形態およびその変形例で示したワード線ＷＬ、情報読み出し用ビット線ＢＬ、メモリトラックのスイッチング素子Ｔ、駆動回路４１０Ａ、４１０Ｂ、４２０Ａ、４２０Ｂは、あくまで一例であり、配置や形状、構成を適宜変更してもよい。
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの実施形態に限定されるものではない。例えば、磁気記憶素子を構成する各要素の具体的な寸法関係や材料、その他、電極、パッシベーション、絶縁構造などの形状や材質に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。例えば、磁気素子を構成する磁性層のそれぞれについて、全て同一形状、同一サイズとする必要はなく、互いに異なる形状、サイズとなるように設計してもよい。また、磁気記憶素子における反強磁性層、中間層、絶縁層などの構成要素は、それぞれ単層として形成しても良く、あるいは、複数の層を積層した構造としてもよい。また、各実施形態にて説明した変形例を他の実施形態にも適用してもよいし、複数の変形例を組み合わせてもよい。
その他、本発明の実施の形態として上述した磁気記憶素子や磁気記憶装置を基にして、当業者が適宜設計して変更して実施しうる全ての磁気記憶素子、記録再生装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
なお、本明細書を通じて、「垂直」には製造工程のばらつき等による厳密な垂直からのずれが含まれるものとする。同様に、本明細書を通じて、「平行」、「水平」は、厳密な平行、水平を意味するものではない。
１、２、３、４、５、５ａ、６、７、８、９、１０…磁気記憶素子、 １１…第１電極、 １２…第２電極、 １３…第３電極、 １３ａ…第４電極、 １４、１４ａ…積層構造、 １５…圧電体、 １６…書き込み部、 １７…読み出し部、 １８…電極、２０…絶縁体、５０、５１、５２、６０、６１、６２…ブロック １４１…第１磁性層、 １４２…第２磁性層、 １４３…第３磁性層、 １６１…非磁性層、 １６２…強磁性層、 １６３…電極、 １７１…非磁性層、 １７２…強磁性層、 １７３…電極、 ４１０Ａ、４１０Ｂ、４２０Ａ、４２０Ｂ…周辺回路

Claims (20)

  1. 第１電極と、
    第２電極と、
    前記第１電極と前記第２電極との間に設けられ、複数の第１磁性層および、この第１磁性層の間に設けられ、第１磁性層とは構成元素の組成が異なる第２磁性層を含む積層構造と、
    前記第１電極の前記積層構造側の面の反対の面に設けられる圧電体と、
    前記圧電体の前記第１電極が設けられる位置と異なる位置に設けられ、前記圧電体に電圧を印加する第３電極を有することを特徴とする磁気記憶素子。
  2. 第１電極と、
    第２電極と、
    前記第１電極と前記第２電極との間に設けられ、複数の第１磁性層および、この第１磁性層の間に設けられ、第１磁性層とは構成元素の組成が異なる第２磁性層を含む積層構造と、
    前記積層構造の積層方向を軸とした周囲を取り囲むように設けられる圧電体と、
    前記圧電体に電圧を印加する第３電極および第４電極を有することを特徴とする磁気記憶素子。
  3. 前記第１磁性層の磁歪定数は前記第２磁性層の磁歪定数と符号が異なる、もしくは、前記第１磁性層の磁歪定数の絶対値は、前記第２磁性層の磁歪定数の絶対値よりも小さいことを特徴とする請求項１または２に記載の磁気記憶素子。
  4. 前記積層構造は、前記第２磁性層の磁歪定数と異なる符号の磁歪定数の第３磁性層を更に有し、前記複数の第１磁性層間に前記第２磁性層と前記第３磁性層とが交互に設けられることを特徴とする請求項１乃至３のいずれか１項に記載の磁気記憶素子。
  5. 前記第１電極と前記第３電極との間に電圧を印加したときに、前記第２磁性層の磁化方向が変化することを特徴とする請求項１に記載の磁気記憶素子。
  6. 前記積層構造は、前記第２磁性層の磁歪定数と異なる符号の磁歪定数の第３磁性層を更に有し、前記複数の第１磁性層間に前記第２磁性層と前記第３磁性層とが交互に設けられ、
    前記第１電極と前記第３電極との間に第１の符号の電圧を印加したときに、前記第２磁性層の磁化方向が変化し、前記第１電極と前記第３電極との間に第１の符号と異なる第２の符号の電圧を印加したときに前記第３磁性層の磁化方向が変化することを特徴とする請求項１に記載の磁気記憶素子。
  7. 前記第３電極と前記第４電極との間に電圧を印加したときに、前記第２磁性層の磁化方向が変化することを特徴とする請求項２に記載の磁気記憶素子。
  8. 前記積層構造は、前記第２磁性層の磁歪定数と異なる符号の磁歪定数の第３磁性層を更に有し、前記複数の第１磁性層間に前記第２磁性層と前記第３磁性層とが交互に設けられ、
    前記第３電極と前記第４電極との間に第１の符号の電圧を印加したときに、前記第２磁性層の磁化方向が変化し、前記第１電極と前記第３電極との間に第１の符号と異なる第２の符号の電圧を印加したときに前記第３磁性層の磁化方向が変化することを特徴とする請求項２に記載の磁気記憶素子。
  9. 前記第２磁性層の磁化方向が変化したとき、前記第２磁性層の磁化方向と前記第１磁性層の磁化方向とがなす角度θは、０°＜θ＜１８０°であることを特徴とする請求項５乃至８のいずれか１項に記載の磁気記憶素子。
  10. 前記第１磁性層に接して設けられ、前記第１磁性層に電流を通電して前記第１磁性層の磁化方向を変化させる書き込み部と、
    前記第１磁性層に接して設けられ、前記第１磁性層の抵抗変化を検出する読み出し部を更に有することを特徴とする請求項１乃至９のいずれか１項に記載の磁気記憶素子。
  11. 前記積層構造中の１つの前記第１磁性層は、所定の方向に延在し、
    前記所定の方向に延在した第１磁性層上に設けられ、前記第１磁性層に電流を通電して前記第１磁性層の磁化方向を変化させる書き込み部と、
    前記所定の方向に延在した第１磁性層上に設けられ、前記第１磁性層の抵抗変化を検出する読み出し部を更に有することを特徴とする請求項１乃至９のいずれか１項に記載の磁気記憶素子。
  12. 前記第１磁性層と前記第２磁性層の積層方向に前記第１磁性層と前記第２磁性層を切断した場合の断面積は、前記第１磁性層の断面積の方が前記第２磁性層の断面積よりも大きいことを特徴とする請求項１乃至１１のいずれか１項に記載の磁気記憶素子。
  13. 前記圧電体は、酒石酸カリウムナトリウム、酸化亜鉛、窒化アルミニウム、チタン酸ジルコン酸鉛、チタン酸ジルコン酸ランタン鉛、水晶、ニオブ酸リチウム、タンタル酸リチウム、四ホウ酸リチウム、ニオブ酸カリウム、ランガサイト系結晶、酒石酸カリウムナトリウム四水和物のいずれかを含むことを特徴とする請求項１乃至１２のいずれか１項に記載の磁気記憶素子。
  14. 前記積層構造は、基板に対して垂直方向に積層され、
    前記第１磁性層および前記第２磁性層は、Ｃｏ、ＣｏＰｔ、ＣｏＣｒＰｔのいずれかを含むことを特徴とする請求項１乃至１３のいずれか１項に記載の磁気記憶素子。
  15. 前記積層構造は、基板に対して平行方向に積層され、
    前記第１磁性層および前記第２磁性層は、（Ｃｏ／Ｎｉ）の積層膜であるか、Ｃｏ、ＣｏＰｔ、ＦｅＰｔ、ＴｂＦｅのいずれかを含むことを特徴とする請求項１乃至１３のいずれか１項に記載の磁気記憶素子。
  16. 請求項１に記載の磁気記憶素子の磁壁移動方法であって、
    前記第１電極と前記第２電極との間に電流を第１の時間流す第１の手順と、
    前記圧電体に電圧を第２の時間印加する第２の手順とからなり、
    前記第２の手順の終了時刻は、前記第１の手順の終了時刻以降であることを特徴とする磁壁移動方法。
  17. 請求項３に記載の磁気記憶素子の磁壁移動方法であって、
    前記第１電極と前記第２電極との間に電流を第１の時間流す第１の手順と、
    前記圧電体へ第１の極性の電圧を第２の時間印加することと前記圧電体へ第１の極性とは異なる第２の極性の電圧を第３の時間印加することを交互にそれぞれ１回以上行う第２の手順とからなり、
    前記第２の手順の終了時刻は、前記第１の手順の終了時刻以降であることを特徴とする磁壁移動方法。
  18. 複数の第１磁性層および、この第１磁性層の間に設けられ、第１磁性層とは構成元素の組成が異なる第２磁性層を含む積層構造を複数有する磁気記憶装置であって、
    前記複数の積層構造の周囲を取り囲むように設けられる圧電体と、
    前記圧電体に電圧を印加する第３電極および第４電極を有することを特徴とする磁気記憶装置。
  19. 複数の第１磁性層および、この第１磁性層の間に設けられ、第１磁性層とは構成元素の組成が異なる第２磁性層を含む積層構造を複数有する磁気記憶装置であって、
    前記複数の積層構造の積層方向の延長線上に設けられる圧電体と、
    前記圧電体に電圧を印加する第３電極および第４電極を有することを特徴とする磁気記憶装置。
  20. 請求項１８または請求項１９に記載の磁気記憶装置が列方向又は行方向に沿って複数配列されていることを特徴とする磁気記憶装置。
JP2011076416A 2011-03-30 2011-03-30 磁気記憶素子、磁気記憶装置、磁壁移動方法 Expired - Fee Related JP5727836B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011076416A JP5727836B2 (ja) 2011-03-30 2011-03-30 磁気記憶素子、磁気記憶装置、磁壁移動方法
US13/282,605 US8792271B2 (en) 2011-03-30 2011-10-27 Magnetic memory device and method of magnetic domain wall motion
US14/310,152 US9142759B2 (en) 2011-03-30 2014-06-20 Magnetic memory device and method of magnetic domain wall motion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011076416A JP5727836B2 (ja) 2011-03-30 2011-03-30 磁気記憶素子、磁気記憶装置、磁壁移動方法

Publications (2)

Publication Number Publication Date
JP2012212715A true JP2012212715A (ja) 2012-11-01
JP5727836B2 JP5727836B2 (ja) 2015-06-03

Family

ID=46927091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011076416A Expired - Fee Related JP5727836B2 (ja) 2011-03-30 2011-03-30 磁気記憶素子、磁気記憶装置、磁壁移動方法

Country Status (2)

Country Link
US (2) US8792271B2 (ja)
JP (1) JP5727836B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103260A (ja) * 2012-11-20 2014-06-05 Toshiba Corp 磁気記憶素子、磁気記憶装置、磁気メモリ、および駆動方法
US9190167B2 (en) 2013-02-28 2015-11-17 Kabushiki Kaisha Toshiba Shift register and shift register type magnetic memory
JP2017527105A (ja) * 2014-07-11 2017-09-14 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． 磁気記憶トラックおよび磁気メモリ
US10276224B2 (en) 2017-03-02 2019-04-30 Toshiba Memory Corporation Magnetic memory having metal portions and magnetic memory array including same
US10424724B2 (en) 2017-07-11 2019-09-24 Toshiba Memory Corporation Magnetic element and magnetic memory
US10446249B2 (en) 2018-03-19 2019-10-15 Toshiba Memory Corporation Magnetic memory device
WO2022014529A1 (ja) * 2020-07-15 2022-01-20 国立大学法人京都大学 磁気メモリ素子の層構造、磁気メモリ素子、磁気メモリ装置、および磁気メモリ素子へデータを記憶する方法
WO2025115511A1 (ja) * 2023-11-29 2025-06-05 国立大学法人京都大学 データ読み出し方法および装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2945147B1 (fr) * 2009-04-30 2012-03-30 Thales Sa Dispositif memristor a resistance ajustable grace au deplacement d'une paroi magnetique par transfert de spin et utilisation dudit memristor dans un reseau de neurones
JP5727908B2 (ja) 2011-09-26 2015-06-03 株式会社東芝 磁気メモリ素子
KR20130056013A (ko) * 2011-11-21 2013-05-29 삼성전자주식회사 자기 메모리 소자
JP5653379B2 (ja) 2012-03-23 2015-01-14 株式会社東芝 磁気記憶素子、磁気メモリ及び磁気記憶装置
US9627061B2 (en) 2013-03-04 2017-04-18 SK Hynix Inc. Electronic device having resistance element
KR102008412B1 (ko) 2013-03-04 2019-08-08 에스케이하이닉스 주식회사 반도체 장치 및 이 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US9196335B2 (en) 2013-03-14 2015-11-24 Kabushiki Kaisha Toshiba Magnetic memory
US9123878B2 (en) 2013-09-09 2015-09-01 Kabushiki Kaisha Toshiba Magnetic memory device utilizing magnetic domain wall motion
JP2015179779A (ja) * 2014-03-19 2015-10-08 株式会社東芝 歪検出素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネル
US9583212B2 (en) * 2014-08-22 2017-02-28 International Business Machines Corporation Domain wall injector device using fringing fields aided by spin transfer torque
JP6193190B2 (ja) * 2014-08-25 2017-09-06 株式会社東芝 磁気記憶素子および磁気メモリ
JP2017162970A (ja) * 2016-03-09 2017-09-14 株式会社東芝 磁気記憶装置
JP2018157091A (ja) * 2017-03-17 2018-10-04 東芝メモリ株式会社 磁気抵抗素子及び磁気メモリ
JP2021125642A (ja) * 2020-02-07 2021-08-30 キオクシア株式会社 磁気メモリ
KR20230128817A (ko) 2022-02-28 2023-09-05 삼성전자주식회사 자기 메모리 장치 및 이의 도메인 크기의 제어 방법
US12340831B2 (en) * 2022-09-05 2025-06-24 Samsung Electronics Co., Ltd. Memory device including three-dimensional racetrack and operating method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050106810A1 (en) * 2003-11-14 2005-05-19 Mahendra Pakala Stress assisted current driven switching for magnetic memory applications
US20080165576A1 (en) * 2007-01-05 2008-07-10 International Business Machines Corporation Memory storage devices comprising different ferromagnetic material layers, and methods of making and using the same
US20100061135A1 (en) * 2008-09-10 2010-03-11 Fujitsu Limited Magnetic wire unit and storage device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2943579B2 (ja) * 1992-10-20 1999-08-30 三菱電機株式会社 磁気構造体並びにこれを用いた磁気ヘッドおよび磁気記録ヘッド
US6834005B1 (en) 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
JP2007324269A (ja) 2006-05-31 2007-12-13 Fujitsu Ltd 磁気記憶装置とその製造方法
EP2015307B8 (en) * 2007-07-13 2013-05-15 Hitachi Ltd. Magnetoresistive device
US9093163B2 (en) * 2010-01-14 2015-07-28 Hitachi, Ltd. Magnetoresistive device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050106810A1 (en) * 2003-11-14 2005-05-19 Mahendra Pakala Stress assisted current driven switching for magnetic memory applications
JP2007513501A (ja) * 2003-11-14 2007-05-24 グランディス インコーポレイテッド 磁気メモリ用途のための応力支援による電流駆動式スイッチング
US20080165576A1 (en) * 2007-01-05 2008-07-10 International Business Machines Corporation Memory storage devices comprising different ferromagnetic material layers, and methods of making and using the same
JP2010516043A (ja) * 2007-01-05 2010-05-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 異なった強磁性材料層を含む記憶素子並びにその作製および使用方法
US20100061135A1 (en) * 2008-09-10 2010-03-11 Fujitsu Limited Magnetic wire unit and storage device
JP2010067791A (ja) * 2008-09-10 2010-03-25 Fujitsu Ltd 磁性細線ユニット及び記憶装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103260A (ja) * 2012-11-20 2014-06-05 Toshiba Corp 磁気記憶素子、磁気記憶装置、磁気メモリ、および駆動方法
US9190167B2 (en) 2013-02-28 2015-11-17 Kabushiki Kaisha Toshiba Shift register and shift register type magnetic memory
JP2017527105A (ja) * 2014-07-11 2017-09-14 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． 磁気記憶トラックおよび磁気メモリ
US10276224B2 (en) 2017-03-02 2019-04-30 Toshiba Memory Corporation Magnetic memory having metal portions and magnetic memory array including same
US10424724B2 (en) 2017-07-11 2019-09-24 Toshiba Memory Corporation Magnetic element and magnetic memory
US10446249B2 (en) 2018-03-19 2019-10-15 Toshiba Memory Corporation Magnetic memory device
WO2022014529A1 (ja) * 2020-07-15 2022-01-20 国立大学法人京都大学 磁気メモリ素子の層構造、磁気メモリ素子、磁気メモリ装置、および磁気メモリ素子へデータを記憶する方法
US12236989B2 (en) 2020-07-15 2025-02-25 Kyoto University Layer structure for magnetic memory element, magnetic memory element, magnetic memory device, and method for storing data in magnetic memory element
JP7644464B2 (ja) 2020-07-15 2025-03-12 国立大学法人京都大学 磁気メモリ素子、磁気メモリ装置、および磁気メモリ素子へデータを記憶する方法
WO2025115511A1 (ja) * 2023-11-29 2025-06-05 国立大学法人京都大学 データ読み出し方法および装置

Also Published As

Publication number Publication date
US20120250406A1 (en) 2012-10-04
US9142759B2 (en) 2015-09-22
US20150055404A1 (en) 2015-02-26
US8792271B2 (en) 2014-07-29
JP5727836B2 (ja) 2015-06-03

Similar Documents

Publication Publication Date Title
JP5727836B2 (ja) 磁気記憶素子、磁気記憶装置、磁壁移動方法
JP5431400B2 (ja) 磁気記憶素子
JP4575136B2 (ja) 磁気記録素子、磁気記録装置、および情報の記録方法
US10658572B2 (en) Magnetoresistance effect element and magnetic memory
JP5283922B2 (ja) 磁気メモリ
US9042165B2 (en) Magnetoresistive effect element, magnetic memory cell using same, and random access memory
JP4874884B2 (ja) 磁気記録素子及び磁気記録装置
JP5321991B2 (ja) 磁気メモリー素子及びその駆動方法
US7936597B2 (en) Multilevel magnetic storage device
JP6184680B2 (ja) 磁気記憶素子、磁気記憶装置、磁気メモリ、および駆動方法
US8976579B2 (en) Magnetic memory element, magnetic memory, and magnetic memory device
JP6172850B2 (ja) 磁気記憶素子、磁気記憶装置、磁気メモリ、および磁気記憶素子の駆動方法
JPWO2010137679A1 (ja) 磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ
JP5664556B2 (ja) 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ
US10276224B2 (en) Magnetic memory having metal portions and magnetic memory array including same
JP2007080952A (ja) 多値記録スピン注入磁化反転素子およびこれを用いた装置
KR20110098899A (ko) 자기 메모리 소자 및 불휘발성 기억장치
JP2012069958A (ja) 磁気記録素子
JP5576960B2 (ja) 磁気記憶素子、磁気記憶装置、および磁気メモリ
JP5545532B2 (ja) 磁気メモリ及びその製造方法
JP2007095765A (ja) 多値記録スピン注入磁化反転素子およびこれを用いた装置
JP5591888B2 (ja) 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141211

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150403

R151 Written notification of patent or utility model registration

Ref document number: 5727836

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees