JP2012164963A - 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ - Google Patents

Abstract

【課題】高い移動度を実現でき、且つ、ストレス耐性（ストレス印加前後のしきい値電圧シフト量が少ないこと）にも優れた薄膜トランジスタ用酸化物を提供する。
【解決手段】本発明に係る薄膜トランジスタの半導体層用酸化物は、Ｚｎ、Ｓｎ、およびＩｎを含み、酸化物に含まれる金属元素の含有量（原子％）をそれぞれ、［Ｚｎ］、［Ｓｎ］、および［Ｉｎ］としたとき、下記式（１）〜（３）を満足するものである。
［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≧−０．５３×［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）＋０．３６ ・・・（１）
［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≧２．２８×［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）−２．０１ ・・・（２）
［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≦１．１×［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）−０．３２ ・・・（３）
【選択図】なし

Description

本発明は、液晶ディスプレイや有機ＥＬディスプレイなどの表示装置に用いられる薄膜トランジスタの半導体層用酸化物および上記酸化物を成膜するためのスパッタリングターゲット、並びに薄膜トランジスタに関するものである。

アモルファス（非晶質）酸化物半導体は、汎用のアモルファスシリコン（ａ−Ｓｉ）に比べて高いキャリア移動度を有し、光学バンドギャップが大きく、低温で成膜できるため、大型・高解像度・高速駆動が要求される次世代ディスプレイや、耐熱性の低い樹脂基板などへの適用が期待されている。

酸化物半導体のなかでも特に、インジウム、ガリウム、亜鉛、および酸素からなるアモルファス酸化物半導体（Ｉｎ−Ｇａ−Ｚｎ−Ｏ、以下「ＩＧＺＯ」と呼ぶ場合がある。）は、非常に高いキャリア移動度を有するため、好ましく用いられている。例えば非特許文献１および２には、Ｉｎ：Ｇａ：Ｚｎ＝１．１：１．１：０．９（原子％比）の酸化物半導体薄膜を薄膜トランジスタ（ＴＦＴ）の半導体層（活性層）に用いたものが開示されている。また、特許文献１には、Ｉｎ、Ｚｎ、Ｓｎ、Ｇａなどの元素と、Ｍｏと、を含み、アモルファス酸化物中の全金属原子数に対するＭｏの原子組成比率が０．１〜５原子％のアモルファス酸化物が開示されており、実施例には、ＩＧＺＯにＭｏを添加した活性層を用いたＴＦＴが開示されている。

特開２００９−１６４３９３号公報

固体物理、ＶＯＬ４４、Ｐ６２１（２００９） Ｎａｔｕｒｅ、ＶＯＬ４３２、Ｐ４８８（２００４）

酸化物半導体を薄膜トランジスタの半導体層として用いる場合、キャリア濃度が高いだけでなく、ＴＦＴのスイッチング特性（トランジスタ特性）に優れていることが要求される。具体的には、（１）オン電流（ゲート電極とドレイン電極に正電圧をかけたときの最大ドレイン電流）が高く、（２）オフ電流（ゲート電極に負電圧を、ドレイン電圧に正電圧を夫々かけたときのドレイン電流）が低く、（３）ＳＳ（Ｓｕｂｔｈｒｅｓｈｏｌｄ Ｓｗｉｎｇ、サブスレッショルド スィング、ドレイン電流を１桁あげるのに必要なゲート電圧）値が低く、（４）しきい値（ドレイン電極に正電圧をかけ、ゲート電圧に正負いずれかの電圧をかけたときにドレイン電流が流れ始める電圧であり、しきい値電圧とも呼ばれる）が時間的に変化せず安定である（基板面内で均一であることを意味する）、（５）移動度が高く、（６）光照射時の上記特性の変動が少ないことなどが要求される。前述した特許文献１に記載のＭｏを含むＺＴＯ半導体について、本発明者らが上記特性を調べたところ、ＺＴＯに比べてオン電流の低下やＳＳ値の上昇が見られることが分った。

更に、ＩＧＺＯやＺＴＯなどの酸化物半導体層を用いたＴＦＴは、電圧印加や光照射などのストレスに対する耐性（ストレス耐性）に優れていることが要求される。例えば、ゲート電圧に正電圧または負電圧を印加し続けたときや、光吸収が始まる青色帯を照射し続けたときに、しきい値電圧が大幅に変化（シフト）するが、これにより、ＴＦＴのスイッチング特性が変化することが指摘されている。また、液晶パネル駆動の際や、ゲート電極に負バイアスをかけて画素を点灯させる際などに液晶セルから漏れた光がＴＦＴに照射されるが、この光がＴＦＴにストレスを与えてオフ電流上昇やしきい値電圧のシフト、ＳＳ値の増大などの特性劣化を引き起こす。特にしきい値電圧のシフトは、ＴＦＴを備えた液晶ディスプレイや有機ＥＬディスプレイなどの表示装置自体の信頼性低下を招くため、ストレス耐性の向上（ストレス印加前後の変化量が少ないこと）が切望されている。

本発明は上記事情に鑑みてなされたものであり、その目的は、高い移動度を実現でき、且つ、ストレス耐性（ストレス印加前後のしきい値電圧シフト量が少ないこと）にも優れた薄膜トランジスタ用酸化物、当該酸化物を備えた薄膜トランジスタ、および当該酸化物の形成に用いられるスパッタリングターゲットを提供することにある。

上記課題を解決することのできた本発明に係る薄膜トランジスタの半導体層用酸化物は、薄膜トランジスタの半導体層に用いられる酸化物であって、前記酸化物は、Ｚｎ、Ｓｎ、およびＩｎを含み、前記酸化物に含まれる金属元素の含有量（原子％）をそれぞれ、［Ｚｎ］、［Ｓｎ］、および［Ｉｎ］としたとき、下記式（１）〜（３）を満足するところに要旨を有するものである。
［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≧−０．５３×［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）＋０．３６ ・・・（１）
［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≧２．２８×［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）−２．０１ ・・・（２）
［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≦１．１×［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）−０．３２ ・・・（３）

上記酸化物は、下記式（６）を満足することが好ましい。
［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≧０．０５ ・・・（６）

本発明には、上記酸化物を薄膜トランジスタの半導体層として備えた薄膜トランジスタも包含される。

上記半導体層の密度は５．８ｇ／ｃｍ³以上であることが好ましい。

また、本発明のスパッタリングターゲットは、上記酸化物を形成するためのスパッタリングターゲットであって、前記スパッタリングターゲットに含まれる金属元素の含有量（原子％）をそれぞれ、［Ｚｎ］、［Ｓｎ］、および［Ｉｎ］としたとき、下記式（１）〜（３）を満足するところに要旨を有するものである。
［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≧−０．５３×［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）＋０．３６ ・・・（１）
［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≧２．２８×［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）−２．０１ ・・・（２）
［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≦１．１×［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）−０．３２ ・・・（３）

上記スパッタリングターゲットは、下記式（６）を満足することが好ましい。
［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≧０．０５ ・・・（６）

本発明の酸化物を用いれば、移動度が高く、且つ、ストレス耐性（ストレス印加前後のしきい値電圧シフト量が少ないこと）に優れた薄膜トランジスタを提供することができた。その結果、上記薄膜トランジスタを備えた表示装置は、光照射に対する信頼性が非常に向上する。

図１は、本発明の酸化物半導体を備えた薄膜トランジスタを説明するための概略断面図である。 図２は、本発明で規定する式（１）〜（３）の範囲を満足する領域を示すグラフである。 図３は、実施例の一部のデータについて、ストレス印加前後のＴＦＴ特性を示す図である。

本発明者らは、Ｚｎ、Ｓｎ、およびＩｎを含む酸化物（以下、「ＩＺＴＯ」で代表させる場合がある。）をＴＦＴの活性層（半導体層）に用いたときのＴＦＴ特性およびストレス耐性を向上させるため、種々検討を重ねてきた。その結果、ＩＺＴＯを構成する金属元素の組成比が適切に制御された酸化物をＴＦＴの半導体層に用いれば所期の目的が達成されることを見出し、本発明を完成した。本発明の酸化物を用いれば、ＴＦＴ特性に優れ［具体的には、高い移動度、高いオン電流、低いＳＳ値、および０Ｖ付近のしきい値電圧（Ｖｔｈ）の絶対値が小さいこと］、且つ、ストレス印加前後のトランジスタ特性の変動が少ない［具体的には、光照射＋負バイアスのストレスを印加後のＶｔｈの変化率（ΔＶｔｈ）が小さいこと］ＴＦＴが得られる。

詳細には、ＴＦＴ特性およびストレス耐性に及ぼすＩｎ、Ｚｎ、Ｓｎの影響について、本発明者らが数多くの基礎実験に基づいて調べたところ、（ア）Ｉｎは移動度の向上に寄与する元素であるが、多量に添加すると、光ストレスに対する安定性（耐性）が低下したり、ＴＦＴが導体化し易くなること、（イ）一方、Ｚｎは光ストレスに対する安定性を向上させる元素であるが、多量に添加すると、移動度が急激に低下したり、ＴＦＴ特性やストレス耐性が低下してしまうこと、（ウ）Ｓｎも、Ｚｎと同様、光ストレスに対する安定性向上に有効な元素であり、Ｓｎの添加によりＩＺＴＯの導体化を抑制する作用があるが、Ｓｎの多量添加により、移動度が低下したり、ＴＦＴ特性やストレス耐性が低下することが判明した。

これらの知見に基づき、更に本発明者らが検討を重ねた結果、酸化物中に含まれる金属元素の含有量（原子％）をそれぞれ、［Ｚｎ］、［Ｓｎ］、および［Ｉｎ］としたとき、［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）で表わされる［Ｉｎ］の比（以下、単に「Ｉｎ比」と略記する場合がある。）が、［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）で表わされる［Ｚｎ］の比（以下、単に「Ｚｎ比」と略記する場合がある。）との関係で、下記式（１）〜（３）のすべてを満足するものは、良好な特性が得られることを見出し、本発明を完成した。
［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≧−０．５３×［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）＋０．３６ ・・・（１）
［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≧２．２８×［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）−２．０１ ・・・（２）
［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≦１．１×［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）−０．３２ ・・・（３）

図２は、上記式（１）〜（３）の領域を示したものであり、図２中の斜線部分が、上記式（１）〜（３）の関係をすべて満足する領域である。図２には、後記する実施例の特性結果もプロットしており、図２の斜線部分の範囲内にあるものは、飽和移動度、ＴＦＴ特性、およびストレス耐性の全ての特性が良好（図２中、○）であるのに対し、図２の斜線外にあるもの（すなわち、上記式（１）〜（３）の関係のいずれかを満足しないもの）は、上記特性のいずれかが低下している（図２中、×）ことが分かる。

上記式（１）〜（３）のうち式（１）および式（２）は、主に移動度に関連する式であり、数多くの基礎実験に基づき、高い移動度を達成するためのＩｎ比を、Ｚｎ比との関係で規定したものである。

また、式（３）は、主にストレス耐性およびＴＦＴ特性（ＴＦＴの安定性）の向上に関連する式であり、数多くの基礎実験に基づき、高い光ストレス耐性を達成するためのＩｎ比を、Ｚｎ比との関係で規定したものである。

詳細には、式（１）〜式（３）の範囲の範囲を満足しないものは、おおむね、以下の不具合があることが判明した。

まず、式（２）を満足するが、式（１）および式（３）の範囲を外れるものは、Ｓｎ比が大きくなる（よって、Ｚｎ比は小さくなる）ため、移動度は高くなるが、Ｓ値やＶｔｈ値が増加してＴＦＴ特性が低下し、ストレス耐性が低下する傾向にあり、所望の特性が得られない（例えば、後記する実施例のＮｏ．１３を参照）。

また、式（１）および式（３）を満足するが、式（２）の範囲を外れるものは、Ｚｎ比が大きくなる（よって、Ｓｎ比は小さくなる）ため、移動度が急激に低下したり、Ｓ値やＶｔｈ値が大きく増加してＴＦＴ特性が低下し、ストレス耐性が低下する傾向にあり、やはり、所望の特性が得られない（例えば、後記する実施例のＮｏ．１４を参照）。

一方、式（１）および式（２）を満足するが、式（３）の範囲を外れるもののうち、Ｉｎ比が大きい領域では、移動度は高くなるが、ストレス耐性が低下する傾向にあり、やはり、所望の特性が得られない（例えば、後記する実施例のＮｏ．９、１０を参照）。

本発明に係るＴＦＴの半導体層用酸化物は、上記要件を満足するものであるが、更に、（［Ｚｎ］＋［Ｓｎ］＋［Ｉｎ］）に対する［Ｉｎ］の比は０．０５以上であることが好ましい。すなわち、上記［Ｉｎ］の比は、下記式（６）を満足することが好ましい。
［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≧０．０５ ・・・（６）
上述したようにＩｎは移動度を高める元素であり、上記式（６）で表わされる［Ｉｎ］の比が０．０５未満では、上記効果が有効に発揮されない。より好ましいＩｎの比は０．１以上である。一方、Ｉｎの比が高すぎると、ストレス耐性が低下したり、導体化し易くなるため、おおむね、０．５以下であることが好ましい。

以上、本発明の酸化物について説明した。

上記酸化物は、スパッタリング法にてスパッタリングターゲット（以下「ターゲット」ということがある。）を用いて成膜することが好ましい。塗布法などの化学的成膜法によって酸化物を形成することもできるが、スパッタリング法によれば、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成することができる。

スパッタリング法に用いられるターゲットとして、前述した元素を含み、所望の酸化物と同一組成のスパッタリングターゲットを用いることが好ましく、これにより、組成ズレの恐れがなく、所望の成分組成の薄膜を形成することができる。具体的にはスパッタリングターゲットに含まれる金属元素の含有量（原子％）をそれぞれ、［Ｚｎ］、［Ｓｎ］、および［Ｉｎ］としたとき、下記式（１）〜（３）を満足するものである。
［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≧−０．５３×［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）＋０．３６ ・・・（１）
［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≧２．２８×［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）−２．０１ ・・・（２）
［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≦１．１×［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）−０．３２ ・・・（３）

上記スパッタリングターゲットは、下記式（６）を満足することが好ましい。
［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≧０．０５ ・・・（６）

あるいは、組成の異なる二つのターゲットを同時放電するコスパッタ法（Ｃｏ−Ｓｐｕｔｔｅｒ法）を用いても成膜しても良く、Ｉｎ₂Ｏ₃やＺｎＯ、ＳｎＯ₂などのターゲットまたはそれらの混合物のターゲットを同時放電させることによって所望の組成の膜を得ることができる。

上記ターゲットは、例えば粉末焼結法方法によって製造することができる。

上記ターゲットを用いてスパッタリングするに当たっては、基板温度を室温とし、酸素添加量を適切に制御して行なうことが好ましい。酸素添加量は、スパッタリング装置の構成やターゲット組成などに応じて適切に制御すれば良いが、おおむね、酸化物半導体のキャリア濃度が１０¹⁵〜１０¹⁶ｃｍ^-3となるように酸素量を添加することが好ましい。本実施例における酸素添加量は添加流量比でＯ₂／（Ａｒ＋Ｏ₂）＝２％とした。

また、上記酸化物をＴＦＴの半導体層としたときの、酸化物半導体層の好ましい密度は５．８ｇ／ｃｍ³以上である（後述する。）が、このような酸化物を成膜するためには、スパッタリング成膜時のガス圧、スパッタリングターゲットへの投入パワー、基板温度などを適切に制御することが好ましい。例えば成膜時のガス圧を低くするとスパッタ原子同士の散乱がなくなって緻密（高密度）な膜を成膜できると考えられるため、成膜時の全ガス圧は、スパッタの放電が安定する程度で低い程良く、おおむね０．５〜５ｍＴｏｒｒの範囲内に制御することが好ましく、１〜３ｍＴｏｒｒの範囲内であることがより好ましい。また、投入パワーは高い程良く、おおむねＤＣまたはＲＦで２．０Ｗ／ｃｍ²以上に設定することが推奨される。成膜時の基板温度も高い程良く、おおむね室温〜２００℃の範囲内に制御することが推奨される。

上記のようにして成膜される酸化物の好ましい膜厚は３０ｎｍ以上２００ｎｍ以下であり、より好ましくは３５ｎｍ以上８０ｎｍ以下である。

本発明には、上記酸化物をＴＦＴの半導体層として備えたＴＦＴも包含される。ＴＦＴは、基板上に、ゲート電極、ゲート絶縁膜、上記酸化物の半導体層、ソース電極、ドレイン電極を少なくとも有していれば良く、その構成は通常用いられるものであれば特に限定されない。

ここで、上記酸化物半導体層の密度は５．８ｇ／ｃｍ³以上であることが好ましい。酸化物半導体層の密度が高くなると膜中の欠陥が減少して膜質が向上し、また原子間距離が小さくなるため、ＴＦＴ素子の電界効果移動度が大きく増加し、電気伝導性も高くなり、光照射に対するストレスへの安定性が向上する。上記酸化物半導体層の密度は高い程良く、より好ましくは５．９ｇ／ｃｍ³以上であり、更に好ましくは６．０ｇ／ｃｍ³以上である。なお、酸化物半導体層の密度は、後記する実施例に記載の方法によって測定したものである。

後記する実施例に示すように、酸化物半導体層の密度が高くなるほど、ストレス試験（光照射＋負バイアスを印加）後のしきい値電圧の変化量（ΔＶｔｈ）は小さくなる傾向にあり、ストレスイ安定性が向上して表示装置の信頼性が向上する。すなわち、酸化物半導体層の密度の上昇に伴い、ストレス安定性が良好な領域が増大することになる。よって、酸化物半導体層の密度に応じて、好ましいΔＶｔｈを得るための、酸化物半導体層の好ましい組成も変化し得る。

具体的には、後記する実施例に記載の方法に基づいて測定された、上記ストレス試験後のΔＶｔｈについて、ΔＶｔｈの絶対値が１５Ｖ以下のものを良好（○）、詳細には１０．０Ｖ以下のものをより良好（◎）、更に詳細には６Ｖ以下のものを更に良好（☆）としたとき、酸化物半導体層の密度に応じた、ΔＶｔｈの上記領域（○、◎、☆）を得るための、酸化物半導体層の好ましい組成範囲（以下の式（３）〜（５））は、以下のように整理することができる。前述した図２に、後記する式（４）および（５）の領域も併記している。

図２から明らかなように、上記式（３）〜（５）は、いずれも線の傾きは同じであり、切片が異なるだけである。上記式（３）→（４）→（５）に向うにつれ、許容可能な［Ｉｎ］の比が厳しく制限されることになる。

（ア）酸化物半導体層の密度＝５．８ｇ／ｃｍ³以上、５．９ｇ／ｃｍ³未満のとき
ΔＶｔｈの絶対値が１５Ｖ以下（○）を満たす酸化物半導体層の組成は、下記式（３）の範囲を満足することが好ましく；ΔＶｔｈの絶対値が１０．０Ｖ以下（◎）を満たす酸化物半導体層の組成は、式（３）の範囲を満足するだけでは不十分であり、下記式（４）の範囲を満足することが好ましく；ΔＶｔｈの絶対値が６Ｖ以下（☆）を満たす酸化物半導体層の組成は、式（４）の範囲を満足するだけでは不十分であり、下記式（５）の範囲を満足することが好ましい。
［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≦１．１×［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）−０．３２ ・・・（３）
［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≦１．１×［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）−０．５２ ・・・（４）
［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≦１．１×［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）−０．６８ ・・・（５）

例えば後記する表２のＮｏ．６、および９は、いずれも、酸化物半導体層の密度＝５．８ｇ／ｃｍ³であり、式（３）の範囲を満足しているため、ΔＶｔｈの絶対値が１３．４Ｖ（Ｎｏ．６）、１０．３Ｖ（Ｎｏ．９）と、○の合格基準を満たしている。これに対し、表２のＮｏ．３は、酸化物半導体層の密度＝５．８ｇ／ｃｍ³であり、式（３）の範囲は勿論、式（４）の範囲も満足しているため、ΔＶｔｈの絶対値が７．４Ｖと、◎の合格基準を満たしている。

（イ）酸化物半導体層の密度＝５．９ｇ／ｃｍ³以上、６．０ｇ／ｃｍ³未満のとき
酸化物半導体層の密度が上記（イ）の範囲にあるときは、ΔＶｔｈの絶対値が、１５Ｖ以下（○）、１０Ｖ以下（◎）を満たす酸化物半導体層の組成は、いずれも、上記式（３）の範囲を満足することが好ましく；ΔＶｔｈの絶対値が６Ｖ以下（☆）を満たす酸化物半導体層の組成は、上記式（４）の範囲を満足することが好ましい。すなわち、上記（ア）に比べて酸化物半導体層の密度が高くなると、同じ評価基準のΔＶｔｈを得るための、酸化物半導体層の好ましい組成範囲（許容範囲）は、より広がり、（５）式の範囲を満足しなくても（４）式の範囲を満足するだけで、ΔＶｔｈの絶対値が６Ｖ以下（☆）のレベルが得られるようになる。

例えば後記する表２のＮｏ．５は、酸化物半導体層の密度＝５．９ｇ／ｃｍ³であり、式（３）の範囲を満足しているため、ΔＶｔｈの絶対値が１０．７Ｖと、○の合格基準を満たしている。同様に、表２のＮｏ．８は、酸化物半導体層の密度＝５．９ｇ／ｃｍ³であり、式（３）の範囲は勿論、式（４）の範囲を満足しているため、ΔＶｔｈの絶対値が６．９Ｖと、◎の合格基準を満たしている。

（ウ）酸化物半導体層の密度＝６．０ｇ／ｃｍ³以上のとき
ΔＶｔｈの絶対値が、１５Ｖ以下（○）、１０Ｖ以下（◎）、６Ｖ以下（☆）を満たす酸化物半導体層の組成は、いずれも、上記式（３）の範囲を満足することが好ましい。すなわち、上記（イ）に比べて、更に酸化物半導体層の密度が高くなると、同じ評価基準のΔＶｔｈを得るための、酸化物半導体層の好ましい組成範囲（許容範囲）は、より一層広がり、（４）式の範囲を満足しなくても（３）式の範囲を満足するだけで、ΔＶｔｈの絶対値が６Ｖ以下（☆）のレベルが得られるようになる。

例えば後記する表２のＮｏ．１、４、および７は、いずれも、酸化物半導体層の密度＝６．２ｇ／ｃｍ³であり、式（３）の範囲を満足しているため、ΔＶｔｈの絶対値が１．３Ｖ（Ｎｏ．１）、６．０Ｖ（Ｎｏ．４）、４．２Ｖ（Ｎｏ．７）と、☆の合格基準を満たしている。

以下、図１を参照しながら、上記ＴＦＴの製造方法の実施形態を説明する。図１および以下の製造方法は、本発明の好ましい実施形態の一例を示すものであり、これに限定する趣旨ではない。例えば図１には、ボトムゲート型構造のＴＦＴを示しているがこれに限定されず、酸化物半導体層の上にゲート絶縁膜とゲート電極を順に備えるトップゲート型のＴＦＴであっても良い。

図１に示すように、基板１上にゲート電極２およびゲート絶縁膜３が形成され、その上に酸化物半導体層４が形成されている。酸化物半導体層４上にはソース・ドレイン電極５が形成され、その上に保護膜（絶縁膜）６が形成され、コンタクトホール７を介して透明導電膜８がドレイン電極５に電気的に接続されている。

基板１上にゲート電極２およびゲート絶縁膜３が形成する方法は特に限定されず、通常用いられる方法を採用することができる。また、ゲート電極およびゲート絶縁膜３の種類も特に限定されず、汎用されているものを用いることができる。例えばゲート電極として、電気抵抗率の低いＡｌやＣｕの金属、これらの合金を好ましく用いることができる。また、ゲート絶縁膜としては、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜などが代表的に例示される。そのほか、ＴｉＯ₂、Ａｌ₂Ｏ₃やＹ₂Ｏ₃などの金属酸化物や、これらを積層したものを用いることもできる。

次いで酸化物半導体層４を形成する。酸化物半導体層４は、上述したように、薄膜と同組成のスパッタリングターゲットを用いたＤＣスパッタリング法またはＲＦスパッタリング法により成膜することが好ましい。あるいは、コスパッタ法により成膜しても良い。

酸化物半導体層４をウェットエッチングした後、パターニングする。パターニングの直後に、酸化物半導体層４の膜質改善のために熱処理（プレアニール）を行うことが好ましく、これにより、トランジスタ特性のオン電流および電界効果移動度が上昇し、トランジスタ性能が向上するようになる。好ましいプレアニールの条件は、例えば、温度：約２５０〜３５０℃、時間：約１５〜１２０分である。

プレアニールの後、ソース・ドレイン電極５を形成する。ソース・ドレイン電極の種類は特に限定されず、汎用されているものを用いることができる。例えばゲート電極と同様ＡｌやＣｕなどの金属または合金を用いても良いし、後記する実施例のように純Ｔｉを用いても良い。さらには金属の積層構造などを用いることもできる。

ソース・ドレイン電極５の形成方法としては、例えばマグネトロンスパッタリング法によって金属薄膜を成膜した後、リフトオフ法によって形成することができる。あるいは、上記のようにリフトオフ法によって電極を形成するのではなく、予め所定の金属薄膜をスパッタリング法によって形成した後、パターニングによって電極を形成する方法もあるが、この方法では、電極のエッチングの際に酸化物半導体層にダメージが入るため、トランジスタ特性が低下する。そこで、このような問題を回避するために酸化物半導体層の上に予め保護膜を形成した後、電極を形成し、パターニングする方法も採用されており、後記する実施例では、この方法を採用した。

次に、酸化物半導体層４の上に保護膜（絶縁膜）６をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって成膜する。酸化物半導体膜の表面は、ＣＶＤによるプラズマダメージによって容易に導通化してしまう（おそらく酸化物半導体表面に生成される酸素欠損が電子ドナーとなるためと推察される。）ため、上記問題を回避するため、後記する実施例では、保護膜の成膜前にＮ₂Ｏプラズマ照射を行った。Ｎ₂Ｏプラズマの照射条件は、下記文献に記載の条件を採用した。
Ｊ． Ｐａｒｋら、Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ９３，０５３５０５（２００８）

次に、常法に基づき、コンタクトホール７を介して透明導電膜８をドレイン電極５に電気的に接続する。透明導電膜およびドレイン電極の種類は特に限定されず、通常用いられるものを使用することができる。ドレイン電極としては、例えば前述したソース・ドレイン電極で例示したものを用いることができる。

以下、実施例を挙げて本発明をより具体的に説明するが、本発明は下記実施例によって制限されず、前・後記の趣旨に適合し得る範囲で変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。

実施例１
前述した方法に基づき、図１に示す薄膜トランジスタ（ＴＦＴ）を作製し、ＴＦＴ特性およびストレス耐性を評価した。

まず、ガラス基板（コーニング社製イーグル２０００、直径１００ｍｍ×厚さ０．７ｍｍ）上に、ゲート電極としてＴｉ薄膜を１００ｎｍ、およびゲート絶縁膜ＳｉＯ₂（２００ｎｍ）を順次成膜した。ゲート電極は純Ｔｉのスパッタリングターゲットを使用し、ＤＣスパッタ法により、成膜温度：室温、成膜パワー：３００Ｗ、キャリアガス：Ａｒ、ガス圧：２ｍＴｏｒｒにて成膜した。また、ゲート絶縁膜はプラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ₄とＮ₂の混合ガス、成膜パワー：１００Ｗ、成膜温度：３００℃にて成膜した。

次に、表１に記載の種々の組成の酸化物（ＩＺＴＯ）薄膜を、スパッタリングターゲット（後記する。）を用いてスパッタリング法によって成膜した。比較のため、Ｉｎを含まないＺＴＯ（従来例）を成膜した。スパッタリングに使用した装置は（株）アルバック製「ＣＳ−２００」であり、スパッタリング条件は以下のとおりである。
基板温度：室温
ガス圧：５ｍＴｏｒｒ
酸素分圧：Ｏ₂／（Ａｒ＋Ｏ₂）＝２％
膜厚：５０ｎｍ
使用ターゲットサイズ：φ４インチ×５ｍｍ
投入パワー（ＤＣ）：２．５５Ｗ／ｃｍ²

組成の異なるＩＺＴＯの成膜に当たっては、組成の異なる二つのスパッタリングターゲット（Ｉｎ₂Ｏ₃のスパッタリングターゲットと、ＺｎＯおよびＺｎ／Ｓｎの比が異なるスパッタリングターゲット）を用い、ＲＦスパッタリング法を用いて成膜するか；または、所望の酸化物と同一組成からなる、一つのＩＺＴＯスパッタリングターゲットを用い、ＲＦスパッタリング法を用いて成膜した。また、ＺＴＯ（従来例）の成膜に当たっては、Ｚｎ：Ｓｎの比（原子％比）が６：４の酸化物ターゲット（Ｚｎ−Ｓｎ−Ｏ）とＺｎＯの酸化物ターゲットを同時放電するＣｏ−Ｓｐｕｔｔｅｒ法を用いて成膜した。

このようにして得られた酸化物薄膜中の金属元素の各含有量は、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法によって分析した。

上記のようにして酸化物薄膜を成膜した後、フォトリソグラフィおよびウエットエッチングによりパターニングを行った。エッチャントとしては、関東化学製「ＩＴＯ−０７Ｎ」を使用した。本実施例では、実験を行なった酸化物薄膜について光学顕微鏡観察によりウェットエッチング性を評価した。評価結果より実験を行なった全ての組成でウエットエッチングによる残渣はなく、適切にエッチングできたことを確認している。

酸化物半導体膜をパターニングした後、膜質を向上させるためプレアニール処理を行った。プレアニールは、大気中、３５０℃で１時間行なった。

次に、純Ｔｉを使用し、リフトオフ法によりソース・ドレイン電極を形成した。具体的にはフォトレジストを用いてパターニングを行った後、Ｔｉ薄膜をＤＣスパッタリング法により成膜（膜厚は１００ｎｍ）した。ソース・ドレイン電極用Ｔｉ薄膜の成膜方法は、前述したゲート電極の場合と同じである。次いで、アセトン中に浸漬し、超音波洗浄器にかけて不要なフォトレジストを除去し、ＴＦＴのチャネル長を１０μｍ、チャネル幅を２００μｍとした。

このようにしてソース・ドレイン電極を形成した後、酸化物半導体層を保護するための保護膜を形成した。保護膜として、ＳｉＯ₂（膜厚２００ｎｍ）とＳｉＮ（膜厚２００ｎｍ）の積層膜（合計膜厚４００ｎｍ）を用いた。上記ＳｉＯ₂およびＳｉＮの形成は、サムコ製「ＰＤ−２２０ＮＬ」を用い、プラズマＣＶＤ法を用いて行なった。本実施例では、Ｎ₂Ｏガスによってプラズマ処理を行った後、ＳｉＯ₂、およびＳｉＮ膜を順次形成した。ＳｉＯ₂膜の形成にはＮ₂Ｏ、およびＮ₂希釈ＳｉＨ₄の混合ガスを用い、ＳｉＮ膜の形成にはＮ₂希釈ＳｉＨ₄、Ｎ₂、ＮＨ₃の混合ガスを用いた。いずれの場合も成膜パワーを１００Ｗ、成膜温度を１５０℃とした。

次にフォトリソグラフィ、およびドライエッチングにより、保護膜にトランジスタ特性評価用プロービングのためのコンタクトホールを形成した。次に、ＤＣスパッタリング法を用い、キャリアガス：アルゴンおよび酸素ガスの混合ガス、成膜パワー：２００Ｗ、ガス圧：５ｍＴｏｒｒにてＩＴＯ膜（膜厚８０ｎｍ）を成膜し、図１のＴＦＴを作製した。

このようにして得られた各ＴＦＴについて、以下の特性を評価した。

（１）トランジスタ特性の測定
トランジスタ特性（ドレイン電流−ゲート電圧特性、Ｉｄ−Ｖｇ特性）の測定はアジレントテクノロジー株式会社製「４１５６Ｃ」の半導体パラメータアナライザーを使用した。詳細な測定条件は以下のとおりである。本実施例では、Ｖｇ＝２０Ｖのときのオン電流（Ｉｏｎ）を算出し、Ｉｏｎ≧１×１０^-5Ａを合格とした。
ソース電圧 ：０Ｖ
ドレイン電圧：１０Ｖ
ゲート電圧 ：−３０〜３０Ｖ（測定間隔：０．２５Ｖ）

（２）しきい値電圧（Ｖｔｈ）
しきい値電圧とは、おおまかにいえば、トランジスタがオフ状態（ドレイン電流の低い状態）からオン状態（ドレイン電流の高い状態）に移行する際のゲート電圧の値である。本実施例では、ドレイン電流が、オン電流とオフ電流の間の１ｎＡを超えたときの電圧をしきい値電圧と定義し、各ＴＦＴ毎のしきい値電圧を測定した。本実施例では、Ｖｔｈ（絶対値）が５Ｖ以下のものを合格とした。

（３）Ｓ値
Ｓ値（ＳＳ値）は、ドレイン電流を一桁増加させるのに必要なゲート電圧の最小値とした。本実施例では、Ｓ値が１Ｖ／ｄｅｃ以下のものを合格とした。

（４）キャリア移動度（電界効果移動度）
キャリア移動度（電界効果移動度）は、以下の式を用いて飽和領域にて移動度を算出した。本実施例では、このようにして得られる飽和移動度が５ｃｍ²／Ｖｓ以上のものを合格とした。

（５）ストレス耐性の評価（ストレスとして光照射＋負バイアスを印加）
本実施例では、実際のパネル駆動時の環境（ストレス）を模擬して、ゲート電極に負バイアスをかけながら光を照射するストレス印加試験を行った。ストレス印加条件は以下のとおりである。光の波長としては、酸化物半導体のバンドギャップに近く、トランジスタ特性が変動し易い４００ｎｍ程度を選択した。
ゲート電圧：−２０Ｖ
基板温度：６０℃
光ストレス
波長：４００ｎｍ
照度（ＴＦＴに照射される光の強度）：０．１μＷ／ｃｍ²
光源：ＯＰＴＯＳＵＰＰＬＹ社製ＬＥＤ（ＮＤフィルターによって光量を調整）
ストレス印加時間：３時間

詳細には、ストレス印加前後のしきい値電圧（Ｖｔｈ）を上記の方法に基づき、測定し、その差（ΔＶｔｈ）を測定した。本実施例では、しきい値シフト量(ΔＶｔｈの絶対値)が１５Ｖ以下のものを合格とした。

これらの結果を表１に示す。

また、一部の例について、ストレス印加前後のドレイン電流−ゲート電圧特性（Ｉｄ−Ｖｇ特性）の結果を図３（表１のＮｏ．２、Ｎｏ．６、Ｎｏ．８、いずれも本発明例である）に示す。これらの図では、ストレス印加前の結果を破線で示し、ストレス印加後（３時間後）の結果を実線で示している。

表１のＮｏ．１〜８、１１、および１２は、本発明で規定する式（１）〜（３）をすべて満足するため、移動度を含めたＴＦＴ特性に優れており、且つ、ΔＶｔｈも所定範囲に抑制されており、ストレス耐性にも優れていた。

図３は、上記Ｎｏ．２、６、８について、ストレス印加前後のＴＦＴ特性の変化を示すグラフであるが、いずれも本発明の要件を満足しているためストレス耐性が良好であり、ストレス印加後も良好なスイッチング特性が得られた。

これに対し、表１のＮｏ．９および１０は、上記（３）式で表わされるＩｎの比が本発明の要件を満足しない例であり、ΔＶｔｈが上昇し、ストレス耐性が大きく低下した。更に表１のＮｏ．１０では、Ｎｏ．９に比べてＩｎ比が大きいため、光照射なしのＶｔｈも上昇した。

また、表１のＮｏ．１３は、式（１）および式（３）の範囲を外れ、Ｓｎ比が大きくなった例であり、Ｖｔｈ値が増加し、ＴＦＴ特性は低下した。本発明では、ＴＦＴ特性とストレス耐性の両立を図るものであり、ＴＦＴ特性が悪いものはストレス耐性が良くても使用に適さないため、上記例では、ストレス耐性試験は実施しなかった（表１中、ΔＶｔｈ（Ｖ）の欄は「−」と記載、以下、同じ）

また、表１のＮｏ．１４は、式（２）の範囲を外れ、Ｚｎ比が大きくなった例であり、移動度が急激に低下し、Ｖｔｈ値が大きく増加した。そのため、ストレス耐性試験は実施しなかった。

以上の実験結果より、本発明で規定する組成比のＩＺＴＯ半導体を用いれば、従来のＺＴＯと同様の高い移動度を維持しつつ、ストレス耐性が高められた良好なＴＦＴ特性が得られることが確認された。また、ウエットエッチング加工も良好に行なわれたことから、本発明の酸化物は、アモルファス構造であると推察される。

実施例２
本実施例では、表１のＮｏ．３、Ｎｏ．６、およびＮｏ．１１に対応する組成の酸化物を用い、スパッタリング成膜時のガス圧を１ｍＴｏｒｒ、３ｍＴｏｒｒ、または５ｍＴｏｒｒに制御して得られた酸化物膜（膜厚１００ｎｍ）の密度を測定すると共に、前述した実施例１と同様にして作成したＴＦＴについて、移動度およびストレス試験（光照射＋負バイアスを印加）後のしきい値電圧の変化量（ΔＶｔｈ）を調べた。膜密度の測定方法は以下のとおりである。

（酸化物膜の密度の測定）
酸化物膜の密度は、ＸＲＲ（Ｘ線反射率法）を用いて測定した。詳細な測定条件は以下のとおりである。

・分析装置：（株）リガク製水平型Ｘ線回折装置ＳｍａｒｔＬａｂ
・ターゲット：Ｃｕ（線源：Ｋα線）
・ターゲット出力：４５ｋＶ−２００ｍＡ
・測定試料の作製
ガラス基板上に各組成の酸化物を下記スパッタリング条件で成膜した（膜厚１００ｎｍ）後、前述した実施例１のＴＦＴ製造過程におけるプレアニール処理を模擬して、当該プレアニール処理と同じ熱処理を施したしたものを使用
スパッタガス圧：１ｍＴｏｒｒ、３ｍＴｏｒｒまたは５ｍＴｏｒｒ
酸素分圧：Ｏ₂／（Ａｒ＋Ｏ₂）＝２％
成膜パワー密度：ＤＣ２．５５Ｗ／ｃｍ²
熱処理：大気雰囲気にて３５０℃で１時間

これらの結果を表２に示す。参考のため、表２には、（４）式、（５）式の値および判定結果を併記している。例えば表２の（４）式の欄において「値」とは、（４）式の右辺の値であり、「判定」とは（４）式の関係を満足しているものを○、満足しないものを×とする。（５）式も同様である。

表２のＮｏ．３、Ｎｏ．６、Ｎｏ．９は、それぞれ、前述した表１の３、６、１１と同じである。

表２より、本発明で規定する要件をすべて満足する表２の酸化物は、いずれも５．８ｇ／ｃｍ³以上の高い密度が得られた。例えば表１のＮｏ．３を用いたときについて考察すると、ガス圧＝５ｍＴｏｒｒのとき（Ｎｏ．３）の膜密度は５．８ｇ／ｃｍ³であったのに対し、ガス圧＝３ｍＴｏｒｒのとき（Ｎｏ．２）の膜密度６．０ｇ／ｃｍ³、ガス圧＝１ｍＴｏｒｒのとき（Ｎｏ．１）の膜密度は６．２ｇ／ｃｍ³であり、ガス圧力が低くなるにつれ、より高い密度が得られた。また、膜密度の上昇に伴い、移動度が高くなるとともに、ストレス試験によるしきい値変動量(ΔＶｔｈの絶対値)も減少した。

以上の実験結果より、酸化物膜の密度はスパッタリング成膜時のガス圧によって変化し、当該ガス圧を下げると膜密度が上昇し、これに伴って電界効果移動度も大きく増加し、ストレス試験（光照射＋負バイアスストレス）におけるしきい値電圧シフト量(ΔＶｔｈの絶対値)も減少することが分かった。これは、スパッタリング成膜時のガス圧を低下させることにより、スパッタリングされた原子（分子）の動乱が抑えられ、膜中の欠陥が少なくなって移動度や電気伝導性が向上し、ＴＦＴの安定性が向上したためと推察される。

なお、表２には、表１のＮｏ．３、６、１１の各酸化物を用いたときの結果を示しているが、上述した酸化物膜の密度と、ＴＦＴ特性における移動度やストレス試験後のしきい値電圧変化量の関係は、上記以外の、本発明で規定する要件を満足する他の酸化物（例えば表１のＮｏ．１、２、４、５、７、８、１２）についても同様に見られた。

１ 基板
２ ゲート電極
３ ゲート絶縁膜
４ 酸化物半導体層
５ ソース・ドレイン電極
６ 保護膜（絶縁膜）
７ コンタクトホール
８ 透明導電膜

Claims (6)

1. 薄膜トランジスタの半導体層に用いられる酸化物であって、
   前記酸化物は、Ｚｎ、Ｓｎ、およびＩｎを含み、
   前記酸化物に含まれる金属元素の含有量（原子％）をそれぞれ、［Ｚｎ］、［Ｓｎ］、および［Ｉｎ］としたとき、下記式（１）〜（３）を満足することを特徴とする薄膜トランジスタの半導体層に用いられる酸化物。
   ［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≧−０．５３×［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）＋０．３６ ・・・（１）
   ［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≧２．２８×［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）−２．０１ ・・・（２）
   ［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≦１．１×［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）−０．３２ ・・・（３）
2. 前記酸化物に含まれる金属元素の含有量（原子％）をそれぞれ、［Ｚｎ］、［Ｓｎ］、および［Ｉｎ］としたとき、下記式（６）を満足する請求項１に記載の酸化物。
   ［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≧０．０５ ・・・（６）
3. 請求項１または２に記載の酸化物を薄膜トランジスタの半導体層として備えた薄膜トランジスタ。
4. 前記半導体層の密度は５．８ｇ／ｃｍ³以上である請求項３に記載の薄膜トランジスタ。
5. 請求項１に記載の酸化物を形成するためのスパッタリングターゲットであって、
   前記スパッタリングターゲットに含まれる金属元素の含有量（原子％）をそれぞれ、［Ｚｎ］、［Ｓｎ］、および［Ｉｎ］としたとき、下記式（１）〜（３）を満足することを特徴とするスパッタリングターゲット。
   ［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≧−０．５３×［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）＋０．３６ ・・・（１）
   ［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≧２．２８×［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）−２．０１ ・・・（２）
   ［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≦１．１×［Ｚｎ］／（［Ｚｎ］＋［Ｓｎ］）−０．３２ ・・・（３）
6. 請求項２に記載の酸化物を形成するためのスパッタリングターゲットであって、
   前記酸化物に含まれる金属元素の含有量（原子％）をそれぞれ、［Ｚｎ］、［Ｓｎ］、および［Ｉｎ］としたとき、下記式（６）を満足する請求項５に記載のスパッタリングターゲット。
   ［Ｉｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｓｎ］）≧０．０５ ・・・（６）