[go: up one dir, main page]

JP2012010372A5 - - Google Patents

Download PDF

Info

Publication number
JP2012010372A5
JP2012010372A5 JP2011171341A JP2011171341A JP2012010372A5 JP 2012010372 A5 JP2012010372 A5 JP 2012010372A5 JP 2011171341 A JP2011171341 A JP 2011171341A JP 2011171341 A JP2011171341 A JP 2011171341A JP 2012010372 A5 JP2012010372 A5 JP 2012010372A5
Authority
JP
Japan
Prior art keywords
packet
memory
bits
valid
cache line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011171341A
Other languages
English (en)
Other versions
JP2012010372A (ja
JP5167391B2 (ja
Filing date
Publication date
Priority claimed from US09/627,800 external-priority patent/US6851035B1/en
Application filed filed Critical
Publication of JP2012010372A publication Critical patent/JP2012010372A/ja
Publication of JP2012010372A5 publication Critical patent/JP2012010372A5/ja
Application granted granted Critical
Publication of JP5167391B2 publication Critical patent/JP5167391B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

メモリ(14)はキャッシュライン(22)によって構成され、パケット(12)はメモリ(14)内のキャッシュライン(22)に沿って格納されることが望ましい。メモリコントローラ(20)は、パケット(12)のデータのビットをメモリ(14)内のキャッシュライン中に格納することが望ましく、データのキャッシュラインには、キャッシュライン中の幾つのビットが有効であるかを示す識別子(24)がある。各キャッシュラインは、200ビット長であることが望ましい。識別子(24)は、各キャッシュラインの200ビットのエントリー毎の2ビットであることが望ましい。
データの各キャッシュライン、幾つのビットが有効であるかを示す2ビットフィールドと共に格納される。符号化された値は、
−200ビットは全て有効であるが、パケット境界にて終了しない、
−200ビットは全て有効であり、パケット境界にて終了する、
−少なくとも191ビットは有効であり、最初の無効なビットは、200から探索していくときに初めて見つかる0である、
−191未満のビットは有効であり、200〜193のビットは有効ビット数の計算を含む。
又は以下も同等である、即ち
−パケット境界は不明である、
−パケット境界は200ビットである、
−パケット境界は最も有効な数字0の隣りにある、及び
−パケット境界は、データビット200〜193によって示されるビットにある。
200ビットのエントリー毎に2ビットの識別器を用いるだけで、この特定のアプリケーションに必要なパケット境界情報を十分保存することが可能である。

Claims (6)

  1. パケットを格納する装置に於いて、
    パケットを保持するメモリと、
    ただ1つのパケット境界表示器が繋がった状態で、少なくとも1つの該パケットをメモリ内に格納する機構とを具えており、
    格納する機構は、メモリコントローラを有しており、所定数のビットがメモリ内に格納された後に、メモリコントローラはパケット境界表示器をメモリ内に設置し、
    メモリはキャッシュラインで構成され、パケットはメモリ内のキャッシュラインに沿って格納され、各キャッシュラインは、200ビット長であり、
    メモリコントローラは、パケットのビットデータをメモリのキャッシュラインに格納し、キャッシュラインの200ビットのエントリー毎に、以下の項目(i)乃至(iv)の何れか1つ:
    (i)200ビットは全て有効であるが、パケット境界にて終了しない、
    (ii)200ビットは全て有効であり、パケット境界にて終了する、
    (iii)少なくとも191ビットは有効であり、最初の無効なビットは、200から探索していくときに初めて見つかる0である、
    (iv)191未満のビットは有効であり、200〜193のビットは有効ビット数の計算を含む、
    を示す2ビットの識別器が格納される装置。
  2. メモリコントローラは、パケットの15キャッシュライン分がメモリ内に格納された後に、パケット境界表示器を挿入する請求項1に記載の装置。
  3. メモリコントローラは、パケットの優先に関し、パケット境界表示器に基づき、どのパケットがメモリから動かされるかを切り替える請求項2に記載の装置。
  4. パケットを格納する方法に於いて、
    メモリにてパケットを受け取る工程と、
    メモリコントローラを用いて、ただ1つのパケット境界表示器がパケットに繋がった状態で、少なくとも1つのパケットをメモリ内に格納する工程とを有しており、
    パケットを格納する工程は、所定のビット数がメモリ内に格納された後に、メモリコントローラを用いてメモリ内にパケット境界表示器を設置する工程と、メモリ内にキャッシュラインに沿ってパケットを格納する工程とを有し
    パケット境界表示器を設置する工程は、メモリのキャッシュラインにパケットのビットデータを格納する工程を有し、
    各キャッシュラインは、200ビット長であり、キャッシュラインの200ビットのエントリー毎に、以下の項目(i)乃至(iv)の何れか1つ:
    (i)200ビットは全て有効であるが、パケット境界にて終了しない
    (ii)200ビットは全て有効であり、パケット境界にて終了する、
    (iii)少なくとも191ビットは有効であり、最初の無効なビットは、200から探索していくときに初めて見つかる0である、
    (iv)191未満のビットは有効であり、200〜193のビットは有効ビット数の計算を含む、
    を示す2ビットの識別器が格納される方法。
  5. メモリコントローラは、パケットの15キャッシュライン分がメモリ内に格納された後に、パケット境界表示器を挿入する請求項4に記載の方法。
  6. パケットのビットデータを格納する工程の後には、パケットの優先に関し、パケット境界表示器に基づき、メモリからのパケットを切り替える工程がある請求項5に記載の方法。
JP2011171341A 2000-07-28 2011-08-04 パケット境界表示器を用いてパケットを格納する方法及び装置 Expired - Fee Related JP5167391B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/627,800 US6851035B1 (en) 2000-07-28 2000-07-28 Method and apparatus for storing data packets with a packet boundary indicator
US09/627800 2000-07-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001223986A Division JP2002101130A (ja) 2000-07-28 2001-07-25 パケット境界表示器を用いてパケットを格納する方法及び装置

Publications (3)

Publication Number Publication Date
JP2012010372A JP2012010372A (ja) 2012-01-12
JP2012010372A5 true JP2012010372A5 (ja) 2012-03-08
JP5167391B2 JP5167391B2 (ja) 2013-03-21

Family

ID=24516180

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2001223986A Pending JP2002101130A (ja) 2000-07-28 2001-07-25 パケット境界表示器を用いてパケットを格納する方法及び装置
JP2011171341A Expired - Fee Related JP5167391B2 (ja) 2000-07-28 2011-08-04 パケット境界表示器を用いてパケットを格納する方法及び装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2001223986A Pending JP2002101130A (ja) 2000-07-28 2001-07-25 パケット境界表示器を用いてパケットを格納する方法及び装置

Country Status (5)

Country Link
US (1) US6851035B1 (ja)
EP (1) EP1176768B1 (ja)
JP (2) JP2002101130A (ja)
AT (1) ATE375069T1 (ja)
DE (1) DE60130711T2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6973092B1 (en) * 2000-07-28 2005-12-06 Marconi Intellectual Property (Ringfence), Inc. Dynamic queue utilization
US7342942B1 (en) * 2001-02-07 2008-03-11 Cortina Systems, Inc. Multi-service segmentation and reassembly device that maintains only one reassembly context per active output port
US7392355B2 (en) * 2002-07-09 2008-06-24 International Business Machines Corporation Memory sharing mechanism based on priority elevation
US7043611B2 (en) * 2002-12-11 2006-05-09 Lsi Logic Corporation Reconfigurable memory controller
US20050038902A1 (en) * 2003-08-14 2005-02-17 Raju Krishnamurthi Storing data packets
US7822915B2 (en) * 2007-06-30 2010-10-26 Alcatel-Lucent Usa Inc. Memory controller for packet applications
JP5482230B2 (ja) * 2010-01-25 2014-05-07 富士通株式会社 通信装置、情報処理装置、通信装置の制御方法及び制御プログラム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1229434A (en) * 1983-12-23 1987-11-17 Northern Telecom Limited Multiplexer for bit oriented protocol data link control
JP2791037B2 (ja) * 1988-05-25 1998-08-27 株式会社日立製作所 パケットデータ転送制御装置
US5128665A (en) * 1989-08-21 1992-07-07 Motorola, Inc. Selective call signalling system
US5128926A (en) * 1990-03-21 1992-07-07 Digital Equipment Corporation Updating link state information in networks
US5414650A (en) * 1993-03-24 1995-05-09 Compression Research Group, Inc. Parsing information onto packets using context-insensitive parsing rules based on packet characteristics
JP3271640B2 (ja) * 1994-11-30 2002-04-02 川崎マイクロエレクトロニクス株式会社 デジタルデータ受信装置
JPH08172435A (ja) * 1994-12-19 1996-07-02 Matsushita Electric Ind Co Ltd 固定長パケットによる通信装置
EP0735487B1 (en) 1995-03-31 2001-10-31 Sun Microsystems, Inc. A fast, dual ported cache controller for data processors in a packet switched cache coherent multiprocessor system
JPH09162855A (ja) * 1995-12-13 1997-06-20 Fujitsu Ltd シリアル・データ受信方式
JP2842524B2 (ja) * 1996-06-06 1999-01-06 日本電気株式会社 マルチキャストグループ構成方法及びマルチキャスト通信ネットワーク
US5974511A (en) * 1997-03-31 1999-10-26 Sun Microsystems, Inc. Cache subsystem with pseudo-packet switch
US5893121A (en) 1997-04-23 1999-04-06 Sun Microsystems, Inc. System and method for swapping blocks of tagged stack entries between a tagged stack cache and an untagged main memory storage
US6078587A (en) * 1997-06-23 2000-06-20 Sun Microsystems, Inc. Mechanism for coalescing non-cacheable stores
EP1630997B1 (en) * 1997-12-26 2011-02-16 Panasonic Corporation Coded signal reproduction apparatus
US6161155A (en) * 1998-07-20 2000-12-12 Hewlett-Packard Company Apparatus and method for storing retrievable boundary information into a buffer memory of a receiving device
JP2000200175A (ja) * 1998-11-04 2000-07-18 Sharp Corp データ送出システム
JP2000215446A (ja) * 1999-01-26 2000-08-04 Ricoh Co Ltd 情報記録再生装置

Similar Documents

Publication Publication Date Title
JP2012010372A5 (ja)
JP2015509640A5 (ja)
JP2013025793A5 (ja)
TWI456578B (zh) 非揮發性記憶體之管理方法
JP2014081953A5 (ja) システムおよび装置
JP2017519286A5 (ja)
RU2015134169A (ru) Определение профиля пути, используя комбинацию аппаратных и программных средств
JP2015534157A5 (ja)
GB2505844A (en) Moving blocks of data between main memory and storage class memory
JP2009537935A5 (ja)
JP2013229038A5 (ja)
JP2011525680A5 (ja)
WO2008094475A3 (en) Flash storage partial page caching
JP2012079403A5 (ja)
JP2014167790A5 (ja)
JP2012523055A5 (ja)
WO2015020900A3 (en) Method and device for error correcting code (ecc) error handling
WO2010057181A3 (en) Simultaneous state-based cryptographic splitting in a secure storage appliance
JP2014521245A5 (ja)
WO2014150516A3 (en) System and method to reduce read latency of a data storage device
JP2016505940A5 (ja)
GB2522373A (en) Storage system and method of storing and managing data
MX350915B (es) Terminacion de comando de averiguacion en memorias flash.
JP2017513340A5 (ja)
MY180992A (en) Memory latency management