JP2791037B2 - パケットデータ転送制御装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、伝送路におけるパケットデータ転送制御方
式に関し、特に可変長パケツトデータを扱うパケツト交
換機間、端末−パケツト交換機間の伝送に好適なパケツ
トデータ転送制御方式に関する。

〔従来の技術〕

従来の装置は、電子通信学会交換研究会SE86-64や特
開昭61-58360において論じられているように、バツフア
メモリがパケツトデータ毎に固定的に分けられている。
たとえば、電子通信学会交換研究会SE86-64では、バツ
フア1MByteが4192Byte毎に区切られているため、252個
のパケツトデータを収容できる。バツフアが飽和する前
に端末側にパケツトデータの出力を禁止する信号を送る
方式の場合を考えてみる。この出力禁止信号を送信して
から端末がパケツトデータを出力停止するまでの時間を
2ms,パケツトデータの転送速度を1Mbit/sとしたとき、1
0Byte（80bit）の短かいパケツトデータは出力禁止信号
を送信した後に25個伝送されることになる。したがつ
て、この条件では、25個分（839,200bit）のバツフア量
になつたときに出力禁止信号を出力しなければならな
い。ところで、2msで1Mbit/sの場合には、実際のデータ
は2000bitしか送信されないが、このことを考慮する
と、839,200bitで出力禁止信号を出力するのは、バツフ
アメモリの使用効率が悪い。従来の方式は、上記のよう
な出力禁止信号の出力に伴なうバツフアメモリの使用効
率の悪さについて考慮されていなかつた。

〔発明が解決しようとする課題〕

上記従来技術は、バツフアメモリが飽和防止のときに
出力する出力禁止信号によりデータ出力が禁止されるま
での遅延とその遅延の間に転送されるパケツトデータの
数について配慮がされておらず、バツフアメモリの使用
効率の悪さに問題があつた。

本発明の目的は、データ出力が禁止されるまでの遅延
の間に転送されるパケツトデータの数に依存せずに、こ
の遅延時間の間に転送されるビツト数に依存して輻湊制
御を行えるようにしたパケットデータ転送制御方式を提
供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明によるパケットデ
ータ転送制御方式では、受信側装置が、伝送路から受信
した可変長パケットデータを一時的に蓄積するためのバ
ッファメモリと、アドレス値が上記バッファメモリの最
大値に達した場合には最小値に戻るように書き込みアド
レスを循環的に発生しながら、上記バッファメモリに上
記伝送路からの受信パケットデータを順次に格納するデ
ータ書き込み手段と、アドレス値が上記バッファメモリ
の最大値に達した場合には最小値に戻るように読み出し
アドレスを循環的に発生しながら、上記バッファメモリ
から受信パケットデータを順次に読み出すデータ読み出
し手段と、上記上記書き込みアドレスと読み出しアドレ
スとの関係から上記バッファメモリの空き領域を監視
し、空き領域が所定の閾値以下となった時点で、上記パ
ケットデータの送信元装置に輻湊制御信号を送信する輻
湊制御手段とを備え、上記輻湊制御信号に応答して上記
送信元装置にパケットデータの送信を抑制させるように
したことを特徴とする。

なお、本発明の好ましい実施例では、上記バッファメ
モリの記憶エリアを隙間なく利用してパケットデータを
連続的に格納した場合にパケット毎のデータ読み出しを
可能とするために、バッファメモリに格納された各可変
長パケット毎の区切り位置を示す情報を記憶するための
手段を有し、データ読み出し手段が、上記区切り位置情
報に従って受信データの読み出し動作を行うようにして
いる。

〔作用〕

バツフアメモリ飽和防止の出力禁止信号が転送されて
からパケツトデータが出力停止になるまでに、最悪、出
力停止になるまでの遅延時間分のデータと最大パケツト
長のデータを合わせたデータ量が転送される可能性があ
る。バツフアメモリに連続的にデータが格納されている
場合、出力禁止信号を出力してからも転送される可能性
のある分だけのメモリ量になつたときに輻湊制御信号
（出力禁止信号）を出力すれば、転送データによりバツ
フアメモリが飽和することがない。これは、パケツトデ
ータを連続的に格納するため、バツフアメモリは残つた
メモリ量だけデータを格納できるためである。メモリ格
納方式においてパケツトデータ毎にパケツト最大長のエ
リアを与える方式では、短かいパケツトデータが連続的
に転送されるとデータを連続的にすきまなく格納できな
いので未使用エリアがメモリに残るが、本方式ではこの
ような無駄が生じない。

〔実施例〕

以下、本発明の実施例を第１図〜第６図により説明す
る。

第１図は、本発明のパケツトデータ転送システムの構
成図を示す。出力回路１−３から出力されたパケツトデ
ータは、パケツトデータ線１−５を通つてメモリ１−１
に格納される。メモリ１−１の中のパケツトデータは、
処理されて減少するが、この減少分よりも多くのパケツ
トデータがパケツトデータ線から転送されればメモリが
飽和する。したがつて、空きメモリ数表示信号線１−７
を通してメモリ１−１からメモリ監視回路へ空きメモリ
数を通知し、もし、メモリ監視回路がその情報によりメ
モリ１−１の飽和発生を予想したならば、輻湊制御信号
を信号線１−６に転送する。

出力制御回路１−４は、この輻湊制御信号を受信する
と出力禁止信号を信号線１−８に出力し、出力回路１−
３からパケツトデータを出力するのを停止させる。この
ようにして、パケツトデータの防飽を防止できる。

第２図は、第１図のメモリ１−１の格納法を示してい
る。パケツトデータはアドレスの小さい順に連続的にメ
モリに書き込まれる。メモリからデータを読み出すのも
アドレスの小さい順である。

ただし、第３図のように書き込みアドレスが最も大き
なアドレスを越えたときは、最も小さなアドレスから始
める。ここで、メモリからデータを読み出すときは、空
きバツフア領域より大きなアドレスの中で最も小さいも
のから始める。

ところで、メモリ１−１から空きメモリ数表示信号が
出力されてからこの信号により輻湊制御信号が発生する
ことにより出力回路１−３からデータ出力が停止するま
でに、最悪、空きメモリ数表示信号発生から出力回路が
出力禁止信号を認識するまでに発生するパケツトデータ
と最大パケツト長のデータを合わせたデータ量が、メモ
リ１−１に転送される可能性がある。したがつて、空き
メモリ数が転送される可能性があるデータ量以下に表示
されたならば、メモリ監視回路１−２は輻湊制御信号を
出力するようにすればよい。

メモリにパケツトデータを連続的に格納する場合、パ
ケツトデータが可変長であるならば、パケツトデータ間
の区切りを表示する手段が必要である。第４図は、その
区切りの表示法の１例を示す。ただし、このシステムで
取扱うパケツトのパケツト長は、１バイト、すなわち、
８ビツトの整数倍であるものとする。

８ビツトずつに区切られたパケツトデータにパケツト
区切り表示ビツトを付ける。パケツト区切り表示ビツト
はパケツトデータが最後のバイトとなるところを０、最
後のバイトではないところでは１に表示する。なお、空
きメモリ領域は、書き込みアドレスのところから読み出
しアドレスのところまでで（書き込みアドレスより読み
出しアドレスが小さい場合には、書き込みアドレスから
最大アドレスまでと、最小アドレスから読み出しアドレ
スまで）、この区間のパケツト区切り表示ビツトとデー
タの値は、特別な処理をしない限り、以前に書き込まれ
たものがそのまま残つていて、有効なデータはない。

次に、第１図のメモリ１−１におけるアドレシングを
する手段、パケツトの区切り表示を設定する手段等につ
いて、第５図を用いて述べる。

パケツトデータは端子５−１を通して、パケツトデー
タ識別回路５−６に入る。パケツトデータ識別回路５−
６では、入力端子５−１のデータでパケツトデータであ
るか無効データであるかを識別し、もし、パケツトデー
タであれば、書き込みアドレスカウンタ５−８をカウン
トアツプしながらパケツトデータを順次パケツトデータ
メモリ５−９に格納する。これと同時に、最終データ識
別回路５−７はパケツトデータのうちで、最終データで
あるときは０を、それ以外のときは１を出力し、パケツ
トデータに対応してパケツト区切り表示データをパケツ
トデータ区切り表示メモリ5-10に格納する。

パケツトデータメモリ５−９にパケツトデータを格納
したならば、使用メモリ数計測回路5-13は書き込みアド
レスカウンタ５−８の値と読み出しアドレスカウンタ5-
11の値からパケツトデータメモリ５−９にパケツトデー
タが格納されていることを検出し、読み出しアドレスカ
ウンタ5-11により、まず、パケツトヘツダーの部分のデ
ータだけ出力させる。パケツトヘツダー検出回路5-12
は、パケツトデータメモリ５−９とパケツトデータ区切
り表示メモリ5-10の出力データをもとに、まず、パケツ
トヘツダーの部分のデータだけを受信し、読み出しアド
レスカウンタ5-11を一担止めて、出力要求回路5-16に対
して、出力要求端子５−４を通してパケツトデータの出
力先に出力要求させる。

出力先が、出力許可端子５−３を通して、出力許可信
号を出力許可回路5-15へ送信したならが、出力許可回路
5-15は、出力回路5-14を出力可能な状態にし、読み出し
アドレスカウンタ5-11をカウントアツプさせて、パケツ
トデータをパケツトメモリ５−９から読み出し、パケツ
トヘツダー検出回路5-12、出力回路5-14を通し、パケツ
トデータ出力端子５−２へ出力させる。このとき、パケ
ツトデータ区切り表示メモリ5-10は、パケツト区切り表
示信号を出力し、パケツトデータメモリ５−９から１つ
のパケツトデータを最後まで出力させる。次のパケツト
データがパケツトデータメモリ５−９にある場合には、
パケツトデータメモリ５−９はそのパケツトデータのパ
ケツトヘツダーの部分をパケツトヘツダー検出回路5-12
に読み出し、パケツトヘツダー検出回路5-12は、出力要
求回路5-16を通して出力要求する。もし、次のパケツト
データがない場合には、パケツトヘツダー検出回路5-12
は次のパケツトデータが転送されるまで、出力要求を送
信することを待つ。

使用メモリ数計数回路5-13は、書き込みアドレスカウ
ンタ５−８の値と読み出しアドレスカウンタ5-11の値か
ら使用メモリ数を計測し、それによつて空きメモリ数を
計算し、メモリ監視回路１−２にその値を転送する。メ
モリ監視回路１−２は、空きメモリがなくなり、まだ読
み出されていないデータの上に、新たにデータが書き込
まれることが起こる前に、その可能性がある空きメモリ
数まで減少したら、輻湊制御信号を出力し、パケツトデ
ータがメモリ１−１へ転送されるのを禁止する。

輻湊制御信号を出力すべき空きメモリ数を求めてみ
る。使用メモリ数計数回路5-13が書き込みアドレスと読
み出しアドレスから空きメモリ数を計算し、その値をメ
モリ監視回路１−２へ転送し、メモリ監視回路１−２が
その値によつて輻湊制御信号を出力し、この輻湊制御信
号によりパケツトデータをメモリ１−１へ出力する側の
出力が停止するまでの遅延時間をＴとする。また、出力
側からメモリ１−１へパケツトデータを転送する速度を
Ｖとする。パケツト長の最大値をＬとしたとき、求める
べき空きメモリ数Ｎは、 Ｎ＝Ｌ＋VT …（１） となる。従がつて、空きメモリ数Ｎは式（１）に示され
る値以下になつたとき、輻湊制御信号を出力すればよ
い。

パケツトデータ間の区切りを表示する手段としては、
この他に、メモリにおけるパケツトデータの最初、また
は、最後のアドレスを示すテーブルを設ける方法が考え
られる。この方式は、第４図に示す方法に比べ、メモリ
に格納されるパケツトデータの個数がテーブルの大きさ
に依存し、もし、テーブルの大きさを超える個数のパケ
ツトデータがメモリに格納されると、空き領域がたとえ
あつてもパケツトデータを格納できなくなるという欠点
がある。しかし、第４図の方式では、どれだけの個数の
パケツトデータを格納しようと、空きメモリ領域に余裕
のある限りパケツトデータを格納でき、メモリ管理が容
易である。

なお、本方式では、パケツトデータ毎に固定的にメモ
リ領域を区切る方式のように、短かいパケツトデータが
多く転送されるとその個数だけのメモリ領域を必要とす
る方式ではなく、パケツトデータの個数とは関係なく転
送されるデータのバイト数だけのメモリ領域を必要とす
る方式であり、出力回路１−３がパケツトデータ出力停
止とする判断は、最悪でも転送されるデータ量だけを考
慮すればよく、効率がよい。

第６図は、端末とインターフエース回路間のデータ転
送の一例を示している。端末６−１の出力回路６−７か
ら出力されるパケツトデータは、多重回路６−９、分離
回路6-13を通してインターフエース回路６−２のメモリ
6-14に格納される。インターフエース回路６−２の出力
回路6-20から出力されるパケツトデータは、多重回路6-
18、分離回路6-12を通して端末６−１のメモリ6-11に格
納される。

メモリ監視回路6-15から出力される輻湊制御信号は、
多重回路6-18、分離回路6-12を通して出力制御回路６−
８に入力され、出力回路６−７からのパケツトデータの
出力を制御する。同様に、メモリ監視回路6-10から出力
される輻湊制御信号は、多重回路６−９、分離回路6-13
を通して出力制御回路6-19に入力され、出力回路6-20か
らのパケツトデータの出力を制御する。

信号線6-22は第７図（ａ）にようにパケツトデータ信
号が転送され、信号線6-23の輻湊制御信号と多重化さ
れ、信号線６−３では第７図（ｂ）のフレーム構成とな
る。この図でＦはフレーム同期信号、Ｃは輻湊制御信号
である。信号線６−３の信号は、分離回路6-13で、パケ
ツトデータ信号と輻湊制御信号に分離され、それぞれ、
信号線6-26、信号線6-27へ転送される。同様に、信号線
6-29のパケツトデータ信号と信号線6-28の輻湊制御信号
は多重回路6-18で多重化され、信号線６−４に転送さ
れ、分離回路6-12でパケツトデータ信号と輻湊制御信号
に分離され、それぞれ、信号線6-25、信号線6-24に転送
される。

インターフエース回路６−２のメモリ6-14にパケツト
データが格納されるとバス制御回路６−６に出力要求を
出し、バカ制御回路６−６がバス使用権を与えることを
バス出力制御回路6-16に通知し、メモリ6-14のパケツト
データをバス出力回路6-17を通して、バス６−５へ転送
する。また、バス６−５に転送されているパケツトデー
タで宛て先が端末６−１になつているものは、メモリ6-
21に格納し、出力回路6-20を通して端末６−１のメモリ
6-11へ転送する。このように、端末同志のパケツトデー
タの転送は、インターフエース回路とバスを通して行な
える。なお、バス制御方式としては、このほかに、ボー
リング方式、CSMA/CD方式、トークン方式等が考えられ
る。また、インターフエース回路間のパケツトデータ転
送手段としては、バス以外にリングも考えられる。

〔発明の効果〕

本発明によれば、メモリ飽和を防止する輻湊制御信号
を出力するのは、空きメモリ数が輻湊制御信号が出力停
止を行なうまでの遅延時間中に転送されるデータ量と最
大長のパケツトデータのデータ量を合わせたデータ量に
なつたときであり、効率がよい。たとえば、最大パケツ
ト長4,192Byte（33,536bit），最少パケツト長10Byte
（80bit），輻湊制御信号が出力停止を行なうまでの遅
延時間を2ms、パケツトデータの転送速度が1Mbit/sの場
合を考えてみる。遅延時間2msに転送されるデータ量は
2,000bitであり、空きメモリ数が、35,536bit（2,000＋
33,536）のとき、輻湊制御信号を出力すればよい。

ところで、メモリを最大パケツト長毎に区切り、その
分割された領域に１つずつパケツトデータを入れる方式
を考てみる。この場合、遅延時間2msの間に、最悪、最
少パケツト長80bitのパケツトデータが25個転送される
ため、空きメモリ数が、871,936bit（25×33,536＋33,5
36）のときにすでに輻湊制御信号を出力しなければなら
ず、本発明に比べ不効率であることがわかる。

【図面の簡単な説明】

第１図は、本発明のパケツトデータ転送システムの構成
を示すブロツク図、第２図，第３図，第４図は、第１図
のメモリ１−１におけるパケツトデータの格納法を示す
説明図、第５図は、第１図のメモリ１−１の詳細構成を
示すブロツク図、第６図は、本発明の実施例の端末とイ
ンターフエース回路のブロツク図、第７図（ａ）は、第
６図の信号線6-22,6-25,6-26,6-29のフレーム構成図、
第７図（ｂ）は、第６図の信号線６−3,6−４のフレー
ム構成図である。１−１……メモリ、１−２……メモリ
監視回路、１−３……出力回路、１−４……出力制御回
路、１−５……パケツトデータ線、１−６……輻湊制御
信号線、１−７……空きメモリ数表示信号線、１−８…
…出力禁止信号線、５−１……パケツトデータ入力端
子、５−２……パケツトデータ出力端子、５−３……出
力許可端子、５−４……出力要求端子、５−５……輻湊
制御信号端子、５−６……パケツトデータ識別回路、５
−７……最終データ識別回路、５−８……書き込みアド
レスカウンタ、５−９……パケツトデータメモリ、5-10
……パケツトデータ区切り表示メモリ、5-11……読み出
しアドレスカウンタ、5-12……パケツトヘツダー検出回
路、5-13……使用メモリ数計測回路、5-14……出力回
路、5-15……出力許可回路、5-16……出力要求回路。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】伝送路から受信した可変長パケットデータ
   を一時的に蓄積するためのバッファメモリと、 上記伝送路からの受信パケットデータを上記バッファメ
   モリに格納する際、書き込みアドレスの値を連続的にカ
   ウントアップさせながら格納し、上記バッファメモリの
   最大値に達した場合には最小値に戻るように書き込みア
   ドレスを循環的に発生しながら、上記バッファメモリに
   上記伝送路からの受信パケットデータを順次に格納する
   データ書き込み手段と、 上記データ書き込み手段による上記バッファメモリに対
   する受信パケットデータの書き込みと対応させて、該書
   き込まれるパケットデータの最後のバイトに対してパケ
   ット区切り表示情報を記憶するパケット区切り記憶手段
   と、 上記バッファメモリから受信パケットデータを読み出す
   際、読み出しアドレスの値を連続的にカウントアップさ
   せながら、上記パケット区切り記憶手段からのパケット
   区切り信号に基づき受信パケットデータの最後まで読み
   出し、アドレス値が上記バッファメモリの最大値に達し
   た場合には最小値に戻るように読み出しアドレスを循環
   的に発生しながら、上記バッファメモリから受信パケッ
   トデータを順次に読み出すデータ読み出し手段と、 上記書き込みアドレスと読み出しアドレスとの関係によ
   り求まるバッファの空き領域が、パケット長の最大値
   と、パケットデータの送信の抑制が実行されるまでの間
   に転送されるデータ量との和以下となった時点で、上記
   パケットデータの送信元装置に輻輳制御信号を送信する
   輻輳制御手段とを備え、 上記輻輳制御信号に応答して上記送信元装置にパケット
   データの送信を抑制させるようにしたことを特徴とする
   パケットデータ転送制御装置。