[go: up one dir, main page]

JP2011091289A - 半導体素子の製造方法および半導体素子 - Google Patents

半導体素子の製造方法および半導体素子 Download PDF

Info

Publication number
JP2011091289A
JP2011091289A JP2009245160A JP2009245160A JP2011091289A JP 2011091289 A JP2011091289 A JP 2011091289A JP 2009245160 A JP2009245160 A JP 2009245160A JP 2009245160 A JP2009245160 A JP 2009245160A JP 2011091289 A JP2011091289 A JP 2011091289A
Authority
JP
Japan
Prior art keywords
layer
substrate
sapphire substrate
grown
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009245160A
Other languages
English (en)
Inventor
Akira Omae
暁 大前
Kota Tokuda
耕太 徳田
Sukeyuki Arimochi
祐之 有持
Nobuhiro Suzuki
伸洋 鈴木
Harunori Shiomi
治典 塩見
Tomokimi Hino
智公 日野
Katsunori Yanashima
克典 簗嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009245160A priority Critical patent/JP2011091289A/ja
Priority to US12/906,217 priority patent/US8435880B2/en
Priority to CN201010516976.6A priority patent/CN102054671B/zh
Publication of JP2011091289A publication Critical patent/JP2011091289A/ja
Priority to US13/847,943 priority patent/US20130250992A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/3013—AIIIBV compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】表面が平坦でかつ結晶性が良好な、素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層をサファイア基板などの基板上に、バッファ層を成長させることなく成長させることができる半導体素子の製造方法およびそのような方法により製造される半導体素子を提供する。
【解決手段】窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体素子を製造する場合に、Ｒ面からＣ軸方向に−０．５°以上０°以下オフした主面を有するサファイア基板１１上に、素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層１２をバッファ層を成長させることなく直接成長させる。
【選択図】図１

Description

この発明は、半導体素子の製造方法および半導体素子に関し、例えば、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた発光ダイオードなどの半導体素子に適用して好適なものである。
従来、素子構造を形成するＧａＮ系半導体などの窒化物系ＩＩＩ−Ｖ族化合物半導体をサファイア基板上に結晶成長させる場合には、基板上にまずＧａＮやＡｌＮなどからなるバッファ層を成長させるのが一般的である（例えば、非特許文献１〜５参照。）。このようにサファイア基板上にバッファ層を成長させてから窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより、サファイア基板と窒化物系ＩＩＩ−Ｖ族化合物半導体との格子不整合が大きくても、窒化物系ＩＩＩ−Ｖ族化合物半導体層に発生する貫通転位を低減することができる。この結果、表面が平坦でかつ結晶性が良好な窒化物系ＩＩＩ−Ｖ族化合物半導体層を得ることができる。
H.Amano et al.,Appl.Phys.Lett.48,353(1986) I.Akasaki et al.,J.Cryst.Growth 98,209(1989) K.Hiramatsu et al.,J.Cryst.Growth 115,628(1991) 天野浩、赤碕勇、応用物理 68,768(1999) I.Akasaki,J.Cryst.Growth 221,231(2000)
上述のように、素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長前にバッファ層を成長させることは、半導体素子の製造工程の増加を招くため、製造工程の簡略化の観点からは望ましくない。しかしながら、現状では、バッファ層を成長させないで、素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させても、表面が平坦でかつ結晶性が良好な窒化物系ＩＩＩ−Ｖ族化合物半導体層を得ることは困難である。
そこで、この発明が解決しようとする課題は、表面が平坦でかつ結晶性が良好な、素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層をサファイア基板などの基板上に、バッファ層を成長させることなく成長させることができる半導体素子の製造方法を提供することである。
この発明が解決しようとする他の課題は、上記の半導体素子の製造方法により製造することができる半導体素子を提供することである。
上記課題および他の課題は、添付図面を参照した本明細書の記述より明らかとなるであろう。
上記課題を解決するために、この発明は、
Ｒ面からＣ軸方向に−０．５°以上０°以下オフした主面を有する、六方晶系の結晶構造を有する物質からなる基板上に素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を、バッファ層を成長させることなく直接成長させる工程を有する半導体素子の製造方法である。
また、この発明は、
Ｒ面からＣ軸方向に−０．５°以上０°以下オフした主面を有する、六方晶系の結晶構造を有する物質からなる基板と、
上記基板上にバッファ層を成長させることなく直接成長された、素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有する半導体素子である。
また、この発明は、
Ｒ面からＣ軸方向に−０．５°以上０°以下オフした主面を有する、六方晶系の結晶構造を有する物質からなる基板と、
上記基板上にバッファ層を成長させることなく直接成長された、素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有する半導体素子を有する電子機器である。
また、この発明は、
Ｒ面からＣ軸方向に−０．５°以上０°以下オフした主面を有する、六方晶系の結晶構造を有する物質からなる基板からなる窒化物系ＩＩＩ−Ｖ族化合物半導体成長用基板である。
この発明において、「Ｒ面からＣ軸方向に−０．５°以上０°以下オフした主面」における主面のオフ角の正負の定義は図４２ＡおよびＢに示すとおりである。図４２Ａは六方晶系の結晶構造を有する結晶のいくつかの結晶面および結晶方位を示し、図４２Ｂは図４２Ａに示す結晶をＲ面（（１−１０２）面）に垂直なＡ面（（１１−２０）面）に垂直な方向から見た断面図である。図４２Ｂに示すように、Ａ面に平行でかつＣ軸（［０００１］）を含む面内で、基板の主面の法線の方向が、Ｒ面の法線の方向、すなわちＲ軸方向よりも、Ｃ軸方向に近づく方向が負（−）のオフ角、Ｃ軸方向から遠ざかる方向が正（＋）のオフ角である。
窒化物系ＩＩＩ−Ｖ族化合物半導体層は、一般的には、Ａｌx Ｂy Ｇａ1-x-y-z Ｉｎz Ａｓu Ｎ1-u-v Ｐv （ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｕ≦１、０≦ｖ≦１、０≦ｘ＋ｙ＋ｚ＜１、０≦ｕ＋ｖ＜１）からなる。窒化物系ＩＩＩ−Ｖ族化合物半導体層は、より具体的には、Ａｌx Ｂy Ｇａ1-x-y-z Ｉｎz Ｎ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｘ＋ｙ＋ｚ＜１）からなり、典型的には、Ａｌx Ｇａ1-x-y Ｉｎz Ｎ（ただし、０≦ｘ≦１、０≦ｚ≦１）からなる。窒化物系ＩＩＩ−Ｖ族化合物半導体層の具体例を挙げると、ＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮなどからなるものである。窒化物系ＩＩＩ−Ｖ族化合物半導体層としては、好適には、ＧａＮ、Ｉｎx Ｇａ1-x Ｎ（０＜ｘ＜０．５）、Ａｌx Ｇａ1-x Ｎ（０＜ｘ＜０．５）、Ａｌx Ｉｎy Ｇａ1-x-y Ｎ（０＜ｘ＜０．５、０＜ｙ＜０．２）などからなるものが用いられる。
窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法としては、各種のエピタキシャル成長法を用いることができ、必要に応じて選択される。例えば、有機金属化学気相成長（ＭＯＣＶＤ）、ハイドライド気相エピタキシャル成長あるいはハライド気相エピタキシャル成長（ＨＶＰＥ）、分子線エピタキシー（ＭＢＥ）などを用いることができる。
六方晶系の結晶構造を有する物質からなる基板としては、例えば、サファイア、ＳｉＣ（６Ｈ、４Ｈを含む）、α−ＺｎＳ、ＺｎＯなどからなる基板を用いることができる。基板としては、窒化物系ＩＩＩ−Ｖ族化合物半導体（ＧａＮ、ＡｌＧａＩｎＮ、ＡｌＮ、ＧａＩｎＮなど）からなる基板を用いてもよい。あるいは、基板として、六方晶系の結晶構造を有する物質と異なる物質からなる基板上に六方晶系の結晶構造を有する物質を成長させたものを用いてもよい。
半導体素子は、例えば、発光ダイオードや半導体レーザなどの発光素子、電子走行素子などである。電子走行素子は、例えば、高電子移動度トランジスタなどの電界効果トランジスタ（ＦＥＴ）やヘテロ接合バイポーラトランジスタ（ＨＢＴ）などのバイポーラトランジスタのようなトランジスタなどであるが、これに限定されるものではない。半導体素子はさらに、フォトダイオードなどの受光素子あるいはセンサ、太陽電池などであってもよい。
電子機器は、半導体素子を用いるものである限り全てのものが含まれ、携帯型のものと据え置き型のものとの双方を含む。発光素子を用いる電子機器の具体例を挙げると、発光ダイオードバックライト（液晶ディスプレイのバックライトなど）、発光ダイオード照明装置、発光ダイオードディスプレイなどが挙げられる。電子機器としては、発光ダイオードを光源とするプロジェクタあるいはリアプロジェクションテレビ、グレーティングライトバルブ（ＧＬＶ）なども挙げられる。そのほか、電子機器としては、携帯電話、モバイル機器、ロボット、パーソナルコンピュータ、車載機器、各種家庭電気製品なども挙げられる。
例えば、赤色発光の発光素子、緑色発光の発光素子および青色発光の発光素子をそれぞれ複数個、基板などの上に配列するバックライト、照明装置、ディスプレイ、光源セルユニットなどにおいては、赤色発光の発光素子、緑色発光の発光素子および青色発光の発光素子のうちの少なくとも一つの発光素子として上記の半導体素子からなる発光素子を用いることができる。赤色発光の発光素子としては、例えば、ＡｌＧａＩｎＰ系半導体を用いたものを用いることもできる。
一方、極薄い低温バッファ層を成長させるだけで、表面が平坦でかつ結晶性が良好な、素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層をサファイア基板などの基板上に成長させることができれば、半導体素子の製造工程の負担を最小限に抑えることができ、バッファ層を成長させない場合に近い効果を得ることができる。この課題は以下の発明により解決することができる。以下の発明においては、その性質に反しない限り、上述の発明に関連して説明したことが成立する。
すなわち、上記課題を解決するために、この発明は、
Ｒ面からＣ軸方向に−０．１°以上０．５°以下オフした主面を有する、六方晶系の結晶構造を有する物質からなる基板上に低温ＧａＮバッファ層を成長させた後、素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる工程を有し、
上記基板のオフ角をθ（°）、上記低温ＧａＮバッファ層の厚さをｔ（ｎｍ）としたとき、（ｔ，θ）が、ｔθ平面上における、不等式
θ≦０．０３１ｔ−０．０６３
θ≧０．０１６ｔ−０．１
θ≦０．５
θ≧−０．１
ｔ＞０
で表される領域内に存在する半導体素子の製造方法である。
上記の不等式で表される領域を図４２において斜線を施した領域として示す。この領域の導出については後に詳細に説明する。
また、この発明は、
Ｒ面からＣ軸方向に−０．１°以上０．５°以下オフした主面を有する、六方晶系の結晶構造を有する物質からなる基板と、
上記基板上に成長された低温ＧａＮバッファ層と、
上記低温ＧａＮバッファ層上に成長された、素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記基板のオフ角をθ（°）、上記低温ＧａＮバッファ層の厚さをｔ（ｎｍ）としたとき、（ｔ，θ）が、ｔθ平面上における、
θ≦０．０３１ｔ−０．０６３
θ≧０．０１６ｔ−０．１
θ≦０．５
θ≧−０．１
ｔ＞０
で表される領域内に存在する半導体素子である。
また、この発明は、
Ｒ面からＣ軸方向に−０．１°以上０．５°以下オフした主面を有する、六方晶系の結晶構造を有する物質からなる基板と、
上記基板上に成長された低温ＧａＮバッファ層と、
上記低温ＧａＮバッファ層上に成長された、素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記基板のオフ角をθ（°）、上記低温ＧａＮバッファ層の厚さをｔ（ｎｍ）としたとき、（ｔ，θ）が、ｔθ平面上における、
θ≦０．０３１ｔ−０．０６３
θ≧０．０１６ｔ−０．１
θ≦０．５
θ≧−０．１
ｔ＞０
で表される領域内に存在する半導体素子を有する電子機器である。
上述のように構成されたこの発明においては、基板の面方位の選定により、バッファ層を成長させることなく、表面が平坦でかつ結晶性が良好な窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることができる。
また、上述のように構成されたこの発明においては、基板の面方位の選定および低温ＧａＮバッファ層の厚さの選定により、極薄い低温ＧａＮバッファ層を成長させるだけで、表面が平坦でかつ結晶性が良好な窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることができる。
この発明によれば、表面が平坦でかつ結晶性が良好な、半導体素子の素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層をサファイア基板などの基板上にバッファ層を成長させることなく成長させることができ、この窒化物系ＩＩＩ−Ｖ族化合物半導体層を用いて特性の良好な半導体素子を実現することができる。そして、この特性の良好な半導体素子を用いて高性能のバックライト、照明装置、ディスプレイなどの各種の電子機器を実現することができる。
また、この発明によれば、極薄い低温ＧａＮバッファ層を成長させるだけで、表面が平坦でかつ結晶性が良好な、半導体素子の素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることができ、この窒化物系ＩＩＩ−Ｖ族化合物半導体層を用いて特性の良好な半導体素子を実現することができる。そして、この特性の良好な半導体素子を用いて高性能のバックライト、照明装置、ディスプレイなどの各種の電子機器を実現することができる。
この発明の第１の実施の形態による半導体素子の製造方法を説明するための断面図である。 この発明の第１の実施の形態において種々のオフ角を有するサファイア基板上に成長されたＧａＮ層の表面の光学顕微鏡像（×５）を示す図面代用写真である。 この発明の第１の実施の形態において種々のオフ角を有するサファイア基板上に成長されたＧａＮ層の表面の光学顕微鏡像（×１００）を示す図面代用写真である。 この発明の第１の実施の形態において種々のオフ角を有するサファイア基板上に成長されたＧａＮ層の表面の光学顕微鏡微分干渉像を示す図面代用写真である。 この発明の第１の実施の形態において種々のオフ角を有するサファイア基板上に成長されたＧａＮ層の表面の蛍光像を示す図面代用写真である。 この発明の第２の実施の形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第２の実施の形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第３の実施の形態による発光ダイオードバックライトの製造方法を説明するための断面図である。 この発明の第３の実施の形態による発光ダイオードバックライトの製造方法を説明するための斜視図である。 この発明の第３の実施の形態による発光ダイオードバックライトの製造方法を説明するための斜視図である。 この発明の第４の実施の形態による発光ダイオードバックライトの製造方法を説明するための斜視図である。 この発明の第５の実施の形態による半導体素子の製造方法を説明するための略線図である。 この発明の第５の実施の形態において種々のオフ角を有するサファイア基板上に厚さ１９ｎｍの低温ＧａＮバッファ層を介して成長されたＧａＮ層の表面の光学顕微鏡像（×５）を示す図面代用写真である。 この発明の第５の実施の形態においてサファイア基板上に低温ＧａＮバッファ層を介して成長された厚さ１９ｎｍのＧａＮ層の表面の光学顕微鏡像（×１００）を示す図面代用写真である。 この発明の第５の実施の形態において種々のオフ角を有するサファイア基板上に厚さ１９ｎｍの低温ＧａＮバッファ層を介して成長されたＧａＮ層の表面の光学顕微鏡微分干渉像を示す図面代用写真である。 この発明の第５の実施の形態において種々のオフ角を有するサファイア基板上に厚さ１９ｎｍの低温ＧａＮバッファ層を介して成長されたＧａＮ層の表面の蛍光像を示す図面代用写真である。 この発明の第５の実施の形態においてオフ角が０．２°のサファイア基板上に種々の厚さを有する低温ＧａＮバッファ層を介して成長されたＧａＮ層の表面の光学顕微鏡像（×５）を示す図面代用写真である。 この発明の第５の実施の形態においてオフ角が０．２°のサファイア基板上に種々の厚さを有する低温ＧａＮバッファ層を介して成長されたＧａＮ層の表面の光学顕微鏡像（×１００）を示す図面代用写真である。 この発明の第５の実施の形態においてオフ角が０．５°のサファイア基板上に種々の厚さを有する低温ＧａＮバッファ層を介して成長されたＧａＮ層の表面の光学顕微鏡像（×５）を示す図面代用写真である。 この発明の第５の実施の形態においてオフ角が０．５°のサファイア基板上に種々の厚さを有する低温ＧａＮバッファ層を介して成長されたＧａＮ層の表面の光学顕微鏡像（×１００）を示す図面代用写真である。 この発明の第５の実施の形態においてオフ角が０．２°のサファイア基板上に厚さ１８ｎｍの低温ＧａＮバッファ層を介して成長されたＧａＮ層の表面の光学顕微鏡微分干渉像を示す図面代用写真である。 この発明の第５の実施の形態においてオフ角が０．５°のサファイア基板上に厚さ１８ｎｍの低温ＧａＮバッファ層を介して成長されたＧａＮ層の表面の光学顕微鏡微分干渉像を示す図面代用写真である。 この発明の第５の実施の形態においてＸ線回折により基板軸に対するＧａＮ層の成長軸の傾斜を測定する方法を説明するための略線図である。 この発明の第５の実施の形態においてオフ角が０．２°のサファイア基板上に厚さ５５ｎｍの低温ＧａＮバッファ層を介して成長されたＧａＮ層のロッキングカーブを示す略線図である。 この発明の第５の実施の形態においてオフ角が０．２°のサファイア基板上に厚さ１８ｎｍの低温ＧａＮバッファ層を介して成長されたＧａＮ層のロッキングカーブを示す略線図である。 この発明の第５の実施の形態においてオフ角が０．２°のサファイア基板上に厚さ５５ｎｍの低温ＧａＮバッファ層を介して成長されたＧａＮ層の成長軸方向の逆格子空間マッピングをφ＝０°で測定した結果を示す略線図である。 この発明の第５の実施の形態においてオフ角が０．２°のサファイア基板上に厚さ５５ｎｍの低温ＧａＮバッファ層を介して成長されたＧａＮ層の成長軸方向の逆格子空間マッピングをφ＝９０°で測定した結果を示す略線図である。 この発明の第５の実施の形態においてオフ角が０．２°のサファイア基板上に厚さ５５ｎｍの低温ＧａＮバッファ層を介して成長されたＧａＮ層の成長軸の基板軸に対する傾斜を説明するための略線図である。 この発明の第５の実施の形態においてオフ角が０．２°のサファイア基板上に厚さ５５ｎｍの低温ＧａＮバッファ層を介して成長されたＧａＮ層の成長軸の基板軸に対する傾斜を説明するための略線図である。 この発明の第５の実施の形態においてオフ角が０．２°のサファイア基板上に低温バッファ層を成長させることなく成長されたＧａＮ層の成長軸方向の逆格子空間マッピングをφ＝０°で測定した結果を示す略線図である。 この発明の第５の実施の形態においてオフ角が０．２°のサファイア基板上に低温バッファ層を成長させることなく成長されたＧａＮ層の成長軸方向の逆格子空間マッピングをφ＝９０°で測定した結果を示す略線図である。 この発明の第５の実施の形態においてオフ角が０．２°のサファイア基板上に種々の厚さを有する低温ＧａＮバッファ層を介して成長されたＧａＮ層のロッキングカーブを示す略線図である。 この発明の第５の実施の形態においてオフ角が０．２°のサファイア基板上に種々の厚さを有する低温ＧａＮバッファ層を介して成長されたＧａＮ層の成長軸の基板軸に対する傾斜を説明するための略線図である。 この発明の第５の実施の形態においてオフ角が０．２°のサファイア基板上に種々の厚さを有する低温ＧａＮバッファ層を介して成長されたＧａＮ層の成長軸の基板軸に対する傾斜を説明するための略線図である。 この発明の第５の実施の形態においてオフ角が０．２°のサファイア基板上に低温ＧａＮバッファ層を介して成長されたＧａＮ層の成長軸の基板軸に対する傾斜を説明するための略線図である。 この発明の第５の実施の形態においてオフ角が０．２°のサファイア基板上に低温ＧａＮバッファ層を介して成長されたＧａＮ層の成長軸の基板軸に対する傾斜を説明するための略線図である。 この発明の第５の実施の形態においてオフ角が０．２°のサファイア基板上に種々の厚さを有する低温ＧａＮバッファ層を介して成長されたＧａＮ層の成長軸の基板軸に対する傾斜を説明するための略線図である。 この発明の第５の実施の形態においてオフ角が０．２°のサファイア基板上に低温ＧａＮバッファ層を介して成長されたＧａＮ層の成長軸の基板軸に対する傾斜角の、低温ＧａＮバッファ層の厚さに対する変化を示す略線図である。 この発明の第５の実施の形態においてオフ角が０．２°のサファイア基板上に低温ＧａＮバッファ層を介して成長されたＧａＮ層の成長軸の基板軸に対する傾斜角の、低温ＧａＮバッファ層の厚さに対する変化を示す略線図である。 この発明の第５の実施の形態において種々のオフ角を有するサファイア基板上に低温ＧａＮバッファ層を介して成長されたＧａＮ層の成長軸の基板軸に対する傾斜角の、低温ＧａＮバッファ層の厚さに対する変化を示す略線図である。 この発明の第５の実施の形態においてサファイア基板上に成長させる低温ＧａＮバッファ層の厚さｔとサファイア基板のオフ角θとの関係を示す略線図である。 サファイアの結晶のいくつかの結晶面および結晶方位を示す略線図である。
以下、発明を実施するための形態（以下「実施の形態」とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（半導体素子の製造方法および半導体素子）
２．第２の実施の形態（発光ダイオードの製造方法および発光ダイオード）
３．第３の実施の形態（発光ダイオードバックライトの製造方法および発光ダイオードバックライト）
４．第４の実施の形態（発光ダイオードバックライトの製造方法および発光ダイオードバックライト）
５．第５の実施の形態（半導体素子の製造方法および半導体素子）
〈１．第１の実施の形態〉
［半導体素子の製造方法および半導体素子］
図１に示すように、第１の実施の形態においては、まず、Ｒ面からＣ軸方向に−０．５°以上０°以下オフした主面を有するサファイア基板１１の表面を従来公知の方法を用いてサーマルクリーニングなどを行うことにより清浄化する。
次に、こうして表面を清浄化したサファイア基板１１上に、バッファ層を成長させることなく直接、素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層１２を成長させる。窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の成長方法としては、例えばＭＯＣＶＤ法を用いる。
この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の成長条件は、例えば次の通りである。成長速度は０．５〜８μｍ／時間、ＩＩＩ族元素の原料（例えば、トリメチルガリウム（（ＣＨ3 ）3 Ｇａ、ＴＭＧ）、トリメチルアルミニウム（（ＣＨ3 ）3 Ａｌ、ＴＭＡ）、トリメチルインジウム（（ＣＨ3 ）3 Ｉｎ、ＴＭＩ）など）の流量は１０〜２００ｓｃｃｍ、窒素原料（例えば、アンモニア（ＮＨ3 ））の流量は５〜３０ｓｌｍ、成長温度は９５０〜１２５０℃、成長原料のＶ／ＩＩＩ比は１０００〜１５０００、成長圧力は０．０１〜１気圧である。
窒化物系ＩＩＩ−Ｖ族化合物半導体層１２を構成する層は、製造する半導体素子に応じて適宜設計される。例えば、半導体素子が発光ダイオードである場合には、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２は、活性層（発光層）とこの活性層を挟むｎ側クラッド層およびｐ側クラッド層とを有する。また、半導体素子が半導体レーザである場合には、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２は、活性層とこの活性層を挟むｎ側クラッド層およびｐ側クラッド層あるいは活性層とこの活性層を挟む光導波層とこの光導波層を挟むｎ側クラッド層およびｐ側クラッド層とを有する。また、半導体素子が電子走行素子、例えば電界効果トランジスタである場合には、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２は電子走行層（チャネル層）などを有する。窒化物系ＩＩＩ−Ｖ族化合物半導体層１２を構成する層は、具体的には、例えば、ＧａＮ層、ＡｌＧａＮ層、ＡｌＧａＩｎＮ層、ＩｎＧａＮ層などである。
窒化物系ＩＩＩ−Ｖ族化合物半導体層１２を成長させた後には、必要に応じて窒化物系ＩＩＩ−Ｖ族化合物半導体層１２をエッチングなどにより加工した後、必要な電極（図示せず）を形成する。
以上のようにして目的とする半導体素子が製造される。
〈実施例１〉
Ｒ面からのオフ角を−０．７°、−０．５°、−０．２°、０°、＋０．２°、＋０．５°および＋０．７°の７水準に変えたサファイア基板１１を用意した。そして、これらのサファイア基板１１上に、バッファ層を成長させることなく直接、ＭＯＣＶＤ法により厚さ３．５μｍのＧａＮ層を成長させた試料を作製した。
図２Ａ〜Ｇは、オフ角がそれぞれ−０．７°、−０．５°、−０．２°、０°、＋０．２°、＋０．５°および＋０．７°のサファイア基板１１上に、バッファ層を成長させることなくＧａＮ層を直接成長させた試料の表面の光学顕微鏡像（明視野像）（×５）を示す。また、図３Ａ〜Ｇは、オフ角がそれぞれ−０．７°、−０．５°、−０．２°、０°、＋０．２°、＋０．５°および＋０．７°のサファイア基板１１上に、バッファ層を成長させることなくＧａＮ層を成長させた試料の表面の光学顕微鏡像（明視野像）（×１００）を示す。図２Ａ〜Ｇおよび図３Ａ〜Ｇより、オフ角が−０．５°、−０．２°および０°のサファイア基板１１上に成長させたＧａＮ層の表面は平坦でかつ結晶性が良好であることが分かる。これに対し、オフ角が−０．７°、＋０．２°、＋０．５°および＋０．７°のサファイア基板１１上に、バッファ層を成長させることなく直接成長させたＧａＮ層の表面は平坦性が悪く、結晶性も悪い。ここで、ＧａＮ層の結晶性は、サファイア基板１１との界面からＧａＮ層に発生した転位がＧａＮ層の表面に貫通して貫通転位となる結果発生するピットの密度から判定し、ＧａＮ層の表面の平坦性は光学顕微鏡像に模様が現れないことにより判定することができる。
図４Ａ〜Ｇは、オフ角がそれぞれ−０．７°、−０．５°、−０．２°、０°、＋０．２°、＋０．５°および＋０．７°のサファイア基板１１上に、バッファ層を成長させることなくＧａＮ層を成長させた試料の表面の光学顕微鏡微分干渉顕像（×５）を示す。図４Ａ〜Ｇより、オフ角が−０．５°、−０．２°および０°のサファイア基板１１上に成長させたＧａＮ層の表面は平坦でかつ結晶性が良好であることが分かる。これに対し、オフ角θが−０．７°、＋０．２°、＋０．５°および＋０．７°のサファイア基板１１上に成長させたＧａＮ層の表面の平坦性は悪く、結晶性も悪い。
図５Ａ〜Ｇは、オフ角がそれぞれ−０．７°、−０．５°、−０．２°、０°、＋０．２°、＋０．５°および＋０．７°のサファイア基板１１上に、バッファ層を成長させることなくＧａＮ層を成長させた試料の表面の蛍光像を示す。図５Ａ〜Ｇより、オフ角θが−０．５°、−０．２°および０°のサファイア基板１１上に成長させたＧａＮ層の表面は平坦でかつ結晶性が良好であることが分かる。これに対し、オフ角θが−０．７°、＋０．２°、＋０．５°および＋０．７°のサファイア基板１１上に成長させたＧａＮ層の表面の平坦性は悪く、結晶性も悪い。
図２Ａ〜Ｇ、図３Ａ〜Ｇ、図４Ａ〜Ｇおよび図５Ａ〜Ｇより、サファイア基板１１のオフ角が−０．５°以上０°以下である場合に、ＧａＮ層の表面の平坦性および結晶性とも良好であることが分かる。
以上のように、この第１の実施の形態によれば、Ｒ面から−０．５°以上０°以下オフした主面を有するサファイア基板１１を用いている。このため、バッファ層を成長させることなく、サファイア基板１１上に表面が平坦でかつ結晶性が良好な、素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層１２を成長させることができる。そして、この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２を用いて特性の良好な半導体素子を製造することができる。また、この半導体素子の製造方法によれば、バッファ層を成長させる工程がないため、製造工程の簡略化を図ることができ、ひいては製造コストの低減を図ることができる。
〈２．第２の実施の形態〉
［発光ダイオードおよびその製造方法］
第２の実施の形態においては、図６に示すように、まず、Ｒ面からＣ軸方向に−０．５°以上０°以下オフした主面を有するサファイア基板２１の表面を従来公知の方法を用いてサーマルクリーニングなどを行うことにより清浄化する。
次に、こうして表面を清浄化したサファイア基板２１の上に、バッファ層を成長させることなく直接、発光ダイオード構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる。具体的には、例えば、ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体層２２、ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体層２３、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた活性層２４およびｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体層２５を順次成長させる。これらのｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体層２２、ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体層２３、活性層２４およびｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体層２５の成長方法としては、例えばＭＯＣＶＤ法を用いる。
次に、こうして発光ダイオード構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させたサファイア基板２１をＭＯＣＶＤ装置から取り出す。
次に、ｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体層２５上にｐ側電極２６を形成する。ｐ側電極２６の材料としては、発光波長の光に対して高反射率を有するオーミック金属を用いるのが好ましい。
この後、ｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体層２５のｐ型不純物を活性化するために熱処理を行う。この熱処理は、例えばＮ2 とＯ2 との混合ガス（組成は例えばＮ2 が９９％、Ｏ2 が１％）の雰囲気中において５５０〜７５０℃（例えば、６５０℃）あるいは５８０〜６２０℃（例えば、６００℃）の温度で行う。ここで、例えば、Ｎ2 にＯ2 を混合することで活性化が起きやすくなる。また、例えば、Ｏ、Ｎと同様に電気陰性度の高いＦ、Ｃｌなどの原料としてハロゲン化窒素（ＮＦ3 、ＮＣｌ3 など）をＮ2 またはＮ2 とＯ2 との混合ガス雰囲気に混合するようにしてもよい。この熱処理の時間は例えば５分〜２時間あるいは４０分〜２時間、一般的には１０〜６０分程度である。熱処理の温度を比較的低くするのは、熱処理時の活性層２４などの劣化を防止するためである。なお、この熱処理は、ｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体層２５を成長させた後、ｐ側電極２６を形成する前に行ってもよい。
次に、図７に示すように、ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体層２３、活性層２４およびｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体層２５を、例えば反応性イオンエッチング（ＲＩＥ）法、粉末ブラスト法、サンドブラスト法などにより所定形状にパターニングし、メサ部を形成する。
次に、このメサ部に隣接する部分のｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体層２２上にｎ側電極２７を形成する。
次に、必要に応じて、上述のようにして発光ダイオード構造が形成されたサファイア基板２１をその裏面側から研削やラッピングすることにより厚さを減少させた後、このサファイア基板２１のスクライビングを行い、バーを形成する。この後、このバーのスクライビングを行うことでチップ化する。
以上により、目的とする発光ダイオードが製造される。
この発光ダイオードの具体的な構造例について説明する。すなわち、例えば、ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体層２２がｎ型ＧａＮ層である。また、ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体層２３が、下から順に、ｎ型ＧａＮ層およびｎ型ＧａＩｎＮ層である。また、ｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体層２５が下から順に、ｐ型ＡｌＩｎＮ層、ｐ型ＧａＮ層およびｐ型ＧａＩｎＮ層である。活性層２４は例えばＧａＩｎＮ系の多重量子井戸（ＭＱＷ）構造（例えば、ＧａＩｎＮ量子井戸層とＧａＮ障壁層とを交互に積層したもの）を有する。この活性層２４のＩｎ組成は発光ダイオードの発光波長に応じて選ばれ、例えば発光波長４０５ｎｍでは〜１１％、４５０ｎｍでは〜１８％、５２０ｎｍでは〜２４％である。ｐ側電極２６の材料としては、例えばＡｇやＰｄ／Ａｇなどを用い、あるいは必要に応じてこれに加えてＴｉ、Ｗ、Ｃｒ、ＷＮ、ＣｒＮなどからなるバリアメタルを用いる。ｎ側電極２７としては、例えばＴｉ／Ｐｔ／Ａｕ構造のものを用いる。
この第２の実施の形態によれば、Ｒ面から−０．５°以上０°以下オフした主面を有するサファイア基板２１を用いているので、バッファ層を成長させることなく、サファイア基板１１上に表面の平坦性が良好でしかも結晶性が良好な、発光ダイオード構造を形成するｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体層２２、２３、活性層２４およびｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体層２５を成長させることができる。このため、これらのｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体層２２、２３、活性層２４およびｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体層２５を用いて特性の良好な発光ダイオードを製造することができる。また、この発光ダイオードの製造方法によれば、低温バッファ層を成長させる工程がないため、製造工程の簡略化を図ることができ、ひいては製造コストの低減を図ることができる。
〈３．第３の実施の形態〉
［発光ダイオードバックライトおよびその製造方法］
第３の実施の形態においては、第２の実施の形態による製造方法により得られる青色発光の発光ダイオードおよび緑色発光の発光ダイオードに加え、別途用意する赤色発光の発光ダイオードを用いて発光ダイオードバックライトを製造する場合について説明する。赤色発光の発光ダイオードとしては、例えばＡｌＧａＩｎＰ系発光ダイオードを用いる。
例えば、第２の実施の形態による製造方法によりサファイア基板２１上に青色発光の発光ダイオード構造を形成し、さらにｐ側電極２６およびｎ側電極２７上にそれぞれバンプ（図示せず）を形成する。この後、これをチップ化することによりフリップチップの形で青色発光の発光ダイオードを得る。同様にして、緑色発光の発光ダイオードをフリップチップの形で得る。一方、赤色発光の発光ダイオードとしては、ｎ型ＧａＡｓ基板上にＡｌＧａＩｎＰ系半導体層を積層して発光ダイオード構造を形成し、その上部にｐ側電極を形成する工程を経る、ＡｌＧａＩｎＰ系発光ダイオードをチップの形で用いるものとする。
そして、これらの赤色発光の発光ダイオードチップ、緑色発光の発光ダイオードチップおよび青色発光の発光ダイオードチップをそれぞれＡｌＮなどからなるサブマウント上にマウントする。この後、これをサブマウントを下にして例えばＡｌ基板などの基板上に所定の配置でマウントする。この状態を図８Ａに示す。図８Ａ中、符号３１は基板、３２はサブマウント、３３は赤色発光の発光ダイオードチップ、３４は緑色発光の発光ダイオードチップ、３５は青色発光のダイオードチップを示す。これらの赤色発光の発光ダイオードチップ３３、緑色発光の発光ダイオードチップ３４および青色発光の発光ダイオードチップ３５のチップサイズは例えば３５０μｍ角である。ここで、赤色発光の発光ダイオードチップ３３はそのｎ側電極がサブマウント３２上に来るようにマウントする。緑色発光の発光ダイオードチップ３４および青色発光の発光ダイオードチップ３５はそのｐ側電極およびｎ側電極が、バンプを介してサブマウント３２上に来るようにする。赤色発光の発光ダイオードチップ３３がマウントされているサブマウント３２上にはｎ側電極用の引き出し電極（図示せず）が所定のパターン形状に形成されている。そして、この引き出し電極上の所定部分に赤色発光の発光ダイオードチップ３３のｎ側電極側がマウントされている。そして、この赤色発光の発光ダイオードチップ３３のｐ側電極と、基板３１上に設けられた所定のパッド電極３６とにこれらを接続するようにワイヤ３７がボンディングされている。また、上記の引き出し電極の一端と基板３１上に設けられた別のパッド電極とにこれらを接続するようにワイヤ（図示せず）がボンディングされている。緑色発光の発光ダイオードチップ３４がマウントされているサブマウント３２上には、ｐ側電極用の引き出し電極およびｎ側電極用の引き出し電極（いずれも図示せず）がそれぞれ所定のパターン形状に形成されている。そして、これらのｐ側電極用の引き出し電極およびｎ側電極用の引き出し電極上の所定部分に、緑色発光の発光ダイオードチップ３４のｐ側電極およびｎ側電極側がそれらの上に形成されたバンプを介してそれぞれマウントされている。この緑色発光の発光ダイオードチップ３４のｐ側電極用の引き出し電極の一端と、基板３１上に設けられたパッド電極とにこれらを接続するようにワイヤ（図示せず）がボンディングされている。また、そのｎ側電極用の引き出し電極の一端と、基板３１上に設けられたパッド電極とにこれらを接続するようにワイヤ（図示せず）がボンディングされている。青色発光の発光ダイオードチップ３５も同様である。
ただし、サブマウント３２を省略して、赤色発光の発光ダイオードチップ３３、緑色発光の発光ダイオードチップ３４および青色発光の発光ダイオードチップ３５を直接、放熱性を有する任意のプリント配線基板にダイレクトマウントすることも可能である。あるいは、赤色発光の発光ダイオードチップ３３、緑色発光の発光ダイオードチップ３４および青色発光の発光ダイオードチップ３５を直接、プリント配線基板の機能を有する板、筐体の内外壁（例えば、シャーシの内壁など）にダイレクトマウントすることも可能である。こうすることで発光ダイオードバックライトあるいはパネル全体の低コスト化を図ることができる。
上述のような赤色発光の発光ダイオードチップ３３、緑色発光の発光ダイオードチップ３４および青色発光の発光ダイオードチップ３５を一単位（セル）とし、これを基板３１上に所定のパターンで必要な数配置する。その一例を図９に示す。次に、図８Ｂに示すように、この一単位を覆うように透明樹脂３８のポッティングを行う。この後、透明樹脂３８のキュア処理を行う。このキュア処理により透明樹脂３８は固化し、それに伴い少し縮小する（図８Ｃ）。こうして、図１０に示すように、赤色発光の発光ダイオードチップ３３、緑色発光の発光ダイオードチップ３４および青色発光の発光ダイオードチップ３５を一単位としたものが基板３１上にアレイ状に配列された発光ダイオードバックライトが得られる。この場合、透明樹脂３８は緑色発光の発光ダイオードチップ３４および青色発光の発光ダイオードチップ３５のサファイア基板２１の裏面と接触しているため、このサファイア基板２１の裏面が空気と直接接触している場合に比べて屈折率差が小さくなる。この結果、このサファイア基板２１を透過して外部に出ようとする光がこのサファイア基板２１の裏面で反射される割合が減少し、それによって光取り出し効率が向上することで発光効率が向上する。
この発光ダイオードバックライトは、例えば液晶パネルのバックライトに用いて好適なものである。
〈４．第４の実施の形態〉
［発光ダイオードバックライトおよびその製造方法］
この第４の実施の形態においては、第３の実施の形態と同様にして、赤色発光の発光ダイオードチップ３３、緑色発光の発光ダイオードチップ３４および青色発光の発光ダイオードチップ３５を基板３１上に所定のパターンで必要な数配置する。この後、図１１に示すように、赤色発光の発光ダイオードチップ３３を覆うようにこの発光ダイオードチップ３３に適した透明樹脂３９のポッティングを行う。また、緑色発光の発光ダイオードチップ３４を覆うようにこの発光ダイオードチップ３４に適した透明樹脂４０のポッティングを行う。また、青色発光の発光ダイオードチップ３５を覆うようにこの発光ダイオードチップ３５に適した透明樹脂４１のポッティングを行う。この後、透明樹脂３９〜４１のキュア処理を行う。このキュア処理により透明樹脂３９〜４１は固化し、それに伴い少し縮小する。こうして、赤色発光の発光ダイオードチップ３３、緑色発光の発光ダイオードチップ３４および青色発光の発光ダイオードチップ３５を一単位としたものが基板３１上にアレイ状に配列された発光ダイオードバックライトが得られる。この場合、透明樹脂４０、４１はそれぞれ緑色発光の発光ダイオードチップ３４および青色発光の発光ダイオードチップ３５のサファイア基板２１の裏面と接触しているため、このサファイア基板２１の裏面が空気と直接接触している場合に比べて屈折率差が小さくなる。この結果、このサファイア基板２１を透過して外部に出ようとする光がこのサファイア基板２１の裏面で反射される割合が減少し、それによって光取り出し効率が向上することで発光効率が向上する。
この発光ダイオードバックライトは、例えば液晶パネルのバックライトに用いて好適なものである。
〈５．第５の実施の形態〉
［半導体素子の製造方法および半導体素子］
図１２に示すように、第５の実施の形態においては、まず、Ｒ面からＣ軸方向に−０．１°以上０．５°以下オフした主面を有するサファイア基板５１の表面を従来公知の方法を用いてサーマルクリーニングなどを行うことにより清浄化する。
次に、こうして表面を清浄化したサファイア基板５１上にＭＯＣＶＤ法により低温ＧａＮバッファ層５２を成長させる。この低温ＧａＮバッファ層５２の厚さｔ（ｎｍ）は、サファイア基板５１のオフ角θに対して、（ｔ，θ）が図４２に示すｔθ平面内における斜線を施した領域内に存在するように選ばれる。
次に、成長温度を高くし、低温ＧａＮバッファ層５２上に、素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層５３を成長させる。窒化物系ＩＩＩ−Ｖ族化合物半導体層５３の成長方法としては、例えばＭＯＣＶＤ法を用いる。
この窒化物系ＩＩＩ−Ｖ族化合物半導体層５３の成長条件は、例えば次の通りである。成長速度は０．５〜８μｍ／時間、ＩＩＩ族元素の原料（例えば、ＴＭＧ、ＴＭＡ、ＴＭＩなど）の流量は１０〜２００ｓｃｃｍ、窒素原料（例えば、ＮＨ3 ）の流量は５〜３０ｓｌｍ、成長温度は９５０〜１２５０℃、成長原料のＶ／ＩＩＩ比は１０００〜１５０００、成長圧力は０．０１〜１気圧である。
窒化物系ＩＩＩ−Ｖ族化合物半導体層５３を構成する層は、製造する半導体素子に応じて設計される。例えば、半導体素子が発光ダイオードである場合には、活性層をｎ型クラッド層とｐ型クラッド層とにより挟んだ構造を有する。また、半導体素子が半導体レーザである場合には、活性層の上下をｎ型クラッド層とｐ型クラッド層とにより挟んだ構造あるいは活性層の上下を光導波層で挟み、さらにその外側をクラッド層で挟んだ構造を有する。また、半導体素子が電子走行素子、例えば電界効果トランジスタである場合には、窒化物系ＩＩＩ−Ｖ族化合物半導体層５３は電子走行層（チャネル層）などを有する。
窒化物系ＩＩＩ−Ｖ族化合物半導体層５３を成長させた後には、必要に応じて窒化物系ＩＩＩ−Ｖ族化合物半導体層５３をエッチングなどにより加工した後、必要な電極（図示せず）を形成する。
以上のようにして目的とする半導体素子が製造される。
〈実施例２〉
Ｒ面からのオフ角を−０．７°、−０．５°、−０．２°、０°、＋０．２°、＋０．５°および＋０．７°の７水準に変えたサファイア基板５１を用意した。そして、これらのサファイア基板５１上に成長温度５５０℃で低温ＧａＮバッファ層を成長させてから、成長温度を１０００℃に上昇させてＭＯＣＶＤ法により厚さ３．５μｍのＧａＮ層を成長させた試料を作製した。
図１３Ａ〜Ｇは、オフ角がそれぞれ−０．７°、−０．５°、−０．２°、０°、＋０．２°、＋０．５°および＋０．７°のサファイア基板５１上に厚さ１９ｎｍの低温ＧａＮバッファ層を成長させてからＧａＮ層を成長させた試料の表面の光学顕微鏡像（明視野像）（×５）を示す。また、図１４Ａ〜Ｇは、オフ角がそれぞれ−０．７°、−０．５°、−０．２°、０°、＋０．２°、＋０．５°および＋０．７°のサファイア基板５１上に厚さ１９ｎｍの低温バッファ層を成長させてからＧａＮ層を成長させた試料の表面の光学顕微鏡像（明視野像）（×１００）を示す。図１３Ａ〜Ｇおよび図１４Ａ〜Ｇより、オフ角が−０．２°、０°、＋０．２°および＋０．５°のサファイア基板５１上に成長させたＧａＮ層は表面が平坦でかつ結晶性が良好であることが分かる。これに対し、オフ角が−０．７°、−０．５°、および＋０．７°のいずれのサファイア基板５１を用いた場合にも、ＧａＮ層の表面の平坦性は悪く、結晶性も悪い。
図１５Ａ〜Ｇは、オフ角がそれぞれ−０．７°、−０．５°、−０．２°、０°、＋０．２°、＋０．５°および＋０．７°のサファイア基板５１上に厚さ１９ｎｍの低温バッファ層を成長させてからＧａＮ層を成長させた試料の表面の光学顕微鏡微分干渉像（×５）を示す。図１５Ａ〜Ｇより、オフ角が−０．２°、０°、＋０．２°および＋０．５°のサファイア基板５１上に成長させたＧａＮ層は表面が平坦でかつ結晶性が良好であることが分かる。これに対し、オフ角が−０．７°、−０．５°、および＋０．７°のいずれのサファイア基板５１を用いた場合にも、ＧａＮ層の表面の平坦性は悪く、結晶性も悪い。
図１６Ａ〜Ｇは、オフ角がそれぞれ−０．７°、−０．５°、−０．２°、０°、＋０．２°、＋０．５°および＋０．７°のサファイア基板５１上に厚さ１９ｎｍの低温バッファ層を成長させてからＧａＮ層を成長させた試料の表面の蛍光像を示す。図１６Ａ〜Ｇより、オフ角が−０．２°、０°、＋０．２°および＋０．５°のサファイア基板５１上に成長させたＧａＮ層は表面が平坦でかつ結晶性も良好であることが分かる。これに対し、オフ角が−０．７°、−０．５°、および＋０．７°のいずれのサファイア基板５１を用いた場合にも、ＧａＮ層の表面の平坦性は悪く、結晶性も悪い。
図１７Ａ〜Ｄは、オフ角が＋０．２°のサファイア基板５１上に厚さがそれぞれ１８ｎｍ、２５ｎｍ、３８ｎｍおよび５５ｎｍの低温ＧａＮバッファ層を成長させてからＧａＮ層を成長させた試料の表面の光学顕微鏡像（明視野像）（×５）を示す。また、図１８Ａ〜Ｄは、オフ角が＋０．２°のサファイア基板１１上に厚さがそれぞれ１８ｎｍ、２５ｎｍ、３８ｎｍおよび５５ｎｍの低温ＧａＮバッファ層を成長させてからＧａＮ層を成長させた試料の表面の光学顕微鏡像（明視野像）（×１００）を示す。図１７Ａ〜Ｄおよび図１８Ａ〜Ｄより、低温ＧａＮバッファ層の厚さが小さくなるほど、ＧａＮ層の表面の平坦性および結晶性が向上している。低温ＧａＮバッファ層の厚さが２５ｎｍの場合は、低温ＧａＮバッファ層の厚さが３８ｎｍの場合に比べて結晶性および表面平坦性がかなり向上しており、１８ｎｍの場合は表面の平坦性および結晶性とも極めて良好であることが分かる。
図１９Ａ〜Ｄは、オフ角が＋０．５°のサファイア基板５１上に厚さがそれぞれ１８ｎｍ、２５ｎｍ、３８ｎｍおよび５５ｎｍの低温ＧａＮバッファ層を成長させてからＧａＮ層を成長させた試料の表面の光学顕微鏡像（明視野像）（×５）を示す。また、図２０Ａ〜Ｄは、オフ角が＋０．５°のサファイア基板５１上に厚さがそれぞれ１８ｎｍ、２５ｎｍ、３８ｎｍおよび５５ｎｍの低温ＧａＮバッファ層を成長させてからＧａＮ層を成長させた試料の表面の光学顕微鏡像（明視野像）（×１００）を示す。図１９Ａ〜Ｄおよび図２０Ａ〜Ｄより、低温ＧａＮバッファ層の厚さが小さくなるほど、ＧａＮ層の表面の平坦性および結晶性が向上している。低温ＧａＮバッファ層の厚さが３８ｎｍの場合は、低温ＧａＮバッファ層の厚さが５５ｎｍの場合に比べて表面平坦性および結晶性ともかなり向上しており、２５ｎｍおよび１８ｎｍの場合は表面の平坦性および結晶性とも極めて良好であることが分かる。
図２１および図２２は、それぞれオフ角が＋０．２°および＋０．５°のサファイア基板５１上に厚さが１８ｎｍの低温ＧａＮバッファ層５２を成長させてからＧａＮ層を成長させた試料の表面の光学顕微鏡微分干渉像（×５）を示す。図２１および図２２より、オフ角が＋０．５である場合よりも＋０．２°である場合の方が、ＧａＮ層の表面は平坦になっていることが分かる。
次に、サファイア基板５１上に低温ＧａＮバッファ層５２を介して成長されたＧａＮ層の成長軸の、サファイア基板５１の主面に垂直な方向の軸（以下、基板軸という）に対する傾斜を解析した結果について説明する。
図２３に示すように、オフ角が＋０．２°のサファイア基板５１上に厚さがそれぞれ５５ｎｍおよび１８ｎｍの低温ＧａＮバッファ層（図示せず）を成長させてからＧａＮ層（図示せず）を成長させた試料に単色Ｘ線を入射させ（入射角ω）、ＧａＮ層の（１１−２０）反射に対するロッキングカーブ（ωスキャン）を測定した。ＧａＮ（１１−２０）反射のブラッグ角は２８．７２°である。図２３に示すように、サファイア基板５１を中心軸の周りに回転させ、中心軸の周りの角度φを９０°から０°まで１０°ずつ変化させてロッキングカーブを測定した。低温ＧａＮバッファ層の厚さがそれぞれ５５ｎｍおよび１８ｎｍの試料のロッキングカーブを図２４および図２５に示す。このロッキングカーブから、ＧａＮ層の成長軸のサファイア基板５１の基板軸に対する傾斜角（チルト角）が分かる。図２４および図２５より、低温ＧａＮバッファ層の厚さが５５ｎｍの場合に比べて、低温ＧａＮバッファ層の厚さがより小さい１８ｎｍの場合の方が、サファイア基板５１の主面に対するＧａＮ層の主面の傾斜角は極めて小さくなっていることが分かる。このことは、低温ＧａＮバッファ層５２の厚さを小さくすることにより、ＧａＮ層の表面平坦性に加えて結晶性の向上を図ることができることを意味する。
図２６および図２７は、オフ角θが＋０．２°のサファイア基板５１上に厚さが５５ｎｍの低温ＧａＮバッファ層を成長させてからＧａＮ層を成長させた試料におけるＧａＮ層の成長軸の方向で測定した逆格子空間マッピングを示し、図２６はφ＝０°、図２７はφ＝９０°の場合を示す。この逆格子空間マッピングにより、サファイア基板５１の基板軸の方向とＧａＮ層の成長軸の方向との関係を評価することができる。図２８はサファイア基板５１上に低温ＧａＮバッファ層（図示せず）を成長させてからその上にＧａＮ層を成長させた試料をφ＝０°の方向から見た様子を模式的に示す。図２６に示すφ＝０°の逆格子空間マッピングから、図２８の面内におけるサファイア基板５１の基板軸に対するＧａＮ層の成長軸の傾斜を評価することができる。図２９はサファイア基板５１上に低温ＧａＮバッファ層（図示せず）を成長させてからその上にＧａＮ層を成長させた試料をφ＝９０°の方向から見た様子を模式的に示す。図２７に示すφ＝０°の逆格子空間マッピングから、図２９の面内におけるサファイア基板５１の基板軸に対するＧａＮ層の成長軸の傾斜を評価することができる。図２６および図２７より、低温ＧａＮバッファ層の厚さが５５ｎｍと厚い試料においては、φ＝０°で測定するとサファイア基板５１の基板軸とＧａＮ層の成長軸の方向とは互いに一致しているが、φ＝９０°で測定するとＧａＮ層の成長軸の方向はサファイア基板５１の基板軸に対して大きく傾斜していることが分かる。
図３０および図３１は、オフ角θが＋０．２°のサファイア基板１１上に低温ＧａＮバッファ層を成長させることなく、ＧａＮ層を成長させた試料におけるＧａＮ層の成長軸の方向で測定した逆格子空間マッピングを示し、図３０はφ＝０°、図３１はφ＝９０°の場合を示す。図３０および図３１より、低温ＧａＮバッファ層を成長させないでＧａＮ層を成長させた試料においては、φ＝９０°で測定すると、ＧａＮ層の成長軸はサファイア基板５１の基板軸に対して、オフ角θが＋０．２°のサファイア基板５１上に厚さが５５ｎｍの低温ＧａＮバッファ層を成長させてからＧａＮ層を成長させた試料とは逆方向に大きく傾斜していることが分かる。
図３２Ａ〜Ｄは、オフ角θが＋０．２°のサファイア基板５１上に厚さがそれぞれ０ｎｍ、１８ｎｍ、２５ｎｍおよび５５ｎｍの低温ＧａＮバッファ層を成長させてからＧａＮ層を成長させた試料のＧａＮ層の（１１−２０）反射のロッキングカーブを測定した結果を示す。図３２Ａ〜Ｄに示すロッキングカーブから分かるサファイア基板５１の基板軸とＧａＮ層の成長軸の方向との関係を図３３Ａ〜Ｄおよび図３４Ａ〜Ｄに示す。図３３Ａ〜Ｄおよび図３４Ａ〜Ｄより、低温ＧａＮバッファ層の厚さが５５ｎｍと大きい場合には、サファイア基板５１の基板軸とＧａＮ層の成長軸の方向とのずれがかなり大きいが、低温ＧａＮバッファ層の厚さが１８ｎｍ付近ではサファイア基板５１の基板軸とＧａＮ層の成長軸の方向とのずれは非常に小さくなっている。
図３５Ａはサファイア基板５１上に、成長軸がサファイア基板５１の基板軸の方向と一致するようにＧａＮ層が成長する場合を概念的に示したものである。図３５ＢはＧａＮ層の成長軸がサファイア基板５１の基板軸に対して傾斜した場合を示す。図３５Ｂに示す状態をサファイア基板５１のＡ面に投影した投影図を図３６Ａに示す。また、図３６Ａに示すサファイア基板５１を中心軸の周りに９０°回転させた状態を図３６Ｂに示す。
図３７Ａ〜Ｄは、図３３Ａ〜Ｄに示す状態に対応して図３５Ａに示すものと同様な、サファイア基板５１のＡ面に投影した投影図を示す。
図３８は、低温ＧａＮバッファ層５２の厚さに対するωの変化をφ＝０°および９０°について示す。図３８から分かるように、φ＝０°の場合、低温ＧａＮバッファ層５２の厚さによらずωは一定であるが、φ＝９０°の場合には、低温ＧａＮバッファ層５２の厚さの増加に伴ってωは単調に減少する。図３９は、図３８から求められる、サファイア基板５１の基板軸に対するＧａＮ層の成長軸の傾斜角を低温ＧａＮバッファ層５２の厚さに対してプロットしたものである。図３９において、傾斜角０°はＧａＮ層の成長軸の方向が基板軸の方向と一致しているときである。図３９から分かるように、サファイア基板５１の基板軸に対するＧａＮ層の成長軸の傾斜角は、低温ＧａＮバッファ層５２の厚さの増加に伴って単調に減少し、低温ＧａＮバッファ層５２の厚さが約１５ｎｍのときを境に正負が反転している。
図４０は、オフ角が異なるサファイア基板５１を用いた場合における低温ＧａＮバッファ層５２の厚さに対するωの変化をφ＝９０°および０°についてまとめて示したものである。図４０より、サファイア基板５１のオフ角が変化すると、ＧａＮ層の成長軸の傾き方が、オフ方向の傾きに引きずられて傾いている様子が見られる。そのオフ角によるＧａＮ層の成長軸の傾斜角はオフ角の差の２倍程度である。
図４１は、低温ＧａＮバッファ層５２の厚さｔとサファイア基板５１のオフ角θとの関係を示す。図４１において、ｔθ平面上における、下記の不等式（１）〜（５）で表される領域に斜線を施す。
θ≦０．０３１ｔ−０．０６３ （１）
θ≧０．０１６ｔ−０．１ （２）
θ≦０．５ （３）
θ≧−０．１ （４）
ｔ＞０ （５）
ここで、不等式（１）、（２）は、次のようにして求められたものである。図１９Ａ〜Ｄおよび図２０Ａ〜Ｄに示すように、サファイア基板５１のオフ角θが０．５°である場合、低温ＧａＮバッファ層５２の厚さｔが１８〜３８ｎｍのときに表面の平坦性および結晶性が良好なＧａＮ層が得られている。逆に言えば、サファイア基板５１のオフ角θが０．５°である場合、表面の平坦性および結晶性が良好なＧａＮ層を確実に得ることができる低温ＧａＮバッファ層５２の厚さｔの下限は１８ｎｍ、上限は３８ｎｍと考えることができる。次に、図１８Ａ〜Ｄおよび図１９Ａ〜Ｄに示すように、サファイア基板５１のオフ角θが０．２°である場合、低温ＧａＮバッファ層５２の厚さｔが２５ｎｍ以上のときにはＧａＮ層の表面の平坦性および結晶性は良好ではないが、厚さｔが一番小さい１８ｎｍのときには表面の平坦性および結晶性が良好なＧａＮ層が得られている。また、図１３Ｅ、図１４Ｅ、図１５Ｅおよび図１６Ｅに示すように、サファイア基板５１のオフ角θが０．２°である場合、低温ＧａＮバッファ層５２の厚さｔが１９ｎｍのときにも表面の平坦性および結晶性が良好なＧａＮ層が得られている。そこで、サファイア基板５１のオフ角θが０．２°である場合、表面の平坦性および結晶性が良好なＧａＮ層を確実に得ることができる低温ＧａＮバッファ層５２の厚さｔの上限は１９ｎｍと考えることができる。次に、サファイア基板５１のオフ角θが０°である場合、言い換えるとサファイア基板５１がジャスト基板（Ｒ面サファイア基板）である場合、表面の平坦性および結晶性が良好なＧａＮ層を確実に得ることができる低温ＧａＮバッファ層５２の厚さｔの下限は次のようにして求めることができる。すなわち、図４０において、サファイア基板５１のオフ角θが０．２°であるときのデータのプロット曲線から分かるように、ωが２９．０°を超えなければ基板軸に対する成長軸の傾斜角を小さく抑えることができる。図４０においてサファイア基板５１のオフ角θが０°であるときのデータのプロット曲線（予測）について、ω＝２９．０°となるときの低温ＧａＮバッファ層５２の厚さｔを読み取ると、約２ｎｍとなる。そこで、サファイア基板５１のオフ角θが０°である場合、表面の平坦性および結晶性が良好なＧａＮ層を確実に得ることができる低温ＧａＮバッファ層５２の厚さｔの下限は約２ｎｍと考えることができる。
以上の考察に基づいて、ｔθ平面上における点（１８，０．５）および点（２，０）を通る直線が、オフ角θに対して低温ＧａＮバッファ層５２の厚さｔの下限を与えると考える。この厚さｔの下限を与える直線は計算により簡単に求めることができ、θ＝０．３１ｔ−０．０６３となる。同様に、ｔθ平面上における点（３８，０．５）および点（１９，０．２）を通る直線が、オフ角θに対して低温ＧａＮバッファ層５２の厚さｔの上限を与えると考える。この厚さｔの上限を与える直線はθ＝０．０１６ｔ−０．１となる。一方、この厚さｔの上限を与える直線θ＝０．０１６ｔ−０．１より、ｔ＝０のときのθを求めると−０．１°となる。
以上のことを総合すると、ｔθ平面上における点（ｔ，θ）が、不等式（１）〜（５）で表される領域内に存在すれば、表面の平坦性および結晶性が良好なＧａＮ層を確実に得ることができると考えることができる。
なお、不等式（１）〜（５）で表される領域は、点（ｔ，θ）がこの領域内に存在すれば、表面の平坦性および結晶性が良好なＧａＮ層を確実に得ることができるが、点（ｔ，θ）がこの領域内になければ表面の平坦性および結晶性が良好なＧａＮ層を得ることができないというものではない。例えば、図１９Ａ〜Ｄに示すように、オフ角θが０．５°である場合、低温ＧａＮバッファ層５２の厚さｔが上記の領域外の２５ｎｍであっても、表面の平坦性および結晶性が良好なＧａＮ層を得ることができる。
以上、この発明の実施の形態および実施例について具体的に説明したが、この発明は、上述の実施の形態および実施例に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の第１〜第５の実施の形態および実施例１、２において挙げた数値、材料、構造、構成、形状、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、構造、構成、形状、基板、原料、プロセスなどを用いてもよい。
１１、２１、５１…サファイア基板、２２、２３…ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体層、２４…活性層、２５…ｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体層、２６…ｐ側電極、２７…ｎ側電極、５２…低温ＧａＮバッファ層

Claims (8)

  1. Ｒ面からＣ軸方向に−０．５°以上０°以下オフした主面を有する、六方晶系の結晶構造を有する物質からなる基板上に素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を、バッファ層を成長させることなく直接成長させる工程を有する半導体素子の製造方法。
  2. 上記基板はＲ面からＣ軸方向に−０．５°以上−０．２°以下オフした主面を有する請求項１記載の半導体素子の製造方法。
  3. 上記基板はサファイア、ＳｉＣ、α−ＺｎＳ、ＺｎＯまたは窒化物系ＩＩＩ−Ｖ族化合物半導体からなる請求項２記載の半導体素子の製造方法。
  4. 上記半導体素子は発光ダイオード、半導体レーザまたは電子走行素子である請求項３記載の半導体素子の製造方法。
  5. Ｒ面からＣ軸方向に−０．５°以上０°以下オフした主面を有する、六方晶系の結晶構造を有する物質からなる基板と、
    上記基板上にバッファ層を成長させることなく直接成長された、素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有する半導体素子。
  6. 上記基板はＲ面からＣ軸方向に−０．５°以上−０．２°以下オフした主面を有する請求項５記載の半導体素子。
  7. 上記基板はサファイア、ＳｉＣ、α−ＺｎＳ、ＺｎＯまたは窒化物系ＩＩＩ−Ｖ族化合物半導体からなる請求項６記載の半導体素子。
  8. 上記半導体素子は発光ダイオード、半導体レーザまたは電子走行素子である請求項７記載の半導体素子。
JP2009245160A 2009-10-26 2009-10-26 半導体素子の製造方法および半導体素子 Pending JP2011091289A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009245160A JP2011091289A (ja) 2009-10-26 2009-10-26 半導体素子の製造方法および半導体素子
US12/906,217 US8435880B2 (en) 2009-10-26 2010-10-18 Method for manufacturing semiconductor device and semiconductor device
CN201010516976.6A CN102054671B (zh) 2009-10-26 2010-10-19 半导体器件的制造方法及半导体器件
US13/847,943 US20130250992A1 (en) 2009-10-26 2013-03-20 Method for manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009245160A JP2011091289A (ja) 2009-10-26 2009-10-26 半導体素子の製造方法および半導体素子

Publications (1)

Publication Number Publication Date
JP2011091289A true JP2011091289A (ja) 2011-05-06

Family

ID=43897676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009245160A Pending JP2011091289A (ja) 2009-10-26 2009-10-26 半導体素子の製造方法および半導体素子

Country Status (3)

Country Link
US (2) US8435880B2 (ja)
JP (1) JP2011091289A (ja)
CN (1) CN102054671B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019125682A (ja) * 2018-01-16 2019-07-25 日機装株式会社 半導体発光素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3478090B2 (ja) * 1997-05-26 2003-12-10 日亜化学工業株式会社 窒化物半導体素子
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
JPH10335750A (ja) * 1997-06-03 1998-12-18 Sony Corp 半導体基板および半導体装置
JP2002374003A (ja) * 2001-06-14 2002-12-26 Ngk Insulators Ltd 半導体素子、及び半導体素子用基板
TW200610150A (en) * 2004-08-30 2006-03-16 Kyocera Corp Sapphire baseplate, epitaxial substrate and semiconductor device
JP4936653B2 (ja) * 2004-08-30 2012-05-23 京セラ株式会社 サファイア基板とそれを用いた発光装置

Also Published As

Publication number Publication date
US8435880B2 (en) 2013-05-07
CN102054671A (zh) 2011-05-11
US20130250992A1 (en) 2013-09-26
CN102054671B (zh) 2014-01-01
US20110095401A1 (en) 2011-04-28

Similar Documents

Publication Publication Date Title
KR101453563B1 (ko) 반도체층 성장 방법, 반도체 발광 소자 제조 방법, 반도체발광 소자 및 전자 장치
JP4992282B2 (ja) 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
KR100836455B1 (ko) 반도체 발광소자 및 반도체 발광소자의 제조 방법
KR101309413B1 (ko) 발광 다이오드, 발광 다이오드의 제조 방법, 집적 발광다이오드, 집적 발광 다이오드의 제조 방법, 발광 다이오드백라이트, 발광 다이오드 조사 장치, 발광 다이오드표시장치, 전자 장치, 전자 기기, 및 전자 기기의 제조방법
KR101316492B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
JP2008235606A (ja) 半導体発光素子、半導体発光素子の製造方法、バックライト、表示装置、電子機器および発光装置
JP4992311B2 (ja) 発光ダイオード搭載基板、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
JP2008235804A (ja) 発光素子
TW200814369A (en) III nitride compound semiconductor laminated structure
WO2008075581A1 (ja) 窒化物半導体発光素子およびその製造方法
JP2006339534A (ja) 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
US8017414B2 (en) Method for manufacturing light emitting device using non-polar substrate
JP2006324331A (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器
JP2008218645A (ja) 発光装置
JPH11274560A (ja) 半導体素子およびその製造方法
JP5094493B2 (ja) Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子の製造方法、及びランプ
JP2008226868A (ja) Ｉｉｉ族窒化物化合物半導体積層構造体
JP5140979B2 (ja) ＡｌＧａＩｎＰ系発光ダイオード、光源セルユニット、ディスプレイおよび電子機器
JP2008235803A (ja) 窒化物半導体発光素子
JPH11163402A (ja) ＧａＮ系半導体発光素子
JP2011091289A (ja) 半導体素子の製造方法および半導体素子
JP4735037B2 (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器
JP2005252086A (ja) 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
KR20080022639A (ko) 질화물 반도체 발광소자 및 그 제조 방법
JP2003060233A (ja) 半導体発光素子、半導体発光素子の製造方法、及び半導体発光装置