JP2011054653A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2011054653A JP2011054653A JP2009200381A JP2009200381A JP2011054653A JP 2011054653 A JP2011054653 A JP 2011054653A JP 2009200381 A JP2009200381 A JP 2009200381A JP 2009200381 A JP2009200381 A JP 2009200381A JP 2011054653 A JP2011054653 A JP 2011054653A
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- manufacturing
- semiconductor device
- wiring
- wiring mother
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Abstract
Description
本発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
近年、デジタル機器の小型化、高速化、高機能化に伴い、BGA(ボールグリッドアレイ)型半導体装置を例とする半導体装置の高密度実装化の要望が強まり、1つのパッケージに複数の半導体チップを積層するMCP(マルチチップパッケージ)化や、複数の薄型パッケージを積層するPoP(パッケージオンパッケージ)化が進んでいる。 In recent years, with the miniaturization, high speed, and high functionality of digital devices, there is an increasing demand for high density mounting of semiconductor devices such as BGA (ball grid array) type semiconductor devices, and a plurality of semiconductor chips in one package. The MCP (multi-chip package) for stacking layers and the PoP (package on package) for stacking a plurality of thin packages are progressing.
このBGA型またはLGA(ランドグリッドアレイ)型半導体装置は、複数の製品形成部を整列して配置している配線母基板を利用し、製品形成部ごとに半導体チップを搭載、ボンディングし、配線母基板全体を一括して封止樹脂でモールドした後に、製品単位ごとに切断して個別分離して製造されてきた。 This BGA type or LGA (land grid array) type semiconductor device uses a wiring mother board in which a plurality of product forming portions are arranged and arranged, a semiconductor chip is mounted and bonded to each product forming portion, and a wiring mother is provided. After the entire substrate is molded with a sealing resin all at once, it has been manufactured by cutting into individual product units and separating them individually.
なお、特許文献1及び特許文献2には、半導体ウェハの反りを対策する技術が開示されている。また、特許文献3には、封止体に溝を形成する技術が、特許文献4には、封止体にスリットを形成する技術が開示されている。また、特許文献5には、パッケージ形状別に金型を準備し、金型に凸部を設け、モールド部に溝を形成する技術が開示されている。
ところで、パッケージの薄型化に伴い、従来は問題にならなかった半導体装置の反りの影響を無視することができなくなった。特に、本願発明者らは、以下に説明する問題点があることを明らかにした。 By the way, with the thinning of the package, the influence of the warp of the semiconductor device, which has not been a problem in the past, can no longer be ignored. In particular, the inventors of the present application have revealed that there are problems described below.
すなわち、配線母基板の上側に位置する封止樹脂が、例えば熱膨張係数a1のエポキシ素材からなり、配線母基板1が、例えば熱膨張係数a2のポリイミド素材から形成されているとする。この場合、a1がa2より大きいと、封止樹脂を加熱硬化して常温に冷却する際に、上側の封止樹脂が下側の配線母基板よりも大きく縮むことになる。
That is, the sealing resin on the upper side of the wiring mother board, for example, from an epoxy material thermal expansion coefficient of a 1, a
その結果、半導体装置単体としては、中央部が下側に凹み、周縁部が上側に反るマイナス反りとなる。そして、このマイナス反りが大きいと、半導体装置を外部基板に実装したり、他の半導体装置と積層してPoP化したりする場合に、周縁部において実装はがれ不良が生じるという不都合があった。 As a result, the semiconductor device itself becomes a negative warp in which the central portion is recessed downward and the peripheral portion warps upward. If this negative warpage is large, there is a disadvantage that a mounting device peels off at the peripheral portion when the semiconductor device is mounted on an external substrate or is stacked with another semiconductor device to form PoP.
特に、配線母基板1全体で考えると、図10(a)ないし(c)に示すように、配線母基板1の周縁領域5ではセンターライン6側からの硬化収縮力が累積されるため、封止樹脂2の硬化収縮力α1と配線母基板1の硬化収縮力β1の差が大きくなり、反り発生量が大きくなる。また、配線母基板1のセンターライン6周辺の中央領域4では、封止樹脂2の硬化収縮力α2と配線母基板1の硬化収縮力β2の差は小さいが、逆にプラス反りになるという不都合もあった。
In particular, considering the entire
以上より、配線母基板1を大型化すると、周縁領域5で形成される半導体装置3bの反りが大きくなるという不都合があった。その結果、例えばPoP製品などのように反りの製造許容範囲が厳しい製品を製造する際には、大型化した配線母基板1を用いることができず、原価を低減することができないという問題があった。
なお、引用文献1ないし引用文献5に開示された技術は、いずれも上記課題を解決するものではない。
From the above, when the
Note that none of the techniques disclosed in the cited
そこで、本発明は以下の構成を採用した。
本発明の半導体装置の製造方法は、配線基板に封止樹脂をモールド工法によって形成する工程と、前記配線基板に設けられたダイシングラインに沿って前記封止樹脂を切断する工程と、切断した後に前記封止樹脂を加熱硬化させることで封止体を形成する工程と、を含むことを特徴とする。
Therefore, the present invention employs the following configuration.
The method for manufacturing a semiconductor device of the present invention includes a step of forming a sealing resin on a wiring substrate by a molding method, a step of cutting the sealing resin along a dicing line provided on the wiring substrate, and after cutting Forming a sealing body by heat-curing the sealing resin.
本発明では、封止樹脂をモールド工法によって形成した後に、封止樹脂をダイシングラインに沿って切断してから加熱硬化させている。これにより、封止樹脂を加熱硬化して常温に冷却させる際に、硬化収縮力が蓄積されることがなくなり、封止樹脂と配線基板の熱膨張係数の差が大きくても、配線基板の周縁領域の反り量が小さくなる。その結果、配線基板を大型化させることが可能となり、製造原価が低く、かつ、反りの個体差が少ない半導体装置を製造することができる。 In the present invention, after the sealing resin is formed by the molding method, the sealing resin is cut along the dicing line and then cured by heating. As a result, when the sealing resin is heat-cured and cooled to room temperature, the curing shrinkage force is not accumulated, and even if the difference in thermal expansion coefficient between the sealing resin and the wiring board is large, the peripheral edge of the wiring board The amount of warpage of the region is reduced. As a result, it is possible to increase the size of the wiring board, and it is possible to manufacture a semiconductor device with a low manufacturing cost and a small individual difference in warpage.
[第1の実施形態]
以下、本発明の第1の実施形態である半導体装置の製造方法について、図面を参照して説明する。なお、以下の説明において、封止樹脂とは加熱硬化する前のものをさし、封止体とは加熱硬化した後のものをさす。
[First Embodiment]
A method for manufacturing a semiconductor device according to a first embodiment of the present invention will be described below with reference to the drawings. In the following description, the sealing resin refers to the one before heat curing, and the sealing body refers to the one after heat curing.
まず、本実施形態の半導体装置の製造方法によって製造される半導体装置の一例について説明する。
図6に示すように、半導体装置11は、BGA(Ball Grid Array)型半導体装置であり、一面12aに複数の接続パッド13を有し、他面12bに接続パッド13と電気的に接続された複数のランド14を有する配線基板12と、配線基板12の一面12aに搭載された半導体チップ15と、配線基板12に設けられた接続パッド13と半導体チップ15に設けられた電極パッド16を接続するワイヤ17と、少なくとも半導体チップ15とワイヤ17とを覆う絶縁性樹脂からなる封止体18と、ランド14上に設けられた半田ボール等の外部端子19と、を有した構成となっている。
First, an example of a semiconductor device manufactured by the semiconductor device manufacturing method of the present embodiment will be described.
As shown in FIG. 6, the
なお、本実施形態で製造される半導体装置11は、配線母基板1を利用して製造されるものであればよく、上記構造のものに限らない。例えば半導体チップを複数搭載するマルチチップ構造、ワイヤボンディングの代わりにバンプにより接続する構造、外部接続用半田ボールがないLGA型構造であっても構わない。
The
次に、本実施形態の半導体装置の製造方法について説明する。
まず、図2に示すような配線母基板1を準備する。配線母基板1は、MAP(Mold Array Process)方式で処理されるものであり、平面視略矩形状の板状で、複数の製品形成部20がマトリクス状に配置されている。
製品形成部20は、各製品形成部20間に設けられたダイシングライン22に沿って切断分離した後に、配線基板12となる部位である。
Next, a method for manufacturing the semiconductor device of this embodiment will be described.
First, a
The
また、配線母基板1は、例えば厚さ0.25mmのガラスエポキシ基板からなっており、配線母基板1の両面には、所定の配線が設けられ、その配線の外側の一部に図示略の絶縁膜、例えばソルダーレジストが積層された構成となっている。
The
配線母基板1の製品形成部20の一面の配線のソルダーレジストから露出された部位には、それぞれ複数の接続パッド13(図6参照)が配置されている。
また、製品形成部20の他面の配線のソルダーレジストから露出された部位には、それぞれ複数のランド14(図6参照)が格子状に配置されている。
そして、接続パッド13とこれに対応するランド14は、内部配線8(図6参照)によりそれぞれ電気的に接続されている。
A plurality of connection pads 13 (see FIG. 6) are arranged in the portions exposed from the solder resist of the wiring on one surface of the
In addition, a plurality of lands 14 (see FIG. 6) are arranged in a grid pattern at portions exposed from the solder resist of the wiring on the other surface of the
And the
また、マトリクス状に配置された製品形成部20の周囲の領域には、枠部23が設けられている。枠部23には所定の間隔で位置決め孔24が設けられ、搬送・位置決めが可能に構成されている。
Further, a
次に、配線母基板1のそれぞれの製品形成部20の一面の略中央位置に、それぞれ半導体チップ15(図6参照)を、例えば絶縁性の接着材あるいはDAF(Die Attached Film)等の固定部材9(図6参照)を介して接着固定する。
Next, a semiconductor chip 15 (see FIG. 6) is placed at a substantially central position on one surface of each
半導体チップ15を製品形成部20に接着固定した後は、半導体チップ15の一面15aに形成された電極パッド16(図6参照)と、配線母基板1の接続パッド13とを導電性のワイヤ17(図6参照)により結線する。
After the
次に、配線母基板1上に封止樹脂21をモールド工法によって形成する。モールド工法としては、従来知られているものであれば、いずれの方法でも構わない。例えば、配線母基板1を圧縮モールド装置の上型に吸着保持させ、圧縮モールド装置の下型に液状の封止樹脂を供給し、上型を下降させることで、配線母基板を下型に形成された液状の封止樹脂に浸漬し、上型と下型により加熱圧縮することで形成する方法を用いても構わない。
以上のようにして、図1(a)及び図3に示すように、モールド工法によって封止樹脂21が形成された配線母基板1が得られる。なお、図1,図4(a),図7(b)及び図8は、図3のA−A’間断面図である。
Next, a
As described above, as shown in FIGS. 1A and 3, the
次に、封止樹脂21を加熱硬化させない状態で、配線母基板1に設けられた全てのダイシングライン22に沿って、封止樹脂21を切断する。この際、図1(b),図4(a)及び(b)に示すように、封止樹脂21には、切断溝25が形成される。
切断溝25の深さは、封止樹脂21の厚さlと同一の深さとすることが最も好ましいが、切断溝25に伴う強度低下や破断の影響を考慮して、反り軽減効果が見込まれる範囲で切断溝25の深さを、封止樹脂21の厚さlよりも浅く設定しても構わない。例えば、図4(b)に示すように、封止樹脂21の厚さlの50%程度の深さmとして設計しても構わない。
なお、この工程においては、配線母基板1を個別分離しないので、配線母基板1を切断しないようにする。
Next, the sealing
The depth of the cutting
In this step, since the
また、切断する設備は、後の配線母基板1のダイシング工程で利用するダイシング装置及びダイシングブレード26を利用することが好ましい。
これにより、追加の設備費用を抑制することができる。また、同一のダイシングブレード26によって切断するので、配線母基板1のダイシング工程を経た際に、封止樹脂21と配線母基板1の切断面(側面)に段差が発生するのを抑制することができる。
Moreover, it is preferable to use the dicing apparatus and
Thereby, an additional installation expense can be suppressed. Further, since the cutting is performed by the
次に、図1(c)に示すように、封止樹脂21を切断した後に、封止樹脂21を加熱硬化させることで、封止体27を形成する。具体的には、配線母基板1を、例えば175℃で5時間加熱保持し、封止樹脂21を完全に硬化させてから、加熱を解除して常温に冷却する(キュアベーク)。
Next, as illustrated in FIG. 1C, after the sealing
配線母基板1に封止体27を形成した後は、図1(d)に示すように、ボールマウント工程(半田ボール付け)に移行する。すなわち、配線母基板1の製品形成部20の他面に格子状に配置された複数のランド14上に、導電性の半田ボールを搭載し、外部端子19となるバンプ電極を形成する。
After the sealing
具体的には、配線母基板1上のランド14の配置に合わせて複数の吸着孔が形成されたボールマウントツール28を用いて、半田ボールを吸着孔に吸着保持し、保持された半田ボールにフラックスを転写形成し、配線母基板1のランド14上に一括搭載する。そして、全ての製品形成部20への半田ボール搭載後、配線母基板1をリフローすることで、半田ボールを固着させ、外部端子19となるバンプ電極を形成する。
Specifically, using the
その後、図1(e)及び(f)に示すように、半田ボールの搭載された配線母基板1は、ダイシング工程(個片切断)に移行され、配線母基板1をダイシングライン22で切断し、製品形成部20毎に分離する。
具体的には、配線母基板1の封止体27側をダイシングテープ29に接着し、ダイシングテープ29によって配線母基板1を支持する。その後、配線母基板1を図示略のダイシング装置のダイシングブレード26により、縦横にダイシングライン22に沿って切断し、製品形成部20毎に切断分離する。切断分離後、ダイシングテープ29からピックアップすることで、半導体装置11が得られる。
Thereafter, as shown in FIGS. 1E and 1F, the
Specifically, the sealing
本実施形態の半導体装置の製造方法は、封止樹脂21をモールド工法によって配線母基板1上に形成した後に、封止樹脂21をダイシングライン22に沿って切断してから加熱硬化させて封止体27を形成している。
すなわち、図5に示すように、従来封止樹脂21をモールド工法によって形成した直後に、封止樹脂21を加熱硬化して常温に冷却し(キュアベーク)、その後にボールマウント工程(半田ボール付け)及びダイシング工程(個片切断)を行っていた。これに対し、本実施形態では、封止樹脂21をモールド工法によって形成した後、硬化していない状態の封止樹脂21をダイシングライン22に沿って切断し、その後に封止樹脂21を加熱硬化して常温に冷却し、ボールマウント工程及びダイシング工程を行っている。
In the manufacturing method of the semiconductor device according to the present embodiment, after the sealing
That is, as shown in FIG. 5, immediately after the conventional sealing
これにより、加熱硬化して常温に冷却させる際には、封止樹脂21は個別化されており、図4(a)に示すように、封止樹脂21の硬化収縮力αが配線母基板1の周縁領域に蓄積されることがなくなる。その結果、封止樹脂21と配線母基板1の熱膨張係数の差が大きくても、配線母基板1の周縁領域の反り量が小さくなる。これにより、配線母基板1を大型化させることが可能となり、製造原価が低く、かつ、反りの固体差が少ない半導体装置11を製造することができる。
なお、封止樹脂21を加熱硬化して常温に冷却する際には、封止樹脂21は個別化されているので、配線母基板1の中央領域でプラス反りになることも防ぐことができる。
As a result, when the resin is heat-cured and cooled to room temperature, the sealing
When the sealing
また、本実施形態の半導体装置の製造方法は、新たな素材や製造治具を用いず、標準的な部材と製造装置によって製造することができるので、製造コストを低減することができる。 Moreover, since the manufacturing method of the semiconductor device of this embodiment can be manufactured with a standard member and a manufacturing apparatus without using a new raw material and a manufacturing jig, manufacturing cost can be reduced.
[第2の実施形態]
次に、本発明の第2の実施形態である半導体装置の製造方法について説明する。本実施形態の半導体装置の製造方法は、第1の実施形態の変形例であり、同様な部分については適宜説明を省略する。
[Second Embodiment]
Next, a method for manufacturing a semiconductor device according to the second embodiment of the present invention will be described. The manufacturing method of the semiconductor device according to the present embodiment is a modification of the first embodiment, and description of similar parts will be omitted as appropriate.
まず、本実施形態でも第1の実施形態と同様に配線母基板1を準備し、製品形成部20に半導体チップ15を搭載し、半導体チップ15に形成された電極パッド16と配線母基板1の接続パッド13を導電性のワイヤ17によって結線する。その後、配線母基板1に封止樹脂31(図7参照)をモールド工法によって形成する。
First, also in the present embodiment, the
次に、封止樹脂31を加熱硬化させない状態で、配線母基板1に設けられたダイシングライン22に沿って、封止樹脂31を切断する。この際、第1の実施形態では、配線母基板1に設けられた全てのダイシングライン22の全てに沿って切断したが、本実施形態では、ダイシングライン22の一部に沿って切断する。
例えば、図7(a)に示すように、ダイシングライン22の1ラインまたは2ライン間隔に間引いて切断する。すなわち、ダイシングライン22には、封止樹脂31を加熱硬化させない状態で切断する切断ライン33と、加熱硬化させた後に切断する切断ライン34とがあることになる。なお、切断するダイシングライン22を間引く間隔は、用いる封止樹脂31や配線母基板1の熱膨張係数等の関係から、適宜設定すればよい。
Next, the sealing
For example, as shown in FIG. 7A, the dicing
その後は、第1の実施形態と同様に、封止樹脂31を切断した後に、封止樹脂31を加熱硬化させることで、封止体32を形成し、ボールマウント工程及びダイシング工程を行うことで、半導体装置11が得られる。
Thereafter, as in the first embodiment, after cutting the sealing
本実施形態の半導体装置の製造方法も、第1の実施形態と同様に、封止樹脂31を加熱硬化して常温に冷却する際には、封止樹脂31は個別化されており、硬化収縮力が蓄積されることがなくなる。その結果、封止樹脂31と配線母基板1の熱膨張係数の差が大きくても、配線母基板1の周縁領域の反り量が小さくなる。これにより、配線母基板1を大型化させることが可能となり、製造原価が低く、かつ、反りの固体差が少ない半導体装置11を製造することができる。
また、新たな素材や製造治具を用いることなく、標準的な部材と製造装置によって、製造することができるので、製造コストを低減することができる。
As in the first embodiment, the method for manufacturing the semiconductor device according to the present embodiment is such that when the sealing
Moreover, since it can manufacture with a standard member and a manufacturing apparatus, without using a new raw material and a manufacturing jig, manufacturing cost can be reduced.
また、第1の実施形態と比較すると、加熱硬化されていない封止樹脂31を切断する際の作業時間を低減することができる。加えて、第1の実施形態と比較すると、ダイシングブレード26の使用時間も低減するので、ダイシングブレード26のメンテナンス間隔を長くすることができる。
Moreover, compared with 1st Embodiment, the working time at the time of cut | disconnecting the sealing
[第3の実施形態]
次に、本発明の第3の実施形態である半導体装置の製造方法について説明する。本実施形態の半導体装置の製造方法は、ダイシング工程を経てから封止樹脂を加熱硬化させている点で第1の実施形態と異なっており、第1の実施形態と同様な部分については、適宜説明を省略する。
[Third Embodiment]
Next, a method for manufacturing a semiconductor device according to the third embodiment of the present invention will be described. The manufacturing method of the semiconductor device of this embodiment is different from that of the first embodiment in that the sealing resin is heat-cured after passing through the dicing process, and the same parts as those of the first embodiment are appropriately selected. Description is omitted.
まず、本実施形態でも第1の実施形態と同様に配線母基板1を準備し、製品形成部20に半導体チップ15を搭載し、半導体チップ15に形成された電極パッド16と配線母基板1の接続パッド13を導電性のワイヤ17によって結線する。
次に、図8(a)に示すように、配線母基板1に封止樹脂41をモールド工法によって形成する。
First, also in the present embodiment, the
Next, as shown in FIG. 8A, a sealing
その後、図8(b)に示すように、封止樹脂41を加熱硬化させない状態で、ボールマウント工程に移行する。すなわち、配線母基板1の製品形成部20の他面に配置された複数のランド14上に、導電性の半田ボールを搭載し、外部端子19となるバンプ電極を形成する。
Thereafter, as shown in FIG. 8B, the process proceeds to the ball mounting step in a state where the sealing
配線母基板1に半田ボールを搭載した後は、図8(c)及び(d)に示すように、ダイシング工程に移行し、配線母基板1をダイシングライン22で切断することで、製品形成部20ごとに分離する。
具体的には、配線母基板1の封止樹脂41側をダイシングテープ29に接着し、ダイシングテープ29によって配線母基板1を支持する。その後、配線母基板1を図示略のダイシング装置のダイシングブレード26により、縦横にダイシングライン22に沿って切断し、製品形成部20ごとに切断分離する。切断分離後、ダイシングテープ28からピックアップする。
After mounting the solder balls on the
Specifically, the sealing
その後、図8(e)に示すように、ダイシング工程を経て個別分離した後に、封止樹脂41を加熱硬化して常温に冷却する。具体的には、個別化された封止樹脂41が加熱硬化される前の半導体装置11を図示略の搭載治具に搭載する。その後、例えば175℃で5時間の加熱保持を実施し、加熱を解除して常温に冷却する。これにより、封止樹脂41は完全に硬化収縮され、封止体42が形成される。
以上のようにして、半導体装置11が得られる。
Thereafter, as shown in FIG. 8E, after the individual separation through the dicing process, the sealing
The
本実施形態の半導体装置の製造方法は、封止樹脂41をモールド工法によって配線母基板1上に形成した後に、加熱硬化させない状態で、配線母基板1を製品形成部20ごとに切断分離し、その後に封止樹脂41を加熱硬化して常温に冷却することで、封止体42を形成している。
すなわち、図9に示すように、従来封止樹脂41をモールド工法によって形成した直後に、封止樹脂41を加熱硬化して常温に冷却し、その後にボールマウント工程及びダイシング工程を行っていた。これに対し、本実施形態では、封止樹脂41をモールド工法によって形成した後、封止樹脂41を加熱硬化させない状態でボールマウント工程及びダイシング工程を行い、その後に封止樹脂41を加熱硬化して常温に冷却することで、封止体42を形成している。
The manufacturing method of the semiconductor device according to the present embodiment cuts and separates the
That is, as shown in FIG. 9, immediately after forming the conventional sealing
これにより、加熱硬化して冷却する際には、封止樹脂41は個別化されており、硬化収縮力が蓄積されることがなくなる。その結果、封止樹脂41と配線母基板1の熱膨張係数の差が大きくても、配線母基板1の周縁領域の反り量が小さくなる。これにより、配線母基板1を大型化させることが可能となり、製造原価が低く、かつ、反りの固体差が少ない半導体装置11を製造することができる。
As a result, when the resin is heat-cured and cooled, the sealing
また、本実施形態の半導体装置の製造方法は、第1の実施形態と異なり、封止樹脂41に切断溝を形成する作業がなく、標準的な半導体装置11の製造工程を入れ替えただけなので、総製造時間の増加を防止することができる。また、切断作業は1回のみなので、半導体装置11の切断面(側面)に段差は発生しない。
In addition, unlike the first embodiment, the method for manufacturing a semiconductor device according to the present embodiment has no work of forming a cutting groove in the sealing
また、新たな素材や製造治具を用いることなく、標準的な部材と製造装置によって、製造することができるので、製造コストを低減することができる。 Moreover, since it can manufacture with a standard member and a manufacturing apparatus, without using a new raw material and a manufacturing jig, manufacturing cost can be reduced.
なお、本実施形態では、封止樹脂41を加熱硬化させない状態で、複数の工程にわたって作業を行うため、柔軟案状態の封止樹脂41の損傷や異物付着などの外形不良が増加しないように監視・対応する必要がある。
In the present embodiment, since the work is performed over a plurality of steps in a state where the sealing
以上、本発明を実施形態に基づき説明したが、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。 As mentioned above, although this invention was demonstrated based on embodiment, it cannot be overemphasized that this invention can be variously changed in the range which is not limited to the said embodiment and does not deviate from the summary.
本発明は、半導体装置の製造に関するものなので、半導体装置を製造する製造業において幅広く利用することができる。 Since the present invention relates to the manufacture of semiconductor devices, it can be widely used in the manufacturing industry for manufacturing semiconductor devices.
1・・・配線母基板、12・・・配線基板、12a・・・配線基板の一面、12b・・・配線基板の他面、13・・・接続パッド、14・・・ランド、15・・・半導体チップ、21,31,41・・・封止樹脂、22・・・ダイシングライン、
DESCRIPTION OF
Claims (5)
前記配線基板に設けられたダイシングラインに沿って前記封止樹脂を切断する工程と、
切断した後に前記封止樹脂を加熱硬化する工程と、を含むことを特徴とする半導体装置の製造方法。 Forming a sealing resin on the wiring board by a molding method;
Cutting the sealing resin along a dicing line provided on the wiring board;
And a step of heat-curing the sealing resin after cutting.
前記配線基板の一面上に、半導体チップを搭載する工程と、
前記接続パッドと、前記半導体チップに設けられた電極パッドとを、電気的に接続する工程と、
前記配線基板に封止樹脂をモールド工法によって形成する工程と、
前記配線基板に設けられたダイシングラインに沿って前記封止樹脂を切断する工程と、
切断した後に前記封止樹脂を加熱硬化する工程と、を含むことを特徴とする半導体装置の製造方法。 Preparing a wiring board having a connection pad on one side and a plurality of lands electrically connected to the connection pad on the other side;
Mounting a semiconductor chip on one surface of the wiring board;
Electrically connecting the connection pads and electrode pads provided on the semiconductor chip;
Forming a sealing resin on the wiring board by a molding method;
Cutting the sealing resin along a dicing line provided on the wiring board;
And a step of heat-curing the sealing resin after cutting.
前記配線基板に設けられたダイシングラインに沿って前記配線基板及び前記封止樹脂を切断分離する工程と、
分離した後に前記封止樹脂を加熱硬化する工程と、を含むことを特徴とする半導体装置の製造方法。 Forming a sealing resin on the wiring board by a molding method;
Cutting and separating the wiring board and the sealing resin along a dicing line provided on the wiring board;
And a step of heat-curing the sealing resin after being separated.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009200381A JP2011054653A (en) | 2009-08-31 | 2009-08-31 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009200381A JP2011054653A (en) | 2009-08-31 | 2009-08-31 | Manufacturing method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011054653A true JP2011054653A (en) | 2011-03-17 |
Family
ID=43943397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009200381A Pending JP2011054653A (en) | 2009-08-31 | 2009-08-31 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011054653A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014165200A (en) * | 2013-02-21 | 2014-09-08 | Shin Etsu Chem Co Ltd | Method of manufacturing semiconductor chip |
JP2015115553A (en) * | 2013-12-13 | 2015-06-22 | 株式会社東芝 | Semiconductor device manufacturing method |
CN109686701A (en) * | 2018-12-27 | 2019-04-26 | 广东晶科电子股份有限公司 | It is a kind of can grain formula separation ceramic substrate and its separation method |
JP2021068832A (en) * | 2019-10-25 | 2021-04-30 | 三菱電機株式会社 | Manufacturing method of semiconductor device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002110718A (en) * | 2000-09-29 | 2002-04-12 | Hitachi Ltd | Manufacturing method of semiconductor device |
JP2002343817A (en) * | 2001-05-11 | 2002-11-29 | Tomoegawa Paper Co Ltd | Semiconductor device unit |
JP2003086615A (en) * | 2001-09-10 | 2003-03-20 | Shigeru Koshibe | Method for sealing resin in semiconductor device |
JP2003347471A (en) * | 2002-05-24 | 2003-12-05 | Fujikura Ltd | Semiconductor device and method for manufacturing the same |
JP2007311378A (en) * | 2006-05-16 | 2007-11-29 | Renesas Technology Corp | Semiconductor device manufacturing method and semiconductor device |
JP2009194345A (en) * | 2008-02-18 | 2009-08-27 | Spansion Llc | Method of manufacturing semiconductor device |
-
2009
- 2009-08-31 JP JP2009200381A patent/JP2011054653A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002110718A (en) * | 2000-09-29 | 2002-04-12 | Hitachi Ltd | Manufacturing method of semiconductor device |
JP2002343817A (en) * | 2001-05-11 | 2002-11-29 | Tomoegawa Paper Co Ltd | Semiconductor device unit |
JP2003086615A (en) * | 2001-09-10 | 2003-03-20 | Shigeru Koshibe | Method for sealing resin in semiconductor device |
JP2003347471A (en) * | 2002-05-24 | 2003-12-05 | Fujikura Ltd | Semiconductor device and method for manufacturing the same |
JP2007311378A (en) * | 2006-05-16 | 2007-11-29 | Renesas Technology Corp | Semiconductor device manufacturing method and semiconductor device |
JP2009194345A (en) * | 2008-02-18 | 2009-08-27 | Spansion Llc | Method of manufacturing semiconductor device |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014165200A (en) * | 2013-02-21 | 2014-09-08 | Shin Etsu Chem Co Ltd | Method of manufacturing semiconductor chip |
JP2015115553A (en) * | 2013-12-13 | 2015-06-22 | 株式会社東芝 | Semiconductor device manufacturing method |
CN109686701A (en) * | 2018-12-27 | 2019-04-26 | 广东晶科电子股份有限公司 | It is a kind of can grain formula separation ceramic substrate and its separation method |
CN109686701B (en) * | 2018-12-27 | 2024-05-10 | 广东晶科电子股份有限公司 | Particle-separable ceramic substrate and separation method thereof |
JP2021068832A (en) * | 2019-10-25 | 2021-04-30 | 三菱電機株式会社 | Manufacturing method of semiconductor device |
JP7370215B2 (en) | 2019-10-25 | 2023-10-27 | 三菱電機株式会社 | Manufacturing method of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5579402B2 (en) | Semiconductor device, method for manufacturing the same, and electronic device | |
JP5590814B2 (en) | Semiconductor device and manufacturing method thereof | |
US7372137B2 (en) | Semiconductor device and manufacturing method thereof | |
KR20180027679A (en) | Semiconductor package and method of fabricating the same | |
JP5543086B2 (en) | Semiconductor device and manufacturing method thereof | |
US20110057327A1 (en) | Semiconductor device and method of manufacturing the same | |
KR101997548B1 (en) | Semiconductor device and method of manufacturing the same | |
US8945989B2 (en) | Stiffened semiconductor die package | |
TWI430425B (en) | Integrated circuit package system employing bump technology | |
KR20150060758A (en) | Semiconductor device and method for manufacturing same | |
TW202306101A (en) | Method of manufacturing a package-on-package type semiconductor package | |
US10879144B2 (en) | Semiconductor package with multilayer mold | |
US10553560B2 (en) | Semiconductor device having multiple semiconductor chips laminated together and electrically connected | |
JP5557439B2 (en) | Semiconductor device and manufacturing method thereof | |
KR20110076604A (en) | PPO package and its manufacturing method | |
JP2011054653A (en) | Manufacturing method of semiconductor device | |
CN112714539A (en) | Electronic component and method of manufacturing an electronic component | |
US20180197809A1 (en) | Semiconductor device with frame having arms and related methods | |
US20090321920A1 (en) | Semiconductor device and method of manufacturing the same | |
US11088057B2 (en) | Semiconductor package structure and method for manufacturing the same | |
JP2014203868A (en) | Semiconductor device and semiconductor device manufacturing method | |
CN111989771A (en) | System and method for manufacturing glass frame fan-out packages | |
JP4626445B2 (en) | Manufacturing method of semiconductor package | |
KR101538680B1 (en) | Package on package and method for manufacturing the same | |
JP2003124431A (en) | Wafer-form sheet, a chip-form electronic part, and their manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121126 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130801 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131108 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131217 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140304 |