JP2002343817A - Semiconductor device unit - Google Patents
Semiconductor device unitInfo
- Publication number
- JP2002343817A JP2002343817A JP2001141977A JP2001141977A JP2002343817A JP 2002343817 A JP2002343817 A JP 2002343817A JP 2001141977 A JP2001141977 A JP 2001141977A JP 2001141977 A JP2001141977 A JP 2001141977A JP 2002343817 A JP2002343817 A JP 2002343817A
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- qfn
- lead frame
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01009—Fluorine [F]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＱＦＮ等の半導体装置を製造するに際して、
１枚のブレードを用いた場合においてもダイシング工程
を高速化することができると共に、封止樹脂硬化工程に
おけるリードフレームの変形を防止することができ、半
導体装置の生産性の向上を図ることができる手段を提供
する。
【解決手段】 複数のＱＦＮ（半導体装置）５０を具備
する本発明のＱＦＮユニット（半導体装置ユニット）１
０においては、リードフレーム２０の各半導体素子搭載
部２１に半導体素子３０が搭載され、各半導体素子３０
がボンディングワイヤ３１を介してリードフレーム２０
のリード２２に電気的に接続され、各半導体素子３０が
封止樹脂４０により封止された構造になっている。ま
た、複数の半導体素子３０を封止する封止樹脂４０が一
体形成され、かつ、複数のＱＦＮ５０を得る際の切断箇
所Ｃに沿って、封止樹脂４０に凹部４１が形成されてい
る。
(57) [Summary] To manufacture a semiconductor device such as QFN.
Even when one blade is used, the speed of the dicing step can be increased, the deformation of the lead frame in the curing step of the sealing resin can be prevented, and the productivity of the semiconductor device can be improved. Provide a means. A QFN unit (semiconductor device unit) 1 according to the present invention including a plurality of QFNs (semiconductor devices) 50.
0, the semiconductor element 30 is mounted on each semiconductor element mounting portion 21 of the lead frame 20, and each semiconductor element 30
Is the lead frame 20 via the bonding wire 31
, And each semiconductor element 30 is sealed with a sealing resin 40. Further, a sealing resin 40 for sealing the plurality of semiconductor elements 30 is integrally formed, and a concave portion 41 is formed in the sealing resin 40 along a cut portion C for obtaining the plurality of QFNs 50.
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、複数のＱＦＮ等の
半導体装置（半導体パッケージ）を具備し、各半導体装
置の外周に沿って切断することにより、複数の半導体装
置を得ることが可能な半導体装置ユニットに関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a plurality of semiconductor devices (semiconductor packages) such as QFNs, and a plurality of semiconductor devices can be obtained by cutting the semiconductor devices along the outer periphery of each semiconductor device. It relates to an apparatus unit.
【０００２】[0002]
【従来の技術】携帯型パソコン、携帯電話等の電子機器
の小型化、多機能化に伴い、電子機器を構成する電子部
品の小型化、高集積化の他、電子部品の高密度実装技術
が必要になっている。このような背景下、従来のＱＦＰ
（Quad Flat Package）やＳＯＰ（Small Outline Packa
ge）等の周辺実装型の半導体装置に代わって、高密度実
装が可能なＣＳＰ（Chip Size Package）等の面実装型
の半導体装置が注目されている。また、ＣＳＰの中でも
特にＱＦＮ（Quad Flat Non-lead）は、従来の半導体装
置の製造技術を適用して製造できるため好適であり、主
に１００ピン以下の小端子型の半導体装置として用いら
れている。2. Description of the Related Art With the miniaturization and multifunctionality of electronic devices such as portable personal computers and mobile phones, electronic components constituting electronic devices have become smaller and more highly integrated, and high-density mounting technology of electronic components has been required. Is needed. Against this background, the conventional QFP
(Quad Flat Package) and SOP (Small Outline Packa)
ge) and the like, surface-mount type semiconductor devices such as CSP (Chip Size Package), which can be mounted at high density, are attracting attention. Also, among the CSPs, QFN (Quad Flat Non-lead) is particularly preferable because it can be manufactured by applying the conventional semiconductor device manufacturing technology, and is mainly used as a small terminal type semiconductor device having 100 pins or less. I have.
【０００３】以下、図６に基づいて、ＱＦＮを同時に複
数製造することが可能な方法について説明する。なお、
図６（ａ）〜（ｆ）は、製造途中のＱＦＮを、後述する
リードフレームの半導体素子を搭載する側の面に対して
垂直方向に切断した時の概略断面図である。[0003] A method capable of simultaneously manufacturing a plurality of QFNs will be described with reference to FIG. In addition,
FIGS. 6A to 6F are schematic cross-sectional views when the QFN being manufactured is cut in a direction perpendicular to a surface of the lead frame on which a semiconductor element is mounted, which will be described later.
【０００４】はじめに、図６（ａ）に示すように、ＩＣ
チップ等の半導体素子を搭載する複数の半導体素子搭載
部（ダイパッド部）２１０を具備し、各半導体素子搭載
部２１０の外周に沿って多数のリード２２０が配設され
たリードフレーム２００を用意し、このリードフレーム
２００の一方の面に、粘着シート１００を貼着する。次
に、図６（ｂ）に示すように、ダイアタッチ工程におい
て、リードフレーム２００の各半導体素子搭載部２１０
に半導体素子３００を搭載し、次いで、図６（ｃ）に示
すように、ワイヤボンディング工程において、半導体素
子３００とリードフレーム２００のリード２２０とを、
ボンディングワイヤ３１０を介して電気的に接続する。[0004] First, as shown in FIG.
A lead frame 200 including a plurality of semiconductor element mounting portions (die pad portions) 210 on which semiconductor elements such as chips are mounted, and a plurality of leads 220 provided along the outer periphery of each semiconductor element mounting portion 210 is prepared. The adhesive sheet 100 is attached to one surface of the lead frame 200. Next, as shown in FIG. 6B, in the die attach step, each semiconductor element mounting portion 210 of the lead frame 200 is formed.
Then, as shown in FIG. 6C, the semiconductor element 300 and the lead 220 of the lead frame 200 are connected to each other in a wire bonding step, as shown in FIG.
Electrical connection is made via a bonding wire 310.
【０００５】次に、樹脂封止工程において、図６（ｃ）
に示した製造途中のＱＦＮを金型内に載置し、封止樹脂
を用いて金型成型することにより、図６（ｄ）に示すよ
うに、すべての半導体素子３００を一体形成された封止
樹脂４００により封止する。この工程において用いる金
型は、樹脂封止を行う製造途中のＱＦＮを載置する下側
金型部材と、下側金型部材に対向配置される上側金型部
材とから概略構成され、下側金型部材に製造途中のＱＦ
Ｎを載置した後、この上方に上側金型部材を設置し、下
側金型部材と上側金型部材との間に封止樹脂を充填する
ことにより、金型成型することが可能な構造になってい
る。そして、従来は、上側金型部材の内面（製造途中の
ＱＦＮに対向する面）が平坦な金型を用いているため、
図６（ｄ）に示すように、この工程において形成される
封止樹脂４００の上面は平坦なものとなっている。Next, in the resin sealing step, FIG.
By mounting the QFN in the process of manufacture shown in FIG. 6 in a mold and performing mold molding using a sealing resin, all the semiconductor elements 300 are integrally formed as shown in FIG. It is sealed with a stopper resin 400. The mold used in this step is roughly composed of a lower mold member on which a QFN in the middle of manufacturing for resin sealing is placed, and an upper mold member arranged to face the lower mold member. QF in the process of manufacturing for mold members
After placing N, an upper mold member is placed above the mold member, and a sealing resin is filled between the lower mold member and the upper mold member, thereby enabling mold molding. It has become. Conventionally, since the inner surface of the upper mold member (the surface facing the QFN in the middle of manufacture) is a flat mold,
As shown in FIG. 6D, the upper surface of the sealing resin 400 formed in this step is flat.
【０００６】次に、図６（ｅ）に示すように、粘着シー
ト１００をリードフレーム２００から剥離した後、封止
樹脂硬化工程において、封止樹脂４００を硬化すること
により、複数のＱＦＮ５００が配列されたＱＦＮユニッ
ト６００を形成することができる。最後に、図６（ｆ）
に示すように、ダイシング工程において、ＱＦＮユニッ
ト６００を各ＱＦＮ５００の外周に沿って切断（ダイシ
ング）することにより、複数のＱＦＮ５００を製造する
ことができる。Next, as shown in FIG. 6E, a plurality of QFNs 500 are arranged by peeling the adhesive sheet 100 from the lead frame 200 and then curing the sealing resin 400 in a sealing resin curing step. QFN unit 600 can be formed. Finally, FIG.
As shown in (2), by cutting (dicing) the QFN unit 600 along the outer periphery of each QFN 500 in the dicing step, a plurality of QFNs 500 can be manufactured.
【０００７】[0007]
【発明が解決しようとする課題】上記ＱＦＮの製造方法
のダイシング工程において、ＱＦＮユニットを各ＱＦＮ
の外周に沿って切断する際には、図示したように、ＱＦ
Ｎユニットの封止樹脂とリードフレームの双方を切断す
る必要がある。しかしながら、シリカやアルミナ等のフ
ィラーを含有したエポキシ樹脂等からなる封止樹脂と、
Ｃｕや４２アロイ（Ｆｅ−Ｎｉ）等の金属からなるリー
ドフレームとは材質が異なるため、これらの適切な切断
条件（用いるブレード（刃）の種類や切断速度等）が異
なり、封止樹脂の切断とリードフレームの切断とを別工
程として２段階の切断を行う、あるいは切断速度を落と
して両者を同時に切断する等の対応が必要であり、ＱＦ
Ｎの生産性が低下するという問題点があった。In the dicing step of the above QFN manufacturing method, the QFN unit is connected to each QFN.
When cutting along the outer circumference of the
It is necessary to cut both the sealing resin of the N unit and the lead frame. However, a sealing resin such as an epoxy resin containing a filler such as silica or alumina,
Since the material is different from a lead frame made of a metal such as Cu or 42 alloy (Fe-Ni), appropriate cutting conditions (such as the type of blade (blade) used and the cutting speed) are different, and cutting of the sealing resin is performed. It is necessary to take measures such as performing two-stage cutting as a separate step from cutting of the lead frame and cutting the two at the same time by reducing the cutting speed.
There is a problem that the productivity of N decreases.
【０００８】なお、２段階の切断を行う場合には、封止
樹脂を切断するブレードが装着された第１のスピンドル
と、リードフレームを切断するブレードが装着された第
２のスピンドルとを有するダブルスピンドルダイサーを
用いることにより、ダイシング工程の高速化を図ること
が可能であるが、ダブルスピンドルダイサーは通常のシ
ングルスピンドルダイサーよりも高価であると共に、２
枚のブレードを使用するため消耗品が多くなり、ＱＦＮ
の製造コストが高くなるという問題点を有していた。In the case of performing the two-stage cutting, a double spindle having a first spindle equipped with a blade for cutting the sealing resin and a second spindle equipped with a blade for cutting the lead frame is used. By using a spindle dicer, the speed of the dicing process can be increased. However, a double spindle dicer is more expensive than a normal single spindle dicer,
The use of one blade increases consumables, and QFN
However, there was a problem that the manufacturing cost was high.
【０００９】また、上記ＱＦＮの製造方法においては、
リードフレームの片側にのみ封止樹脂を形成するため、
封止樹脂硬化工程において、リードフレームと封止樹脂
の熱膨張差や封止樹脂の硬化による収縮に起因してリー
ドフレームが変形し、リードフレームに反りが発生する
ことがあった。そして、このようにリードフレームに反
りが発生した場合には、後のダイシング工程において、
リードフレームの反りを矯正してから切断を行う、切断
時のリードフレームの保持方法を工夫する等の必要があ
り、ＱＦＮの生産性が低下していた。[0009] In the above-mentioned method for producing QFN,
Since the sealing resin is formed only on one side of the lead frame,
In the sealing resin curing step, the lead frame may be deformed due to a difference in thermal expansion between the lead frame and the sealing resin or shrinkage due to curing of the sealing resin, and the lead frame may be warped. Then, when the lead frame is warped as described above, in a later dicing step,
It is necessary to perform cutting after correcting the warpage of the lead frame, and to devise a method of holding the lead frame at the time of cutting, and the productivity of QFN has been reduced.
【００１０】そこで、本発明は上記事情に鑑みてなされ
たものであり、ＱＦＮ等の半導体装置を製造するに際し
て、１枚のブレードを用いた場合においてもダイシング
工程を高速化することができると共に、封止樹脂硬化工
程におけるリードフレームの変形を防止することがで
き、ＱＦＮ等の半導体装置の生産性の向上を図ることが
できる手段を提供することを目的とする。Therefore, the present invention has been made in view of the above circumstances, and in manufacturing a semiconductor device such as a QFN, the dicing process can be sped up even when one blade is used. It is an object of the present invention to provide means for preventing deformation of a lead frame in a sealing resin curing step and improving productivity of a semiconductor device such as QFN.
【００１１】[0011]
【課題を解決するための手段】本発明者は上記課題を解
決するべく検討を行った結果、ＱＦＮ等の半導体装置を
製造するに際して、半導体素子を封止する封止樹脂の切
断箇所に沿って凹部を形成することにより、上記課題を
解決することができることを見出し、以下の半導体装置
ユニットを発明するに到った。Means for Solving the Problems The present inventor has conducted studies to solve the above-mentioned problems. As a result, when manufacturing a semiconductor device such as a QFN, the semiconductor device is cut along a cut portion of a sealing resin for sealing a semiconductor element. It has been found that the above problem can be solved by forming the concave portion, and the following semiconductor device unit has been invented.
【００１２】本発明の半導体装置ユニットは、リードフ
レームに設けられた複数の半導体素子搭載部に各々半導
体素子が搭載され、各半導体素子がボンディングワイヤ
を介して前記リードフレームのリードに電気的に接続さ
れると共に、各半導体素子が封止樹脂により封止されて
なり、各半導体素子、各半導体素子に接続された前記ボ
ンディングワイヤ、及び各半導体素子を封止する前記封
止樹脂により構成される各半導体装置の外周に沿って切
断することにより複数の半導体装置を得ることが可能な
半導体装置ユニットにおいて、前記複数の半導体素子を
封止する前記封止樹脂が一体形成され、かつ、複数の半
導体装置を得る際に切断する切断箇所に沿って、前記封
止樹脂の上面に凹部が形成されていることを特徴とす
る。In the semiconductor device unit of the present invention, semiconductor elements are mounted on a plurality of semiconductor element mounting portions provided on a lead frame, respectively, and each semiconductor element is electrically connected to a lead of the lead frame via a bonding wire. Each semiconductor element is sealed with a sealing resin, and each semiconductor element, the bonding wire connected to each semiconductor element, and the sealing resin sealing each semiconductor element are formed. In a semiconductor device unit capable of obtaining a plurality of semiconductor devices by cutting along a periphery of the semiconductor device, the sealing resin for sealing the plurality of semiconductor elements is integrally formed, and the plurality of semiconductor devices are formed. A concave portion is formed on the upper surface of the sealing resin along a cutting portion to be cut when obtaining the shape.
【００１３】すなわち、本発明の半導体装置ユニットで
は、複数の半導体装置を得る際の切断箇所に沿って、封
止樹脂の上面に凹部を形成し、切断箇所の封止樹脂の厚
みを薄くする構成を採用している。なお、本明細書にお
いて、「封止樹脂の上面」とは、「封止樹脂のリードフ
レームと反対側の面」を意味しているものとする。That is, in the semiconductor device unit of the present invention, a concave portion is formed on the upper surface of the sealing resin along a cut portion when a plurality of semiconductor devices are obtained, and the thickness of the sealing resin at the cut portion is reduced. Is adopted. In this specification, the “upper surface of the sealing resin” means “the surface of the sealing resin on the side opposite to the lead frame”.
【００１４】そして、ＱＦＮ等の半導体装置を製造する
際に、かかる構成の本発明の半導体装置ユニットを製造
した後、ダイシング工程において、リードフレームの適
切な切断条件に合わせて、半導体装置ユニットの封止樹
脂とリードフレームとを同時に切断することにより、１
枚のブレードを用いた場合においても、封止樹脂とリー
ドフレームとを良好にかつ高速に切断することができ、
半導体装置の生産性の向上を図ることができることを見
出した。When manufacturing a semiconductor device such as a QFN, after manufacturing the semiconductor device unit of the present invention having the above structure, in the dicing step, the semiconductor device unit is sealed in accordance with appropriate cutting conditions of the lead frame. By cutting the resin and the lead frame at the same time,
Even when using two blades, the sealing resin and the lead frame can be cut satisfactorily and at high speed,
It has been found that the productivity of a semiconductor device can be improved.
【００１５】また、このように、ＱＦＮ等の半導体装置
を製造する際のダイシング工程において切断に要する時
間を短縮化することができる結果、用いるブレードの高
寿命化を図ることができ、半導体装置の製造コストを低
減することができることを見出した。さらに、ＱＦＮ等
の半導体装置を製造する際のダイシング工程において、
封止樹脂の切削量を低減することができ、切断時に発生
する切削粉の処理に要するコストや時間を削減すること
ができるので、半導体装置の製造コストの削減と生産性
の向上を図ることができることを見出した。In addition, as described above, the time required for cutting in the dicing step in manufacturing a semiconductor device such as QFN can be shortened, and as a result, the life of the blade to be used can be prolonged, and the semiconductor device can be used. It has been found that manufacturing costs can be reduced. Further, in a dicing process when manufacturing a semiconductor device such as QFN,
Since the cutting amount of the sealing resin can be reduced and the cost and time required for processing cutting powder generated at the time of cutting can be reduced, it is possible to reduce the manufacturing cost of semiconductor devices and improve productivity. I found what I could do.
【００１６】また、ＱＦＮ等の半導体装置を製造するに
際して、本発明のＱＦＮユニットを製造することによ
り、封止樹脂硬化工程において、リードフレームと封止
樹脂の熱膨張差あるいは封止樹脂の硬化による収縮に起
因して発生し、リードフレームを変形させる応力を、封
止樹脂に形成された凹部により分散することができ、そ
の結果、リードフレームの変形を防止することができ、
半導体装置の生産性の向上を図ることができることを見
出した。Further, when manufacturing a semiconductor device such as a QFN, by manufacturing the QFN unit of the present invention, the difference in thermal expansion between the lead frame and the sealing resin or the curing of the sealing resin in the sealing resin curing step. The stress generated due to the shrinkage and deforming the lead frame can be dispersed by the concave portion formed in the sealing resin, and as a result, the deformation of the lead frame can be prevented,
It has been found that the productivity of a semiconductor device can be improved.
【００１７】また、本発明の半導体装置ユニットにおい
て、前記封止樹脂に形成された前記凹部の最大高さは、
前記封止樹脂の最大高さの１／２以上であることが好ま
しく、かかる構成を採用することにより上述の効果を安
定して得ることができることを見出した。また、本発明
の半導体装置ユニットにおいて、複数の半導体素子を封
止する封止樹脂を一体形成する構成としているので、各
半導体素子毎に樹脂封止を行う場合に比較して、半導体
装置ユニットを製造する際の樹脂封止工程を簡略化する
ことができる。Further, in the semiconductor device unit of the present invention, the maximum height of the concave portion formed in the sealing resin is:
It is preferable that the height is not less than の of the maximum height of the sealing resin, and it has been found that the above effects can be stably obtained by adopting such a configuration. Further, in the semiconductor device unit of the present invention, since the sealing resin for sealing the plurality of semiconductor elements is integrally formed, the semiconductor device unit is compared with the case where resin sealing is performed for each semiconductor element. It is possible to simplify the resin sealing step at the time of manufacturing.
【００１８】また、本発明の半導体装置ユニットにおい
て、前記封止樹脂に形成された前記凹部が、該凹部の上
部側から底部側に向けて縮幅されていることが好まし
く、かかる構成を採用することにより、半導体素子（半
導体装置）のピッチを小さくすることができ、１個の半
導体装置ユニットからより多くの半導体装置を得ること
ができるので、好適である。Further, in the semiconductor device unit of the present invention, it is preferable that the recess formed in the sealing resin is reduced in width from an upper side to a bottom side of the recess, and such a configuration is employed. This is preferable because the pitch of semiconductor elements (semiconductor devices) can be reduced and more semiconductor devices can be obtained from one semiconductor device unit.
【００１９】[0019]
【発明の実施の形態】次に、本発明に係る実施形態につ
いて詳述する。図１、図２に基づいて、複数のＱＦＮを
具備するＱＦＮユニットを取り上げて本発明に係る実施
形態の半導体装置ユニットの構造について詳述する。な
お、図１は本実施形態のＱＦＮユニットに備えられたリ
ードフレームのみを取り出して、半導体素子を搭載する
側から見た時の概略平面図であり、図２は本実施形態の
ＱＦＮユニットを図１のＡ−Ａ’線（Ｂ−Ｂ’線）に沿
って切断した時の構造を拡大して示す部分概略断面図で
ある。図２に示すように、本実施形態のＱＦＮユニット
のＡ−Ａ’断面及びＢ−Ｂ’断面は全く同様の構造であ
る。また、各図においては、各部材を図面上で認識可能
な程度の大きさとするため、各部材毎に縮尺を異ならせ
てある。Next, an embodiment according to the present invention will be described in detail. The structure of a semiconductor device unit according to an embodiment of the present invention will be described in detail with reference to FIG. 1 and FIG. 2 taking up a QFN unit having a plurality of QFNs. FIG. 1 is a schematic plan view of only the lead frame provided in the QFN unit of the present embodiment taken out and viewed from the side on which the semiconductor element is mounted, and FIG. 2 is a diagram showing the QFN unit of the present embodiment. 1 is an enlarged partial schematic cross-sectional view showing a structure when cut along a line AA '(line BB') of FIG. As shown in FIG. 2, the AA ′ cross section and the BB ′ cross section of the QFN unit of the present embodiment have exactly the same structure. In addition, in each drawing, the scale of each member is made different so that each member has a size recognizable in the drawing.
【００２０】図２に示すように、本実施形態のＱＦＮユ
ニット（半導体装置ユニット）１０はリードフレーム２
０を基材として構成されたものである。ここで、リード
フレーム２０は、図１に示すように、ＩＣチップ等の半
導体素子を搭載する島状の半導体素子搭載部（ダイパッ
ド部）２１が複数マトリクス状に配列され、各半導体素
子搭載部２１の外周に沿って多数のリード２２が配設さ
れたものである。なお、図１においては、半導体素子搭
載部２１が１２個配列されたものについて図示している
が、本発明はこれに限定されるものではなく、いかなる
構造のＱＦＮ用リードフレームを用いても良い。As shown in FIG. 2, the QFN unit (semiconductor device unit) 10 of the present embodiment
0 is used as a base material. As shown in FIG. 1, the lead frame 20 includes a plurality of island-shaped semiconductor element mounting portions (die pad portions) 21 on which semiconductor elements such as IC chips are mounted, arranged in a matrix. A large number of leads 22 are arranged along the outer periphery of. Although FIG. 1 shows a case where twelve semiconductor element mounting portions 21 are arranged, the present invention is not limited to this, and a QFN lead frame having any structure may be used. .
【００２１】図２に示すように、ＱＦＮユニット１０に
おいて、リードフレーム２０の各半導体素子搭載部２１
にはＩＣチップ等の半導体素子３０が搭載され、各半導
体素子３０は金ワイヤ等のボンディングワイヤ３１を介
して各半導体素子搭載部２１の外周に沿って配設された
リード２２に電気的に接続されている。また、すべての
半導体素子３０及びこれらに接続されたボンディングワ
イヤ３１は一体形成された封止樹脂４０により封止され
ている。As shown in FIG. 2, in the QFN unit 10, each semiconductor element mounting portion 21 of the lead frame 20 is provided.
A semiconductor element 30 such as an IC chip is mounted on each of the semiconductor elements 30. Each semiconductor element 30 is electrically connected to a lead 22 provided along the outer periphery of each semiconductor element mounting portion 21 via a bonding wire 31 such as a gold wire. Have been. Further, all the semiconductor elements 30 and the bonding wires 31 connected thereto are sealed by a sealing resin 40 integrally formed.
【００２２】ＱＦＮユニット１０において、各半導体素
子３０、各半導体素子３０に接続されたボンディングワ
イヤ３１、及び各半導体素子３０を封止する封止樹脂４
０によりＱＦＮ（半導体装置）５０が構成され、各ＱＦ
Ｎ５０の外周に沿って切断することにより、複数のＱＦ
Ｎ５０を得ることが可能な構造になっている。なお、図
１、図２において、複数のＱＦＮ５０を得る際のＱＦＮ
ユニット１０の切断箇所を符号Ｃで示している。In the QFN unit 10, each semiconductor element 30, a bonding wire 31 connected to each semiconductor element 30, and a sealing resin 4 for sealing each semiconductor element 30
0 constitutes a QFN (semiconductor device) 50,
By cutting along the outer circumference of N50, multiple QFs
The structure is such that N50 can be obtained. In FIGS. 1 and 2, the QFN when obtaining a plurality of QFNs 50 is shown.
The cut portion of the unit 10 is indicated by the symbol C.
【００２３】また、本実施形態において、封止樹脂４０
の上面には、切断箇所Ｃに沿って凹部４１が形成されて
いる。より詳細には、凹部４１は断面逆三角形状に形成
され、その上部（リードフレームと反対側の端部）４１
ａ側から底部（リードフレーム側端部）４１ｂ側に向け
て縮幅するように形成されている。また、凹部４１の最
大高さ４１Ｈ（上部４１ａと底部４１ｂとの距離）が、
封止樹脂４０の最大高さ４０Ｈの１／２以上に設定され
ており、かつ、凹部４１の底部４１ｂがリードフレーム
２０に接しないように凹部４１は形成されている。な
お、図示するように、封止樹脂４０の最大高さ４０Ｈ
は、リードフレーム２０において半導体素子搭載部２１
とリード２２との間であって開孔部が形成された領域の
封止樹脂４０の高さに相当する。In this embodiment, the sealing resin 40
A concave portion 41 is formed along the cut portion C on the upper surface of the substrate. More specifically, the concave portion 41 is formed in an inverted triangular cross section, and its upper portion (the end opposite to the lead frame) 41
It is formed so as to be reduced in width from the side a to the bottom (lead frame side end) 41b side. Also, the maximum height 41H of the concave portion 41 (the distance between the upper portion 41a and the bottom portion 41b) is
The maximum height 40H of the sealing resin 40 is set to １ ／ or more, and the concave portion 41 is formed so that the bottom 41 b of the concave portion 41 does not contact the lead frame 20. As shown in the figure, the maximum height 40H of the sealing resin 40 is used.
Are the semiconductor element mounting portions 21 in the lead frame 20.
And the lead 22 corresponds to the height of the sealing resin 40 in the region where the opening is formed.
【００２４】本実施形態のＱＦＮユニット１０は以上の
ように構成され、切断箇所Ｃに沿って封止樹脂４０の上
面に凹部４１を形成し、切断箇所Ｃの封止樹脂４０の厚
みを薄くする構成としている。そして、ＱＦＮ５０を製
造するに際して、上記構成の本実施形態のＱＦＮユニッ
ト１０を製造した後、ダイシング工程において、リード
フレーム２０の切断条件に合わせて、ＱＦＮユニット１
０の封止樹脂４０とリードフレーム２０とを切断箇所Ｃ
に沿って同時に切断することにより、１枚のブレード
（シングルスピンドルダイサー）を用いた場合において
も、封止樹脂４０とリードフレーム２０とを良好にかつ
高速に切断することができ、ＱＦＮ５０の生産性の向上
を図ることができる。The QFN unit 10 according to the present embodiment is configured as described above. The concave portion 41 is formed on the upper surface of the sealing resin 40 along the cut portion C, and the thickness of the sealing resin 40 at the cut portion C is reduced. It has a configuration. Then, when manufacturing the QFN 50, after manufacturing the QFN unit 10 of the present embodiment having the above-described configuration, in the dicing process, the QFN unit 1 is adjusted to the cutting conditions of the lead frame 20.
Cutting resin 40 and lead frame 20 at cutting point C
Simultaneously, the sealing resin 40 and the lead frame 20 can be cut satisfactorily and at high speed even when one blade (single spindle dicer) is used, and the productivity of the QFN 50 is improved. Can be improved.
【００２５】また、このように、ＱＦＮ５０を製造する
際のダイシング工程において切断に要する時間を短縮化
することができる結果、用いるブレードの高寿命化を図
ることができ、ＱＦＮ５０の製造コストを低減すること
ができる。さらに、ＱＦＮ５０を製造する際のダイシン
グ工程において、封止樹脂４０の切削量を低減すること
ができ、切削粉の処理に要するコストや時間を削減する
ことができるので、ＱＦＮ５０の製造コストの削減と生
産性の向上を図ることができる。Further, as described above, the time required for cutting in the dicing step in manufacturing the QFN 50 can be shortened. As a result, the service life of the blade used can be increased, and the manufacturing cost of the QFN 50 can be reduced. be able to. Furthermore, in the dicing process when manufacturing the QFN 50, the cutting amount of the sealing resin 40 can be reduced, and the cost and time required for processing the cutting powder can be reduced. Productivity can be improved.
【００２６】また、ＱＦＮ５０を製造するに際して、本
実施形態のＱＦＮユニット１０を製造することにより、
封止樹脂硬化工程において、リードフレーム２０と封止
樹脂４０の熱膨張差あるいは封止樹脂４０の硬化による
収縮に起因して発生し、リードフレーム２０を変形させ
る応力を、封止樹脂４０に形成された凹部４１により分
散することができ、その結果、リードフレーム２０の変
形を防止することができ、ＱＦＮ５０の生産性の向上を
図ることができる。In manufacturing the QFN 50, the QFN unit 10 of the present embodiment is manufactured,
In the encapsulation resin curing step, a stress generated due to a difference in thermal expansion between the lead frame 20 and the encapsulation resin 40 or shrinkage due to curing of the encapsulation resin 40 and deforming the lead frame 20 is formed in the encapsulation resin 40. Thus, the lead frame 20 can be prevented from being deformed, and the productivity of the QFN 50 can be improved.
【００２７】また、上述したように、本実施形態のＱＦ
Ｎユニット１０において、封止樹脂４０に形成する凹部
４１の最大高さ４１Ｈを、封止樹脂４０の最大高さ４０
Ｈの１／２以上に設定することが好ましく、かかる構成
を採用することにより上述の効果を安定して得ることが
できる。また、本実施形態のＱＦＮユニット１０におい
ては、凹部４１をその底部４１ｂがリードフレーム２０
に接しないように形成する構成とした。かかる構成を採
用することにより、すべての半導体素子３０を封止する
封止樹脂４０を金型成型により一体形成することがで
き、各半導体素子３０毎に樹脂封止を行う場合に比較し
て、ＱＦＮユニット１０を製造する際の樹脂封止工程を
簡略化することができ、好適である。As described above, the QF of this embodiment is
In the N unit 10, the maximum height 41H of the concave portion 41 formed in the sealing resin 40 is set to the maximum height 40H of the sealing resin 40.
H is preferably set to Ｈ or more, and by adopting such a configuration, the above-described effects can be stably obtained. Further, in the QFN unit 10 of the present embodiment, the concave portion 41 is
It was formed so as not to contact with. By adopting such a configuration, the sealing resin 40 for sealing all the semiconductor elements 30 can be integrally formed by die molding, and compared with the case where resin sealing is performed for each semiconductor element 30, This is preferable because the resin sealing step for manufacturing the QFN unit 10 can be simplified.
【００２８】また、本実施形態のＱＦＮユニット１０に
おいては、封止樹脂４０に形成する凹部４１を断面逆三
角形状とし、上部４１ａ側から底部４１ｂ側に向けて縮
幅する構成とした。図２に示すように、ボンディングワ
イヤ３１は、半導体素子３０の上面と、半導体素子３０
の上面の図示斜め下方向に位置するリード２２とを接続
するため、リードフレーム２０の上面に対して斜め方向
に配設される。したがって、凹部４１を断面逆三角形状
とすることにより、半導体素子３０（ＱＦＮ５０）のピ
ッチを小さくすることができ、１個のＱＦＮユニット１
０からより多くのＱＦＮ５０を得ることができる。Further, in the QFN unit 10 of the present embodiment, the concave portion 41 formed in the sealing resin 40 has an inverted triangular cross section, and the width is reduced from the upper portion 41a to the bottom portion 41b. As shown in FIG. 2, the bonding wire 31 is connected to the upper surface of the semiconductor element 30 and the semiconductor element 30.
In order to connect the lead 22 positioned diagonally below the upper surface of the lead frame 20, the lead 22 is disposed diagonally with respect to the upper surface of the lead frame 20. Therefore, by forming the concave portion 41 into an inverted triangular cross section, the pitch of the semiconductor element 30 (QFN 50) can be reduced, and one QFN unit 1
Zero to more QFNs 50 can be obtained.
【００２９】なお、本実施形態においては、封止樹脂４
０の上面に断面逆三角形状の凹部４１を形成する構成と
したが、本発明はこれに限定されるものではなく、上部
側から底部側に向けて縮幅するように形成されていれば
いかなる形状で凹部を形成しても良く、かかる構成を採
用することにより、本実施形態のＱＦＮユニット１０と
同様の効果を得ることができる。また、以上、上部側か
ら底部側に向けて縮幅するように凹部を形成する場合に
ついてのみ説明したが、本発明はこれに限定されるもの
ではなく、例えば、図３に示すように、上部６１ａと底
部６１ｂとが同一幅の凹部６１を形成する構成としても
良い。このような構成とした場合には、凹部６１の底部
６１ｂが幅広に形成されるため、半導体素子３０（ＱＦ
Ｎ５０）のピッチを小さくすることができるという効果
を得ることはできないが、その他の効果については本実
施形態と同様に得ることができる。In this embodiment, the sealing resin 4
Although the recess 41 having an inverted triangular cross section is formed on the upper surface of 0, the present invention is not limited to this, and any shape may be used as long as it is formed so as to be narrowed from the upper side toward the bottom side. The concave portion may be formed in a shape, and by adopting such a configuration, the same effect as that of the QFN unit 10 of the present embodiment can be obtained. Although only the case where the concave portion is formed so as to be narrowed from the upper side toward the bottom side has been described above, the present invention is not limited to this. For example, as shown in FIG. The configuration may be such that the recess 61 having the same width is formed by the bottom 61a and the bottom 61b. In the case of such a configuration, since the bottom 61b of the concave portion 61 is formed wide, the semiconductor element 30 (QF
The effect of reducing the pitch of N50) cannot be obtained, but other effects can be obtained in the same manner as in the present embodiment.
【００３０】次に、図４に基づいて、図２に示したＱＦ
Ｎユニット１０の製造方法及びＱＦＮユニット１０から
複数のＱＦＮ５０を製造する方法の一例について説明す
る。はじめに、図１に示した構造のリードフレーム２０
を用意し、図４（ａ）に示すように、リードフレーム２
０の一方の面（半導体素子３０を搭載しない側の面）上
に、粘着シート７０を貼着する。粘着シート７０として
は、耐熱性フィルムの一方の面上に粘着剤層を具備する
ものが好適である。また、かかる構成の粘着シート７０
を用いる場合には、粘着剤層がリードフレーム側となる
ように貼着する。また、粘着シート７０をリードフレー
ム２０に貼着する方法としては、ラミネート法等が好適
である。Next, based on FIG. 4, the QF shown in FIG.
An example of a method of manufacturing the N unit 10 and a method of manufacturing a plurality of QFNs 50 from the QFN unit 10 will be described. First, the lead frame 20 having the structure shown in FIG.
Is prepared, and as shown in FIG.
A pressure-sensitive adhesive sheet 70 is adhered on one surface of 0 (the surface on which the semiconductor element 30 is not mounted). As the pressure-sensitive adhesive sheet 70, a sheet having a pressure-sensitive adhesive layer on one surface of a heat-resistant film is preferable. Further, the pressure-sensitive adhesive sheet 70 having such a configuration
Is used, the adhesive layer is attached so that the pressure-sensitive adhesive layer is on the lead frame side. Further, as a method of attaching the pressure-sensitive adhesive sheet 70 to the lead frame 20, a laminating method or the like is preferable.
【００３１】次に、図４（ｂ）に示すように、ダイアタ
ッチ工程において、リードフレーム２０の各半導体素子
搭載部２１に、粘着シート７０が貼着されていない側か
らＩＣチップ等の半導体素子３０を、ダイアタッチ剤
（図示略）を用いて搭載し、次いで、図４（ｃ）に示す
ように、ワイヤボンディング工程において、各半導体素
子３０とリードフレーム２０のリード２２とを、金ワイ
ヤ等のボンディングワイヤ３１を介して電気的に接続す
る。Next, as shown in FIG. 4B, in the die attach step, the semiconductor elements such as IC chips are mounted on the respective semiconductor element mounting portions 21 of the lead frame 20 from the side where the adhesive sheet 70 is not adhered. 4 are mounted using a die attach agent (not shown). Then, as shown in FIG. 4C, in a wire bonding step, each semiconductor element 30 and the lead 22 of the lead frame 20 are connected to a gold wire or the like. Are electrically connected via the bonding wire 31 of FIG.
【００３２】次に、図４（ｄ）に示すように、樹脂封止
工程において、図４（ｃ）に示した製造途中のＱＦＮユ
ニットを金型内に載置し、封止樹脂（モールド剤）を用
いて金型成型することにより、すべての半導体素子３０
及びボンディングワイヤ３１を封止樹脂４０により封止
する。ここで、図５（ａ）、（ｂ）に基づいて、樹脂封
止工程において用いて好適な金型の一構成例について説
明する。図５（ａ）は樹脂封止工程において用いて好適
な金型８０の構造を示す部分概略斜視図、図５（ｂ）は
金型８０を図５（ａ）のＤ−Ｄ’線に沿って切断した時
の部分概略断面図である。なお、図５（ａ）において、
後述する上側金型部材についてはその内面のみを取り出
して図示している。Next, as shown in FIG. 4D, in the resin sealing step, the QFN unit in the process of manufacturing shown in FIG. 4C is placed in a mold, and the sealing resin (molding agent) is formed. ) To mold all the semiconductor elements 30
Then, the bonding wire 31 is sealed with the sealing resin 40. Here, a configuration example of a mold suitable for use in the resin sealing step will be described with reference to FIGS. FIG. 5A is a partial schematic perspective view showing the structure of a mold 80 suitable for use in the resin sealing step, and FIG. 5B is a diagram showing the mold 80 taken along the line DD ′ in FIG. 5A. It is a partial schematic sectional view at the time of cutting. In FIG. 5A,
For the upper mold member described later, only the inner surface is taken out and shown.
【００３３】図５（ａ）、（ｂ）に示すように、金型８
０は樹脂封止を行う製造途中のＱＦＮユニットを載置す
る下側金型部材８１と、下側金型部材８１に対向配置さ
れる上側金型部材８２とから概略構成され、下側金型部
材８１に製造途中のＱＦＮユニット（図示略）を載置し
た後、その上方に上側金型部材８２を設置し、下側金型
部材８１と上側金型部材８２との間に、金型８０の側部
に設けられた樹脂注入孔８３から溶融状態の封止樹脂を
注入することにより、金型成型を行うことが可能な構造
になっている。As shown in FIGS. 5A and 5B, the mold 8
Reference numeral 0 denotes a lower mold which is roughly composed of a lower mold member 81 on which a QFN unit in the middle of manufacture for performing resin sealing is placed, and an upper mold member 82 arranged to face the lower mold member 81. After a QFN unit (not shown) being manufactured is placed on the member 81, an upper mold member 82 is installed above the QFN unit, and a mold 80 is placed between the lower mold member 81 and the upper mold member 82. By injecting a sealing resin in a molten state from a resin injection hole 83 provided on the side of the mold, a mold can be formed.
【００３４】ここで、金型８０において、下側金型部材
８１の内面（製造途中のＱＦＮユニットを載置する面）
８４は平坦面となっているのに対し、上側金型部材８２
の内面（下側金型部材８１に対向する面）８５には、封
止樹脂４０に形成する凹部４１の形状及び形成位置に対
応した凸部８５ａが形成されており、金型部材８１、８
２の内面をこのような形状とすることにより、所望の形
状の凹部４１を有する封止樹脂４０を一体形成すること
ができる。Here, in the mold 80, the inner surface of the lower mold member 81 (the surface on which the QFN unit being manufactured is placed)
84 is a flat surface, while the upper mold member 82
On the inner surface (the surface facing the lower mold member 81) 85, a convex portion 85a corresponding to the shape and position of the concave portion 41 formed in the sealing resin 40 is formed.
By making the inner surface of 2 into such a shape, the sealing resin 40 having the concave portion 41 of a desired shape can be integrally formed.
【００３５】次に、図４（ｅ）に示すように、粘着シー
ト７０をリードフレーム２０から剥離した後、封止樹脂
硬化工程において、封止樹脂４０を硬化することによ
り、複数のＱＦＮ５０が配列された上記実施形態のＱＦ
Ｎユニット１０を製造することができる。最後に、図４
（ｆ）に示すように、ダイシング工程において、得られ
たＱＦＮユニット１０を切断箇所Ｃに沿って切断（ダイ
シング）することにより、複数のＱＦＮ５０を製造する
ことができる。Next, as shown in FIG. 4E, after peeling the adhesive sheet 70 from the lead frame 20, in a sealing resin curing step, the sealing resin 40 is cured, so that a plurality of QFNs 50 are arranged. QF of the above embodiment
The N unit 10 can be manufactured. Finally, FIG.
As shown in (f), a plurality of QFNs 50 can be manufactured by cutting (dicing) the obtained QFN unit 10 along the cutting portion C in the dicing step.
【００３６】本実施形態のＱＦＮユニット１０及びＱＦ
Ｎ５０は以上のように製造することができ、以上の製造
方法によれば、本実施形態のＱＦＮユニット１０を簡易
に得ることができる。また、以上の製造方法によれば、
本実施形態のＱＦＮユニット１０を製造してからＱＦＮ
５０を製造するため、上述したように、ＱＦＮ５０の生
産性の向上と製造コストの削減を図ることができる。The QFN unit 10 and the QF of the present embodiment
N50 can be manufactured as described above, and according to the above manufacturing method, the QFN unit 10 of the present embodiment can be easily obtained. According to the above manufacturing method,
After manufacturing the QFN unit 10 of the present embodiment, the QFN
Since the 50 is manufactured, as described above, the productivity of the QFN 50 can be improved and the manufacturing cost can be reduced.
【００３７】[0037]
【実施例】次に、本発明に係る実施例及び従来例につい
て説明する。各実施例、従来例においてＱＦＮユニット
を作製し、得られたＱＦＮユニットの評価を行った。 （実施例１）図２に示した構造の本発明のＱＦＮユニッ
トを、図４に基づいて説明したように製造した。なお、
リードフレームとしては、外寸縦６０ｍｍ×横２００ｍ
ｍ×厚さ０．２ｍｍ（但し、切断箇所の厚みは０．１ｍ
ｍ）、Ａｕ−Ｐｄ−ＮｉメッキＣｕリードフレーム、４
×６４個（計２５６個）のマトリックス配列、パッケー
ジサイズ５×５ｍｍ、モールドエリア１８０×４０ｍ
ｍ、３２ピンのＱＦＮ用リードフレームを用いた。ま
た、粘着シートとしては、２５μｍ厚のポリイミドフィ
ルム上に６μｍ厚のシリコーン系粘着剤からなる粘着剤
層が形成されたものを用いた。また、樹脂封止工程にお
いては、封止樹脂として、エポキシ系モールド材（O-ク
レゾールノボラックエポキシ系、フィラー量８５ｗｔ
％）を用い、図５（ａ）、（ｂ）に示した構造の金型を
用い、圧力を１０ＭＰａ、温度を１８０℃、成型時間を
５分間として樹脂封止を行った。但し、上側金型部材の
凸部のピッチを５ｍｍ、凸部の最大高さを０．６ｍｍ、
凸部の最大幅を０．４ｍｍとした。なお、上側金型部材
の凸部のピッチ、最大高さ、最大幅は、封止樹脂に形成
する凹部のピッチ、最大高さ、最大幅（上部の幅）に相
当する。また、形成する封止樹脂の最大高さを０．８ｍ
ｍとした。また、封止樹脂硬化工程における封止樹脂の
硬化条件は、１８０℃、３時間とした。Next, an embodiment according to the present invention and a conventional example will be described. A QFN unit was manufactured in each of the examples and the conventional example, and the obtained QFN unit was evaluated. (Example 1) A QFN unit of the present invention having the structure shown in FIG. 2 was manufactured as described with reference to FIG. In addition,
As a lead frame, outside dimensions 60mm x 200m
mx 0.2mm thick (however, the thickness of the cut part is 0.1m
m), Au-Pd-Ni plated Cu lead frame, 4
× 64 matrix arrangement (256 in total), package size 5 × 5 mm, mold area 180 × 40 m
A 32-pin QFN lead frame was used. As the pressure-sensitive adhesive sheet, a pressure-sensitive adhesive layer formed of a 6-μm-thick silicone-based pressure-sensitive adhesive on a 25-μm-thick polyimide film was used. In the resin sealing step, an epoxy-based molding material (O-cresol novolak epoxy-based, filler amount 85 wt.
%), Using a mold having the structure shown in FIGS. 5A and 5B, performing resin sealing at a pressure of 10 MPa, a temperature of 180 ° C., and a molding time of 5 minutes. However, the pitch of the protrusions of the upper mold member is 5 mm, the maximum height of the protrusions is 0.6 mm,
The maximum width of the projection was 0.4 mm. In addition, the pitch, the maximum height, and the maximum width of the convex portion of the upper mold member correspond to the pitch, the maximum height, and the maximum width (upper width) of the concave portion formed in the sealing resin. In addition, the maximum height of the sealing resin to be formed is 0.8 m.
m. The curing condition of the sealing resin in the sealing resin curing step was 180 ° C. for 3 hours.
【００３８】（実施例２）リードフレームとして、外寸
縦６０ｍｍ×横２００ｍｍ×厚み０．２ｍｍ（但し、切
断箇所の厚みは０．１ｍｍ）、Ａｕ−Ｐｄ−Ｎｉメッキ
Ｃｕリードフレーム、４×２５個（計１００個）のマト
リックス配列、パッケージサイズ８×８ｍｍ、モールド
エリア１８０×４０ｍｍ、５２ピンのＱＦＮ用リードフ
レームを用い、樹脂封止工程において、上側金型部材の
凸部のピッチが８ｍｍの金型を用いた以外は実施例１と
同様にして、本発明のＱＦＮユニットを得た。(Example 2) As a lead frame, an outer dimension of 60 mm in length × 200 mm in width × 0.2 mm in thickness (however, the thickness of a cut portion is 0.1 mm), an Au—Pd—Ni plated Cu lead frame, 4 × 25 Using a matrix arrangement of 100 pieces (total of 100 pieces), a package size of 8 × 8 mm, a mold area of 180 × 40 mm, and a 52-pin QFN lead frame, the pitch of the protrusions of the upper mold member was 8 mm in the resin sealing process. A QFN unit of the present invention was obtained in the same manner as in Example 1 except that a mold was used.
【００３９】（従来例１）樹脂封止工程において、上側
金型部材の内面が平坦な金型を用いた以外は実施例１と
同様にして、ＱＦＮユニットを得た。 （従来例２）樹脂封止工程において、上側金型部材の内
面が平坦な金型を用いた以外は実施例２と同様にして、
ＱＦＮユニットを得た。(Conventional Example 1) A QFN unit was obtained in the same manner as in Example 1 except that a mold having a flat inner surface of the upper mold member was used in the resin sealing step. (Conventional Example 2) In the resin sealing step, in the same manner as in Example 2 except that a mold having a flat inner surface of the upper mold member was used,
A QFN unit was obtained.
【００４０】（評価項目及び評価方法） ＜リードフレームの反り＞各実施例、従来例において得
られたＱＦＮユニットをリードフレーム側が下側となる
ように、平坦面上に載置し、最も反りの大きい箇所の平
坦面からの高さをデジタル測定顕微鏡（オリンパス製Ｓ
ＴＭ−ＵＭ）にて測定した。 ＜最大切断速度＞表面にダイアモンドをコーティングし
たディスク状ブレード１枚を有するシングルスピンドル
ダイサーを用い、各実施例、従来例において得られたＱ
ＦＮユニットを、各ＱＦＮの外周に沿って切断した。な
お、ブレードの設置箇所を固定し、ＱＦＮユニットを移
送して切断を行った。ＱＦＮユニットの移送速度（切断
速度）を徐々に上げ、切断不良が発生しない範囲におけ
る最大切断速度を測定した。(Evaluation Items and Evaluation Method) <Warpage of Lead Frame> The QFN units obtained in each of the embodiments and the conventional example were placed on a flat surface such that the lead frame side was on the lower side, and the most warp was obtained. Use a digital measuring microscope (Olympus S
TM-UM). <Maximum cutting speed> Using a single spindle dicer having one disk-shaped blade coated with diamond on the surface, the Q obtained in each of the examples and the conventional example was obtained.
The FN unit was cut along the outer circumference of each QFN. In addition, the installation position of the blade was fixed, and the QFN unit was transferred to perform cutting. The transfer speed (cutting speed) of the QFN unit was gradually increased, and the maximum cutting speed was measured in a range where cutting defects did not occur.
【００４１】（結果）各実施例、比較例において得られ
た評価結果を表１に示す。表１に示すように、樹脂封止
工程において、上側金型部材の内面に凸部が形成された
金型を用いて樹脂封止を行い、封止樹脂に断面逆三角形
状の凹部を形成した実施例１及び２においては、得られ
たＱＦＮユニットのリードフレームの反りが０．７ｍｍ
以下と極めて小さかった。また、ＱＦＮユニットを切断
する際の最高切断速度が５５ｍｍ／ｓ以上となり、１枚
のブレードでダイシングを行っても高速で切断すること
ができた。(Results) Table 1 shows the evaluation results obtained in each of the examples and comparative examples. As shown in Table 1, in the resin sealing step, resin sealing was performed using a mold having a convex portion formed on the inner surface of the upper mold member, and a concave portion having an inverted triangular cross section was formed in the sealing resin. In Examples 1 and 2, the warpage of the lead frame of the obtained QFN unit was 0.7 mm.
The following were extremely small. In addition, the maximum cutting speed when cutting the QFN unit was 55 mm / s or more, and high-speed cutting was possible even when dicing was performed with one blade.
【００４２】これに対して、樹脂封止工程において、上
側金型部材の内面が平坦な金型を用いて樹脂封止を行
い、封止樹脂に凹部を形成しなかった従来例１及び２に
おいては、得られたＱＦＮユニットの反りが２．８ｍｍ
以上と実施例１、２に比較して大きかった。また、ＱＦ
Ｎユニットを切断する際の最高切断速度は２５ｍｍ／ｓ
であり、実施例１、２に比較して高速で切断することが
できなかった。On the other hand, in the resin sealing step, in the conventional examples 1 and 2 in which the resin was sealed using a mold having a flat inner surface of the upper mold member and no recess was formed in the sealing resin. Indicates that the warpage of the obtained QFN unit is 2.8 mm.
The results were larger than those of Examples 1 and 2. Also, QF
Maximum cutting speed when cutting N units is 25mm / s
As a result, cutting could not be performed at a higher speed than in Examples 1 and 2.
【００４３】以上の結果から、本発明のＱＦＮユニット
を製造することにより、封止樹脂硬化工程におけるリー
ドフレームの反りを抑制することができることが判明し
た。また、１枚のブレードでダイシングを行った場合に
おいても、本発明のＱＦＮユニットを良好にかつ高速に
切断することができることが判明した。From the above results, it was found that by manufacturing the QFN unit of the present invention, the warpage of the lead frame in the sealing resin curing step can be suppressed. Further, it has been found that the QFN unit of the present invention can be cut satisfactorily and at high speed even when dicing is performed with one blade.
【００４４】[0044]
【表１】 [Table 1]
【００４５】[0045]
【発明の効果】以上詳述したように、本発明の半導体装
置ユニットにおいては、複数の半導体装置を得る際の切
断箇所に沿って、封止樹脂の上面に凹部を形成する構成
を採用した。そして、かかる構成の本発明の半導体装置
ユニットを製造した後、ＱＦＮ等の半導体装置を製造す
ることにより、ダイシング工程を高速化することがで
き、ＱＦＮ等の半導体装置の生産性の向上を図ることが
できる。また、ＱＦＮ等の半導体装置を製造するに際し
て、本発明のＱＦＮユニットを製造することにより、封
止樹脂硬化工程におけるリードフレームの変形を防止す
ることができ、ＱＦＮ等の半導体装置の生産性の向上を
図ることができる。As described above in detail, the semiconductor device unit of the present invention employs a configuration in which a concave portion is formed on the upper surface of the sealing resin along a cut portion when a plurality of semiconductor devices are obtained. Then, after the semiconductor device unit of the present invention having such a configuration is manufactured, the semiconductor device such as QFN is manufactured, whereby the dicing process can be sped up, and the productivity of the semiconductor device such as QFN is improved. Can be. Further, when manufacturing a semiconductor device such as a QFN, by manufacturing the QFN unit of the present invention, deformation of the lead frame in the sealing resin curing step can be prevented, and productivity of the semiconductor device such as the QFN is improved. Can be achieved.
【図１】 図１は、本発明に係る実施形態の半導体装置
ユニットに備えられたリードフレームの構造を示す概略
平面図である。FIG. 1 is a schematic plan view showing a structure of a lead frame provided in a semiconductor device unit according to an embodiment of the present invention.
【図２】 図２は、本発明に係る実施形態の半導体装置
ユニットの構造を示す概略断面図である。FIG. 2 is a schematic sectional view showing the structure of a semiconductor device unit according to an embodiment of the present invention.
【図３】 図３は、本発明に係る実施形態の半導体装置
ユニットの封止樹脂に形成された凹部のその他の構造例
を示す概略断面図である。FIG. 3 is a schematic cross-sectional view illustrating another example of the structure of the concave portion formed in the sealing resin of the semiconductor device unit according to the embodiment of the present invention.
【図４】 図４（ａ）〜（ｆ）は、本発明に係る実施形
態の半導体装置ユニットの製造方法及び半導体装置ユニ
ットから複数の半導体装置を製造する方法を示す工程図
である。FIGS. 4A to 4F are process diagrams showing a method for manufacturing a semiconductor device unit and a method for manufacturing a plurality of semiconductor devices from a semiconductor device unit according to an embodiment of the present invention.
【図５】 図５（ａ）、（ｂ）は、本発明に係る実施形
態の半導体装置ユニットを製造する際の樹脂封止工程に
おいて用いて好適な金型の構造を示す図である。FIGS. 5A and 5B are views showing a structure of a mold suitable for use in a resin sealing step when manufacturing a semiconductor device unit according to an embodiment of the present invention.
【図６】 図６（ａ）〜（ｆ）は、従来のＱＦＮの製造
方法を示す工程図である。FIGS. 6A to 6F are process diagrams showing a conventional method for manufacturing a QFN.
１０ ＱＦＮユニット（半導体装置ユニット） ２０ リードフレーム ２１ 半導体素子搭載部 ２２ リード ３１ ボンディングワイヤ ４０ 封止樹脂 ４１、６１ 凹部 ４１ａ、６１ａ 凹部の上部 ４１ｂ、６１ｂ 凹部の底部 ４１Ｈ 凹部の最大高さ ４０Ｈ 封止樹脂の最大高さ Ｃ 切断箇所 DESCRIPTION OF SYMBOLS 10 QFN unit (semiconductor device unit) 20 Lead frame 21 Semiconductor element mounting part 22 Lead 31 Bonding wire 40 Sealing resin 41, 61 Depression 41a, 61a Upper part of concave part 41b, 61b Bottom part of concave part 41H Maximum height of concave part 40H Sealing Maximum height of resin C Cutting point
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中場 勝治 静岡県静岡市用宗巴町３番１号 株式会社 巴川製紙所電子材料事業部内 Ｆターム(参考） 5F061 AA01 BA01 CA21 CB13 DA01 DD11 5F067 AA01 AB04 BA02 BD05 DB00 DE01 DF01 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Katsuharu Nakaba 3-1, Yomomoe-cho, Shizuoka-shi, Shizuoka Pref. AB04 BA02 BD05 DB00 DE01 DF01
Claims (3)
体素子搭載部に各々半導体素子が搭載され、各半導体素
子がボンディングワイヤを介して前記リードフレームの
リードに電気的に接続されると共に、各半導体素子が封
止樹脂により封止されてなり、 各半導体素子、各半導体素子に接続された前記ボンディ
ングワイヤ、及び各半導体素子を封止する前記封止樹脂
により構成される各半導体装置の外周に沿って切断する
ことにより複数の半導体装置を得ることが可能な半導体
装置ユニットにおいて、 前記複数の半導体素子を封止する前記封止樹脂が一体形
成され、かつ、複数の半導体装置を得る際の切断箇所に
沿って、前記封止樹脂の上面に凹部が形成されているこ
とを特徴とする半導体装置ユニット。A semiconductor element is mounted on each of a plurality of semiconductor element mounting portions provided on a lead frame, and each semiconductor element is electrically connected to a lead of the lead frame via a bonding wire, and each semiconductor element is mounted on the semiconductor chip. The element is sealed with a sealing resin, and along each semiconductor element, the bonding wire connected to each semiconductor element, and the outer periphery of each semiconductor device including the sealing resin sealing each semiconductor element. A semiconductor device unit capable of obtaining a plurality of semiconductor devices by cutting the semiconductor device, wherein the sealing resin for sealing the plurality of semiconductor elements is integrally formed, and a cutting portion for obtaining the plurality of semiconductor devices. A concave portion is formed on the upper surface of the sealing resin along the line.
大高さが、前記封止樹脂の最大高さの１／２以上である
ことを特徴とする請求項１に記載の半導体装置ユニッ
ト。2. The semiconductor device unit according to claim 1, wherein a maximum height of the recess formed in the sealing resin is equal to or more than １ ／ of a maximum height of the sealing resin. .
該凹部の上部側から底部側に向けて縮幅されていること
を特徴とする請求項１又は請求項２に記載の半導体装置
ユニット。3. The recess formed in the sealing resin,
3. The semiconductor device unit according to claim 1, wherein the width of the recess is reduced from an upper side to a bottom side.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001141977A JP2002343817A (en) | 2001-05-11 | 2001-05-11 | Semiconductor device unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001141977A JP2002343817A (en) | 2001-05-11 | 2001-05-11 | Semiconductor device unit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002343817A true JP2002343817A (en) | 2002-11-29 |
Family
ID=18988349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001141977A Withdrawn JP2002343817A (en) | 2001-05-11 | 2001-05-11 | Semiconductor device unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002343817A (en) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004214233A (en) * | 2002-12-26 | 2004-07-29 | Renesas Technology Corp | Semiconductor device and manufacturing method therefor |
| WO2007083490A1 (en) * | 2006-01-23 | 2007-07-26 | Towa Corporation | Method of encapsulating electronic part with resin and die assembly and lead frame both for use in the same |
| JP2008113021A (en) * | 2007-12-17 | 2008-05-15 | Renesas Technology Corp | Manufacturing method of semiconductor device |
| JP2008300504A (en) * | 2007-05-30 | 2008-12-11 | Nec Electronics Corp | Lead frame and manufacturing method thereof, semiconductor device and manufacturing method thereof |
| JP2009170476A (en) * | 2008-01-11 | 2009-07-30 | Panasonic Corp | Semiconductor device and manufacturing method of semiconductor device |
| US7595548B2 (en) | 2004-10-08 | 2009-09-29 | Yamaha Corporation | Physical quantity sensor and manufacturing method therefor |
| JP2010177272A (en) * | 2009-01-27 | 2010-08-12 | Sanyo Electric Co Ltd | Semiconductor device and method of manufacturing the same |
| US7791180B2 (en) | 2004-10-01 | 2010-09-07 | Yamaha Corporation | Physical quantity sensor and lead frame used for same |
| JP2011054653A (en) * | 2009-08-31 | 2011-03-17 | Elpida Memory Inc | Manufacturing method of semiconductor device |
| JP2011142337A (en) * | 2011-03-14 | 2011-07-21 | Renesas Electronics Corp | Method of manufacturing semiconductor device |
| JP2014216622A (en) * | 2013-04-30 | 2014-11-17 | 日亜化学工業株式会社 | Method for manufacturing light-emitting device |
| JP5672242B2 (en) * | 2009-12-24 | 2015-02-18 | 株式会社村田製作所 | Manufacturing method of electronic parts |
| KR20160108170A (en) | 2015-03-04 | 2016-09-19 | 토와 가부시기가이샤 | Manufacturing apparatus and manufacturing method |
| JP2017228706A (en) * | 2016-06-24 | 2017-12-28 | 株式会社三井ハイテック | Lead frame |
-
2001
- 2001-05-11 JP JP2001141977A patent/JP2002343817A/en not_active Withdrawn
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004214233A (en) * | 2002-12-26 | 2004-07-29 | Renesas Technology Corp | Semiconductor device and manufacturing method therefor |
| US7791180B2 (en) | 2004-10-01 | 2010-09-07 | Yamaha Corporation | Physical quantity sensor and lead frame used for same |
| US7595548B2 (en) | 2004-10-08 | 2009-09-29 | Yamaha Corporation | Physical quantity sensor and manufacturing method therefor |
| US7727793B2 (en) | 2004-10-08 | 2010-06-01 | Yamaha Corporation | Physical quantity sensor and manufacturing method therefor |
| WO2007083490A1 (en) * | 2006-01-23 | 2007-07-26 | Towa Corporation | Method of encapsulating electronic part with resin and die assembly and lead frame both for use in the same |
| JP2007194558A (en) * | 2006-01-23 | 2007-08-02 | Towa Corp | Resin sealing molding method for electronic parts, mold and lead frame |
| JP2008300504A (en) * | 2007-05-30 | 2008-12-11 | Nec Electronics Corp | Lead frame and manufacturing method thereof, semiconductor device and manufacturing method thereof |
| JP2008113021A (en) * | 2007-12-17 | 2008-05-15 | Renesas Technology Corp | Manufacturing method of semiconductor device |
| JP2009170476A (en) * | 2008-01-11 | 2009-07-30 | Panasonic Corp | Semiconductor device and manufacturing method of semiconductor device |
| JP2010177272A (en) * | 2009-01-27 | 2010-08-12 | Sanyo Electric Co Ltd | Semiconductor device and method of manufacturing the same |
| JP2011054653A (en) * | 2009-08-31 | 2011-03-17 | Elpida Memory Inc | Manufacturing method of semiconductor device |
| JP5672242B2 (en) * | 2009-12-24 | 2015-02-18 | 株式会社村田製作所 | Manufacturing method of electronic parts |
| US9005736B2 (en) | 2009-12-24 | 2015-04-14 | Murata Manufacturing Co., Ltd. | Electronic component manufacturing method |
| JP2011142337A (en) * | 2011-03-14 | 2011-07-21 | Renesas Electronics Corp | Method of manufacturing semiconductor device |
| JP2014216622A (en) * | 2013-04-30 | 2014-11-17 | 日亜化学工業株式会社 | Method for manufacturing light-emitting device |
| KR20160108170A (en) | 2015-03-04 | 2016-09-19 | 토와 가부시기가이샤 | Manufacturing apparatus and manufacturing method |
| JP2017228706A (en) * | 2016-06-24 | 2017-12-28 | 株式会社三井ハイテック | Lead frame |
| WO2017221581A1 (en) * | 2016-06-24 | 2017-12-28 | 株式会社三井ハイテック | Lead frame |
| CN109417063A (en) * | 2016-06-24 | 2019-03-01 | 株式会社三井高科技 | Lead frame |
| TWI664705B (en) * | 2016-06-24 | 2019-07-01 | 日商三井高科技股份有限公司 | Lead frame |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW498516B (en) | Manufacturing method for semiconductor package with heat sink | |
| US7132733B2 (en) | Semiconductor device | |
| US7164210B2 (en) | Semiconductor package with heat sink and method for fabricating same | |
| US7314820B2 (en) | Carrier-free semiconductor package and fabrication method thereof | |
| JP2891607B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| JP3567219B2 (en) | Chip scale package | |
| US6838315B2 (en) | Semiconductor device manufacturing method wherein electrode members are exposed from a mounting surface of a resin encapsulator | |
| US20100193922A1 (en) | Semiconductor chip package | |
| US8242614B2 (en) | Thermally improved semiconductor QFN/SON package | |
| JP2002343817A (en) | Semiconductor device unit | |
| JP2004014930A (en) | Method of manufacturing semiconductor device and heat-resistant adhesive tape | |
| US6642082B2 (en) | Method for manufacturing a resin-sealed semiconductor device | |
| US20110241187A1 (en) | Lead frame with recessed die bond area | |
| US6724075B2 (en) | Semiconductor chip package and manufacturing method thereof | |
| US11848258B2 (en) | Semiconductor package with nickel-silver pre-plated leadframe | |
| JP3916352B2 (en) | TERMINAL LAND FRAME AND MANUFACTURING METHOD THEREOF, AND RESIN-ENCLOSED SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD | |
| JP2012182392A (en) | Semiconductor device manufacturing method | |
| JP2009021630A (en) | Method of manufacturing semiconductor device | |
| JP2004047693A (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JP2009278024A (en) | Semiconductor device | |
| JP5275159B2 (en) | Manufacturing method of semiconductor device | |
| JP2016162965A (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2005158771A (en) | Semiconductor device and manufacturing method thereof | |
| JPH09246417A (en) | Method for manufacturing semiconductor device and frame structure | |
| JP2001053214A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080805 |