JP2010287726A

JP2010287726A - 半導体装置

Info

Publication number: JP2010287726A
Application number: JP2009140291A
Authority: JP
Inventors: Takeshi Ichimura; 武市村
Original assignee: Fuji Electric Systems Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2009-06-11
Filing date: 2009-06-11
Publication date: 2010-12-24
Anticipated expiration: 2029-06-11
Also published as: JP5233853B2

Abstract

【目的】制御信号パッドの面積を小さくして半導体チップを小型化し、高温動作した場合でも長期信頼性を確保できる半導体装置を提供する。
【解決手段】制御信号パッド７と接続する外部導出配線をボンディングワイヤから導体である第２リード１２に代えることで、半導体装置が高温動作を繰り返す場合でも、制御信号パッド７と第２リード１２との接合部の熱疲労による破壊が防止できて、高温動作、且つ長期間使用に適する半導体装置とすることができる。
【選択図】図１

Description

この発明は、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などの半導体装置に関する。

従来のＩＧＢＴにおいて、半導体チップに形成された主電流を流す主電流パッドは導電性ブロックを介してリードフレームなどの外部導出導体と接続し、制御信号パッドと制御信号端子を接続する制御信号用の配線にはボンディングワイヤが用いられていた。
図１５は、従来のＩＧＢＴの要部構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。
このＩＧＢＴは、銅ベースであるベースリード５１上に半田５２を介して固着した半導体チップ５３（ＩＧＢＴチップ）と、半導体チップ５３上に形成されたエミッタ電極５４およびゲート金属電極５５と、エミッタ電極５４およびゲート金属電極５５上に形成された開口部５９を有する表面保護膜５８とを有する。また、ベースリード５１と樹脂ケース６４は図示しない接着材で固着され、樹脂ケース６４内は絶縁性封止樹脂６５で充填されている。

表面保護膜５８が開口しゲート金属電極５５が露出した制御信号パッド５７と制御信号端子７２との接続はボンディングワイヤ７１で行われている。また、表面保護膜５８が開口しエミッタ電極５４が露出した主電流パッド５６には導電性ブロック７０が半田５２を介して固着し、この導電性ブロック７０と外部導出導体６１は超音波接合やレーザー溶接によって固着する。
また、特許文献１によれば、パワー半導体モジュールでは、リードフレームが内部端子と外部端子とを兼ね備え、その複数の外部端子６が半導体チップに同時に半田接合される。このため、ワイヤボンディングのように１本づつ接合する必要がなく、パワー半導体モジュールが効率よく得られる。また、ワイヤボンディングによる接続ではなく、十分な電流容量が確保される。また、パワー半導体モジュールの製造においては、ワイヤボンディングは行われず、絶縁回路基板７と半導体チップとの接合と、半導体チップ８とリードフレームとの接合とが、リフロー半田付けにより同時に一工程で行われる。このため、その実装時間を極めて短くでき、パワー半導体モジュールを効率よく製造することができることが開示されている。

また、特許文献２によれば、絶縁板にパターニングされた導電層を形成し、この絶縁板を半導体チップ上に被せ、導電層とエミッタパッドやベースパッドを接続した半導体装置が開示されている。

特開２００６−９３２５５号公報特開昭５９−３１０４２号公報

前記のように制御信号用の配線としてボンディングワイヤ７１を用いたときの課題は次の通りである。
（１）制御信号パッド５５に接続するボンディングワイヤ７１は、半導体チップ５３の小型化を図るために出来るだけ細くして制御信号パッド５７の面積の縮小化を図かることが望ましい。
しかし、半導体装置を高温動作させると、温度サイクルやパワーサイクルで図１５のＡ部で発生する熱疲労ストレスが大きくなりボンディングワイヤ７１を細線化するには限界がある。
（２）ボンディングワイヤ７１を接続する制御信号パッド５７は、ボンディングするためにワイヤ径より２倍から３倍の大きさが必要になる。この大きな制御信号パッド５７を確保するために半導体チップ５３の面積を拡大する必要がある。
（３）従来構造のままでボンディングワイヤ７１をリードフレームに代えて、このリードフレームを制御信号パッド５７に半田付けしようとすると、リードフレームと制御信号パッド５７との高精度の位置あわせが困難であるため、制御信号パッド５７の面積を大きくする必要がある。

また、前記の特許文献１では、主電流を流すエミッタ電極と接続する外部導出配線をリードフレームで行うことについての記載はあるが、ゲート配線として絶縁性ブロックを貫通した導体にすることについては記載されていない。
また、前記特許文献２では、ゲート配線を導電膜で行うことは記載されているが絶縁性ブロックを貫通した導体で行うことについては記載されていない。
この発明の目的は、前記の課題を解決して、制御信号パッドの面積を小さくして半導体チップを小型化し、高温動作した場合でも長期信頼性を確保できる半導体装置を提供することである。

前記の目的を達成するために、特許請求の範囲の請求項１記載の発明によれば、半導体チップと、該半導体チップ上に形成された主電極および制御電極と、該半導体チップ表面を被覆し前記主電極上および制御電極上にそれぞれ一の開口部および他の開口部を有する表面保護膜と、該一の開口部で主電極が露出した主電流パッドと、前記他の開口部で制御電極が露出した制御信号パッドと、その一方の端部が前記一の開口部で位置決めされ、前記主電流パッドに半田を介して電気的に接続された第１リードと、その一方の端部が前記他の開口部で位置決めされ、前記制御信号パッドに半田を介して電気的に接続された第２リードと、その表面から前記第１リードの一方の端部および前記第２リードの一方の端部がそれぞれ突出しており、かつ、第１リードおよび第２リードをその内部で固定した絶縁性ブロックと、を有する構成とする。

また、特許請求の範囲の請求項２記載の発明によれば、請求項１記載の発明において、前記半導体チップ、絶縁性ブロック、第１リードと第２リードとを被覆する封止樹脂をさらに有するとよい。
また、特許請求の範囲の請求項３記載の発明によれば、請求項２記載の発明において、前記半導体チップと前記絶縁性ブロックおよび前記封止樹脂を収納するケースを有するとよい。
また、特許請求の範囲の請求項４記載の発明によれば、請求項３記載の発明において、前記ケースが樹脂ケースまたは前記絶縁性ブロックと同一材質のケースであるとよい。
また、特許請求の範囲の請求項５記載の発明によれば、請求項１記載の発明において、前記表面保護膜が１００μｍ〜２００μｍ厚さのポリイミド膜であるとよい。

また、特許請求の範囲の請求項６記載の発明によれば、請求項１記載の発明において、前記第１リードおよび前記第２リードの端部が、前記表面保護膜の厚さから半田の厚さを差し引いた厚さ以上に前記半導体チップと対向する前記絶縁性ブロックの表面から突出しているとよい。
また、特許請求の範囲の請求項７記載の発明によれば、請求項１記載の発明において、前記絶縁性ブロックの材質がセラミックスであるとよい。
また、特許請求の範囲の請求項８記載の発明によれば、請求項１記載の発明において、前記セラミックスの材質が、窒化珪素、窒化アルミニウムまたは酸化アルミニウムのいずれか一つであるとよい。
また、特許請求の範囲の請求項９記載の発明によれば、請求項１記載の発明において、前記第１リードが導電板であり、前記第２リードが金属棒であるとよい。

また、特許請求の範囲の請求項１０記載の発明によれば、請求項１記載の発明において、前記第１リードが外部導出導体と一体となった導電性ブロックであるとよい。
また、特許請求の範囲の請求項１１記載の発明によれば、請求項１０記載の発明において、前記導電性ブロックの上部が前記絶縁性ブロックから露出しているとよい。
また、特許請求の範囲の請求項１２記載の発明によれば、請求項１記載の発明において、前記半導体チップの裏面がベースリード上に半田を介して固着しているとよい。
また、特許請求の範囲の請求項１３記載の発明によれば、請求項１２記載の発明において、前記ベースリードの裏面に絶縁膜を被覆するとよい。
また、特許請求の範囲の請求項１４記載の発明によれば、請求項１記載の発明において、前記第１リードおよび前記第２リードがそれぞれ前記絶縁性ブロックの内部で概略直角に曲がり、それぞれの他方の端部が前記絶縁性ブロックの側面から露出しているとよい。

また、特許請求の範囲の請求項１５記載の発明によれば、主電極および制御電極と、該主電極上および制御電極上にそれぞれ一の開口部および他の開口部を有する表面保護膜と、該一の開口部で主電極が露出した主電流パッドと、前記他の開口部で制御電極が露出した制御信号パッドと、が形成された半導体チップを用意する工程と、成型治具内に、第１リードおよび第２リードをセットし、粒子状のセラミックスを充填するインサート成型により、その表面から前記第１リードの一方の端部および前記第２リードの一方の端部が突出しており、かつ、第１リードおよび第２リードをその内部で固定する絶縁性ブロックを用意する工程と、前記一の開口部で前記第１リードの一方の端部を位置決めし、前記他の開口部で前記第２リードの一方の端部を位置決めし、第１リードの一方の端部を前記主電流パッドに半田を介して電気的に接続し、第２リードの一方の端部を前記制御信号パッドに半田を介して電気的に接続する工程と、を備える半導体装置の製造方法とする。

また、特許請求の範囲の請求項１６記載の発明によれば、請求項１５記載の発明において、さらに、前記半導体チップ、絶縁性ブロック、第１リードおよび第２リードを封止樹脂で被覆する工程を備えるとよい。

この発明によれば、制御信号パッドと接続する外部導出配線をボンディングワイヤから導体である第２リードに代えることで、半導体装置が高温動作を繰り返す場合でも、制御信号パッドと第２リードとの接合部の熱疲労による破壊を防止できて、高温動作、且つ長期間使用に適する半導体装置とすることができる。
また、この第２リードを絶縁性ブロックに固定することで、制御信号パッドと第２リードとの位置あわせを高精度化できるので、制御信号パッドの面積を小さくし半導体チップの小型化を図り、半導体装置の低コスト化を図ることができる。

この発明の第１実施例の半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。この発明の第１実施例の半導体装置を構成する部品の構成図であり、（ａ）は半導体チップの要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。この発明の第１実施例の半導体装置の構成する部品の構成図であり、（ａ）は第１、第２リードを内部で固着した絶縁性ブロックの要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である第１、第２リードを内部で固着した絶縁性ブロックを形成する様子を示した図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。図１の半導体装置の組み立て工程図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。図５に続く、図１の半導体装置の組み立て工程図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。図６に続く、図１の半導体装置の組み立て工程図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。この発明の第２実施例の半導体装置の要部断面図である。この発明の第３実施例の半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。この発明の第４実施例の半導体装置の構成図であり、（ａ）は要部平面図、同図（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。この発明の第５実施例の半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。この発明の第６実施例の半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。絶縁性ブロック、第１、第２リードおよび外側のケースの配置図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で示す要部断面図である。この発明の第７実施例の半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。従来のＩＧＢＴの要部構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。

実施の形態を以下の実施例で説明する。

図１から図３は、この発明の第１実施例の半導体装置の構成図と各部品の構成図である。図１は半導体装置の構成図であり、図１（ａ）は要部平面図、図１（ｂ）は図１（ａ）のＸ−Ｘ線で切断した要部断面図である。図２は半導体チップの構成図であり、図２（ａ）は要部平面図、図２（ｂ）は図２（ａ）のＸ−Ｘ線で切断した要部断面図である。図３は第１、第２リードを内部で固着した絶縁性ブロックの構成図であり、図３（ａ）は要部平面図、図３（ｂ）は図３（ａ）のＸ−Ｘ線で切断した要部断面図である。また、図４は第１、第２リードを内部で固着した絶縁性ブロックを形成する様子を示した図であり、図４（ａ）は要部平面図、図４（ｂ）は図４（ａ）のＸ−Ｘ線で切断した要部断面図である。
つぎに図１〜図４を用いて半導体装置を説明する。ここで説明する半導体装置はＩＧＢＴを例に挙げた。

図１に示すようにこの半導体装置は、ベースリード１上に半田２を介して固着した半導体チップ３と、半導体チップ３上に形成されたエミッタ電極４とゲート金属電極５上と、エミッタ電極４とゲート金属電極５上に形成された厚い表面保護膜８とを有する。
ここで、表面保護膜８はエミッタ電極４およびゲート金属電極５上にそれぞれ開口部９が形成されており、これらの開口部９には主電流パッド６と２つの制御信号パッド７とが露出している。これらの制御信号パッド７はゲート金属電極５とエミッタ電極４に１個づつ形成される。但し、エミッタ電極４に形成される制御信号パッド７は必ずしも形成する必要がなく、形成しない場合には第２リード１２は絶縁性ブロック１３から露出した箇所の第１リード１１と接続させる。しかし、スイッチング速度の観点からは２本の第２リードは図に示すように近接して配置した方が望ましい。第１リード１１および第２リード１２はそれぞれ半導体装置の外部に引き出されている。

また、主電流パッド６に半田１０を介して固着し、電気的に接続する第１リード１１と、２個の制御信号パッド７にそれぞれ半田１０を介して固着し、電気的に接続する２本の第２リード１２とを有し、制御信号パッド７と接続する２本の第２リード１２の間にゲート電圧を印加する。
また、第１リード１１と第２リード１２が貫通し、それぞれを内部で固着した絶縁性ブロック１３と、ベースリード１と接着する樹脂ケース１４と、樹脂ケース１４内の隙間を充填する絶縁性封止樹脂１５とを有する。
前記の表面保護膜８は、例えば１００μｍ〜２００μｍのポリイミド膜であり、前記の第１リード１１は導電性の板状をしており、前記の第２リード１２は４００μｍ□程度の金属棒である。また制御信号パッド７の大きさは７００μｍ□程度であり、前記の絶縁性封止樹脂１５は例えばエポキシ樹脂である。ここでポリイミド膜の膜厚が１００μｍ未満では開口部９の側壁の高さが不足して、第１、第２リードの端部をこの開口部９に落とし込んで主電流パッド６および制御信号パッド７に位置合わせすることが困難になる。また、２００μｍを超えるとポリイミド膜の厚みが厚くなり過ぎて被覆が困難になる。そのため、実用的にはポリイミド膜の厚みは１００μｍ〜２００μｍがよい。

また、半導体チップ３の図示しない裏面電極とエミッタ電極４およびゲート金属電極５はＡｕ−Ｎｉ膜で形成されている。
尚、ここでは前記半導体チップ３の材料はシリコンであるが、シリコンカーバイド、窒化ガリウムまたはカーボンなどの場合もある。
また、半導体チップ３の裏面と表面の各電極は、金、銀およびニッケルなどのいずれか１つを含む金属薄膜で構成されるとよい。
また、図３に示すように絶縁性ブロック１３は直方体のセラミックスである。図４に示すように主電流パッド６に電流を流す金属板で形成された第１リード１１と、制御信号を半導体チップ３の制御信号パッド７に伝達する金属棒で形成された第２リード１２を成型治具３１にセットして、粒子状のセラミックス３２を成型治具３１内に入れ、インサート成型して絶縁性ブロック１３に第１、第２リード１１、１２が取り付けられる。

なお、絶縁性ブロック１３を構成するセラミックス材質は窒化珪素、窒化アルミニウム、酸化アルミニウムなどであり、これらは焼結成型して絶縁性ブロック１３は形成される。
また、第１リード１１と第２リード１２の一方の端部は半導体チップ３の主電流パッド６と制御信号パッド７にそれぞれ半田付けできるように、表面保護膜８の厚さから半田１０の厚さを差し引いた厚さ以上に絶縁性ブロック１３の下面から突出して露出している。一方、第１リード１１と第２リード１２の他方の端子は絶縁性ブロック１３の上面から露出している。
つぎに、この半導体装置の組み立てについて説明する。
図２（ａ）、（ｂ）に示す半導体チップ３を用意する。半導体チップ３にはエミッタ電極４、ゲート金属電極５、主電流パッド６、制御信号パッド７および表面保護膜８が形成されている。

図３（ａ）、（ｂ）に示す第１リード１１、第２リード１２が付いた絶縁性ブロック１３を用意する。これは、図４（ａ）、（ｂ）に示すように、成型治具３１に第１、第２リード１１，１２をセットして、粒子状のセラミックス３２を入れてインサート成型して形成する。
上記のように、半導体チップ３、絶縁性ブロックが準備できたところで、組み立てを開始する。
図５〜図７は、図１の半導体装置の組み立てを工程順に示した図である。図５は第１の組み立て工程図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。図６は図５に続く、第２の組み立て工程図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。図７は図６に続く、第３の組み立て工程図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。

まず図５（ａ）、（ｂ）に示すように、ベースリード１上に板状の半田２を載置し、板状の半田２上に半導体チップ３を載置する。
続いて、半導体チップ３の主電流パッド６上と制御信号パッド７上に板状の半田１０を載置する。続いて、主電流パッド６および制御信号パッド７を取り囲み１００μｍ程度の厚さの表面保護膜８の開口部９の側壁を利用して、第１リード１１の端部と第２リード１２の端部を開口部９に落とし込み半導体チップ３の主電流パッド６上および制御信号パッド７上に位置決めする。
続いて、図示しないリフロー炉に入れて第１リード１１と主電流パッド６および第２リード１２と制御信号パッド７を半田付けすると同時に半導体チップ３の裏面とベースリード１を半田付けする。

つぎに、図６（ａ）、（ｂ）に示すように、樹脂ケース１４をベースリード１に接着する。
つぎに、図７（ａ）、（ｂ）に示すように、樹脂ケース１４内に絶縁性封止樹脂１５を充填して半導体装置は完成する。
この半導体装置は、図示しない板状のバネなどで絶縁性ブロック１３を上から押さえ、ベースリード１下に図示しないコンパウンドを塗布し冷却体を接触させて使用する。
このように、制御信号パッド７と接続する外部導出配線をボンディングワイヤから導体（金属棒）である第２リード１２に代え、制御信号パッド７に半田１０で固着することで、半導体装置が高温動作を繰り返す場合でも、制御信号パッド７と第２リード１２との接合部の熱疲労による破壊（温度サイクルやヒートサイクルによる熱疲労破壊）が防止できて、高温動作、且つ長期間使用に適する半導体装置とすることができる。

また、第１リード１１と第２リード１２を絶縁性ブロック１３に固定し、それぞれの端部を各パッド６，７側に突出させ、この突出部を半導体チップ３の表面保護膜８の開口部９に落とし込むことで、目視では困難な位置決めを容易に高精度で行うことができる。
また、半導体チップ３の制御信号パッド７を設計する場合のマージンを従来のワイヤーボンディングを用いた制御信号パッドよりもその面積を小さくすることができる。例えば、４００μｍΦのボンディングワイヤの場合の制御信号パッドの大きさは１ｍｍ×２ｍｍ程度であり、４００μｍ□の第２リードの場合の制御信号パッドの大きさは７００μｍ□と小さくできる。その結果、チップサイズを縮小化でき、チップの取れ数が増えることで、低コスト化を図ることができる。なお、第２リード１２の断面形状は角型の他、丸型や楕円型であってもよい。

また、ボンディングワイヤを用いないことで、ボンディング装置やボンディング工程が不要となり、低コスト化が図れる。

図８は、この発明の第２実施例の半導体装置の要部断面図である。実施例１（図１）との違いは、ベースリード１下に絶縁膜１６が被覆されている点である。この場合も第１実施例と同様の効果が得られる。さらに、裏面が被覆されているので、冷却体をベースリード１の裏面に配置する場合、図１の場合と違って絶縁板の設置は不要となり使い勝手がよい。

図９は、この発明の第３実施例の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。この半導体装置はＩＧＢＴなどの半導体スイッチング素子である。
実施例２（図８）との違いは、２個の半導体チップ３、１７がベースリード１に半田２で固着している点である。半導体チップ３はＩＧＢＴであり半導体チップ１７はＦＷＤ（フリーホイールリングダイオード）である。ＩＧＢＴのエミッタ電極４とＦＷＤのアノード電極１８は第１リード１１で電気的に接続している。これはＩＧＢＴモジュールの例である。この場合も第１実施例と同様の効果が得られる。

図１０は、この発明の第４実施例の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。この半導体装置はＩＧＢＴなどの半導体スイッチング素子である。
実施例３（図９）との違いは、第１リード１１を導電性ブロック付き第１リード１９にした点である。この場合は第３実施例より冷却効率が向上する。

図１１は、この発明の第５実施例の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。この半導体装置はＩＧＢＴなどの半導体スイッチング素子である。
実施例４（図１０）との違いは、導電性ブロック付き第１リード１９の上面が絶縁性ブロック１３から露出した点である。この場合は第４実施例よりさらに冷却効率が向上する。

図１２は、この発明の第６実施例の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。この半導体装置はＩＧＢＴなどの半導体スイッチング素子である。
実施例１（図１）との違いは、第１リード１１、第２リード１２が絶縁性ブロック１３内部でほぼ直角に折れ曲がり横方向、すなわち半導体装置の面内方向に出ている点である。この場合も第１実施例と同様の効果が得られる。但し、樹脂ケース１４の代わりにセラミックスケースを用いるために多少コストが上昇する。
図１３は、絶縁性ブロック、第１、第２リードおよび外側のケースの配置図であり、図１３（ａ）は要部平面図、図１３（ｂ）は図１３（ａ）のＸ−Ｘ線で示す要部断面図である。

図１３に示すように、絶縁性ブロック１３に第１、第２リード１１、１２をインサート成型するときに、同時に外側のケース２０も成型する。成型処理温度の関係から、この外側のケース２０は絶縁性ブロック１３と同じ材質でセラミックスとする。

図１４は、この発明の第７実施例の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。この半導体装置はＩＧＢＴなどの半導体スイッチング素子である。
実施例６（図１２）との違いは、外側のケース２０を省いて、トランスファーモールドで形成した点である。封止樹脂はモールド樹脂２１とする。この場合も第１実施例と同様の効果が得られる。但し、外側のケース２０が不要となるため第１実施例と比べて低コスト化できる。

１ベースリード
２、１０半田
３、１７半導体チップ
４エミッタ電極
５ゲート金属電極
６主電流パッド
７制御信号パッド
８表面保護膜
９開口部
１１第１リード
１２第２リード
１３絶縁性ブロック
１４樹脂ケース
１５絶縁性封止樹脂
１６絶縁膜
１８アノード電極
１９導電性ブロック付き第１リード
２０外側のケース
２１モールド樹脂

Claims

半導体チップと、
該半導体チップ上に形成された主電極および制御電極と、
該半導体チップ表面を被覆し前記主電極上および制御電極上にそれぞれ一の開口部および他の開口部を有する表面保護膜と、
該一の開口部で主電極が露出した主電流パッドと、
前記他の開口部で制御電極が露出した制御信号パッドと、
その一方の端部が前記一の開口部で位置決めされ、前記主電流パッドに半田を介して電気的に接続された第１リードと、
その一方の端部が前記他の開口部で位置決めされ、前記制御信号パッドに半田を介して電気的に接続された第２リードと、
その表面から前記第１リードの一方の端部および前記第２リードの一方の端部がそれぞれ突出しており、かつ、第１リードおよび第２リードをその内部で固定した絶縁性ブロックと、を有することを特徴とする半導体装置。
前記半導体チップ、絶縁性ブロック、第１リードと第２リードとを被覆する封止樹脂をさらに有することを特徴とする請求項１に記載の半導体装置。
前記半導体チップと前記絶縁性ブロックおよび前記封止樹脂を収納するケースを有することを特徴とする請求項２に記載の半導体装置。
前記ケースが樹脂ケースまたは前記絶縁性ブロックと同一材質のケースであることを特徴とする請求項３に記載の半導体装置。
前記表面保護膜が１００μｍ〜２００μｍ厚さのポリイミド膜であることを特徴とする請求項１に記載の半導体装置。
前記第１リードおよび前記第２リードの端部が、前記表面保護膜の厚さから半田の厚さを差し引いた厚さ以上に前記半導体チップと対向する前記絶縁性ブロックの表面から突出していることを特徴とする請求項１に記載の半導体装置。
前記絶縁性ブロックの材質がセラミックスであることを特徴とする請求項１に記載の半導体装置。
前記セラミックスの材質が、窒化珪素、窒化アルミニウムまたは酸化アルミニウムのいずれか一つであることを特徴とする請求項７に記載の半導体装置。
前記第１リードが導電板であり、前記第２リードが金属棒であることを特徴とする請求項１に記載の半導体装置。
前記第１リードが外部導出導体と一体となった導電性ブロックであることを特徴とする請求項１に記載の半導体装置。
前記導電性ブロックの上部が前記絶縁性ブロックから露出していることを特徴とする請求項１０に記載の半導体装置。
前記半導体チップの裏面がベースリード上に半田を介して固着していることを特徴とする請求項１に記載の半導体装置。
前記ベースリードの裏面に絶縁膜を被覆することを特徴とする請求項１２に記載の半導体装置。
前記第１リードおよび前記第２リードがそれぞれ前記絶縁性ブロックの内部で概略直角に曲がり、それぞれの他方の端部が前記絶縁性ブロックの側面から露出していることを特徴とする請求項１に記載の半導体装置。
主電極および制御電極と、該主電極上および制御電極上にそれぞれ一の開口部および他の開口部を有する表面保護膜と、該一の開口部で主電極が露出した主電流パッドと、前記他の開口部で制御電極が露出した制御信号パッドと、が形成された半導体チップを用意する工程と、
成型治具内に、第１リードおよび第２リードをセットし、粒子状のセラミックスを充填するインサート成型により、その表面から前記第１リードの一方の端部および前記第２リードの一方の端部が突出しており、かつ、第１リードおよび第２リードをその内部で固定する絶縁性ブロックを用意する工程と、
前記一の開口部で前記第１リードの一方の端部を位置決めし、前記他の開口部で前記第２リードの一方の端部を位置決めし、第１リードの一方の端部を前記主電流パッドに半田を介して電気的に接続し、第２リードの一方の端部を前記制御信号パッドに半田を介して電気的に接続する工程と、
を備えることを特徴とする半導体装置の製造方法。
さらに、前記半導体チップ、絶縁性ブロック、第１リードおよび第２リードを封止樹脂で被覆する工程を備えることを特徴とする請求項１５記載の半導体装置の製造方法。