[go: up one dir, main page]

JP2015023226A - ワイドギャップ半導体装置 - Google Patents

ワイドギャップ半導体装置 Download PDF

Info

Publication number
JP2015023226A
JP2015023226A JP2013152174A JP2013152174A JP2015023226A JP 2015023226 A JP2015023226 A JP 2015023226A JP 2013152174 A JP2013152174 A JP 2013152174A JP 2013152174 A JP2013152174 A JP 2013152174A JP 2015023226 A JP2015023226 A JP 2015023226A
Authority
JP
Japan
Prior art keywords
wide gap
gap semiconductor
metal frame
metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013152174A
Other languages
English (en)
Inventor
達雄 太田
Tatsuo Ota
達雄 太田
秀俊 石橋
Hidetoshi Ishibashi
秀俊 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013152174A priority Critical patent/JP2015023226A/ja
Publication of JP2015023226A publication Critical patent/JP2015023226A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】本発明は、端子形状等の自由度を保ちつつ、ワイヤーボンディングによる熱ストレスの問題を解消しうる。【解決手段】本発明は、金属パターン１１２上に配置されたデバイスモジュール（１０１）と、金属パターン上に配置された信号端子１０５と、金属パターンおよびデバイスモジュールに配線された電極配線（１０４）と、ベース板１０２を収容する外囲ケース１０９と、外囲ケース内に充填された封止樹脂（１１０）とを備え、デバイスモジュール内を除く外囲ケース１０９内においては、電極配線としての金属ワイヤーが存在しないことを特徴とする。【選択図】図１

Description

本発明は、ワイドギャップ半導体装置に関し、特に、パワー半導体装置の高信頼性化と汎用化に関するものである。
従来から、主配線のＤＬＢ（ダイレクトリードボンド）接合とトランスファーモールド封止技術との組み合わせにより構成された高信頼性の半導体パワーモジュールがある（特許文献１）。パワーモジュールの例としては、ＭＯＳＦＥＴ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）またはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等がある。当該半導体パワーモジュールのチップとしては、主にＳｉが採用されている。
一方で、金属ベース板上に絶縁基板を半田付けして、さらに、絶縁基板上面にパワーデバイスチップを半田付けし、そして、そのチップ上面からアルミワイヤーボンディングを介したケース電極への配線接続をすることによって構成されたパワーモジュールがある（特許文献２）。なお上記の絶縁基板は、セラミックの両面に銅板を接合したものである。当該パワーモジュールのチップとしては、主にＳｉが採用されている。
特開２０１２−７４５４３号公報 特開２００２−７６２５７号公報
上述のように、ワイヤーボンディングの熱ストレス等を改善するものとして、主配線のＤＬＢ接合とトランスファーモールド封止技術との組み合わせによる構造がある。
パワーデバイスから電流を取り出す手段としてアルミワイヤーボンドを用いる手法は従来から実施されてきた実績のある手法であるが、ワイヤーボンドがパワーデバイスの発熱部に直接接合されている場合には、パワーデバイススイッチング動作の繰り返しによる熱ストレスがそのまま疲労寿命となって現れる（特許文献２参照）。そのため、長寿命を優先すれば、当該接合部の最大温度Ｔｊ（ｍａｘ）を低く設定することが必要となり、結果として装置の大型化および製造コストの増加に繋がるという問題があった。
上記特許文献１のようにＤＬＢ接合とトランスファーモールド封止技術とを組み合わせる場合には、上記の熱ストレスに起因する問題は解決できるが、金型等の用意する必要性から初期投資額が大きくなる。また、端子形状および寸法の自由度について制約があり、多品種または少量の製品群に適用するには非常に高価なコストを要するという課題があった。
本発明は、上記のような問題を解決するためになされたものであり、端子形状等の自由度を保ちつつ、ワイヤーボンディングによる熱ストレスの問題を解消しうるワイドギャップ半導体装置を提供することを目的とする。
本発明の一態様に関するワイドギャップ半導体装置は、ベース板と、前記ベース板上に配置され、表面に金属パターンが形成された絶縁基板と、前記金属パターン上に配置された、少なくとも１つのデバイスモジュールと、前記金属パターン上に配置された、信号端子と、前記金属パターンおよび前記デバイスモジュールに配線された、電極配線と、前記ベース板を収容する外囲ケースと、前記外囲ケース内に充填された封止樹脂とを備え、前記デバイスモジュールは、金属フレームと、前記金属フレーム上に配置されたワイドギャップ半導体トランジスタと、前記金属フレーム上に配置されたワイドギャップ半導体ダイオードと、前記ワイドギャップ半導体トランジスタ上面および前記ワイドギャップ半導体ダイオード上面にそれぞれ配置され、前記電極配線に接続される電極ブロックと、前記信号端子と接続され、前記金属フレームとは離間した離間金属フレームと、前記ワイドギャップ半導体トランジスタと前記離間金属フレームとを接続する金属ワイヤーと、前記電極ブロック、前記金属フレームおよび前記離間金属フレームを部分的に露出させて、前記金属フレーム、前記ワイドギャップ半導体トランジスタ、前記ワイドギャップ半導体ダイオード、前記電極ブロック、前記離間金属フレームおよび前記金属ワイヤーを覆うモールド樹脂とを備え、前記デバイスモジュール内を除く前記外囲ケース内においては、前記電極配線としての金属ワイヤーが存在しないことを特徴とする。
本発明の上記態様によれば、デバイスモジュール内で金属ワイヤーを用いることで端子形状等の自由度を保ちつつ、デバイスモジュール外においてはワイヤーボンディングを用いない電極配線とすることで、ワイヤーボンディングに起因する最大温度の制限を解消することができる。
実施形態に関するＳｉＣ半導体装置の全体構造を示す断面図である。 実施形態に関するＳｉＣ半導体装置の組立手順を説明するための図である。 実施形態に関するＳｉＣ半導体装置の組立手順を説明するための図である。 実施形態に関するＳｉＣ半導体装置の組立手順を説明するための図である。 実施形態に関するＳｉＣ半導体装置の組立手順を説明するための図である。 実施形態に関するＳｉＣ半導体装置の組立手順を説明するための図である。 実施形態に関するＳｉＣ半導体装置の組立手順を説明するための図である。 実施形態に関するＳｉＣ半導体装置の組立手順を説明するための図である。 実施形態に関するＳｉＣ半導体装置の組立手順を説明するための図である。 実施形態に関する１アームモジュールの材料構成を示す断面図である。 実施形態に関するインバータ用モジュールの組立手順を説明するための図である。 実施形態に関するインバータ用モジュールの組立手順を説明するための図である。 実施形態に関するインバータ用モジュールの組立手順を説明するための図である。 実施形態に関するインバータ用モジュールの組立手順を説明するための図である。 実施形態に関するインバータ用モジュールの組立手順を説明するための図である。 実施形態に関するインバータ用モジュールの組立手順を説明するための図である。 実施形態に関するインバータ用モジュールの組立手順を説明するための図である。 実施形態に関するインバータ用モジュールの組立手順を説明するための図である。 実施形態に関するインバータ用モジュールの組立手順を説明するための図である。 実施形態に関するインバータ用モジュールの組立手順を説明するための図である。 実施形態に関するインバータ用モジュールの組立手順を説明するための図である。 実施形態に関する、ワイヤーハーネスを採用した場合のＳｉＣ半導体装置を示す図である。 実施形態に関する離間金属フレームの曲げ方向を反対（上方向）にしたパワーデバイスモジュールを示す図である。 実施形態に関するＳｉＣ半導体装置のプリント基板搭載前の状態を示す透視図である。 実施形態に関するＳｉＣ半導体装置のプリント基板搭載後の状態を示す透視図である。 前提技術に関するＳｉ半導体装置の全体構造を示す断面図である。
以下、添付の図面を参照しながら実施形態について説明する。
＜実施形態＞
＜構成＞
図１は、本実施形態に関するＳｉＣ半導体装置の全体構造を示す断面図である。
ここで、上記のＳｉＣはワイドギャップ半導体の一種である。ワイドギャップ半導体とは、一般に、およそ２ｅＶ以上の禁制帯幅をもつ半導体を指し、ＧａＮに代表されるＩＩＩ族窒化物、ＺｎＯに代表されるＩＩ族窒化物、ＺｎＳｅに代表されるＩＩ族カルコゲナイドおよびＳｉＣ等が知られている。本実施形態ではＳｉＣを用いた場合を説明するが、他のワイドギャップ半導体であっても、同様に適用可能である。
図１に示されるようにＳｉＣ半導体装置は、パワーデバイスモジュール１０１、ベース板１０２、Ｓｉ３Ｎ４等からなる絶縁基板１０３、主電極配線１０４、信号端子１０５、プリント基板１０６、信号端子１０７、半田１０８、外囲ケース１０９、封止樹脂としてのシリコーンゲル１１０および蓋１１１を備えている。
ベース板１０２上には、半田１０８を介して複数の絶縁基板１０３が配置されている。例えばセラミック等である各絶縁基板１０３の両面には、銅板等の金属パターン１１２が形成されている。
各金属パターン１１２上には、パワーデバイスモジュール１０１が半田１０８を介して配置されている。また、各金属パターン１１２上には、主電極配線１０４および信号端子１０５が半田１０８を介して配置されている。
主電極配線１０４は、パワーデバイスモジュール１０１上に配線され、また外囲ケース１０９の上面まで延び出て配線されている。主電極配線１０４は、例えば銅で形成される。また、信号端子１０５は、プリント基板１０６を介して信号端子１０７と接続されている。
パワーデバイスモジュール１０１を含む構造は外囲ケース１０９に収容され、外囲ケース１０９内はシリコーンゲル１１０によって充填されている。さらに蓋１１１がシリコーンゲル１１０上に配置されているが、信号端子１０７は蓋１１１上に突き出て備えられている。
＜製造方法＞
次に、１アームモジュール（図１において示されたパワーデバイスモジュール１０１）の組立手順について図２〜９を用いて説明する。
まず、領域ごとに異なる厚みを有する金属フレームである異厚フレーム１を用意する（図２）。異厚フレーム１の材料としては、例えば銅を用いることができる。次に、異厚フレーム１上に例えばｎ−Ａｇ接合材２（ｎ−Ａｇペースト）を印刷する（図３）。
次に、ｎ−Ａｇ接合材２が印刷された領域の上に、ＭＯＳＦＥＴ用のＳｉＣチップ３とＳＢＤ用のＳｉＣチップ４とをそれぞれ１つずつ搭載する（図４）。
続いて、各チップのアノード電極およびソース電極上にも例えばｎ−Ａｇ接合材２（ｎ−Ａｇペースト）を印刷する（図５）。
さらに、ｎ−Ａｇ接合材２が印刷された領域上に、電極ブロック５を搭載する（図６）。そして、加熱および加圧により電極を接合させる。
続いて、ＭＯＳＦＥＴのＳｉＣチップ３のゲート、ソースおよび他の信号系の接続を、Ａｕ線ワイヤー６（またはＣｕ線ワイヤー）を用いたワイヤーボンド（ボールボンド方式）によって行う（図７）。例えば、ＭＯＳＦＥＴのＳｉＣチップ３と、後述する離間金属フレーム１ｂとをＡｕ線ワイヤー６を介して接続する。
続いて、素子領域をモールド樹脂７で封止した後（図８）、タイバーカット・リードフォーミングにより１アームモジュール（パワーデバイスモジュール１０１）を形成する（図９）。
図１０は、本実施形態に関する１アームモジュール（パワーデバイスモジュール１０１）の材料構成を示す断面図である。
図１０に示されるように、異厚フレーム１のうちの金属フレーム１ａ上に、ｎ−Ａｇ接合材２を介してＭＯＳＦＥＴ用のＳｉＣチップ３とＳＢＤ用のＳｉＣチップ４とがそれぞれ１つずつ搭載されている。
また、ＳｉＣチップ３およびＳｉＣチップ４上面には、ソース電極またはアノード電極としての電極ブロック５がそれぞれ配置されている。各電極ブロック５上面の高さを等しく形成すれば、主電極配線１０４の配線が容易となる。各電極ブロック５は、主電極配線１０４に接続されている。
ＳｉＣチップ３上からはＡｕ線ワイヤー６が配線され、当該Ａｕ線ワイヤー６は異厚フレーム１のうちの、金属フレーム１ａとは離間した離間金属フレーム１ｂ上に接続されている。Ａｕ線ワイヤー６は、通常より細いワイヤー線であり、具体的には、通常φ２００〜φ４００μｍ程度であるのに対してφ５０μｍ程度である。離間金属フレーム１ｂは、絶縁基板１０３上の金属パターン１１２を介して信号端子１０５に接続されている。
そしてモジュール全体が、モールド樹脂７（例えばエポキシ樹脂）で覆われている。具体的には、モールド樹脂７は、電極ブロック５、金属フレーム１ａおよび離間金属フレーム１ｂを露出させて、金属フレーム１ａ、ＳｉＣチップ３、ＳｉＣチップ４、電極ブロック５、離間金属フレーム１ｂおよびＡｕ線ワイヤー６を覆っている。
また、パワーデバイスモジュール１０１内を除く外囲ケース１０９内においては、主電極配線１０４としての金属ワイヤーは備えられていない。
図２〜１０に示される非絶縁型の１アームモジュール（パワーデバイスモジュール１０１）を外囲ケース１０９内においてトランスファーモールド封止することで、本実施形態に関するＳｉＣ半導体装置が完成する。
パワーデバイスモジュール１０１におけるＭＯＳＦＥＴ用のＳｉＣチップ３およびＳＢＤ用のＳｉＣチップ４は、その上下両面の接合材としてｎ−Ａｇ等の焼結金属が用いられる。このように構成することで、素子の最高接合温度を高くすることができる。よって、半田付けする際に再溶解することを防止することができる。
ＭＯＳＦＥＴのゲートおよびソース信号端子の配線には、Ａｕ線またはＣｕ線の細線ワイヤーボンディングを実施する。このようにすれば、ＳｉＣチップの必要面積を小さくすることができる。
次に、１アームモジュールを６個搭載した、インバータ用モジュールの組立手順について図１１〜２１を用いて説明する。
まず、ベース板１０２を用意し（図１１）、ベース板１０２上に半田１０８（半田ペースト）を印刷する（図１２）。
さらに、印刷した半田１０８上に、あらかじめ上面に半田１０８を印刷した絶縁基板１０３を搭載する（図１３）。なお、絶縁基板１０３の両面には、金属パターン１１２が形成されているものとする。
続いて、図９で形成された１アームモジュール（パワーデバイスモジュール１０１）を、絶縁基板１０３上の半田１０８が形成された位置に対応させて搭載する（図１４）。
続いて、１アームモジュール（パワーデバイスモジュール１０１）上面の電極部に半田１０８をディスペンス（または、予め電極部に印刷）し、ベース板１０２上に信号端子１０５を搭載する（図１５）。さらに、１アームモジュール（パワーデバイスモジュール１０１）上に主電極配線１０４を搭載する（図１６）。
その後、加熱（雰囲気炉）して半田付けを完成させる。なお、半田ペーストの部分は、板状半田を搭載して還元雰囲気での半田付けを行うことも可能である。
続いて、主電極用のナットと外部取出し用の信号端子とを備えた外囲ケース１０９を接着させることによって固定する（図１７）。
次に、プリント基板１０６（またはワイヤーハーネス）により各信号端子１０５の接続を行う（図１８）。そして、主電極配線１０４を曲げて外囲ケース１０９のナットに被せ、配線可能な状態にする（図１９）。
続いて、２次封止樹脂としてシリコーンゲル１１０を注入し、硬化（キュア）させる（図２０）。最後に、蓋１１１を取り付ける（図２１）。
図２２は、信号端子１０５の配線においてプリント基板１０６を用いず、代わりにワイヤーハーネス２０５を採用した場合のＳｉＣ半導体装置を示す図である。但しＰ側は図示を省略している。このように構成することで、パッケージの形状制約を大きく緩和することができる。具体的には、信号端子１０５の形状を封止樹脂が進入しない形状とすることで、プリント基板および外部接続用コネクタを省略することができる。結果として、ＳｉＣ半導体装置を安価に製造できる。
図２３は、パワーデバイスモジュールから露出した部分の離間金属フレーム１ｂの折り曲げ方向を反対（絶縁基板１０３の上方へ向かう方向）にした、パワーデバイスモジュール１０１ａを示す図である。このような構成にすれば、信号端子１０５を配置するための信号入力用端子台を省略し、材料費および組立加工費を低減することができる。また、組立工程を簡略化することができる。
図２４は、ＳｉＣ半導体装置のプリント基板１０６搭載前の状態を示す透視図である。また図２５は、ＳｉＣ半導体装置のプリント基板１０６搭載後の状態を示す透視図である。
図２６は、前提技術に関するＳｉ半導体装置の全体構造を示す断面図である。
図２６に示されるようにＳｉ半導体装置は、ＩＧＢＴまたはＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）のＳｉチップ３ａおよびＳｉチップ４ａ、ベース板１０２、絶縁基板１０３（その両面に金属パターン１１２）、ケースへ一体成形された主電極配線１０４ｂ、主電流対応のアルミワイヤー１０４ａ、信号配線のアルミワイヤー１０５ａ、ケースへ一体成形された信号端子１０７ａ、半田１０８、外囲ケース１０９、封止樹脂としてのシリコーンゲル１１０および蓋１１１を備えている。
図２６に示される構造では、絶縁基板１０３上の金属パターン１１２と外囲ケース１０９に一体成形された信号端子１０７ａとが、アルミワイヤー１０５ａを介するワイヤーボンディングによって接続されている。
図２６においては、アルミワイヤー１０４ａはアルミワイヤー１０５ａよりも太いワイヤーで構成されているが、このような構造とする場合には、ワイヤーを複数種類用意する必要があるため、生産効率がよくない。一方で、全てのアルミワイヤーをアルミワイヤー１０４ａと同様の太さのワイヤーとする場合には、ゲートパッド面積が増大してしまい、特にチップ材料が高価である場合には製造コストを大きくしてしまうことになる。
図１に示された構成では、ソースおよびアノードの主電極配線１０４の端子が外囲ケース１０９上面に露出する構造とすることで、金属パターン１１２上にパワーデバイスモジュール１０１等を搭載した後、基板面積を必要とせずに主配線を行うことができる。また、主電極配線１０４を用いたため、発熱による接合部の最大温度Ｔｊを低く設定する必要がない。
Ｓｉチップを直接絶縁基板１０３の金属パターン１１２上に搭載する図２６に示される場合と比較すると、モールド樹脂７が形成された分は装置が大きくなるが、配線引き回しパターン、および、ワイヤーボンディングエリアのパターンを省略でき、モジュールパッケージ全体としてはサイズアップすることがない（立体配線による床面積縮小効果）。
また、ワイヤーボンディングはパワーデバイスモジュール１０１内のみで実施しているため細い金属ワイヤーのみを用いることができ、必要となるゲートパッド面積も小さく抑えることができる。また、ワイヤーボンディングが可能な環境を実現しなければならない領域も、限定することができる。さらに、ワイヤーボンディングを用いたため、寸法等の制約が少なくなる。
＜変形例＞
主電極配線１０４と絶縁基板１０３上の金属パターン１１２との接続、および、主電極配線１０４とパワーデバイスモジュール１０１との接続に超音波接合（ＵｌｔｒａＳｏｎｉｃｓ接合）を用いることで、組立が容易になる。半田付けのための部品搭載、特に、１アームモジュール、主電極配線および半田類の多層同時搭載が簡略化できる。また、主電極配線１０４を予め曲げた状態で実装が可能となり、より寸法精度の向上が図れる。
２次封止樹脂としてシリコーンゲル１１０を用いる代わりに液状のエポキシ樹脂を使用し、当該エポキシ樹脂を固めて封止する場合には、蓋１１１を省略できる。
＜効果＞
本実施形態によれば、ワイドギャップ半導体装置が、ベース板１０２と、絶縁基板１０３と、少なくとも１つのデバイスモジュール（パワーデバイスモジュール１０１）と、信号端子１０５と、電極配線（主電極配線１０４）と、外囲ケース１０９と、封止樹脂（シリコーンゲル１１０）とを備える。
絶縁基板１０３は、ベース板１０２上に配置され、表面に金属パターン１１２が形成されている。パワーデバイスモジュール１０１は、金属パターン１１２上に配置されている。信号端子１０５は、金属パターン１１２上に配置されている。主電極配線１０４は、金属パターン１１２およびパワーデバイスモジュール１０１に配線されている。外囲ケース１０９は、ベース板１０２を収容している。シリコーンゲル１１０は、外囲ケース１０９内に充填されている。
また、パワーデバイスモジュール１０１は、金属フレーム１ａと、ワイドギャップ半導体トランジスタ（ＭＯＳＦＥＴ用のＳｉＣチップ３）と、ワイドギャップ半導体ダイオード（ＳＢＤ用のＳｉＣチップ４）と、電極ブロック５と、離間金属フレーム１ｂと、金属ワイヤー（Ａｕ線ワイヤー６）と、モールド樹脂７とを備える。
ＳｉＣチップ３およびＳｉＣチップ４は、金属フレーム１ａ上に配置されている。電極ブロック５は、ＳｉＣチップ３上面およびＳｉＣチップ４上面にそれぞれ配置され、主電極配線１０４に接続されている。離間金属フレーム１ｂは、信号端子１０５と接続され、金属フレーム１ａとは離間している。Ａｕ線ワイヤー６は、ＳｉＣチップ３と離間金属フレーム１ｂとを接続している。
モールド樹脂７は、電極ブロック５、金属フレーム１ａおよび離間金属フレーム１ｂを部分的に露出させて、金属フレーム１ａ、ＳｉＣチップ３、ＳｉＣチップ４、電極ブロック５、離間金属フレーム１ｂおよびＡｕ線ワイヤー６を覆っている。
また、パワーデバイスモジュール１０１内を除く外囲ケース１０９内においては、主電極配線１０４としての金属ワイヤーが存在しない。
このような構成によれば、パワーデバイスモジュール１０１内でＡｕ線ワイヤー６を用いることで端子形状等の自由度を保ちつつ、パワーデバイスモジュール１０１外においてはワイヤーボンディングを用いない電極配線とすることで、ワイヤーボンディングに起因する最大温度の制限を解消することができる。また、パワーデバイスモジュール１０１内においてフレーム構造を採用しているため、Ａｕ線ワイヤー６のワイヤーボンディングプロセスが汎用設備で実施可能である。また、パワーデバイスモジュール１０１内でのみワイヤーボンディングを行うことで、パワーデバイスモジュール１０１搭載後の作業が容易となる。
また、パワーデバイスモジュール１０１内において、細線であるＡｕ線ワイヤー６を用いることで、ゲートパッド面積を縮小させることができる。
また、パワーデバイスモジュール１０１を非絶縁型のモジュールとし、絶縁基板１０３としてはセラミック等を採用することにより、高耐熱性が実現できる。
また、パワーデバイスモジュール１０１外においては、主電極配線１０４を用いて簡易な構成とすることで、配線工数の削減および配線抵抗の低減を実現することができる。よって、パワーロスの削減による高性能化を実現できる。
上記実施形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。
なお本発明は、その発明の範囲内において、本実施形態における任意の構成要素の変形もしくは省略が可能である。
１ 異厚フレーム、１ａ 金属フレーム、１ｂ 離間金属フレーム、２ ｎ−Ａｇ接合材、３，４ ＳｉＣチップ、３ａ，４ａ Ｓｉチップ、５ 電極ブロック、６ Ａｕ線ワイヤー、７ モールド樹脂、１０１，１０１ａ パワーデバイスモジュール、１０２ ベース板、１０３ 絶縁基板、１０４，１０４ｂ 主電極配線、１０４ａ，１０５ａ アルミワイヤー、１０５，１０７，１０７ａ 信号端子、１０６ プリント基板、１０８ 半田、１０９ 外囲ケース、１１０ シリコーンゲル、１１１ 蓋、１１２ 金属パターン、２０５ ワイヤーハーネス。

Claims (7)

  1. ベース板と、
    前記ベース板上に配置され、表面に金属パターンが形成された絶縁基板と、
    前記金属パターン上に配置された、少なくとも１つのデバイスモジュールと、
    前記金属パターン上に配置された、信号端子と、
    前記金属パターンおよび前記デバイスモジュールに配線された、電極配線と、
    前記ベース板を収容する外囲ケースと、
    前記外囲ケース内に充填された封止樹脂とを備え、
    前記デバイスモジュールは、
    金属フレームと、
    前記金属フレーム上に配置されたワイドギャップ半導体トランジスタと、
    前記金属フレーム上に配置されたワイドギャップ半導体ダイオードと、
    前記ワイドギャップ半導体トランジスタ上面および前記ワイドギャップ半導体ダイオード上面にそれぞれ配置され、前記電極配線に接続される電極ブロックと、
    前記信号端子と接続され、前記金属フレームとは離間した離間金属フレームと、
    前記ワイドギャップ半導体トランジスタと前記離間金属フレームとを接続する金属ワイヤーと、
    前記電極ブロック、前記金属フレームおよび前記離間金属フレームを部分的に露出させて、前記金属フレーム、前記ワイドギャップ半導体トランジスタ、前記ワイドギャップ半導体ダイオード、前記電極ブロック、前記離間金属フレームおよび前記金属ワイヤーを覆うモールド樹脂とを備え、
    前記デバイスモジュール内を除く前記外囲ケース内においては、前記電極配線としての金属ワイヤーが存在しないことを特徴とする、
    ワイドギャップ半導体装置。
  2. 前記ワイドギャップ半導体トランジスタ上面および前記ワイドギャップ半導体ダイオード上面に配置された各前記電極ブロックの、上面の高さが等しいことを特徴とする、
    請求項１に記載のワイドギャップ半導体装置。
  3. 前記モールド樹脂から露出した部分の前記離間金属フレームが、前記絶縁基板の上方へ向かう方向に折り曲げられていることを特徴とする、
    請求項１または２に記載のワイドギャップ半導体装置。
  4. 前記封止樹脂が、シリコーンゲルを含むことを特徴とする、
    請求項１〜３のいずれかに記載のワイドギャップ半導体装置。
  5. 前記封止樹脂が、液状のエポキシ樹脂が固まって形成されていることを特徴とする、
    請求項１〜３のいずれかに記載のワイドギャップ半導体装置。
  6. 前記電極配線は、前記金属パターンおよび前記デバイスモジュールに対して、超音波接合によって配線されることを特徴とする、
    請求項１〜５のいずれかに記載のワイドギャップ半導体装置。
  7. 前記信号端子が、ワイヤーハーネスに接続されることを特徴とする、
    請求項１〜６のいずれかに記載のワイドギャップ半導体装置。
JP2013152174A 2013-07-23 2013-07-23 ワイドギャップ半導体装置 Pending JP2015023226A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013152174A JP2015023226A (ja) 2013-07-23 2013-07-23 ワイドギャップ半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013152174A JP2015023226A (ja) 2013-07-23 2013-07-23 ワイドギャップ半導体装置

Publications (1)

Publication Number Publication Date
JP2015023226A true JP2015023226A (ja) 2015-02-02

Family

ID=52487410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013152174A Pending JP2015023226A (ja) 2013-07-23 2013-07-23 ワイドギャップ半導体装置

Country Status (1)

Country Link
JP (1) JP2015023226A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022346A (ja) * 2015-07-15 2017-01-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
DE102018212828A1 (de) 2017-10-03 2019-04-04 Mitsubishi Electric Corporation Halbleitervorrichtung
US10381243B2 (en) 2016-09-14 2019-08-13 Fuji Electric Co., Ltd. Semiconductor module having supporting portion for fastening portion inside a through hole in a resin case
US11410914B2 (en) 2019-09-24 2022-08-09 Kabushiki Kaisha Toshiba Power module
JP2024020692A (ja) * 2022-08-02 2024-02-15 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2024190588A1 (ja) * 2023-03-14 2024-09-19 新電元工業株式会社 半導体モジュール

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022346A (ja) * 2015-07-15 2017-01-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
US10381243B2 (en) 2016-09-14 2019-08-13 Fuji Electric Co., Ltd. Semiconductor module having supporting portion for fastening portion inside a through hole in a resin case
DE102018212828A1 (de) 2017-10-03 2019-04-04 Mitsubishi Electric Corporation Halbleitervorrichtung
US10388581B2 (en) 2017-10-03 2019-08-20 Mitsubishi Electric Corporation Semiconductor device having press-fit terminals disposed in recesses in a case frame
DE102018212828B4 (de) 2017-10-03 2023-10-26 Mitsubishi Electric Corporation Halbleitervorrichtung
US11410914B2 (en) 2019-09-24 2022-08-09 Kabushiki Kaisha Toshiba Power module
JP2024020692A (ja) * 2022-08-02 2024-02-15 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2024190588A1 (ja) * 2023-03-14 2024-09-19 新電元工業株式会社 半導体モジュール

Similar Documents

Publication Publication Date Title
JP6234630B2 (ja) パワーモジュール
JP4438489B2 (ja) 半導体装置
JP5113815B2 (ja) パワーモジュール
JP5696780B2 (ja) 半導体装置およびその製造方法
JP6218898B2 (ja) 電力用半導体装置
CN104485321A (zh) 半导体管芯封装件及其制造方法
CN100435333C (zh) 电力半导体装置
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
JP2016018866A (ja) パワーモジュール
JP2015023226A (ja) ワイドギャップ半導体装置
JP5895220B2 (ja) 半導体装置の製造方法
CN108155168B (zh) 电子器件
CN104851843A (zh) 电力用半导体装置
JP7195208B2 (ja) 半導体装置および半導体装置の製造方法
US20130001759A1 (en) Semiconductor package and method of manufacturing the semiconductor package
KR20100067097A (ko) 기판 플레이트, 특히 ｄｃｂ 세라믹 기판 플레이트에 의하여 전자 소자의 생성 및 접속하기 위한 방법
US11315850B2 (en) Semiconductor device
JP2017123360A (ja) 半導体モジュール
JP2017034152A (ja) 電力用半導体装置
JP2006253516A (ja) パワー半導体装置
JP7334655B2 (ja) 半導体装置
JP2013254810A (ja) 貫通端子付き金属基板およびそれを用いた表面実装デバイス
JP2013214596A (ja) 半導体デバイス
JP2021125477A (ja) 半導体装置
JP2013183022A (ja) 半導体装置および半導体装置の製造方法