JP2010098804A - 昇圧回路 - Google Patents

Abstract

【課題】昇圧回路で発生するピーク電流を抑制することで、電源配線やＧＮＤ配線における電源電圧の変動を少なくする。
【解決手段】本発明による昇圧回路は、チャージポンプ回路３と、チャージポンプ回路３に電源電圧を供給する電源回路１とを具備する。電源回路１は、チャージポンプ回路３の電源端子２に接続されたＮチャネル型トランジスタＭＮ１と、電源端子２を介してＮチャネル型トランジスタＭＮ１とチャージポンプ回路３との間に流れる電流を制御する電流制御回路１２とを備える。
【選択図】図４

Description

本発明は、チャージポンプ回路を有する昇圧回路に関する。

図１を参照して、従来技術による昇圧回路の詳細を説明する。一例として、米国特許番号ＵＳ６５７７５１４（特許文献１参照）に記載の昇圧回路について説明する。

従来技術による昇圧回路は、チャージポンプ回路２０２、比較回路２０６、補助チャージポンプ回路２０８、及びＮチャネル型トランジスタ２１４を具備する。比較回路２０６は、チャージポンプ回路２０２の出力電圧２００の分圧電圧２０４と、Ｖｂｉａｓ電圧（１．３Ｖ）とを比較し、比較結果２１２をＮチャネル型トランジスタ２１４のゲートに出力する。Ｎチャネル型トランジスタ２１４のドレインは電源ＶＤＤに接続され、ソースは、電源２１６としてチャージポンプ回路２０２に接続される。又、比較回路２０８は、補助チャージポンプ回路２０８の出力２１０（Ｖａ）を電源として駆動する。

次に、従来技術による昇圧回路の動作を説明する。

（１）チャージポンプ回路２０２の動作の開始時、出力電圧２００は０Ｖ近傍、分圧電圧２０４は比較回路２０６のＶｂｉａｓ＝１．３Ｖより低い電圧である。このため、比較回路２０６の出力電圧（比較結果２１２）はＶａとなる。すなわち、Ｎチャネル型トランジスタ２１４のゲート電圧はＶａとなり、Ｎチャネル型トランジスタ２１４のゲート〜ソース間の電位差は、（Ｖａ）−（Ｖａ−Ｖｔ）＝Ｖｔ（Ｎチャネル型トランジスタ２１４の閾値電圧）となる。これにより、Ｎチャネル型トランジスタ２１４はオン状態となり、チャージポンプ回路２０２へ電流が供給され、チャージポンプ回路２０２は昇圧動作をつづける。

（２）チャージポンプ回路２０２の昇圧動作時、分圧電圧２０４が、比較回路２０６に供給されるＶｂｉａｓ＝１．３Ｖより高い電圧になると、比較結果２１２はＶａより低い電圧Ｖｂとなる。この場合、Ｎチャネル型トランジスタ２１４のゲート〜ソース間の電位差は、Ｖｂ−（Ｖａ−Ｖｔ）となり、閾値電圧Ｖｔより小さくなる。このため、Ｎチャネル型トランジスタ２１４は、オフ状態又は、オフ状態に近似し、チャージポンプ回路２０２への電流供給量が減少する。この場合、チャージポンプ回路２０２は昇圧動作を続けることができず、出力電圧２００は低下する。

（３）チャージポンプ回路２０２の出力電圧２００が低下すると、分圧電圧２０４も低下する。分圧電圧２０４が比較回路２０６へのＶｂｉａｓ＝１．３Ｖを下回ると、比較結果２１２の電圧レベルはＶａに復帰する。すなわち、Ｎチャネル型トランジスタ２１４のゲート電圧はＶａとなり、Ｎチャネル型トランジスタ２１４のゲート〜ソース間の電位差は、（Ｖａ）−（Ｖａ−Ｖｔ）＝Ｖｔ（Ｎチャネル型トランジスタ２１４の閾値電圧）となる。これにより、Ｎチャネル型トランジスタ２１４はオン状態となり、チャージポンプ回路２０２へ電流が供給され、チャージポンプ回路２０２は昇圧動作を再び始める。

（４）チャージポンプ回路２０２が昇圧を続け（２）の状態になると再び（３）の状態となる。この動作が繰り返されチャージポンプ回路２０２の出力電圧はほぼ一定レベルとなる。
米国特許番号ＵＳ６５７７５１４

上述の（３）の状態において、チャージポンプ回路２０２が昇圧動作を再び始める時、電源配線から昇圧容量のドライブ回路に対して瞬間的に大きな貫通電流が流れる。又、チャージポンプ回路２０２内の昇圧容量から充放電電流が流れる。これにより、チャージポンプ回路２０２の電源２１６の電圧は低下し、Ｎチャネル型トランジスタ２１４のゲート〜ソース間の電位差はＮチャネル型トランジスタ２１４の閾値以上の電位差となる。すなわち、チャージポンプ回路２０２が昇圧動作を再開する際、Ｎチャネル型トランジスタ２１４の電流供給能力が大きくなり、短期間であるが、チャージポンプ回路２０２の昇圧動作能力が非常に高まる。このため、電源配線からチャージポンプ回路２０２に対し、Ｎチャネル型トランジスタ２１４を介して大きな電流（以下、ピーク電流と称す）が流れることとなる。

図２は、従来技術によるチャージポンプ回路２０２から電源端子２１６に対して流れ込む電流値の時間変化を示す図である。図２を参照して、昇圧回路が動作しない時刻Ｔ１では、チャージポンプ回路２０２から電源端子２１６に流れる電流値は０Ａに近い値であるが、動作を開始する時刻Ｔ２では約２３０ｍＡのピーク電流が流れる。このように、チャージポンプ回路２０２が昇圧動作を開始する際、大きなピーク電流が電源配線やＧＮＤ配線に流れてしまう。

通常、集積回路では、電源配線、ＧＮＤ配線にはメモリ回路やアナログ回路、ロジック回路など多種多様な回路が接続される。これらの回路と電源配線との間に大きな電流Ｉ１が流れると、電源配線抵抗Ｒ１により電圧降下（Ｉ１×Ｒ１の電圧降下）が発生する。あるいは、これらの回路とＧＮＤ配線との間に大きな電流Ｉ２が流れると、ＧＮＤ配線抵抗Ｒ２により電圧上昇（Ｉ２×Ｒ２の電圧上昇）が発生する。ロジック回路が、電圧降下した電源配線と電圧上昇したＧＮＤ配線に接続されている場合、当該ロジック回路に供給される電源電圧はＩ１×Ｒ１だけ低い電圧、ＧＮＤ電圧はＩ２×Ｒ２だけ高い電圧となり、電源電圧マージンは狭くなる。電源電圧マージンが狭くなると、ロジック回路の動作速度が低下したり、演算結果が反転する場合がある。例えば、電源配線の電圧降下及びＧＮＤ配線の電圧上昇が発生した箇所にＳＲＡＭが接続されている場合、ＳＲＡＭのメモリセルのデータ保持状態が破壊される可能性がある。

今日の集積回路では微細化が進み、電源配線やＧＮＤ配線の断面積が小さくなってきていることから配線抵抗は増加傾向にある。このため、昇圧回路に発生した大きなピーク電流によって電源配線の電圧降下やＧＮＤ配線の電圧上昇は増大し、回路に対する電源電圧マージンは更に狭くなってきている。又、ピーク電流は一時的に発生するため、電源電圧は不安定となる。このような電源電圧マージンの狭小化や、電源電圧の不安定さ（ゆれ）が増大することで、回路の誤動作や機能低下の恐れが一層高くなる。

上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために、［発明を実施するための最良の形態］で使用される番号・符号が付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。

本発明による昇圧回路は、チャージポンプ回路（３）と、チャージポンプ回路（３）に電源電圧を供給する電源回路（１）とを具備する。電源回路（１）は、チャージポンプ回路（３）の電源端子（２）に接続されたＮチャネル型トランジスタ（ＭＮ１）と、電源端子（２）を介してＮチャネル型トランジスタ（ＭＮ１）とチャージポンプ回路（３）との間に流れる電流を制御する電流制御回路（１２）とを備える。

本発明による昇圧回路によれば、電流制御回路（１２）によってＮチャネル型トランジスタ（ＭＮ１）とチャージポンプ回路（３）との間に流れるピーク電流を抑制することで、電源配線と昇圧回路との間に流れる電流を低減することができる。

本発明によれば、昇圧回路で発生するピーク電流を抑制することで、電源配線及びＧＮＤ配線における電圧の変動を少なくすることができる。

以下、添付図面を参照しながら本発明の実施の形態を説明する。

（昇圧回路の構成）
図３は本発明による昇圧回路の実施の形態における構成を示す図である。本発明による昇圧回路は、電流制御回路を備える電源回路１と、電源回路１から供給される電源電圧に応じて駆動するチャージポンプ回路３とを具備する。

電源回路１は、電源端子１１を介して供給される第１電源電圧ＶＤＤに応じた電源電圧をチャージポンプ回路３に供給する。ここで電源端子１１は図示しない他の回路に接続される電源配線から第１電源電圧ＶＤＤが供給される。

チャージポンプ回路３は、図示しない昇圧容量と、昇圧容量の充放電を制御する駆動回路とを備える。チャージポンプ回路３は、電源端子２を介して電源回路１から電源電圧が供給され、図示しない入力電圧を昇圧して出力端子４に出力する。チャージポンプ回路３は、出力端子４の電圧（以下、出力電圧と称す）が所定値に達した場合、昇圧動作を止め、所定値を下回ると昇圧動作を行う。

チャージポンプ回路３が動作を始めると、昇圧容量の充放電電流及び昇圧容量をドライブする駆動回路の貫通電流が流れる。これにより、チャージポンプ回路３の電源端子２の電圧は降下する。電源端子２における電圧降下の大きさは、電源端子２とチャージポンプ回路３との間に流れる電流量により変化する。電源回路１は、電流抑制機能（電流制御回路）を備え、電源端子２の電圧降下の大きさに応じてチャージポンプ回路３との間に流れる電流量を抑制する。これにより、昇圧動作時に増大する昇圧回路と電源配線との間に流れる電流が抑制され、電源配線における電圧降下が低減される。

以下、本発明による電源回路１の実施の形態の詳細を説明する。

（第１の実施の形態）
図４は、第１の実施の形態における昇圧回路の構成を示す図である。図４を参照して、第１の実施の形態における電源回路１を説明する。

第１の実施の形態における電源回路１は、第１電源電圧ＶＤＤが供給される電源端子１１とチャージポンプ回路３の電源端子２との間に直列接続されたＮチャネル型トランジスタＭＮ１と、電流制御回路１２を備える。ＮチャネルトランジスタＭＮ１のドレインは第１電源電圧ＶＤＤが供給される電源端子１１に接続され、ソースは電源端子２に接続される。ＮチャネルトランジスタＭＮ１のゲート１４は、電流制御回路１２を介して定電圧が供給される端子１３に接続される。

第１の実施の形態における電流制御回路１２は、ＮチャネルトランジスタＭＮ１のゲート１４と電源端子２との間に接続された容量Ｃ１と、ＮチャネルトランジスタＭＮ１のゲート１４と端子１３との間に接続された抵抗Ｒ１とを備える。電流制御回路１２により、電源端子２には、抵抗Ｒ１及び容量Ｃ１を介して端子１３から定電圧が供給される。抵抗Ｒ１の抵抗値は、Ｎチャネル型トランジスタＭＮ１のオン抵抗に比べて非常に大きい値であることが好ましい。又、容量Ｃ１の容量値もＮチャネル型トランジスタＭＮ１のゲート容量よりも大きい値であることが好ましい。例えば、本実施の形態における抵抗Ｒ１の抵抗値は、Ｎチャネル型トランジスタＭＮ１のオン抵抗の１００倍以上の大きさに設定され、容量Ｃ１の容量値は、Ｎチャネル型トランジスタＭＮ１のゲート容量の２倍以上の大きさに設定される。

次に、第１の実施の形態における電源回路１の動作を説明する。ここでは、端子１３に供給される電圧を３．５Ｖ、電源端子１１に供給される電圧ＶＤＤを５．０Ｖと仮定して説明する。又、Ｎチャネル型トランジスタＭＮ１の閾値電圧をＶｔｎとして説明する。

（１）当初、端子１３が３．５Ｖであるため、ゲート１４の電圧は３．５Ｖとなる。この際、Ｎチャネル型トランジスタＭＮ１のソース電圧は“３．５Ｖ−Ｖｔｎ”となる。この状態で、チャージポンプ回路３が動作を開始した場合、出力端子４は０Ｖから上昇を始める。この時、チャージポンプ回路３の電源端子２には、チャージポンプ回路３の内部の昇圧容量の充放電電流や、昇圧容量をドライブする駆動回路への貫通電流による大電流が流れようとする。このため、チャージポンプ回路３の電源端子２の電圧は一時的に“３．５Ｖ−Ｖｔｎ”より低下する。又、電源端子２の電圧低下とともに、容量Ｃ１を介して、ゲート１４の電圧３．５Ｖも低下する。ここで、抵抗Ｒ１の抵抗値は非常に大きく、ゲート１４は、容量Ｃ１を介して電源端子２に接続されている。このため、ゲート１４の電圧は、容量Ｃ１の電荷保存の法則に従い、電源端子２の電圧低下量だけ低くなる。従って、Ｎチャネル型トランジスタＭＮ１のゲート〜ソース間の電位差は常に閾値電圧Ｖｔｎ（昇圧開始前の状態と同じ状態）を維持し、Ｎチャネル型トランジスタＭＮ１に流れる電流は一定となる。この状態でチャージポンプ回路３は昇圧動作を行い、出力端子４の電圧は所定値へ向かい上昇を続ける。

昇圧動作中、抵抗Ｒ１を介して端子１３から供給される定電圧によって容量Ｃ１が充電されるため、ゲート１４の電圧は３．５Ｖに向かって上昇する。又、Ｎチャネル型トランジスタＭＮ１のゲート電圧が３．５Ｖへ向かうに従い、電源端子２は“３．５Ｖ−Ｖｔｎ”となるため、Ｎチャネル型トランジスタＭＮ１に流れる電流は一定状態を持続する。

（２）チャージポンプ回路３の出力電圧が所定値に達すると、チャージポンプ回路３は昇圧動作を中止する。このため、チャージポンプ回路３の電源端子２に対する電流量は減少し、電源端子２は“ゲート１４の電圧３．５Ｖ−Ｖｔｎ“近傍で一定となる。

（３）チャージポンプ回路３の出力電圧が所定値を下回ると、再び、チャージポンプ回路３は昇圧動作を開始し、出力端子４の電圧は上昇を始める。この時、チャージポンプ回路３の電源端子２には、チャージポンプ回路３の内部の昇圧容量の充放電電流や、昇圧容量をドライブする駆動回路への貫通電流による大電流が流れようとする。このため、チャージポンプ回路３の電源端子２の電圧は一時的に“３．５Ｖ−Ｖｔｎ”より低下する。又、電源端子２の電圧低下とともに、容量Ｃ１を介して、ゲート１４の電圧３．５Ｖも低下する。ここで、抵抗Ｒ１の抵抗値は非常に大きく、ゲート１４は、容量Ｃ１を介して電源端子２に接続されている。このため、ゲート１４の電圧は、容量Ｃ１の電荷保存の法則に従い、電源端子２の電圧低下量だけ低くなる。従って、Ｎチャネル型トランジスタＭＮ１のゲート〜ソース間の電位差は常に閾値電圧Ｖｔｎ（昇圧開始前の状態と同じ状態）を維持し、Ｎチャネル型トランジスタＭＮ１に流れる電流は一定となる。この状態でチャージポンプ回路３は昇圧動作を行い、出力端子４の電圧は所定値へ向かい上昇を続ける。

昇圧動作中、抵抗Ｒ１を介して端子１３から供給される定電圧によって容量Ｃ１が充電されるため、ゲート１４の電圧は３．５Ｖに向かって上昇する。又、Ｎチャネル型トランジスタＭＮ１のゲート電圧が３．５Ｖへ向かうに従い、電源端子２は“３．５Ｖ−Ｖｔｎ”となるため、Ｎチャネル型トランジスタＭＮ１に流れる電流は一定状態を持続する。

（４）チャージポンプ回路３の出力電圧が所定値に達すると、チャージポンプ回路３は昇圧動作を中止する。このため、チャージポンプ回路３の電源端子２に対する電流量は減少し、電源端子２は“ゲート１４の電圧３．５Ｖ−Ｖｔｎ“近傍で一定となる。

次に、チャージポンプ回路３の出力端子４は所定値より電圧低下を始め、再び、（３）の状態となり、（３）と（４）の状態を繰り返し、チャージポンプ回路３の出力端子４の電圧は所定値で一定となる。

図５は、本発明によるチャージポンプ回路３から電源端子２に流れ込む電流値の時間変化を示す図である。図５を参照して、チャージポンプ回路３が昇圧動作しない時刻Ｔ１では、チャージポンプ回路３から電源端子２に流れる電流値は０Ａに近い値である。一方、昇圧動作を開始する時刻Ｔ２では、チャージポンプ回路３と電源端子２との間の電流量は瞬間的に増大する（ピーク電流）。しかし、第１の実施の形態における電源回路１では、抵抗Ｒ１と容量Ｃ１によって、Ｎチャネル型トランジスタＭＮ１のゲート〜ソース間の電位差が、常にＮチャネル型トランジスタＭＮ１の閾値電圧近傍に制御される。このため、電源回路１は、Ｎチャネル型トランジスタＭＮ１に流れる電流が一定値を維持するように動作し、チャージポンプ回路３との間のピーク電流量は抑制される。例えば、図５に示すように、昇圧動作時（時刻Ｔ２）にチャージポンプ回路３から電源端子２に流れ込む電流のピーク値は、約８０ｍＡとなり、従来技術の約２３０ｍＡに比べて大幅に減少する。

このように、本発明によれば、チャージポンプ回路３と電源端子２との間に流れるピーク電流が抑制される。これにより、昇圧回路と電源配線（電源端子１１）との間に流れる電流の増大を抑制し、電流増大に起因する電源配線の電圧降下量やＧＮＤ配線の電圧上昇量を低減することができる。この結果、同じ電源配線、ＧＮＤ配線に接続されるロジック回路の動作スピードの低下が緩和されることとなる。あるいは、同じ電源配線にＳＲＡＭが接続されている場合でも、ＳＲＡＭのメモリセルのデータ保持状態が破壊されることがなくなる。

（第２の実施の形態）
図６は、第２の実施の形態における昇圧回路の構成を示す図である。第２の実施の形態における昇圧回路は、電源回路１の構成が第１の実施の形態と異なり、それ以外の構成は、第１の実施の形態における昇圧回路と同様である。図６を参照して、第２の実施の形態における電源回路１を説明する。

第２の実施の形態における電源回路１は、第１電源電圧ＶＤＤが供給される電源端子１１とチャージポンプ回路３の電源端子２との間に直列接続されたＮチャネル型トランジスタＭＮ２と、Ｐチャネル型トランジスタＭＰ１（電流制御回路１５）とを備える。Ｎチャネル型トランジスタＭＮ２のドレインは、第１電源電圧ＶＤＤが供給される電源端子１１に接続され、ソースは、Ｐチャネル型トランジスタＭＰ１のソース及びバックゲートに接続される。又、Ｎチャネル型トランジスタＭＮ２のゲートは端子１３に接続され、端子１３から第１定電圧が供給される。Ｐチャネル型トランジスタＭＰ１のドレインは、チャージポンプ回路３の電源端子２に接続され、ソース及びバックゲートは、Ｎチャネル型トランジスタＭＮ２のソースに共通接続される。又、Ｐチャネル型トランジスタＭＰ１のゲートは端子１６に接続され、端子１６から第２定電圧が供給される。

次に、第２の実施の形態における電源回路１の動作を説明する。ここでは、端子１３に供給される電圧を４．５Ｖ、電源端子１１に供給される電圧ＶＤＤを５．０Ｖ、端子１６に供給される電圧を２．５Ｖと仮定して説明する。又、Ｎチャネル型トランジスタＭＮ１の閾値電圧をＶｔｎ、Ｐチャネル型トランジスタＭＰ１の閾値電圧をＶｔｐとして説明する。

（１）当初、端子１３が４．５Ｖであるため、Ｎチャネル型トランジスタＭＮ２のソース電圧は“４．５Ｖ−Ｖｔｎ”となる。又、端子１６が２．５Ｖであるため、Ｐチャネル型トランジスタＭＰ１１のソース〜ゲート間の電圧は“（４．５Ｖ−Ｖｔｎ）−２．５Ｖ”となり、Ｐチャネル型トランジスタＭＰ２の閾値Ｖｔｐより大きい電圧となる。このため、Ｐチャネル型トランジスタＭＰ１はオン状態となり、チャージポンプ回路３の電源端子２は、“４．５Ｖ−Ｖｔｎ”となる。

この状態で、チャージポンプ回路３が動作を開始した場合、出力端子４の電圧は０Ｖから上昇を始める。この時、チャージポンプ回路３の電源端子２には、チャージポンプ回路３の内部の昇圧容量の充放電電流や、昇圧容量をドライブする駆動回路への貫通電流による大電流が流れようとする。このため、チャージポンプ回路３の電源端子２の電圧は一時的に“４．５Ｖ−Ｖｔｎ”より低下する。これに伴い、Ｐチャネル型トランジスタＭＰ１のソース電圧も“４．５Ｖ−Ｖｔｎ”より低下するため、Ｐチャネル型トランジスタＭＰ１のゲート〜ソース間の電位差は小さくなり、Ｐチャネル型トランジスタＭＰ１に流れる電流は減少する。このように、昇圧動作を開始する際、チャージポンプ回路３と電源端子２との間で流れる電流の大きさは抑制され、チャージポンプ回路３の動作開始時に発生するピーク電流は減少する。この状態でチャージポンプ回路３が昇圧動作を行うと、出力電圧は所定値へ向かい上昇を続ける。チャージポンプ回路３の出力電圧が上昇するに従い、電源端子２からチャージポンプ回路３へ流れる電流が減少し始め、Ｎチャネル型トランジスタＭＮ９のソース電圧は“４．５Ｖ−Ｖｔｎ”となる。

（２）チャージポンプ回路３の出力電圧が所定値に達すると、チャージポンプ回路３は昇圧動作を中止する。このため、チャージポンプ回路３の電源端子２に電流が流れなくなっていき、Ｎチャネル型トランジスタＭＮ２及びＰチャネル型トランジスタＭＰ１のソースと、電源端子２は“４．５Ｖ−Ｖｔｎ“近傍で一定となる。

（３）チャージポンプ回路３の出力電圧が所定値を下回ると、再び、チャージポンプ回路３は動作を開始し、出力端子４の電圧は上昇を始める。この時、チャージポンプ回路３の電源端子２には、チャージポンプ回路３の内部の昇圧容量の充放電電流や、昇圧容量をドライブする駆動回路への貫通電流による大電流が流れようとする。このため、チャージポンプ回路３の電源端子２の電圧が一時的に“４．５Ｖ−Ｖｔｎ”より低下する。これに伴い、Ｐチャネル型トランジスタＭＰ１のソース電圧も“４．５ｖ−Ｖｔｎ”より低下することにより、Ｐチャネル型トランジスタＭＰ１のゲート〜ソース間の電位差が小さくなり、Ｐチャネル型トランジスタＭＰ１に流れる電流が減少する。このように、昇圧動作中においてチャージポンプ回路３と電源端子２との間で流れる電流の大きさは抑制され、チャージポンプ回路３の動作開始時に発生するピーク電流は減少する。この状態でチャージポンプ回路３は昇圧動作を行い、出力電圧は所定値へ向かい上昇を続ける。チャージポンプ回路３の出力電圧が上昇するに従い、電源端子２からチャージポンプ回路３へ流れる電流が減少し始め、Ｎチャネル型トランジスタＭＮ９のソース電圧は“４．５Ｖ−Ｖｔｎ”となる。

（４）チャージポンプ回路３の出力電圧が所定値に達すると、チャージポンプ回路３は昇圧動作を中止する。このため、チャージポンプ回路３の電源端子２に電流が流れなくなっていき、Ｎチャネル型トランジスタＭＮ２及びＰチャネル型トランジスタＭＰ１のソースと、電源端子２は“４．５Ｖ−Ｖｔｎ“近傍で一定となる。

次に、チャージポンプ回路３の出力端子４は所定値より電圧低下を始め、再び、（３）の状態となり、（３）と（４）の状態を繰り返し、チャージポンプ回路３の出力端子４の電圧は所定値で一定となる。

第１の実施の形態では、電源端子２とチャージポンプ回路３との間に流れる電流を一定値に維持する動作により、チャージポンプ回路３に流れるピーク電流の大きさを抑制している。一方、第２の実施の形態では、電源端子２とチャージポンプ回路３との間に流れる電流が瞬間的に増大する際、当該電流量をＰチャネル型トランジスタＭＰ１によって抑制することで、チャージポンプ回路３におけるピーク電流の大きさを抑制している。このため、第２の実施の形態における昇圧回路によれば、電源配線やＧＮＤ配線の配線抵抗による電圧降下（電圧上昇）に対しても効果的に電流を削減する働きがある。この結果、同じ電源配線、ＧＮＤ配線に接続されるロジック回路の動作スピードの低下が緩和されることとなる。あるいは、同じ電源配線にＳＲＡＭが接続されている場合でも、ＳＲＡＭのメモリセルのデータ保持状態が破壊されることがなくなる。

（第３の実施の形態）
図７は、第３の実施の形態における昇圧回路の構成を示す図である。第３の実施の形態における昇圧回路は、電源回路１の構成が第１の実施の形態と異なり、それ以外の構成は、第１の実施の形態における昇圧回路と同様である。図７を参照して、第３の実施の形態における電源回路１を説明する。

第３の実施の形態における電源回路１は、第１電源電圧ＶＤＤが供給される電源端子１１とチャージポンプ回路３の電源端子２との間に直列接続されたＮチャネル型トランジスタＭＮ３と、電流制御回路１８を備える。ＮチャネルトランジスタＭＮ３のドレインは第１電源電圧ＶＤＤが供給される電源端子１１に接続され、ソースは電源端子２に接続される。ＮチャネルトランジスタＭＮ３のゲート１４は、電流制御回路１８に接続される。

第３の実施の形態における電流制御回路１８は、ＮチャネルトランジスタＭＮ３のゲート１４と電源端子２との間に接続された容量Ｃ２と、ＮチャネルトランジスタＭＮ３のゲート１４に接続された一定電圧生成回路１９とを備える。容量Ｃ２の容量値は、第１の実施の形態と同様にＮチャネル型トランジスタＭＮ３のゲート容量に比べて大きいことが好ましい。例えば、容量Ｃ２の容量値は、Ｎチャネル型トランジスタＭＮ３のゲート容量の２倍である。一定電圧生成回路１９は、一定電圧を生成する第２のチャージポンプ回路である。

次に、第３の実施の形態における電源回路１の動作を説明する。ここでは、一定電圧生成回路１９の出力電圧を３．５Ｖ、電源端子１１に供給される電圧ＶＤＤを５．０Ｖと仮定して説明する。又、Ｎチャネル型トランジスタＭＮ３の閾値電圧をＶｔｎとして説明する。

（１）当初、一定電圧生成回路１９の出力電圧が３．５Ｖであるため、Ｎチャネル型トランジスタＭＮ２のソース電圧は“３．５Ｖ−Ｖｔｎ”となる。この状態で、チャージポンプ回路３が動作を開始した場合、出力端子４は０Ｖから上昇を始める。この時、チャージポンプ回路３の電源端子２には、チャージポンプ回路３の内部の昇圧容量の充放電電流や、昇圧容量をドライブする駆動回路への貫通電流による大電流が流れようとする。このため、チャージポンプ回路３の電源端子２の電圧は一時的に“３．５Ｖ−Ｖｔｎ”より低下する。又、電源端子２の電圧低下とともに、容量Ｃ２を介して、ゲート１４の電圧３．５Ｖも低下する。ここで、一定電圧生成回路１９の出力インピーダンスは非常に大きく、ゲート１４は、容量Ｃ２を介して電源端子２に接続されている。このため、ゲート１４の電圧は、容量Ｃ２の電荷保存の法則に従い、電源端子２の電圧低下量だけ低くなる。従って、Ｎチャネル型トランジスタＭＮ３のゲート〜ソース間の電位差は常に閾値電圧Ｖｔｎ（昇圧開始前の状態と同じ状態）を維持し、Ｎチャネル型トランジスタＭＮ３に流れる電流は一定となる。この状態でチャージポンプ回路３は昇圧動作を行い、出力端子４の電圧は所定値へ向かい上昇を続ける。

昇圧動作中、抵抗Ｒ１を介して端子１３から供給される定電圧によって容量Ｃ２が充電されるため、ゲート１４の電圧は３．５Ｖに向かって上昇する。又、Ｎチャネル型トランジスタＭＮ３のゲート電圧が３．５Ｖへ向かうに従い、電源端子２は“３．５Ｖ−Ｖｔｎ”となるため、Ｎチャネル型トランジスタＭＮ３に流れる電流は一定状態を持続する。

（２）チャージポンプ回路３の出力電圧が所定値に達すると、チャージポンプ回路３は昇圧動作を中止する。このため、チャージポンプ回路３の電源端子２に対する電流量は減少し、電源端子２は“ゲート１４の電圧３．５Ｖ−Ｖｔｎ“近傍で一定となる。

（３）チャージポンプ回路３の出力電圧が所定値を下回ると、再び、チャージポンプ回路３は昇圧動作を開始し、出力端子４の電圧は上昇を始める。この時、チャージポンプ回路３の電源端子２には、チャージポンプ回路３の内部の昇圧容量の充放電電流や、昇圧容量をドライブする駆動回路への貫通電流による大電流が流れようとする。このため、チャージポンプ回路３の電源端子２の電圧は一時的に“３．５Ｖ−Ｖｔｎ”より低下する。又、電源端子２の電圧低下とともに、容量Ｃ２を介して、ゲート１４の電圧３．５Ｖも低下する。ここで、一定電圧生成回路１９の出力インピーダンスは非常に大きく、ゲート１４は、容量Ｃ２を介して電源端子２に接続されている。このため、ゲート１４の電圧は、容量Ｃ２の電荷保存の法則に従い、電源端子２の電圧低下量だけ低くなる。従って、Ｎチャネル型トランジスタＭＮ３のゲート〜ソース間の電位差は常に閾値電圧Ｖｔｎ（昇圧開始前の状態と同じ状態）を維持し、Ｎチャネル型トランジスタＭＮ３に流れる電流は一定となる。この状態でチャージポンプ回路３は昇圧動作を行い、出力端子４の電圧は所定値へ向かい上昇を続ける。

昇圧動作中、一定電圧生成回路１９から供給される定電圧によって容量Ｃ２が充電されるため、ゲート１４の電圧は３．５Ｖに向かって上昇する。又、Ｎチャネル型トランジスタＭＮ３のゲート電圧が３．５Ｖへ向かうに従い、電源端子２は“３．５Ｖ−Ｖｔｎ”となるため、Ｎチャネル型トランジスタＭＮ３に流れる電流は一定状態を持続する。

（４）チャージポンプ回路３の出力電圧が所定値に達すると、チャージポンプ回路３は昇圧動作を中止する。このため、チャージポンプ回路３の電源端子２に対する電流量は減少し、電源端子２は“ゲート１４の電圧３．５Ｖ−Ｖｔｎ“近傍で一定となる。

次に、チャージポンプ回路３の出力端子４は所定値より電圧低下を始め、再び、（３）の状態となり、（３）と（４）の状態を繰り返し、チャージポンプ回路３の出力端子４の電圧は所定値で一定となる。

第３の実施の形態における昇圧回路では、一定電圧生成回路１９と容量Ｃ２により、Ｎチャネル型トランジスＭＮ３のゲート〜ソース間の電位差が常にＮチャネル型トランジスタＭＮ３の閾値近傍となる。このため、第３の実施の形態も、第１の実施の形態と同様に、チャージポンプ回路３と電源端子２との間に流れるピーク電流が抑制される。これにより、昇圧回路と電源配線（電源端子１１）との間に流れる電流の増大を抑制し、電流増大に起因する電源配線の電圧降下量やＧＮＤ配線の電圧上昇量を低減することができる。この結果、同じ電源配線、ＧＮＤ配線に接続されるロジック回路の動作スピードの低下が緩和されることとなる。あるいは、同じ電源配線にＳＲＡＭが接続されている場合でも、ＳＲＡＭのメモリセルのデータ保持状態が破壊されることがなくなる。

本発明による昇圧回路では、電源端子２とチャージポンプ回路３とのピーク電流は小さくなるが、昇圧レベルの電位を保つためチャージポンプ回路３の間欠動作の周期が短くなり、昇圧する回数が増える。これにより、従来の昇圧回路の平均電流が１２０ｍＡに対し、本発明による昇圧回路の平均電流は１１６ｍＡとほぼ同じ結果となる。すなわち、昇圧回路の負荷電流に対しては従来と同等の能力を有していることとなる。

以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。本実施の形態では、昇圧回路を一例に説明したが、第１電源電圧に比べて低い第２電源電圧ＶＳＳに降圧する降圧回路にも応用できる。例えば、降圧動作を行なうチャージポンプ回路と電源電圧ＶＳＳが供給される電源配線間に、実施の形態で例示した電源回路１と同様な構成の電源回路（電流制御回路を有する電源回路）を備えることで、チャージポンプ回路と電源配線との間に発生するピーク電流の大きさを低減することができる。この場合、Ｎチャネル型トランジスタＭＮ１、２、３に替えて電源配線に接続されるＰチャネル型トランジスタが電源回路に設けられる。又、第２の実施の形態におけるＰチャネル型トランジスタＭＮ２に替えてＮチャネル型トランジスタが電源回路に設けられる。

図１は、従来技術による昇圧回路の構成を示す回路図である。 図２は、従来技術による昇圧回路におけるチャージポンプ回路と電源との間に流れる電流値を示す図である。 図３は、本発明による昇圧回路の構成を示す図である。 図４は、本発明による昇圧回路の第１の実施の形態における構成を示す図である。 図５は、本発明による昇圧回路におけるチャージポンプ回路と電源との間に流れる電流値を示す図である。 図６は、本発明による昇圧回路の第２の実施の形態における構成を示す図である。 図７は、本発明による昇圧回路の第３の実施の形態における構成を示す図である。

符号の説明

１：電源回路
２、１１：電源端子
３：チャージポンプ回路
４：出力端子
１２、１５、１８：電流制御回路
１３、１６：端子
１４：ゲート
１９：一定電圧生成回路
ＭＮ１、ＭＮ２、ＭＮ３：Ｎチャネル型トランジスタ
ＭＰ１：Ｐチャネル型トランジスタ
Ｃ１、Ｃ２：容量
Ｒ１：抵抗

Claims (4)

1. チャージポンプ回路と、
   前記チャージポンプ回路に電源電圧を供給する電源回路と、
   を具備し、
   前記電源回路は、
   前記チャージポンプ回路の電源端子に接続されたＮチャネル型トランジスタと、
   前記電源端子を介して前記Ｎチャネル型トランジスタと前記チャージポンプ回路との間に流れる電流を制御する電流制御回路と、
   を備える
   昇圧回路。
2. 請求項１に記載の昇圧回路において、
   前記電流制御回路は、
   ノードを介して前記Ｎチャネル型トランジスタのゲートに接続される抵抗素子と、
   前記ノードと前記電源端子との間に接続される容量素子と、
   を備え、
   前記抵抗素子の抵抗値は前記Ｎチャネル型トランジスタのオン抵抗よりも大きい
   昇圧回路。
3. 請求項１に記載の昇圧回路において、
   前記電流制御回路は、
   前記Ｎチャネル型トランジスタと前記電源端子との間に接続されるＰチャネル型トランジスタを備える
   昇圧回路。
4. 請求項１に記載の昇圧回路において、
   前記電流制御回路は、
   ノードを介して前記Ｎチャネル型トランジスタのゲートに接続される定電圧生成回路と、
   前記ノードと前記電源端子との間に接続される容量素子と、
   を備える
   昇圧回路。

Images