JP2010039435A - 表示パネルモジュール及び電子機器 - Google Patents

Abstract

【課題】高輝度化してもユニフォーミティが劣化しない表示パネルモジュールを提案する。
【解決手段】自発光型の表示パネルモジュールとして、（１）保持容量と、当該保持容量の２つの電極に制御電極と一方の主電極が接続され、当該保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、前記駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタとを少なくとも有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部と、（２）信号線に、対応する電位を印加する第１の駆動部と、（３）サンプリングトランジスタの制御電極に接続される第１の制御線に、電位の書き込みタイミングを与える第２の駆動部と、（４）発光期間の初期期間の終了後、駆動トランジスタの制御電極の電位を、カップリング動作を通じて上昇させる第３の駆動部とを有するものを提案する。
【選択図】図１８

Description

この明細書で説明する発明は、電流駆動型の自発光素子の駆動技術に関する。なお、この明細書で提案する発明は、表示パネルモジュール及び当該表示パネルモジュールを搭載する各種の電子機器としての側面も有する。

以下では、アクティブマトリクス駆動方式の有機ＥＬパネルモジュールを例に、パネル構造と駆動動作例を説明する。
図１に、有機ＥＬパネルモジュールのシステム構造例を示す。図１に示す表示パネル１は、画素アレイ部３と、その駆動回路である信号線駆動部５、制御線駆動部７及び９で構成される。
画素アレイ部３には、ホワイトユニットを構成する１画素が、画面内の垂直方向と水平方向についてそれぞれ規定の解像度で配置されている。

図２に、ホワイトユニットとしての１画素を構成するサブ画素１１の配列例を示す。図２の場合、１画素は、Ｒ（赤）画素１１、Ｇ（緑）画素１１、Ｂ（青）画素１１の集合体として構成される。従って、画素アレイ部３の垂直解像度をＭ、水平解像度をＮとすると、画素アレイ部３の総サブ画素数は、Ｍ×Ｎ×３で与えられる。
図１では、画素アレイ部３を構成する画素構造の最小単位であるサブ画素１１とその駆動回路部との接続関係を表している。

信号線駆動部５は、画素データＤinに対応する信号電位Ｖsig を信号線ＤＴＬに供給する駆動デバイスである。個々の信号線ＤＴＬはＹ方向に延びるように配置され、画面の水平方向（Ｘ方向）に３Ｎ本配置される。
第１の制御線駆動部７は、書込制御線ＷＳＬ（特許請求の範囲における第１の制御線）を通じて、サブ画素１１への信号電位Ｖsig 等の書き込みを線順次に制御する駆動デバイスである。図１の場合、制御線駆動部７は、オフセット電位Ｖofs と信号電位Ｖsig の書き込みタイミングを水平ライン単位でライン順次に指定する動作を実行する。

第２の制御線駆動部９は、点灯制御線ＬＳＬ（特許請求の範囲における第２の制御線）を通じて、サブ画素１１への駆動電源の供給と停止を切り替え制御する駆動デバイスである。具体的には、第２の制御線駆動部９は、駆動電位（発光電位）Ｖccと接地電位（非発光電位）Ｖssの２値で点灯制御線ＬＳＬを駆動する。
ここで、書込制御線ＷＳＬと点灯制御線ＬＳＬは、Ｘ方向に延びるように配置され、画面の垂直方向にそれぞれ３Ｍ本ずつ配置される。

図３に、サブ画素１１の画素構造を示す。サブ画素１１は、図３に示すように、薄膜トランジスタＮ１（以下「サンプリングトランジスタＮ１」という。）と、薄膜トランジスタＮ２（以下「駆動トランジスタＮ２」という。）と、信号電位Ｖsig を保持する保持容量Ｃｓと、有機ＥＬ素子ＯＬＥＤとで構成される。

サンプリングトランジスタＮ１の一方の主電極は信号線ＤＴＬに接続され、他方の主電極は駆動トランジスタＮ２の制御電極に接続される。また、サンプリングトランジスタＮ１の制御電極は、書込制御線ＷＳＬに接続される。
駆動トランジスタＮ２の一方の主電極は点灯制御線ＬＳＬに接続され、他方の主電極は有機ＥＬ素子ＯＬＥＤの陽極側に接続される。

なお、図３の場合、薄膜トランジスタは、いずれもＮチャネル型を想定する。因みに、図３では、有機ＥＬ素子ＯＬＥＤが有する容量成分Ｃoledと基板との間に形成される寄生容量Ｃsub も破線にて表している。
特開２００３−２７１０９５号公報 特開２００３−２５５８９７号公報 特開２００５−１７３４３４号公報 特開２００６−２１５２１３号公報

図４に、前述したサブ画素１１の駆動動作例を示す。図４（Ａ）は、書込制御線ＷＳＬの駆動波形である。図４（Ｂ）は、信号線ＤＴＬの駆動波形である。図４（Ｃ）は、点灯制御線ＬＳＬの駆動波形である。図４（Ｄ）は、駆動トランジスタＮ２のゲート電位Ｖｇの波形である。図４（Ｅ）は、駆動トランジスタＮ２のソース電位Ｖｓ（ここでは、発光動作時にソース電極として機能する主電極の電位をソース電位と呼ぶことにする。）の波形である。

図４に示すように、サブ画素１１の駆動動作は、発光期間と非発光期間に分類される。信号電位Ｖsig の書き込みは、非発光期間に実行される。ただし、薄膜トランジスタの形成に低温ポリシリコンプロセスやアモルファスシリコンプロセスを用いる場合、形成された薄膜トランジスタの閾値特性や移動度特性には特性バラツキが残存することになる。
このため、図４の場合には、１水平走査期間内に特性バラツキを補正する２つの動作期間が設けられている。この２つの動作は、書込制御線ＷＳＬの２つのＨレベル期間で与えられる。

１つ目のＨレベル期間は、閾値補正期間に対応する。なお、閾値補正を実行する前には、その準備動作として、薄膜トランジスタＮ２のゲート・ソース間電圧Ｖgsを閾値電圧Ｖth以上に拡大する動作（すなわち、初期化動作）が実行される。この初期化動作のために、点灯制御線ＬＳＬは、一度、Ｌレベル（Ｖss）に制御される。初期化が完了した時点で、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthより広くなる。従って、点灯制御線ＬＳＬが駆動電位Ｖccに制御されることで、駆動トランジスタＮ２に駆動電流が流れ出し、ソース電位Ｖｓが上昇を開始する。

この際、駆動トランジスタＮ２のゲート電位Ｖｇはオフセット電位Ｖofs に固定されている。従って、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsが閾値電圧Ｖthに達するまでソース電位Ｖｓの上昇は継続する。なお、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsが閾値電圧Ｖthに達した時点で、駆動トランジスタＮ２は自動的にカットオフする。これが、閾値補正動作である。

２つ目のＨレベル期間は、移動度補正期間に対応する。なお、この移動度補正動作は、信号電位Ｖsig の書き込み動作を兼用する。
移動度補正は、信号線ＤＴＬに信号電位Ｖsig が印加された状態で、サンプリングトランジスタＮ１がオン動作されることで実行される。なお、移動度μの大きさは、駆動トランジスタＮ２の電流駆動能力を表している。従って、ゲート・ソース間電圧Ｖgsが同じでも、移動度μが大きい駆動トランジスタＮ２の駆動電流Ｉdsの方が、移動度μの小さい駆動トランジスタＮ２の駆動電流Ｉdsよりも大きくなる。そこで、移動度補正によって、移動度μの大きい駆動トランジスタＮ２ほどソース電位Ｖｓを上げて（ゲート・ソース間電圧Ｖgsを小さくして）、移動度μの違いによらず信号電位Ｖsig が同じであれば同じ大きさの駆動電流Ｉdsが流れるように補正する。

ところで、この移動度補正に必要な時間ｔは、信号電位Ｖsig の大きさによって異なっている。
一般に、移動度補正時における駆動電流Ｉdsは、次式で与えられる。
Ｉds＝ｋ・μ・｛Ｖsig ／[１＋（Ｖsig・ｋ・μ・ｔ）／Ｃ]｝² 式（１）
ここで、ｋは定数、Ｃは画素回路の総容量（＝Ｃｓ＋Ｃloed＋Ｃsub ）である。
この際、最適な移動度補正時間ｔは、次式で与えられる。
ｔ＝Ｃ／（ｋ・μ・Ｖsig ） 式（２）
なお、式（２）を式（１）に代入すると、補正時間が最適化された際の駆動電流Ｉdsは、次式で与えられることが分かる。
Ｉds＝ｋ・μ・｛Ｖsig ／２｝² 式（３）

このことは、計算上導き出される最適な移動度補正時間が、信号電位Ｖsig の半分まで立ち上がるまでゲート・ソース間電圧Ｖgsを持ち上げるのに必要な時間で与えられることを意味する。換言すると、補正電圧△Ｖが、信号電位Ｖsig の半分で与えられることを意味する。
図５に、信号電位Ｖsig と最適な補正時間ｔとの関係を示す。図５に太線で示す曲線が、移動度補正が最適化される際の補正電圧△Ｖと補正時間との関係である。

そこで、移動度補正時には、各信号電位Ｖsig について過不足なく移動度補正が実行されるように、図４（Ａ）に示す２回目のＨレベル期間の立ち下がりを図５の曲線に合わせて変化させている。
図６に、具体例を示す。図６は、信号電位Ｖsig が４Ｖの場合の信号波形例である。なお、図６（Ａ）は、書込制御線ＷＳＬの駆動波形である。図６（Ｂ）は、点灯制御線ＬＳＬの駆動波形である。図６（Ｃ）は、駆動トランジスタＮ２のゲート電位Ｖｇの波形である、図６（Ｄ）は、駆動トランジスタＮ２のソース電位Ｖｓの波形である。

図６（Ｄ）に示すように、移動度補正期間中に、駆動トランジスタＮ２のソース電位Ｖｓは２Ｖ上昇する。従って、移動度補正後の駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsは２Ｖ＋Ｖthになる。
これらの補正動作により、閾値補正と移動度補正が最適化される。すなわち、駆動トランジスタＮ２の特性バラツキが、発光輝度差として知覚されないようにできる。

ところが、この駆動方式にも改善すべき問題がある。
その原因は、式（２）に示すように、信号電位Ｖsig が大きいほど、移動度補正時間を短くしなければならない点である。
勿論、このこと自体には問題ないのであるが、昨今のディスプレイパネルには、画質を向上するためにも、更なる高輝度化（コントラスト比の拡大化）が求められている。この高輝度化は、つまるところ信号電位Ｖsig の増加を意味する。

しかしながら、信号電位Ｖsig の増加に伴って移動度補正時間の短縮化がますます進むことになると、駆動パルスに現れる時間のバラツキ（補正時間のバラツキ）が無視できなくなり、表示画面にスジムラ等が発生し易くなる。すなわち、高輝度化がユニフォーミティを低下させ、画質を低下させてしまう原因になる。

そこで、発明者らは、自発光型の表示パネルモジュールとして、以下のデバイスを搭載するものを提案する。
（ａ）保持容量と、当該保持容量の２つの電極に制御電極と一方の主電極が接続され、当該保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタとを有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部
（ｂ）信号線に、対応する電位を印加する第１の駆動部
（ｃ）前記サンプリングトランジスタの制御電極に接続される第１の制御線に、電位の書き込みタイミングを与える第２の駆動部
（ｄ）駆動トランジスタの他方の主電極に接続される第２の制御線に、３値の駆動電圧を時間順次に与える第３の駆動部であって、非発光期間の開始から駆動トランジスタの特性補正期間が開始されるまでの間、最も電位が低い第１の駆動電圧を印加し、駆動トランジスタの特性補正期間の開始から発光期間の初期期間まで、中間電位に対応する第２の駆動電圧を印加し、発光期間の初期期間の終了後、最も電位が高い第３の駆動電圧を印加する第３の駆動部

また、発明者らは、自発光型の表示パネルモジュールとして、以下のデバイスを搭載するものを提案する。
（ａ）保持容量と、当該保持容量の２つの電極に制御電極と一方の主電極が接続され、当該保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタと、駆動トランジスタの制御電極に一端が接続され、他端が第３の制御線に接続されるカップリング容量とを有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部
（ｂ）信号線に、対応する電位を印加する第１の駆動部
（ｃ）サンプリングトランジスタの制御電極に接続される第１の制御線に、電位の書き込みタイミングを与える第２の駆動部
（ｄ）駆動トランジスタの他方の主電極に接続される第２の制御線に、２値の駆動電圧を時間順次に与える第３の駆動部であって、非発光期間の開始から駆動トランジスタの特性補正期間が開始されるまでの間、低位側の駆動電圧を印加し、駆動トランジスタの特製補正期間の開始以降は高位側の駆動電圧を印加する第３の駆動部
（ｅ）第３の制御線に２値の駆動電圧を時間順次に印加する第４の駆動部であって、非発光期間の開始から発光期間の初期期間まで低位側の駆動電圧を印加し、発光期間の初期期間の終了後、高位側の駆動電圧を印加する第４の駆動部

なお、第２の駆動部による画素階調に対応する電位の印加期間Ｔが、各電位について計算上導き出される移動度補正時間長ｔよりも長く設定されていることが望ましい。特に、高輝度側において、Ｔ＞ｔを満たすことが望ましい。ここでの移動度補正時間長ｔは、定数をｋ、前記薄膜トランジスタの移動度をμ、画素階調に対応する信号電位をＶsig とするとき、ｔ＝Ｃ／（ｋ・μ・Ｖsig ）で与えられる。

ところで、前述した自発光型の表示パネルモジュールは、以下のデバイスを搭載するものとしても表現することができる。
（ａ）保持容量と、当該保持容量の２つの電極に制御電極と一方の主電極が接続され、当該保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタとを少なくとも有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部
（ｂ）信号線に、対応する電位を印加する第１の駆動部
（ｃ）サンプリングトランジスタの制御電極に接続される第１の制御線に、電位の書き込みタイミングを与える第２の駆動部
（ｄ）発光期間の初期期間の終了後、駆動トランジスタの制御電極の電位を、カップリング動作を通じて上昇させる第３の駆動部

また、発明者らは、前述したパネル構造を有する表示パネルモジュールを搭載した電子機器を提案する。
ここで、電子機器は、表示パネルモジュールと、システム全体の動作を制御するシステム制御部と、システム制御部に対する操作入力を受け付ける操作入力部とで構成する。

発明者らの提案する発明の場合、カップリング動作によって、駆動トランジスタの制御電極電位を発光開始後に上昇させることにより、駆動トランジスタのゲート・ソース間電圧を最適化する。すなわち、実際に印加される信号電位よりも高い信号電位が印加される場合と同じ電位関係を、発光開始後のカップリング動作によって実現する。

この駆動方法の採用により、移動度補正期間中に実際に印加される信号電位を、カップリングにより追加される電圧分だけ、最終的な電位関係を得るのに必要な信号電位よりも低くすることが可能になる。印加される信号電位が低くなれば、その分、移動度補正に割り当てられる時間長を長くすることができる。

結果的に、高輝度表示に対応しながらも、十分な移動度補正時間を確保することができる画像品質に優れた自発光型の表示パネルを実現することができる。
しかも、移動度補正時間は、最終的な電位関係を得るのに必要な信号電位の補正電圧（実際に印加される信号電位の補正電圧より大きい）を実現するように定められる。

すなわち、移動度補正時間は長くなる方向にシフトする。このことは、高輝度化する場合でも、一定長以上の移動度補正時間を確保できることに通じ、補正時間のバラツキの影響を小さくできることに通じ、ユニフォーミティを向上させることができる。

以下、発明を、アクティブマトリクス駆動型の有機ＥＬパネルモジュールに適用する場合について説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。

（Ａ）外観構成
この明細書では、画素アレイ部と駆動回路（例えば信号線駆動部及び制御線駆動部等）を、半導体プロセスを用いて同じ基板上に形成する表示パネルモジュールだけでなく、例えば特定用途向けＩＣとして製造された駆動回路を画素アレイ部と同じ基板上に実装したものも表示パネルモジュールと呼ぶ。

図７に、有機ＥＬパネルモジュールの外観構成例を示す。有機ＥＬパネルモジュール２１は、支持基板２３のうち画素アレイ部の形成領域に対向基板２５を貼り合わせた構造を有している。
支持基板２３は、ガラス、プラスチックその他の基材で構成される。対向基板２５も、ガラス、プラスチックその他の透明部材を基材とする。

対向基板２５は、封止材料を挟んで支持基板２３の表面を封止する部材である。
なお、基板の透明性は光の射出側だけ確保されていれば良く、他方の基板側は不透性の基板でも良い。この他、有機ＥＬパネルモジュール２１には、外部信号や駆動電源を入力するためのＦＰＣ（フレキシブルプリントサーキット）２７が配置される。

（Ｂ）形態例１
（Ｂ−１）システム構成
図８に、この形態例に係る有機ＥＬパネルモジュール３１のシステム構成例を示す。なお、図８には、図１との対応部分に同一符号を付して示す。
図８に示す有機ＥＬパネルモジュール３１は、画素アレイ部３と、その駆動回路である信号線駆動部３３、制御線駆動部３５及び３７で構成される。
以下では、形態例に特有の駆動回路の構成について説明する。

（ａ）信号線駆動部の構成
信号線駆動部３３は、画素データＤinに対応する信号電位Ｖsig を信号線ＤＴＬに供給する駆動デバイスである。
図９に、信号線駆動部３３の内部構成例を示す。信号線駆動部３３は、シフトレジスタ４１、ラッチ部４３、ディジタル／アナログ変換部４５、スイッチ４７で構成される。
シフトレジスタ４１は、クロック信号ＣＫに基づいて、画素データＤinの取り込みタイミングを与える回路デバイスである。

ラッチ部４３は、シフトレジスタ４１から与えられるタイミング信号に基づいて、画素データＤinを対応する記憶領域に取り込む記憶回路である。
ディジタル／アナログ変換回路４５は、ラッチ部４３に取り込まれた画素データＤinを、アナログの信号電圧Ｖsig に変換する回路デバイスである。なお、ディジタル／アナログ変換回路４５の変換特性は、Ｈレベル基準電位ＶrefHとＬレベル基準電位ＶrefLによって規定される。この形態例の場合、後述するように、発光開始後にカップリング動作を通じて駆動トランジスタＮ２のゲート電位Ｖｇを上昇させる駆動方式が用いられる。

このため、ディジタル／アナログ変換回路４５は、後段部分での電位上昇分だけ、発光動作時に想定する信号振幅よりも小さい値になるように調整された信号電位Ｖsig を生成できるものを採用する。具体的には、Ｈレベル基準電位ＶrefHを、カップリング動作後に実現される信号振幅に対して、カップリング電圧分だけ低い電位に設定する。

図１０に、この形態例で使用する入出力特性（実線で示す）と、カップリング動作を通じて実質的に実現する入出力特性（破線で示す）との関係を示す。この形態例の場合、ディジタル／アナログ変換回路４５は、最終的に実現したい信号振幅（８Ｖ）に対して信号振幅が１Ｖ狭くなるようにディジタル／アナログ変換する。

このように、信号線ＤＴＬに印加される信号電位Ｖsig の信号振幅が最終的に実現した信号振幅よりも狭まる結果、移動度補正時に必要となる時間も、カップリング動作を組み合わせない場合の移動度補正時間よりも長くなる方向にシフトすることができる。
スイッチ４７は、画素階調に対応する信号電位Ｖsig と閾値補正用のオフセット電位Ｖofs のいずれか一方を、選択的に対応する信号線ＤＴＬに出力する回路デバイスである。具体的には、信号電位Ｖsig の書き込み兼移動度補正期間にのみ信号電位Ｖsig が出力される。

（ｂ）第１の制御線駆動部の構成
第１の制御線駆動部３５は、書込制御線ＷＳＬを通じて、サブ画素１１への信号電位Ｖsig
等の書き込みを線順次に制御する駆動デバイスである。
図１１に、第１の制御線駆動部３５の部分構成例を示す。なお、図１１に示す構成は、１つの水平ラインに対応する構成である。従って、画面内の垂直方向には、図１１に示す構成の回路が垂直解像度数分だけ配置される。

以下では、この部分回路も第１の制御線駆動部３５と呼ぶ。第１の制御線駆動部３５は、シフトレジスタ５１、２段のインバータ回路５３、５５で構成されるバッファ回路、レベルシフタ５７及び１段のインバータ回路５９で構成される出力バッファ回路で構成される。
信号電位Ｖsig に応じた移動度補正時間を実現するための補正曲線は、インバータ回路５９に供給される電源電圧パルスＷＳＰの波形レベルによって実現される。
図１２に、電源電圧パルスＷＳＰの波形例を示す。

図１２に示すように、移動度補正カーブの部分は、各水平ラインの移動度補正期間に位相同期したタイミングに設定される。
この形態例の場合、移動度補正カーブの形状は、印加される信号電位Ｖsig に対して過補正がかかるように設定する。すなわち、式（２）で算出される補正時間よりも、各信号電位Ｖsig に対する補正時間が長くなるように、移動度補正カーブの形状を設定する。
図１３に、この形態例で使用する移動度補正カーブの形状を太線で示す。この形態例の場合、信号電位Ｖsig の最大値は７Ｖである。従って、図１３では、７Ｖに対応する位置から移動度補正カーブが表されている。

ところで、図１３に示す移動度補正カーブは、式（２）で算出される補正時間よりも長い位置を通るように設定される。
その理由は、後述するカップリング動作との組み合わせ動作の影響を考慮する必要があるためである。
この形態例の場合、信号線ＤＴＬに印加される信号電位Ｖsig の振幅が７Ｖに圧縮されているが、最終的には、信号振幅が８Ｖの場合と同じ駆動状態を実現することにある。

従って、図１３では、信号線ＤＴＬに印加される信号電位Ｖsig が７Ｖの場合でも、８Ｖの信号電位Ｖsig が印加される場合と同じ移動度補正量（すなわち、４Ｖ）が確保できるように移動度補正カーブを定めている。同様に、６Ｖの信号電位Ｖsig に対しては、信号電位Ｖsig が７Ｖの場合の移動度補正量（すなわち、３．５Ｖ）を実現する補正時間を定めている。

また、５Ｖの信号電位Ｖsig に対しては、信号電位Ｖsig が６Ｖの場合の移動度補正量（すなわち、３Ｖ）を実現する補正時間を定めている。また、４Ｖの信号電位Ｖsig に対しては、信号電位Ｖsig が５Ｖの場合の移動度補正量（すなわち、２．５Ｖ）を実現する補正時間を定めている。また、３Ｖの信号電位Ｖsig に対しては、信号電位Ｖsig が４Ｖの場合の移動度補正量（すなわち、２Ｖ）を実現する補正時間を定めている。また、２Ｖの信号電位Ｖsig に対しては、信号電位Ｖsig が３Ｖの場合の移動度補正量（すなわち、１．５Ｖ）を実現する補正時間を定めている。

図１４に、第１の制御線駆動部３５に供給される電源電圧パルスＷＳＰを発生する回路デバイスの構成を示す。
電源電圧パルスＷＳＰは、タイミングジェネレータ６１と駆動電源発生部６３により生成される。タイミングジェネレータ６１は、制御線駆動部３５だけでなく、他の制御線駆動部にも駆動パルス（矩形波）を供給する回路デバイスである。なお、駆動パルスの立ち下がりタイミングは、移動度補正の開始タイミングに対して所定時間だけ遅れたタイミングに設定される。

駆動電源発生部６３は、矩形波状の駆動パルスに基づいて、立ち下がり時の波形が２段階に折れ曲がる駆動電圧パルスＷＳＰ（図１２）を発生する回路デバイスである。
図１５に、駆動電源発生部６３の回路例を示す。図１５に示す駆動電源発生部６３は、移動度補正カーブに近似する疑似的な駆動電圧パルスＷＳＰを発生する回路デバイスの構成例である。図１５に示す駆動電源発生部６３は、２個のトランジスタと、１個の容量と、３個の固定抵抗と、２個の可変抵抗により構成される。

駆動電源発生部６３は、駆動パルスをアナログ処理し、立ち下がり時の波形が２段階に折れ曲がる電源電圧パルスＷＳＰを発生する。すなわち、１段目の立ち下がり波形の傾斜角度が大きく、２段目の立ち下がり波形の傾斜が小さい電源電圧パルスＷＳＰを発生する。勿論、多段階で立ち下がる波形を生成できる回路構成を採用すれば、それだけ理想的な移動度補正カーブに近い電源電圧パルスＷＳＰを生成することができる。

（ｃ）第２の制御線駆動部の構成
第２の制御線駆動部３７は、点灯制御線ＬＳＬを通じて、サブ画素１１への駆動電源の供給と停止を切り替え制御する駆動デバイスである。なお、この形態例の場合、駆動電源の供給は３段階に行うことに特徴がある。すなわち、第２の制御線駆動部３７は、第１の発光電位Ｖcc1 と、第２の発光電位Ｖcc2 と、非発光電位Ｖssの３値によって点灯制御線ＬＳＬを駆動する。

図１６に、第２の制御線駆動部３７の部分回路構成を示す。なお、図１６に示す構成は、１つの水平ラインに対応する出力段部分の構成である。従って、画面内の垂直方向には、図１６に示す構成の回路が垂直解像度数分だけ配置される。以下では、この部分回路も第２の制御線駆動部３７と呼ぶ。
図１６の場合、第２の制御線駆動部３７は、Ｐチャネル型の薄膜トランジスタＰ１１の一方の主電極をスキャン電源線Ｖｃｃｐに接続し、他方の主電極を点灯制御線ＬＳＬに接続する。この点灯制御線ＬＳＬには、Ｎチャネル型の薄膜トランジスタＮ１１の一方の主電極を接続する。なお、Ｎチャネル型の薄膜トランジスタＮ１１の他方の主電極は接地電源ＶＳＳに接続される。

因みに、Ｐチャネル型の薄膜トランジスタＰ１１のゲート電極とＮチャネル型の薄膜トランジスタＮ１１のゲート電極には、共通の制御信号線Ｓcnt1が接続される。これら２つの薄膜トランジスタはチャネルの特性が異なるため、一方がオン動作しているとき他方はオフ動作する。すなわち、相補動作する。
この形態例の場合、制御信号線Ｓcnt1の電位は、前段に位置するシフトレジスタのうち対応する出力段の出力パルスを通じて２値的に制御される。
一方、スキャン電源線Ｖｃｃｐの電位も、前段に位置するシフトレジスタのうち対応する出力段の出力パルスを通じて２値的に制御される。

この形態例では、Ｖｃｃ１（特許請求の範囲における「第２の駆動電圧」に対応する。）とＶｃｃ２（特許請求の範囲における「第３の駆動電圧」に対応する。）の２値で駆動する。この形態例の場合、Ｖｃｃ１及びＶｃｃ２は、全ての信号電位Ｖsig について、駆動トランジスタＮ２を飽和領域で動作させるのに十分な電位を有するものとする。もっとも、相対的に低位の電位であるＶｃｃ１は、低階調に対応する信号電位Ｖsig が印加された駆動トランジスタＮ２を線形領域で動作させるような電位関係であっても良い。
また、Ｖｃｃ１とＶｃｃ２の電位差は、カップリングにより駆動トランジスタＮ２のゲート電極に伝搬する電圧分がＶｇ（この形態例の場合は１Ｖを想定する。）になるように設定する。

図１７に、第２の制御線駆動部３７の駆動波形と画素回路の動作期間との関係を示す。図１７（Ａ）は、スキャン電源線Ｖｃｃｐの駆動波形である。図１７（Ｂ）は、制御信号線Ｓcnt1の駆動波形である。図１７（Ｃ）は、点灯制御線ＬＳＬに現れる電位波形である。
図１７に示すように、スキャン電源線ＶｃｃｐがＨレベルの期間、Ｎチャネル型の薄膜トランジスタＮ１１がオン動作し、点灯制御線ＬＳＬの電位をＬレベルに制御する。また、スキャン電源線ＶｃｃｐがＬレベルの期間、Ｐチャネル型の薄膜トランジスタＰ１１がオン動作し、スキャン電源線Ｖｃｃｐの電位が点灯制御線ＬＳＬに出力される。

（Ｂ−２）駆動動作
以下では、この形態例に係る有機ＥＬパネルモジュール３１の駆動動作例を説明する。
図１８に、あるサブ画素１１に着目した内部電位の変化を示す。図１８（Ａ）は、書込制御線ＷＳＬの駆動波形である。図１８（Ｂ）は、信号線ＤＴＬの駆動波形である。図１８（Ｃ）は、点灯制御線ＬＳＬの駆動波形である。図１８（Ｄ）は、駆動トランジスタＮ２のゲート電位Ｖｇの電位変化を示す波形である。図１８（Ｅ）は、駆動トランジスタＮ２のソース電位Ｖｓの電位変化を示す波形である。

（ａ）初期化動作
発光期間が終了し、非発光期間が開始すると、信号電位Ｖsig の新たな書き込みに備えてサブ画素１１の初期化動作が実行される。このとき、点灯制御線ＬＳＬの電位は接地電位（すなわち、ＶＳＳ）に制御される。
図１９に、この動作時におけるサブ画素１１の等価回路を示す。図１９に示すように、サンプリングトランジスタＮ１はオフ制御されている。

このとき、駆動トランジスタＮ２のゲート電極と点灯制御線ＬＳＬの間の電圧が閾値電圧Ｖthより大きくなっている。このため、駆動トランジスタＮ２がオン動作し、保持容量Ｃｓに保持されていた電荷が引き出される。この電荷の引出しに伴い、駆動トランジスタＮ２のソース電位Ｖｓ（有機ＥＬ素子ＯＬＥＤとの接続側の電位）は接地電位ＶＳＳになる。また、駆動トランジスタＮ２のゲート電位Ｖｇも、ソース電位Ｖｓの電位低下に引きずられるように低下する。

（ｂ）閾値補正準備及び閾値補正動作
初期化動作が完了すると、サンプリングトランジスタＮ１がオン動作し、駆動トランジスタＮ２のゲート電極に、基準電位としてのオフセット電位Ｖofs を印加する状態になる。図２０に、この時点におけるサブ画素１１の等価回路を示す。このとき、保持容量Ｃｓは、Ｖofs −ＶＳＳで与えられる電圧が印加された状態に制御される。この電圧は、駆動トランジスタＮ２の閾値電圧Ｖthより広い状態である。この電位状態によって、閾値補正準備動作が完了する。

この電位状態において、点灯制御線ＬＳＬの電位が印加される３つの電位のうちの中間電位に当たる第１の発光電位Ｖcc1 に切り替わる。図２１に、この時点におけるサブ画素１１の等価回路を示す。このとき、駆動トランジスタＮ２のドレイン・ソース間電圧Ｖdsが広がる。このため、駆動トランジスタＮ２がオン状態になり、点灯制御線ＬＳＬより保持容量Ｃｓの方向に電流が流れ込み、保持容量Ｃｓに保持されている電荷を中和する。これに伴い、駆動トランジスタＮ２のソース電位Ｖｓが上昇を開始する。

なお、このソース電位Ｖｓの上昇は、保持容量Ｃｓに保持される電圧が、駆動トランジスタＮ２の閾値電圧Ｖthに達した時点で停止する。これは、駆動トランジスタＮ２が自動的にカットオフするためである。
やがて、閾値補正期間が終了すると、図２２に示すように、サンプリングトランジスタＮ１がオフ制御される。勿論、駆動トランジスタＮ２がカットオフした時点の電位関係はそのまま保持される。

（ｃ）信号電位の書き込み兼移動度補正動作
閾値補正動作が完了すると、信号線ＤＴＬの電位はオフセット電位Ｖofs から信号電位Ｖsig に切り替わる。この後、書込制御線ＷＳＬがＨレベルに制御され、サンプリングトランジスタＮ１がオン制御される。図２３に、この時点におけるサブ画素１１の等価回路を示す。信号電位Ｖsig の書き込みによって、保持容量Ｃｓの電圧は再び閾値電圧Ｖthより拡大し、駆動トランジスタＮ２がオン制御される。

これにより、駆動電流Ｉdsの供給が開始される。なお、駆動電流Ｉdsは、有機ＥＬ素子ＯＬＥＤに寄生する容量Ｃel等を充電するように流れ込む。これにより、有機ＥＬ素子ＯＬＥＤの陽極電位（駆動トランジスタＮ２のソース電位Ｖｓ）は、移動度補正電圧△Ｖだけ上昇する。この移動度補正電圧△Ｖは、一般には信号電位Ｖsig の半分である。ただし、この形態例の場合には、移動度補正時間Ｔが、信号電位Ｖsig
より計算上求められる移動度補正時間ｔより長く制御されている（図１８（Ａ））。従って、移動度補正電圧△Ｖは、実際に印加されている信号電位Ｖsig の半分よりも大きな値になる。

また、ここでの移動度補正電圧△Ｖは、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖth(oled)を超えないように定められている。
従って、移動度補正動作中に有機ＥＬ素子ＯＬＥＤがオン動作することはない。すなわち、有機ＥＬ素子ＯＬＥＤは非点灯のままである。

（ｄ）発光動作（カップリング動作を含む）
移動度補正動作が完了すると、サンプリングトランジスタＮ１がオフ制御される。図２４に、この時点におけるサブ画素１１の等価回路を示す。
このとき、駆動トランジスタＮ２のゲート電極は、フローティング状態になる。従って、ソース電位Ｖｓの上昇に伴って、駆動トランジスタＮ２のゲート電位Ｖｇもブートストラップ動作により上昇する。そして、ソース電位Ｖｓが有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖth(oled)に達した時点で、有機ＥＬ素子ＯＬＥＤはオン動作し、保持容量Ｃｓに保持されている電圧Ｖgsに応じて定まる駆動電流Ｉdsに応じた輝度レベルで発光を開始する。

この形態例では、発光開始時における駆動トランジスタＮ２のゲート電位ＶｇをＶｘとする。
この後、この形態例に特有の動作の一つである動作が実行される。すなわち、点灯制御線ＬＳＬの電位が第２の発光電位Ｖcc2 に切り替わる。第２の発光電位Ｖcc2 は、点灯制御線ＬＳＬに印加される３つの電位のうち最も大きい電位である。
図２５に、この時点におけるサブ画素１１の等価回路を示す。点灯制御線ＬＳＬの電位が第１の発光電位Ｖcc1 から第２の発光電位Ｖcc2 に切り替わると、切り替わりタイミングにおける電位変化（＝Ｖcc2 −Ｖcc1 ）が、駆動トランジスタＮ２のゲート・ドレイン間に寄生する容量Ｃｃを通じてゲート電極に飛び込む。

ここでの飛び込み量を△Ｖｇとすると、ゲート電位Ｖｇは、ＶｘからＶｘ＋△Ｖｇに変化する。なお、飛び込み量と点灯制御線ＬＳＬの電位変化の間には、次式の関係がある。
△Ｖｇ＝｛Ｃｃ／（Ｃｃ＋Ｃｓ）｝・（Ｖcc2 −Ｖcc1 ）
ところで、ゲート電位Ｖｇが上昇する一方で、ソース電位Ｖｓはほとんど上昇しない。基本的に、ソース電位Ｖｓは、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖth(oled)で決まるためである。

従って、保持容量Ｃｓの保持電圧もＶgsからＶgs’（＝Ｖgs＋△Ｖｇ）に拡大する。
このように、駆動トランジスタＮ２のゲート・ソース間電圧がＶgs’に拡大すると、駆動電流もＩdsからIds’に増加する。これにより、有機ＥＬ素子ＯＬＥＤの発光輝度は、信号電位Ｖsig で与えられる輝度レベルよりも高い輝度レベルで発光する状態になる。

もっとも、輝度レベルが高くなっても、移動度補正にバラツキが出たのでは、ユニフォーミティの劣化による画質の低下を避け得ない。
ただし、この形態例の場合、移動度補正の際の移動度補正電圧△Ｖを、このカップリング動作後のゲート・ソース間電圧Ｖgs’を想定して過剰に補正している。従って、カップリング動作後の電位関係は、カップリング動作後のゲート・ソース間電圧Ｖgs’に対して適正な関係にある。

図２６を用いて、カップリング動作後の電位関係が適正になることを説明する。図２６（Ａ）は書込制御線ＷＳＬの駆動波形であり、図２６（Ｂ）は点灯制御線ＬＳＬの駆動波形である。また、図２６（Ｃ）は駆動トランジスタＮ２のゲート電位Ｖｇの電位変化の波形であり、図２６（Ｄ）は駆動トランジスタＮ２のソース電位Ｖｓの電位変化の波形である。

なお、図２６においては、実際に供給される信号電位Ｖsig が３Ｖである場合について表している。図２６に示すように、移動度補正時間Ｔは、計算上の移動度補正時間ｔよりも長く設定されている。従って、信号電位Ｖsig が３Ｖの場合における計算上の移動度補正電圧は１．５Ｖであるが、この例の場合には移動度補正電圧が２Ｖに達している。すなわち、信号電位Ｖsig に対して過補正が掛った状態にある。このとき、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsは１Ｖ＋Ｖthである。
この状態で点灯制御線ＬＳＬの電位が上昇すると、容量カップリングによって、駆動トランジスタＮ２のゲート電極に１Ｖの電圧が加えられる。

結果的に、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsは２Ｖ＋Ｖthに拡大する。この電位状態は、信号線ＤＴＬに４Ｖの信号電位Ｖsig が印加された状態で、適正な移動度補正が実行された結果と同じである。

（Ｂ−３）形態例の効果
以上説明したように、この形態例の場合には、点灯制御線ＬＳＬを３値の電圧で駆動し、閾値補正と移動度補正には中間電位（Ｖcc1 ）を利用し、発光期間が開始された後に最大電位（Ｖcc2 ）を印加する駆動方式を採用する。すなわち、点灯制御線ＬＳＬの電位が中間電位から最大電位に切り替わる際の電位変化を、カップリング動作を通じて薄膜トランジスタのゲート電極に重畳する駆動方式を採用する。
また、移動度補正時間をカップリングによる重畳電圧分を考慮して、実際に印加される信号電位Ｖsig における計算上の移動度補正時間よりも長くする駆動方式を採用する。

この駆動方式の採用により、一般的な駆動方式よりも高輝度での画像表示を、当該表示に必要なゲート・ソース間電圧Ｖgsに見合う移動度補正電圧を適切に確保しながら実現することができる。
かくして、一般的な駆動方式に比してユニフォーミティが高く、かつ高輝度が得られる画像品質の高い有機ＥＬパネルモジュール３１を実現することができる。

（Ｃ）形態例２
（Ｃ−２）システム構成
図２７に、この形態例に係る有機ＥＬパネルモジュール７１のシステム構成例を示す。なお、図２７には、図１と図８との対応部分に同一符号を付して示す。この形態例の場合も、前述した形態例１と同様の駆動動作の採用を目標とする点で同じである。
図２７に示す有機ＥＬパネルモジュール７１は、画素アレイ部７３と、その駆動回路である信号線駆動部３３、制御線駆動部９、３５及び７５で構成される。

この形態例に特有の構成部分は、画素アレイ部７３と制御線駆動部７５の２つである。その他の構成部分は、図１又は図８の構成と同じである。
以下では、この形態例に特有の駆動回路の構成について説明する。

（ａ）画素アレイ部の構成
この形態例の場合、画素アレイ部７３は、サブ画素８１をマトリクス状に配置する。
図２８に、サブ画素８１の画素構造を示す。なお、図２８には、図３との対応部分に同一符号を付して表している。
サブ画素８１は、図２８に示すように、薄膜トランジスタＮ１と、薄膜トランジスタＮ２と、信号電位Ｖsig を保持する保持容量Ｃｓと、カップリング容量Ｃｃと、有機ＥＬ素子ＯＬＥＤとで構成される。

すなわち、カップリグ容量Ｃｃを配置する点が形態例１で使用するサブ画素１１との違いである。このカップリング容量Ｃｃは、発光動作中の駆動トランジスタＮ２のゲート電極にカップリング電圧を重畳するために設ける専用の容量である。形態例１の場合には、駆動トランジスタＮ２のゲート電極と主電極間に寄生する容量を用いていたが、この形態例では専用の容量を使用する。この構造の場合、容量値を形態例１よりも大きくできるが、カップリング動作を制御するカップリング制御線ＣＳＬが新たに必要になる。カップリング制御線ＣＳＬは全ての水平ラインに１本追加される。

（ｂ）第３の制御線駆動部
第３の制御線駆動部７５は、カップリング制御線ＣＳＬを通じ、サブ画素８１に対するカップリング電圧の供給を制御する駆動デバイスである。この形態例の場合、第３の制御線駆動部７５は、駆動電源の供給を２値電位で行う。すなわち、第３の制御線駆動部７５は、Ｈレベル（例えばＶcc2 ）とＬレベル（例えばＶcc1 ）の２値でカップリング制御線ＣＳＬを駆動する。

図２９に、第３の制御線駆動部７５の部分回路構成を示す。なお、図２９に示す構成は、１つの水平ラインに対応する出力段部分の構成である。従って、画面内の垂直方向には、図２９に示す構成の回路が垂直解像度数分だけ配置される。以下では、この部分回路も第３の制御線駆動部７５と呼ぶ。

図２９の場合、第３の制御線駆動部７５は、Ｐチャネル型の薄膜トランジスタＰ２１の一方の主電極をＨレベル電源線に接続し、他方の主電極をカップリング制御線ＣＳＬに接続する。このカップリング制御線ＣＳＬには、Ｎチャネル型の薄膜トランジスタＮ２１の一方の主電極を接続する。なお、Ｎチャネル型の薄膜トランジスタＮ２１の他方の主電極はＬレベル電源線に接続される。

因みに、Ｐチャネル型の薄膜トランジスタＰ２１のゲート電極とＮチャネル型の薄膜トランジスタＮ２１のゲート電極には、共通の制御信号線Ｓcnt2が接続される。これら２つの薄膜トランジスタはチャネルの特性が異なるため、一方がオン動作しているとき他方はオフ動作する。すなわち、相補動作する。
この形態例の場合、制御信号線Ｓcnt2の電位は、前段に位置するシフトレジスタのうち対応する出力段の出力パルスを通じて２値的に制御される。

（Ｃ−２）駆動動作
以下では、この形態例に係る有機ＥＬパネルモジュール７１の駆動動作例を説明する。
図３０に、あるサブ画素８１に着目した内部電位の変化を示す。図３０（Ａ）は、書込制御線ＷＳＬの駆動波形である。図３０（Ｂ）は、信号線ＤＴＬの駆動波形である。図３０（Ｃ）は、点灯制御線ＬＳＬの駆動波形である。図３０（Ｄ）は、カップリング制御線ＣＳＬの駆動波形である。図３０（Ｅ）は、駆動トランジスタＮ２のゲート電位Ｖｇの電位変化を示す波形である。図３０（Ｆ）は、駆動トランジスタＮ２のソース電位Ｖｓの電位変化を示す波形である。

（ａ）初期化動作
発光期間が終了し、非発光期間が開始すると、信号電位Ｖsig の新たな書き込みに備えてサブ画素１１の初期化動作が実行される。このとき、点灯制御線ＬＳＬの電位は接地電位（すなわち、ＶＳＳ）に制御される。また、カップリング制御線ＣＳＬの電位もＨレベルからＬレベルに切り替え制御される。このカップリング制御線ＣＳＬの電位低下時にもカップリング動作が生じるが、初期化動作中であるので発光動作や補正動作への影響はない。

（ｂ）閾値補正準備及び閾値補正動作
初期化動作が完了すると、サンプリングトランジスタＮ１がオン動作し、駆動トランジスタＮ２のゲート電極に、基準電位としてのオフセット電位Ｖofs を印加する状態になる。このとき、保持容量Ｃｓは、Ｖofs −ＶＳＳで与えられる電圧が印加された状態に制御される。この電圧は、駆動トランジスタＮ２の閾値電圧Ｖthより広い状態である。この電位状態によって、閾値補正準備動作が完了する。

この電位状態において、点灯制御線ＬＳＬの電位が駆動電位（例えば第１の発光電位Ｖcc1
）に切り替わる。このとき、駆動トランジスタＮ２のドレイン・ソース間電圧Ｖdsが広がる。このため、駆動トランジスタＮ２がオン状態になり、点灯制御線ＬＳＬより保持容量Ｃｓの方向に電流が流れ込み、保持容量Ｃｓに保持されている電荷を中和する。これに伴い、駆動トランジスタＮ２のソース電位Ｖｓが上昇を開始する。

なお、このソース電位Ｖｓの上昇は、保持容量Ｃｓに保持される電圧が、駆動トランジスタＮ２の閾値電圧Ｖthに達した時点で停止する。これは、駆動トランジスタＮ２が自動的にカットオフするためである。
やがて、閾値補正期間が終了すると、サンプリングトランジスタＮ１がオフ制御される。勿論、駆動トランジスタＮ２がカットオフした時点の電位関係はそのまま保持される。

（ｃ）信号電位の書き込み兼移動度補正動作
閾値補正動作が完了すると、信号線ＤＴＬの電位はオフセット電位Ｖofs から信号電位Ｖsig に切り替わる。この後、書込制御線ＷＳＬがＨレベルに制御され、サンプリングトランジスタＮ１がオン制御される。信号電位Ｖsig の書き込みによって、保持容量Ｃｓの電圧は再び閾値電圧Ｖthより拡大し、駆動トランジスタＮ２がオン制御される。

これにより、駆動電流Ｉdsの供給が開始される。なお、駆動電流Ｉdsは、有機ＥＬ素子ＯＬＥＤに寄生する容量Ｃel等を充電するように流れ込む。これにより、有機ＥＬ素子ＯＬＥＤの陽極電位（駆動トランジスタＮ２のソース電位Ｖｓ）は、移動度補正電圧△Ｖだけ上昇する。この形態例の場合も、移動度補正時間Ｔが、信号電位Ｖsig より計算上求められる移動度補正時間ｔより長く制御されている（図３０（Ａ））。従って、移動度補正電圧△Ｖは、信号電位Ｖsig の半分よりも大きな値になる。

また、ここでの移動度補正電圧△Ｖは、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖth(oled)を超えないように定められている。
従って、移動度補正動作中に有機ＥＬ素子ＯＬＥＤがオン動作することはない。すなわち、有機ＥＬ素子ＯＬＥＤは非点灯のままである。

（ｄ）発光動作（カップリング動作を含む）
移動度補正動作が完了すると、サンプリングトランジスタＮ１がオフ制御される。このとき、駆動トランジスタＮ２のゲート電極は、フローティング状態になる。従って、ソース電位Ｖｓの上昇に伴って、駆動トランジスタＮ２のゲート電位Ｖｇもブートストラップ動作により上昇する。そして、ソース電位Ｖｓが有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖth(oled)に達した時点で、有機ＥＬ素子ＯＬＥＤはオン動作し、保持容量Ｃｓに保持されている電圧Ｖgsに応じて定まる駆動電流Ｉdsに応じた輝度レベルで発光を開始する。

この形態例でも、発光開始時における駆動トランジスタＮ２のゲート電位ＶｇをＶｘとする。
この後、カップリング制御線ＣＳＬの電位がＨレベルに切り替わる。ここでの電位変化は、△Ｖpsである。
カップリング制御線ＣＳＬの電位がＬレベルからＨレベルに切り替わると、切り替わりタイミングにおける電位変化△Ｖpsが、カップリング容量Ｃｃを通じて駆動トランジスタＮ２のゲート電極に飛び込む。

ここでの飛び込み量を△Ｖｇとすると、ゲート電位Ｖｇは、ＶｘからＶｘ＋△Ｖｇに変化する。なお、飛び込み量と点灯制御線ＬＳＬの電位変化の間には、次式の関係がある。
△Ｖｇ＝｛Ｃｃ／（Ｃｃ＋Ｃｓ）｝・△Ｖps
ところで、ゲート電位Ｖｇが上昇する一方で、ソース電位Ｖｓはほとんど上昇しない。基本的に、ソース電位Ｖｓは、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖth(oled)で決まるためである。

従って、保持容量Ｃｓの保持電圧もＶgsからＶgs’（＝Ｖgs＋△Ｖｇ）に拡大する。
このように、駆動トランジスタＮ２のゲート・ソース間電圧がＶgs’に拡大すると、駆動電流もＩdsからIds’に増加する。これにより、有機ＥＬ素子ＯＬＥＤの発光輝度は、信号電位Ｖsig で与えられる輝度レベルよりも高い輝度レベルで発光する状態になる。
なお、ここでの駆動動作は形態例１と同じである。従って、カップリング動作後の電位関係は、カップリング動作後のゲート・ソース間電圧Ｖgs’に対して適正な関係になる。

（Ｃ−３）形態例の効果
以上説明したように、この形態例の場合には、カップリング制御線ＣＳＬを２値の電圧で駆動し、閾値補正と移動度補正にはＬレベルを利用し、発光期間が開始された後にＨレベルを印加する駆動方式を採用する。すなわち、カップリング制御線ＣＳＬの電位がＬレベルからＨレベルに切り替わる際の電位変化△Ｖpsを、専用のカップリング容量Ｃｃを通じて薄膜トランジスタのゲート電極に重畳する駆動方式を採用する。
また、移動度補正時間をカップリングによる重畳電圧分を考慮して、実際に印加される信号電位Ｖsig における計算上の移動度補正時間よりも長くする駆動方式を採用する。

この駆動方式の採用により、一般的な駆動方式よりも高輝度での画像表示を、当該表示に必要なゲート・ソース間電圧Ｖgsに見合う移動度補正電圧の適切に確保しながら実現することができる。
かくして、一般的な駆動方式に比してユニフォーミティが高く、かつ高輝度が得られる画像品質の高い有機ＥＬパネルモジュール３１を実現することができる。

（Ｄ）他の形態例
（Ｄ−１）制御線駆動部の他の構成例
前述した形態例１の場合には、点灯制御線ＬＳＬの駆動部として、図１６に示す回路構成の制御線駆動部３７を例示した。
しかし、同様の制御は、他の回路構成によっても実現できる。図３１に、点灯制御線ＬＳＬの駆動に適する制御線駆動部３７の他の構成例を示す。

図３１に示す制御線駆動部３７では、点灯制御線ＬＳＬに印加する３値の電位ＶＳＳ、Ｖcc1 、Ｖcc2 のそれぞれについて１つのスイッチ（薄膜トランジスタ）を配置する構成を採用する。
図３１に示す制御線駆動部３７の場合、点灯制御線ＬＳＬに対して、Ｐチャネル型の薄膜トランジスタＰ３１とＰ３２が並列に接続される。
このうち、薄膜トランジスタＰ３１の一方の主電極は、第１の発光電位Ｖcc1 が印加される電源線に接続され、他方の主電極は点灯制御線ＬＳＬに接続される。また、薄膜トランジスタＰ３２の一方の主電極は、第２の発光電位Ｖcc2 が印加される電源線に接続され、他方の主電極を点灯制御線ＬＳＬに接続される。

また、これら２つの薄膜トランジスタＰ３１、Ｐ３２に対して直列にＮチャネル型の薄膜トランジスタＮ３１が接続され、他方の主電極は接地電源ＶＳＳに接続される。
この図３１に示す制御線駆動部３７の場合、個々の薄膜トランジスタＰ３１、Ｐ３２及びＮ３１のゲート電極には、それぞれ専用の制御信号線Ｓcnt11 、Ｓcnt12 、Ｓcnt13
が接続される。
因みに、薄膜トランジスタＰ３１のゲート電極には制御信号線Ｓcnt11 が接続され、薄膜トランジスタＰ３２のゲート電極には制御信号線Ｓcnt12 が接続され、薄膜トランジスタＮ３１のゲート電極には制御信号線Ｓcnt13 が接続される。

これらの制御信号線Ｓcnt11 、Ｓcnt12 、Ｓcnt13 の電位についても、前段に位置するシフトレジスタのうち対応する出力段の出力パルスを通じて２値的に制御される。
図３２に、制御線駆動部３７の駆動波形と画素回路の動作期間との関係を示す。図３２（Ａ）は、薄膜トランジスタＰ３１を駆動する制御信号線Ｓcnt11 の駆動波形である。図３２（Ｂ）は、薄膜トランジスタＰ３２を駆動する制御信号線Ｓcnt12 の駆動波形である。図３２（Ｃ）は、薄膜トランジスタＮ３１を駆動する制御信号線Ｓcnt13 の駆動波形である。図３２（Ｄ）は、点灯制御線ＬＳＬに現れる電位波形である。

この回路構成の場合、まず、制御信号線Ｓcnt13 がＨレベルの期間、Ｎチャネル型の薄膜トランジスタＮ３１がオン動作し、点灯制御線ＬＳＬの電位をＬレベルに制御する。次に、制御信号線Ｓcnt13 がＬレベルに切り替わり、この切り替わりに連動して、制御信号線Ｓcnt11 がＨレベルからＬレベルに変化する。このとき、Ｐチャネル型の薄膜トランジスタＰ３１がオン動作し、点灯制御線ＬＳＬには第１の発光電位Ｖcc1 が出力される。続いて、制御信号線Ｓcnt13 が再びＨベルに切り替わり、この切り替わりに連動して、制御信号線Ｓcnt12 がＨレベルからＬレベルに変化する。このとき、Ｐチャネル型の薄膜トランジスタＰ３２がオン動作し、点灯制御線ＬＳＬには第２の発光電位Ｖcc2 が出力される。
かくして、図３２（Ｄ）に示す電位変化は、図１７（Ｃ）と全く同じ電位変化となる。

（Ｄ−２）画素回路の構成例
前述した形態例１及び２の場合には、サブ画素を構成する薄膜トランジスタの数が２つの場合について説明した。
しかし、サブ画素の構成は、これら以外の場合にも適用できる。例えば薄膜トランジスタの数は３つ以上でも良い。

図３３に、４つの薄膜トランジスタで構成されるサブ画素の構成例を示す。なお、図３３には、図２８との対応部分に同一符号を付して示している。図３３に示すサブ画素に新規な構成部分は３つである。
１つ目の新規構成は、点灯制御線ＬＳＬが固定電源線ＶＣＣに変更される点である。２つ目の新規構成は、固定電源線ＶＣＣと駆動トランジスタＮ２の間に、点灯制御トランジスタＮ４１が直列に接続される点である。

図３３の場合、点灯制御トランジスタＮ４１は、Ｎチャネル型の薄膜トランジスタで形成される。この点灯制御トランジスタＮ４１は、点灯制御線ＬＳＬによって開閉制御され、閉制御時に駆動電源が固定電源線ＶＣＣより供給され、開制御時に駆動電源の供給が停止される。ここでの開制御は、非発光期間と発光期間中における消灯時に選択される。
３つ目の新規構成は、有機ＥＬ素子ＯＬＥＤと並列に接続されるリセットトランジスタＮ４３である。リセットトランジスタＮ４３もＮチャネル型の薄膜トランジスタで形成される。このリセットトランジスタＮ４１は、リセット制御線ＲＳＬによって開閉制御される。リセットトランジスタＮ４１は初期化時に閉制御され、その他の期間は開制御される。

図３４に、この画素構造に対応する内部電位の変化を示す。因みに、図３４（Ａ）は、書込制御線ＷＳＬの駆動波形である。図３４（Ｂ）は、信号線ＤＴＬの駆動波形である。図３４（Ｃ）は、点灯制御線ＬＳＬの駆動波形である。図３４（Ｄ）は、リセット制御線ＲＳＬの駆動波形である。図３４（Ｅ）は、カップリング制御線ＣＳＬの駆動波形である。図３４（Ｆ）は、駆動トランジスタＮ２のゲート電位Ｖｇの電位変化を示す波形である。図３４（Ｇ）は、駆動トランジスタＮ２のソース電位Ｖｓの電位変化を示す波形である。

なお、基本的な駆動動作は、形態例２の駆動動作と同じである。固有の動作は、初期化動作と駆動トランジスタＮ２と固定電源線ＶＣＣとの接続に関連する点灯制御トランジスタＮ４１の動作である。
ここでは、相違点を中心に駆動動作を説明する。例えば初期化時には、点灯制御トランジスタＮ４１は開制御されると共に、リセットトランジスタＮ４３が閉制御される。このとき、保持容量Ｃｓの一方の電極と接地電位ＶＳＳとが接続され、保持容量Ｃｓに保持されていた電荷が接地電位ＶＳＳに引き出され、初期化が実行される。

初期化動作が終了すると、点灯制御トランジスタＮ４１が閉制御されると共に、リセットトランジスタＮ４３は開制御される。これ以降、図３３に示すサブ画素の等価回路は、図２８に示すサブ画素と同じになる。
従って、各制御線の駆動状態は、形態例２と同じになる。

（Ｄ−３）信号線駆動部の他の構成
前述した形態例１の説明では、カップリング動作時の電位上昇分だけ、信号線駆動部３３のディジタル／アナログ変換回路４５では、信号振幅を一般的な駆動方式よりも小さくした。しかしながら、信号線駆動部３３の構成は、現在一般的に使用されている信号線駆動部５をそのまま使用しても良い。

（Ｄ−４）移動度補正時の他のパルス波形
前述の形態例においては、移動度補正動作の実行を指示する制御パルスの立ち下げ波形を移動度補正カーブに一致させる場合について説明した。
しかし、実際の駆動回路では、書込制御線ＷＳＬに矩形波形状の制御パルスを入力したとしても、立ち下がり時の波形に鈍りが現われることが知られている。従って、立ち下げ時に出現する鈍り量によっては、制御パルスとして矩形波を使用しても良い。

（Ｄ−５）製品例
（ａ）電子機器
前述の説明では、有機ＥＬパネルモジュールについて発明を説明した。しかし、前述した有機ＥＬパネルモジュールは、各種の電子機器に実装した商品形態でも流通される。以下、他の電子機器への実装例を示す。

図３５に、電子機器９１の概念構成例を示す。電子機器９１は、前述した駆動回路を搭載する表示パネルモジュール９３、システム制御部９５及び操作入力部９７で構成される。システム制御部９５で実行される処理内容は、電子機器９１の商品形態により異なる。また、操作入力部９７は、システム制御部９５に対する操作入力を受け付けるデバイスである。操作入力部９７には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。

図３６に、電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機１０１の筐体正面には、フロントパネル１０３及びフィルターガラス１０５等で構成される表示画面１０７が配置される。表示画面１０７の部分が、図３５の表示パネルモジュール９３に対応する。
また、この種の電子機器には、例えばデジタルカメラが想定される。図３７に、デジタルカメラ１１１の外観例を示す。図３７（Ａ）が正面側（被写体側）の外観例であり、図３７（Ｂ）が背面側（撮影者側）の外観例である。

デジタルカメラ１１１は、保護カバー１１３、撮像レンズ部１１５、表示画面１１７、コントロールスイッチ１１９及びシャッターボタン１２１で構成される。このうち、表示画面１１７の部分が、図３５の表示パネルモジュール９３に対応する。
また、この種の電子機器には、例えばビデオカメラが想定される。図３８に、ビデオカメラ１３１の外観例を示す。
ビデオカメラ１３１は、本体１３３の前方に被写体を撮像する撮像レンズ１３５、撮影のスタート／ストップスイッチ１３７及び表示画面１３９で構成される。このうち、表示画面１３９の部分が、図３５の表示パネルモジュール９３に対応する。

また、この種の電子機器には、例えば携帯端末装置が想定される。図３９に、携帯端末装置としての携帯電話機１４１の外観例を示す。図３９に示す携帯電話機１４１は折りたたみ式であり、図３９（Ａ）が筐体を開いた状態の外観例であり、図３９（Ｂ）が筐体を折りたたんだ状態の外観例である。
携帯電話機１４１は、上側筐体１４３、下側筐体１４５、連結部（この例ではヒンジ部）１４７、表示画面１４９、補助表示画面１５１、ピクチャーライト１５３及び撮像レンズ１５５で構成される。このうち、表示画面１４９及び補助表示画面１５１の部分が、図３５の表示パネルモジュール９３に対応する。

また、この種の電子機器には、例えばコンピュータが想定される。図４０に、ノート型コンピュータ１６１の外観例を示す。
ノート型コンピュータ１６１は、下型筐体１６３、上側筐体１６５、キーボード１６７及び表示画面１６９で構成される。このうち、表示画面１６９の部分が、図３５の表示パネルモジュール９３に対応する。
これらの他、電子機器には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。

（Ｄ−６）他の表示デバイス例
前述の形態例においては、発明を有機ＥＬパネルモジュールに適用する場合について説明した。
しかし、前述した電源系回路の構成は、その他の自発光型の表示パネルモジュールにも適用することができる。
例えばＬＥＤをマトリクス状に配列する表示装置やダイオード構造を有する発光素子を画面上に配列した表示パネルモジュールに対しても適用することができる。例えば無機ＥＬパネルにも適用できる。

（Ｄ−７）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。

有機ＥＬパネルモジュールのシステム構造を説明する図である。 サブ画素の画素配列を説明する図である。 サブ画素の構造例を説明する図である。 サブ画素の駆動波形例を説明する図である。 計算上導き出される移動度補正カーブの形状を説明する図である。 駆動トランジスタのゲート・ソース間に現われる電圧変化を説明する図である。 有機ＥＬパネルモジュールの外観構成例を示す図である。 形態例１に係る有機ＥＬパネルモジュールのシステム構造例を示す図である。 信号線駆動部の構成例を示す図である。 実際に使用する入出力特性（実線で示す）と最終的に実現したい入出力特性（破線で示す）の関係を説明する図である。 書込制御線を駆動する制御線駆動部の回路構成例を説明する図である。 電源電圧パルスの波形例を説明する図である。 この形態例で使用する移動度補正カーブの形状例を示す図である。 電源電圧パルスを発生する回路デバイスの構成例を示す図である。 駆動電源発生部の構成例を示す図である。 点灯制御線を駆動する制御線駆動部の回路構成例を説明する図である。 点灯制御線の駆動信号波形を示す図である。 形態例１に係る駆動波形例を説明する図である。 初期化動作時におけるサブ画素の等価回路を示す図である。 閾値補正準備動作時におけるサブ画素の等価回路を示す図である。 閾値補正動作時におけるサブ画素の等価回路を示す図である。 閾値補正動作が完了した後のサブ画素の等価回路を示す図である。 信号電位の書き込み兼移動度補正動作時におけるサブ画素の等価回路を示す図である。 発光動作時におけるサブ画素の等価回路を示す図である。 カップリング動作時におけるサブ画素の等価回路を示す図である。 形態例に係る駆動動作の適用時に、駆動トランジスタのゲート・ソース間に現われる電圧変化を説明する図である。 形態例２に係る有機ＥＬパネルモジュールのシステム構造例を示す図である。 形態例２で使用するサブ画素の構造例を説明する図である。 点灯制御線を駆動する制御線駆動部の回路構成例を説明する図である。 形態例２に係る駆動波形例を説明する図である。 点灯制御線を駆動する制御線駆動部の他の回路構成例を説明する図である。 図３１に示す制御線駆動部の制御信号と点灯制御線の電位変化との関係を説明する図である。 画素回路の他の構成例を示す図である。 図３３に示す画素回路の駆動波形例を示す図である。 電子機器の概念構成例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。

符号の説明

３１ 有機ＥＬパネルモジュール
３ 画素アレイ部
３３ 信号線駆動部
３５ 制御線駆動部
３７ 制御線駆動部
７１ 有機ＥＬパネルモジュール
７３ 画素アレイ部
７５ 制御線駆動部

Claims (10)

1. 保持容量と、前記保持容量の２つの電極に制御電極と一方の主電極が接続され、当該保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、前記駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタとを有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部と、
   信号線に、対応する電位を印加する第１の駆動部と、
   前記サンプリングトランジスタの制御電極に接続される第１の制御線に、電位の書き込みタイミングを与える第２の駆動部と、
   前記駆動トランジスタの他方の主電極に接続される第２の制御線に、３値の駆動電圧を時間順次に与える第３の駆動部であって、非発光期間の開始から前記駆動トランジスタの特性補正期間が開始されるまでの間、最も電位が低い第１の駆動電圧を印加し、前記駆動トランジスタの特性補正期間の開始から発光期間の初期期間まで、中間電位に対応する第２の駆動電圧を印加し、発光期間の初期期間の終了後、最も電位が高い第３の駆動電圧を印加する第３の駆動部と
   を有する自発光型の表示パネルモジュール。
2. 請求項１に記載の表示パネルモジュールにおいて、
   前記第２の駆動部による画素階調に対応する電位の印加期間Ｔが、各電位について計算上導き出される移動度補正時間長ｔよりも長く設定されている
   ことを特徴とする自発光型の表示パネルモジュール。
3. 請求項２に記載の表示パネルモジュールにおいて、
   前記移動度補正時間長ｔは、
   定数をｋ、前記薄膜トランジスタの移動度をμ、画素階調に対応する信号電位をＶsig
   とするとき、
   ｔ＝Ｃ／（ｋ・μ・Ｖsig ）
   で与えられる
   ことを特徴とする自発光型の表示パネルモジュール。
4. 保持容量と、前記保持容量の２つの電極に制御電極と一方の主電極が接続され、当該保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、前記駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタと、前記駆動トランジスタの制御電極に一端が接続され、他端が第３の制御線に接続されるカップリング容量とを有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部と、
   信号線に、対応する電位を印加する第１の駆動部と、
   前記サンプリングトランジスタの制御電極に接続される第１の制御線に、電位の書き込みタイミングを与える第２の駆動部と、
   前記駆動トランジスタの他方の主電極に接続される第２の制御線に、２値の駆動電圧を時間順次に与える第３の駆動部であって、非発光期間の開始から前記駆動トランジスタの特性補正期間が開始されるまでの間、低位側の駆動電圧を印加し、前記駆動トランジスタの特性補正期間の開始以降は高位側の駆動電圧を印加する第３の駆動部と、
   前記第３の制御線に２値の駆動電圧を時間順次に印加する第４の駆動部であって、非発光期間の開始から発光期間の初期期間まで低位側の駆動電圧を印加し、発光期間の初期期間の終了後、高位側の駆動電圧を印加する第４の駆動部と
   を有する自発光型の表示パネルモジュール。
5. 請求項４に記載の表示パネルモジュールにおいて、
   第２の駆動部による画素階調に対応する電位の印加期間Ｔが、各電位について計算上導き出される移動度補正時間長ｔよりも長く設定されている
   ことを特徴とする自発光型の表示パネルモジュール。
6. 請求項５に記載の表示パネルモジュールにおいて、
   前記移動度補正時間長ｔは、
   定数をｋ、前記薄膜トランジスタの移動度をμ、画素階調に対応する信号電位をＶsig
   とするとき、
   ｔ＝Ｃ／（ｋ・μ・Ｖsig ）
   で与えられる
   ことを特徴とする自発光型の表示パネルモジュール。
7. 保持容量と、前記保持容量の２つの電極に制御電極と一方の主電極が接続され、当該保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、前記駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタとを少なくとも有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部と、
   信号線に、対応する電位を印加する第１の駆動部と、
   前記サンプリングトランジスタの制御電極に接続される第１の制御線に、電位の書き込みタイミングを与える第２の駆動部と、
   発光期間の初期期間の終了後、前記駆動トランジスタの制御電極の電位を、カップリング動作を通じて上昇させる第３の駆動部と
   を有する自発光型の表示パネルモジュール。
8. 保持容量と、前記保持容量の２つの電極に制御電極と一方の主電極が接続され、当該保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、前記駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタとを有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部と、信号線に、対応する電位を印加する第１の駆動部と、前記サンプリングトランジスタの制御電極に接続される第１の制御線に、電位の書き込みタイミングを与える第２の駆動部と、前記駆動トランジスタの一方の主電極に接続される第２の制御線に、３値の駆動電圧を時間順次に与える第３の駆動部であって、非発光期間の開始から前記駆動トランジスタの特性補正期間が開始されるまでの間、最も電位が低い第１の駆動電圧を印加し、前記駆動トランジスタの特性補正期間の開始から発光期間の初期期間まで、中間電位に対応する第２の駆動電圧を印加し、発光期間の初期期間の終了後、最も電位が高い第３の駆動電圧を印加する第３の駆動部とを有する自発光型の表示パネルモジュールと、
   システム全体の動作を制御するシステム制御部と、
   前記システム制御部に対する操作入力を受け付ける操作入力部と
   を有する電子機器。
9. 保持容量と、前記保持容量の２つの電極に制御電極と一方の主電極が接続され、当該保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、前記駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタと、前記駆動トランジスタの制御電極に一端が接続され、他端が第３の制御線に接続されるカップリング容量とを有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部と、信号線に、対応する電位を印加する第１の駆動部と、前記サンプリングトランジスタの制御電極に接続される第１の制御線に、電位の書き込みタイミングを与える第２の駆動部と、前記駆動トランジスタの一方の主電極に接続される第２の制御線に、２値の駆動電圧を時間順次に与える第３の駆動部であって、非発光期間の開始から前記駆動トランジスタの特性補正期間が開始されるまでの間、低位側の駆動電圧を印加し、前記駆動トランジスタの特製補正期間の開始以降は高位側の駆動電圧を印加する第３の駆動部と、前記第３の制御線に２値の駆動電圧を時間順次に印加する第４の駆動部であって、非発光期間の開始から発光期間の初期期間まで低位側の駆動電圧を印加し、発光期間の初期期間の終了後、高位側の駆動電圧を印加する第４の駆動部とを有する自発光型の表示パネルモジュールと、
   システム全体の動作を制御するシステム制御部と、
   前記システム制御部に対する操作入力を受け付ける操作入力部と
   を有する電子機器。
10. 保持容量と、前記保持容量の２つの電極に制御電極と一方の主電極が接続され、当該保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、前記駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタとを少なくとも有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部と、信号線に、対応する電位を印加する第１の駆動部と、前記サンプリングトランジスタの制御電極に接続される第１の制御線に、電位の書き込みタイミングを与える第２の駆動部と、発光期間の初期期間の終了後、前記駆動トランジスタの制御電極の電位を、カップリング動作を通じて上昇させる第３の駆動部とを有する自発光型の表示パネルモジュールと、
    システム全体の動作を制御するシステム制御部と、
    前記システム制御部に対する操作入力を受け付ける操作入力部と
    を有する電子機器。