[go: up one dir, main page]

JP2009141083A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009141083A
JP2009141083A JP2007315176A JP2007315176A JP2009141083A JP 2009141083 A JP2009141083 A JP 2009141083A JP 2007315176 A JP2007315176 A JP 2007315176A JP 2007315176 A JP2007315176 A JP 2007315176A JP 2009141083 A JP2009141083 A JP 2009141083A
Authority
JP
Japan
Prior art keywords
electrode
pad
semiconductor
external connection
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007315176A
Other languages
English (en)
Inventor
Yosuke Okitsu
陽介 興津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007315176A priority Critical patent/JP2009141083A/ja
Publication of JP2009141083A publication Critical patent/JP2009141083A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】他の装置との接続構造を簡素化し、且つ、ボンディングワイヤ同士の接触が抑制された半導体装置を提供する。
【解決手段】縦型素子を有する複数の半導体チップが基材上に並んで固定され、固定面の裏面側に形成された表面電極のパッドが、ボンディングワイヤを介して対応する外部接続用端子と電気的に接続され、ボンディングワイヤを含む半導体チップと外部接続用端子との接続部が射出成形による封止樹脂部によって被覆された半導体装置であって、外部接続用端子は、対応する電極との接続部位が互いに近い位置とされ、複数の半導体チップの一部における少なくとも１つの表面電極のパッドが、他の半導体チップにおける対応する表面電極のパッドを経由して、対応する外部接続用端子と間接的に接続されている。
【選択図】図１

Description

本発明は、複数の半導体チップが１つの基材上に搭載され、互いに並列に接続された半導体装置に関するものである。
従来、例えば大電流を制御するためのスイッチとして用いられる半導体モジュールとして、特許文献１に示されるように、複数の半導体素子が互いに並列に接続された半導体モジュールが提案されている。
特許文献１に示される半導体モジュールでは、ドレイン電極としての１つの導電性基板上に、複数のＭＯＳトランジスタ（半導体チップ）が搭載されており、各ＭＯＳトランジスタのドレインは、基板に形成されたドレイン端子を介して外部と接続可能となっている。また、各ＭＯＳトランジスタのソースは、基板固定面の裏面側（表面側）において、ボンディングワイヤを介してソース電極と直接的に接続されており、ソース電極に形成されたソース端子を介して外部と接続可能となっている。同じく、各ＭＯＳトランジスタのゲートは、表面側において、ボンディングワイヤを介してゲート電極と直接的に接続され、ゲート電極に形成されたゲート端子を介して外部と接続可能となっている。
特開２０００−２９４７２６号公報
ところで、特許文献１に示される構成では、外部と接続するためのドレイン端子、ソース端子、及びゲート端子が、互いに離れた位置に配置されている。これにより、該半導体モジュールと電気的に接続される他の装置との接続構造が複雑となっている。
これに対し、他の装置との接続を容易にするために、ドレイン端子、ソース端子、及びゲート端子が互いに近い位置に配置された構成とすることも考えられる。しかしながら、特許文献１に示す半導体モジュールのように、複数のＭＯＳトランジスタの表面側に形成されたソース及びゲートが、ボンディングワイヤを介して直接的にソース電極及びゲート電極と接続されていると、ボンディングワイヤが複数箇所で交差することとなる。また、このような半導体モジュールでは、使用環境での保護を目的とし、射出成形による樹脂によって半導体チップや各接続部が封止される。この樹脂の射出成形時において、ボンディングワイヤは樹脂の圧力によってたわむので、交差箇所が多いほど、ワイヤ同士が接触してショートする可能性が高まる。
本発明は上記問題点に鑑み、他の装置との接続構造を簡素化し、且つ、ボンディングワイヤ同士の接触を抑制することができる半導体装置を提供することを目的とする。
上記した目的を達成するために、請求項１に記載の発明は、半導体基板の表面側に表面電極として第１電極が形成され、裏面側に裏面電極として第２電極が形成され、第１電極と第２電極との間に電流が流れるように構成された縦型素子をそれぞれ有する複数の半導体チップと、複数の半導体チップが裏面側を固定面として並んで固定された基材と、表面電極及び裏面電極に対応して設けられ、対応する電極との接続部位が互いに近い位置とされた複数の外部接続用端子と、半導体チップ、基材の少なくとも一部、及び外部接続用端子の一部を封止する封止樹脂部と、を備え、基板上に半導体チップが固定された状態で第２電極が互いに電気的に接続され、表面電極のパッドがボンディングワイヤを介して対応する外部接続用端子と電気的に接続された半導体装置であって、複数の半導体チップのうち、一部の半導体チップは、少なくとも１つの表面電極のパッドが、他の半導体チップにおける対応する表面電極のパッドを経由して、対応する外部接続用端子と間接的に接続されていることを特徴する。
このように本発明によれば、互いに並列に接続された複数の半導体チップのうち、一部の半導体チップにおける少なくとも１つの表面電極のパッドが、他の半導体チップにおける対応する表面電極のパッドを経由して、対応する外部接続用端子と間接的に接続されている。したがって、外部接続用端子と複数の半導体チップとを接続するボンディングワイヤの交差箇所を、全ての表面電極のパッドが外部接続用端子とボンディングワイヤを介して直接的に接続される構成に比べて、低減することができる。また、複数の外部接続用端子は、対応する電極との接続部が近い位置に配置されている。したがって、他の装置との接続構造を簡素化し、且つ、ボンディングワイヤ同士の接触を抑制することができる。
請求項１に記載の発明においては、請求項２に記載のように、一部の半導体チップにおいて、少なくとも１つの表面電極のパッドが、ボンディングワイヤを介して、隣接する半導体チップにおける対応する表面電極のパッドと接続された構成とすると良い。
これによれば、表面電極のパッド間を接続するボンディングワイヤの長さが短くなり、射出成形時の樹脂の圧力によるボンディングワイヤのたわみ量が低減されるので、ボンディングワイヤ同士の接触を効果的に抑制することができる。
請求項１又は請求項２に記載の発明においては、請求項３に記載のように、複数の半導体チップのうち、１つの半導体チップにおける表面電極のパッドのみが、ボンディングワイヤを介して、対応する外部接続用端子と直接的に接続された構成とすることが好ましい。
これによれば、表面電極のパッドが外部接続用端子と直接的に接続される半導体チップが１つになるので、ボンディングワイヤの交差箇所を低減することができる。すなわち、ボンディングワイヤ同士の接触をより効果的に抑制することができる。
請求項１〜３いずれかに記載の発明においては、請求項４に記載のように、基材と、第２電極に対応する外部接続用端子とが、導電材料からなる１つのリードとして一体に構成されても良い。
これによれば、第２電極と外部接続用端子とを接続するボンディングワイヤを省略することができるので、ボンディングワイヤの交差箇所を低減することができる。また、射出成形時において、第２電極と接続される外部接続用端子と基材との位置ずれを防止することができ、ひいては、製造工程を簡素化することができる。さらには、半導体装置の放熱性を向上させることができる。
請求項１〜３いずれかに記載の発明においては、請求項５に記載のように、基材として、第２電極と電気的に接続される配線パターンを有する配線基板を採用することもできる。これによれば、配線基板上に制御回路チップなどの他の半導体チップが搭載された半導体装置とすることもできる。
請求項１〜５いずれかに記載の発明においては、請求項６に記載のように、基材における半導体チップ搭載面を除く表面部位の少なくとも一部が、封止樹脂部から露出された構成としても良い。これによれば、半導体装置の放熱性を向上させることができる。
請求項１〜６いずれかに記載の発明においては、請求項７に記載のように、複数の外部接続用端子が、同一のリードフレームから形成された構成としても良い。これによれば、射出成形時において、外部接続用端子間の位置ずれを防止することができる。
請求項１〜７いずれかに記載の発明においては、請求項８に記載のように、少なくとも１つの半導体チップが、表面電極として、温度検出用ダイオード素子のアノード電極とカソード電極を有する構成としても良い。これによれば、過電流などによる半導体チップの発熱を検知することができる。
請求項８に記載の発明においては、請求項９に記載のように、少なくとも１つの半導体チップには、アノード電極のパッド及びカソード電極のパッドの少なくとも一方と、対応する外部接続用端子との間の中継点としての電気的機能のみを有するダミーパッドが形成され、アノード電極及びカソード電極の少なくとも一方は、ダミーパッドを経由して、対応する外部接続用端子と間接的に接続された構成としても良い。
これによれば、アノード電極及びカソード電極の少なくとも一方が、ダミーパッドを介して対応する外部接続用端子と間接的に接続されるので、ボンディングワイヤの交差箇所を低減することもできる。
以下、本発明の実施の形態を図に基づいて説明する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置の概略構成を示す平面図である。図２は、図１のＩＩ−ＩＩ線に沿う断面図である。なお、図１においては、便宜上、封止樹脂部を破線で示している。また、図１及び図２においては、半導体チップに形成された素子を省略し、素子のパッドのみを示している。
なお、本実施形態に係る半導体装置は、各半導体チップにそれぞれ構成された複数の縦型素子（縦型トランジスタ素子）が同一構成（同じ特性）であり、互いに電気的に並列接続された半導体装置となっている。このような半導体装置は、例えば、大電流を制御するためのスイッチとして用いられる。
図１に示されるように、半導体装置１００は、要部として、基材１０と、基材１０に搭載された複数の半導体チップ２０，３０と、半導体チップ２０，３０と接続される外部接続用端子４０と、半導体チップ２０，３０、基材１０の少なくとも一部、及び外部接続用端子４０の一部を封止する封止樹脂部５０と、を有している。
基材１０は、その表面１０ａ上に半導体チップ２０，３０を搭載するとともに、半導体チップ２０，３０に構成された縦型素子の裏面電極を互いに電気的に接続する機能（同電位とする機能）を果たすものである。本実施形態においては、金属板を用いて基材１０が構成されており、基材１０の表面１０ａ上に、はんだや導電性接着剤などを介して、半導体チップ２０，３０が固定されている。また、図２に示すように、基材１０の裏面１０ｂ側にはヒートシンク１１が固定されており、半導体チップ２０，３０に構成された縦型素子の作動によって生じる熱が、基材１０を介してヒートシンク１１に伝達される構成となっている。
半導体チップ２０，３０は、半導体基板２１，３１に、縦型ＭＯＳトランジスタ素子やＩＧＢＴ素子などの縦型素子がそれぞれ構成されたものである。本実施形態においては、半導体基板２１，３１に縦型ＭＯＳトランジスタ素子がそれぞれ構成されており、各半導体基板２１，３１の表面側（基材１０との固定面の裏面側）に表面電極としてのゲート電極及びソース電極が形成され、裏面側（基材１０との固定面側）に裏面電極としてのドレイン電極が形成されている。そして、ゲート電極がゲート駆動信号によってオンされた状態で、第１電極としてのソース電極と第２電極としてのドレイン電極との間にチャネル電流が流れるようになっている。
また、半導体基板２１，３１には、縦型ＭＯＳトランジスタ素子以外にも、温度検出用ダイオード素子がそれぞれ構成されている。温度検出用ダイオード素子は、半導体装置１００の温度、より詳しくは縦型素子（本実施形態ではＭＯＳトランジスタ素子）の温度を検出するためのものである。この温度検出用ダイオード素子は、縦型素子が作動することにより発生する熱に応じた順方向電圧（Ｖｆ）を出力する。このような温度検出用ダイオード素子は、例えば半導体基板２１，３１の表面上に形成された絶縁膜上に、多結晶シリコンがｎ導電型層、ｐ導電型層としてそれぞれ形成され、半導体基板２１，３１の表面側にアノード電極とカソード電極が配置されることで構成される。なお、半導体チップ２０，３０は、ともに同一構成（同一のＭＯＳトランジスタ素子と温度検出用ダイオード素子を有する構成）となっている。
半導体基板２１，３１の表面側には、外部接続用端子４０との接続部位として、表面電極のパッドがそれぞれ形成されている。詳しくは、半導体基板２１には、ＭＯＳトランジスタ素子のゲート電極及びソース電極とそれぞれ接続されたゲートパッド２２、ソースパッド２３、温度検出用ダイオード素子のアノード電極及びカソード電極にそれぞれ接続されたアノードパッド２４、カソードパッド２５が形成されている。また、半導体基板３１には、ＭＯＳトランジスタ素子のゲート電極及びソース電極とそれぞれ接続されたゲートパッド３２、ソースパッド３３、温度検出用ダイオード素子のアノード電極及びカソード電極にそれぞれ接続されたアノードパッド３４、カソードパッド３５が形成されている。そして、各パッド２２〜２５，３２〜３５は、ボンディングワイヤ６０を介して、対応する外部接続用端子４０と電気的に接続されている。
外部接続用端子４０は、金属などの導電材料を用いて素子を構成する各電極に対応して設けられており、半導体チップ２０，３０に構成された素子と外部の装置とを電気的に接続する機能を果たすものである。本実施形態においては、ＭＯＳトランジスタ素子に対応する外部接続用端子４０として、ドレイン電極に対応するドレイン端子４１、ゲート電極に対応するゲート端子４２、ソース電極に対応するソース端子４３を有している。また、温度検出用ダイオード素子に対応する外部接続用端子４０として、アノード電極に対応するアノード端子４４、カソード電極に対応するカソード端子４５を有している。そして、各外部接続用端子４０（４１〜４５）は、リードフレームの不要部分を除去することで電気的に分離されており、それぞれの一端部が封止樹脂部５０から露出されて、外部の装置との接続が可能となっている。また、各外部接続用端子４０（４１〜４５）は、略同一の平面矩形状となっており、その長手方向が互いに略平行となるように並んで配置され、対応する電極との接続部が互いに近い位置となっている。
ドレイン端子４１は、基材１０と一体的に形成されており、基材１０とともに平面略Ｌ字状の１つのリードとなっている。すなわち、外部接続用端子４０と基材１０は、同一のリードフレームから形成されている。そして、裏面電極であるドレイン電極は、ボンディングワイヤ６０を介さずに、ドレイン端子４１と電気的に接続されている。
ゲート端子４２は、半導体チップ２０，３０に形成されたゲートパッド２２，３２と、ボンディングワイヤ６０を介して電気的に接続されている。詳しくは、図１に示すように、半導体チップ２０のゲートパッド２２と隣接する半導体チップ３０のゲートパッド３２との間が、ボンディングワイヤ６０（例えば細いＡｌ線）によって電気的に接続されている。そして、半導体チップ３０のゲートパッド３２とゲート端子４２の一端部とが、ボンディングワイヤ６０（例えば細いＡｌ線）によって電気的に接続されている。すなわち、ゲートパッド３２は、ゲート端子４２と直接的に接続され、ゲートパッド２２は、ゲートパッド３２を経由してゲート端子４２と間接的に接続されている。
ソース端子４３は、半導体チップ２０，３０に形成されたソースパッド２３，３３と、ボンディングワイヤ６０を介して電気的に接続されている。詳しくは、図１に示すように、半導体チップ２０，３０のソースパッド２３，３３とゲート端子４２の一端側とが、ボンディングワイヤ６０（例えば太いＡｌ線）によって電気的に接続されている。すなわち、ソースパッド２３，３３は、それぞれソース端子４３と直接的に接続されている。
アノード端子４４は、半導体チップ２０，３０に形成されたアノードパッド２４，３４と、ボンディングワイヤ６０を介して電気的に接続されている。詳しくは、図１に示すように、半導体チップ２０のアノードパッド２４と隣接する半導体チップ３０のアノードパッド３４との間が、ボンディングワイヤ６０（例えば細いＡｌ線）によって電気的に接続されている。そして、半導体チップ３０のアノードパッド３４とアノード端子４４の一端部とが、ボンディングワイヤ６０（例えば細いＡｌ線）によって電気的に接続されている。すなわち、アノードパッド３４は、アノード端子４４と直接的に接続され、アノードパッド２４は、アノードパッド３４を経由してアノード端子４４と間接的に接続されている。
カソード端子４５は、半導体チップ２０，３０に形成されたカソードパッド２５，３５と、ボンディングワイヤ６０を介して電気的に接続されている。詳しくは、図１に示すように、半導体チップ２０のカソードパッド２５と隣接する半導体チップ３０のカソードパッド３５との間が、ボンディングワイヤ６０（例えば細いＡｌ線）によって電気的に接続されている。そして、半導体チップ３０のカソードパッド３５とカソード端子４５の一端部とが、ボンディングワイヤ６０（例えば細いＡｌ線）によって電気的に接続されている。すなわち、カソードパッド３５は、カソード端子４５と直接的に接続され、カソードパッド２５は、カソードパッド３５を経由してカソード端子４５と間接的に接続されている。
このように、本実施形態においては、半導体チップ２０，３０のうち、半導体チップ３０に形成されたゲートパッド３２、アノードパッド３４、及びカソードパッド３５のみが、対応する外部接続用端子４２，４４，４５と直接的に接続されている。
封止樹脂部５０は、樹脂の射出成形によって構成されたものであり、半導体チップ２０，３０、基材１０の少なくとも一部、及び半導体チップ２０，３０と外部接続用端子４０との接続部（ボンディングワイヤ６０も含む）を被覆・保護するものである。本実施形態においては、図２に示すように、ヒートシンク１１における基材１０との固定面１１ａの裏面１１ｂが、封止樹脂部５０から露出されて外気に晒されようになっている。これにより、基材１０を介してヒートシンク１１に伝達された縦型素子の熱を外部に効率よく逃がすことができる。
このように構成される半導体装置１００では、基材１０に搭載された複数の半導体チップ２０，３０のうち、半導体チップ２０におけるゲートパッド２２、アノードパッド２４、及びカソードパッド２５が、半導体チップ３０におけるゲートパッド３２、アノードパッド３４、及びカソードパッド３５をそれぞれ経由（中継点と）して、ゲート端子４２、アノード端子４４、及びカソード端子４５と間接的に接続されている。これにより、ゲート端子４２、アノード端子４４、及びカソード端子４５とボンディングワイヤ６０を介して直接的に接続されるパッドの数が低減されている。そして、外部接続用端子４０と複数の半導体チップ２０，３０とを接続するボンディングワイヤ６０同士の交差箇所が、全ての表面電極のパッド２２〜２５，３２〜３５が外部接続用端子４０とボンディングワイヤ６０を介して直接的に接続される構成に比べて低減されている。したがって、射出成形時の樹脂の圧力によってボンディングワイヤ６０がたわみ、交差箇所でボンディングワイヤ６０同士が接触してショートする恐れを低減することができる。すなわち、ボンディングワイヤ６０同士の接触を抑制することができる。
特に本実施形態においては、図１に示すように、ゲート端子４２、アノード端子４４、カソード端子４５と電気的に接続されるゲートパッド２２，３２、アノードパッド２４，３４、及びカソードパッド２５，３５のうち、半導体チップ３０に形成されたゲートパッド３２、アノードパッド３４、及びカソードパッド３５のみが、ボンディングワイヤ６０を介して対応するゲート端子４２、アノード端子４４、及びカソード端子４５と直接的に接続されている。すなわち、ゲート端子４２、アノード端子４４、及びカソード端子４５と直接的に接続される半導体チップが１つとなっている。したがって、ボンディングワイヤ６０同士の交差箇所がより低減される。詳しくは、図１に示すように、表面電極のパッド２２〜２５，３２〜３５、及び、表面電極に対応する外部接続用端子４０（４２〜４５）の配置の効果も相俟って、ボンディングワイヤ６０同士が全く交差しない構成となっている。したがって、射出成形時におけるボンディングワイヤ６０同士の接触をより効果的に抑制することができる。
また、本実施形態では、外部接続用端子４０（４１〜４５）において、半導体チップ２０，３０に構成された素子との接続部（各端子４１〜４５の一端側）も互いに近い位置となっており、封止樹脂部５０から露出される一端側も互いに近い位置となっている。したがって、例えば制御回路などが構成された他の装置との接続構造を簡素化することができる。以上から、半導体装置１００は、他の装置との接続構造を簡素化し、且つ、ボンディングワイヤ６０同士の接触が抑制された半導体装置となっている。
また、本実施形態においては、基材１０と、外部接続用端子４０とが同一のリードフレームから構成されている。これにより、射出成形時において、各外部接続用端子４０（４１〜４５）間の位置ずれを防止することができる。
また、本実施形態においては、基材１０とドレイン端子４１とが一つのリードとして一体に形成された構成となっている。これにより、ドレイン電極とドレイン端子４１とを接続するボンディングワイヤ６０を省略することができ、ひいては、ボンディングワイヤ６０の交差箇所を低減することができる。また、射出成形時において、ドレイン端子４１と基材１０との位置ずれを防止することができ、ひいては、製造工程を簡素化することができる。さらには、半導体装置１００の放熱性を向上させることができる。
また、本実施形態においては、半導体基板２１，３１に、縦型ＭＯＳトランジスタ素子とともに温度検出用ダイオード素子がそれぞれ構成されている。これにより、過電流などによる半導体チップ２０，３０の発熱を検知することができる。
なお、本実施形態においては、互いに並列に接続された複数の半導体チップ２０，３０のうち、半導体チップ２０におけるゲートパッド２２、アノードパッド２４、及びカソードパッド２５が、半導体チップ３０におけるゲートパッド３２、アノードパッド３４、及びカソードパッド３５をそれぞれ経由して、ゲート端子４２、アノード端子４４、及びカソード端子４５と間接的に接続されている例を示した。しかしながら、半導体装置１００としては、互いに並列に接続された複数の半導体チップのうち、一部の半導体チップにおける少なくとも１つの表面電極のパッドが、他の半導体チップにおける対応する表面電極のパッドを経由して、対応する外部接続用端子と間接的に接続される構成であれば良い。例えば、図３に示す例では、互いに並列に接続された２つの半導体チップ２０，３０のうち、半導体チップ２０におけるゲートパッド２２、アノードパッド２４、及びカソードパッド２５が、半導体チップ３０におけるゲートパッド３２、アノードパッド３４、及びカソードパッド３５をそれぞれ経由して、ゲート端子４２、アノード端子４４、及びカソード端子４５と間接的に接続されている。また、半導体チップ３０におけるソースパッド３３が、半導体チップ２０におけるソースパッド２３を経由して、ソース端子４３と間接的に接続されている。すなわち、外部接続用端子４０（４２〜４５）と直接的に接続される半導体チップが１つだけとなっている。また、図３に示す例では、表面電極のパッド２２〜２５，３２〜３５、及び、表面電極に対応する外部接続用端子４０（４２〜４５）の配置の効果も相俟って、ボンディングワイヤ６０同士が全く交差しない構成となっている。したがって、射出成形時におけるボンディングワイヤ６０同士の接触をより効果的に抑制することができる。図３は、半導体装置の変形例を示す平面図である。なお、図３においても、便宜上、封止樹脂部５０を破線で示している。
また、本実施形態においては、ドレイン端子４１が、基材１０と一体的に形成されている例を示した。しかしながら、基材１０が、外部接続用端子４０（ドレイン端子４１）とは別部材とされた構成としても良い。このような基材１０としては、例えば、ドレイン電極と電気的に接続される配線パターンを有する配線基板を採用することができる。これによれば、配線基板上に制御回路チップなどの他の半導体チップが搭載された半導体装置とすることもできる。
また、本実施形態においては、半導体チップ２０，３０が、素子として縦型トランジスタ素子と温度検出用ダイオード素子をそれぞれ有する例を示した。しかしながら、素子としては縦型トランジスタ素子を少なくとも有していれば良い。
（第２実施形態）
次に、本発明の第２実施形態を、図４に基づいて説明する。図４は、第２実施形態に係る半導体装置の概略構成を示す平面図であり、第１実施形態に示した図１に対応している。なお、図４においては、便宜上、封止樹脂部を破線で示している。
第２実施形態に係る半導体装置は、第１実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。なお、第１実施形態に示した要素と同一の要素には、同一の符号を付与するものとする。
第１実施形態では、複数の半導体チップ２０，３０が温度検出用ダイオード素子をそれぞれ有し、一方の半導体チップ２０におけるアノードパッド２４及びカソードパッド２５が、他方の半導体チップ３０におけるアノードパッド３４及びカソードパッド３５をそれぞれ経由して、対応するアノード端子４４及びカソード端子４５にそれぞれ間接的に接続される例を示した。これに対し、本実施形態においては、温度検出用ダイオード素子を有さない半導体チップに、中継点としての電気的な機能のみを果たすダミーパッドが設けられ、温度検出用ダイオード素子を有する半導体チップに設けられたアノードパッド及びカソードが、ダミーパッドを経由して、対応するアノード端子４４及びカソード端子４５にそれぞれ間接的に接続される点を特徴とする。
図４に示す例では、基材１０及び外部接続用端子４０（４１〜４５）の構成が、第１実施形態と同じ構成になっている。そして、基材１０上に、３つの半導体チップ２０，３０，７０が搭載されている。詳しくは、半導体チップ２０を間に挟むように、３つの半導体チップ２０，３０，７０が所定間隔を有しつつ直線状に配置されている。
長手方向における真ん中に位置する半導体チップ２０は、第１実施形態に示した構成と同じであり、素子として、縦型ＭＯＳトランジスタ素子と温度検出用ダイオード素子を有している。そして、半導体基板２１の表面側には、表面電極のパッドとしてゲートパッド２２、ソースパッド２３、アノードパッド２４、及びカソードパッド２５が形成されている。
長手方向における一端に位置する半導体チップ３０は、第１実施形態同様、素子として、縦型ＭＯＳトランジスタ素子を有している。第１実施形態と異なる点は、温度検出用ダイオード素子を有しておらず、アノードパッド３４及びカソードパッド３５の代わりに、中継点として電気的な機能のみを果たすダミーパッド３６，３７が半導体基板３１に形成されている点である。このダミーパッド３６，３７は、半導体チップ３０における他の導通部位とは電気的に分離されている。なお、ダミーパッド３６が、アノードパッド２４とアノード端子４４との間の中継点となり、ダミーパッド３７が、カソードパッド２５とカソード端子４５との間の中継点となる。したがって、半導体基板３１の表面側には、表面電極のパッドとして、ゲートパッド３２、ソースパッド３３、及びダミーパッド３６，３７が形成されている。
長手方向における他端に位置する半導体チップ７０は、半導体チップ２０，３０に構成された縦型ＭＯＳトランジスタ素子と同一構成（同じ特性）の縦型ＭＯＳトランジスタ素子を有している。そして、半導体基板７１の表面側には、表面電極のパッドとして、ゲートパッド７２及びソースパッド７３が形成されている。
このように構成される３つの半導体チップ２０，３０，７０は、半導体基板２１，３１，７１の裏面側に形成されたドレイン電極が、はんだや導電性接着剤を介して基材１０に固定され、互いに電気的に接続されている。また、各ドレイン電極が、基材１０と一体化されたドレイン端子４１と、ボンディングワイヤ６０を介さずに接続されている。
また、半導体チップ２０，３０，７０の表面側に形成されたゲートパッド２２，３２，７２は、ボンディングワイヤ６０を介して、ゲート端子４２と電気的に接続されている。詳しくは、図４に示すように、半導体チップ７０のゲートパッド７２と隣接する半導体チップ２０のゲートパッド２２との間が、ボンディングワイヤ６０（例えば細いＡｌ線）によって電気的に接続され、半導体チップ２０のゲートパッド２２と隣接する半導体チップ３０のゲートパッド３２との間が、ボンディングワイヤ６０（例えば細いＡｌ線）によって電気的に接続されている。そして、半導体チップ３０のゲートパッド３２とゲート端子４２の一端部とが、ボンディングワイヤ６０（例えば細いＡｌ線）によって電気的に接続されている。すなわち、ゲートパッド３２は、ゲート端子４２と直接的に接続され、ゲートパッド２２は、ゲートパッド３２を経由してゲート端子４２と間接的に接続され、ゲートパッド７２は、ゲートパッド２２を経由し、ゲートパッド３２を経由してゲート端子４２と間接的に接続されている。
また、半導体チップ２０，３０，７０の表面側に形成されたソースパッド２３，３３，７３は、ボンディングワイヤ６０を介して、ソース端子４３と電気的に接続されている。詳しくは、図４に示すように、半導体チップ２０，３０，７０のソースパッド２３，３３，７３とゲート端子４２の一端側とが、ボンディングワイヤ６０（例えば太いＡｌ線）によって電気的に接続されている。すなわち、ソースパッド２３，３３，７３は、それぞれソース端子４３と直接的に接続されている。
また、半導体チップ２０の表面側に形成されたアノードパッド２４は、ボンディングワイヤ６０（例えば細いＡｌ線）を介して、隣接する半導体チップ３０のダミーパッド３６と電気的に接続されている。また、ダミーパッド３６は、ボンディングワイヤ６０（例えば細いＡｌ線）を介して、アノード端子４４と電気的に接続されている。すなわち、ダミーパッド３６は、アノード端子４４と直接的に接続され、アノードパッド２４は、ダミーパッド３６を経由してアノード端子４４と間接的に接続されている。
また、半導体チップ２０の表面側に形成されたカソードパッド２５は、ボンディングワイヤ６０（例えば細いＡｌ線）を介して、隣接する半導体チップ３０のダミーパッド３７と電気的に接続されている。また、ダミーパッド３７は、ボンディングワイヤ６０（例えば細いＡｌ線）を介して、カソード端子４５と電気的に接続されている。すなわち、ダミーパッド３７は、カソード端子４５と直接的に接続され、カソードパッド２５は、ダミーパッド３７を経由してカソード端子４５と間接的に接続されている。
このように構成される半導体装置１００には、第１実施形態に示した構成同様の効果を期待することができる。具体的には、全ての半導体チップ２０，３０，７０にそれぞれ形成された表面電極としてのゲート電極のパッド２２，３２，７２のうち、半導体チップ７０のゲートパッド７２が、隣接する半導体チップ２０のゲートパッド２２及び半導体チップ３０のゲートパッド３２を経由して、ゲート端子４２と間接的に接続されている。また、半導体チップ２０のゲートパッド２２は、隣接する半導体チップ３０のゲートパッド３２を経由して、ゲート端子４２と間接的に接続されている。すなわち、ボンディングワイヤ６０を介してゲート端子４２と直接的に接続されているゲートパッドの数が低減されている。これにより、ボンディングワイヤ６０同士の交差箇所が低減され、射出成形時におけるボンディングワイヤ６０の接触を抑制することができる。
さらに、本実施形態においては、複数の半導体チップ２０，３０，７０のうち、一部の半導体チップ（本実施形態においては半導体チップ２０）のみに形成された温度検出用ダイオード素子のアノードパッド２４及びカソードパッド２５が、半導体チップ３０のダミーパッド３６，３７を経由して、対応するアノード端子４４及びカソード端子４５と間接的に接続されている。すなわち、アノードパッド２４及びカソードパッド２５と対応するアノード端子４４及びカソード端子４５との電気的な接続ラインが、他のボンディングワイヤ６０と交差しないように、迂回経路となっている。これにより、ボンディングワイヤ６０同士の交差箇所がさらに低減され、射出成形時におけるボンディングワイヤ６０の接触を効果的に抑制することができる。
特に本実施形態においては、図４に示すように、ゲート端子４２、アノード端子４４、カソード端子４５と電気的に接続されるゲートパッド２２，３２，７２、アノードパッド２４、カソードパッド２５、及びダミーパッド３６，３７のうち、半導体チップ３０に形成されたゲートパッド３２、ダミーパッド３６，３７のみが、ボンディングワイヤ６０を介して対応するゲート端子４２、アノード端子４４、及びカソード端子４５と直接的に接続されている。すなわち、ゲート端子４２、アノード端子４４、及びカソード端子４５と直接的に接続される半導体チップが１つとなっている。したがって、ボンディングワイヤ６０同士の交差箇所がより低減されている。詳しくは、図４に示すように、表面電極のパッド２２〜２５，３２，３３，３６，３７，７２，７３、及び、表面電極に対応する外部接続用端子４０（４２〜４５）の配置の効果も相俟って、ボンディングワイヤ６０同士が全く交差しない構成となっている。したがって、射出成形時におけるボンディングワイヤ６０同士の接触をより効果的に抑制することができる。
また、本実施形態においては、隣接する半導体チップ（半導体チップ７０と半導体チップ２０）における、ゲートパッド７２，２２がボンディングワイヤ６０を介して接続され、隣接する半導体チップ（半導体チップ２０と半導体チップ３０）における、ゲートパッド２２，３２、アノードパッド２４，３４、及びカソードパッド２５，３５がボンディングワイヤ６０を介してそれぞれ接続されている。すなわち、表面電極のパッド間を接続するボンディングワイヤ６０の長さが短くなっており、これにより、射出成形時の樹脂の圧力によるボンディングワイヤ６０のたわみ量が低減される。したがって、ボンディングワイヤ６０同士の接触を効果的に抑制することができる。
また、本実施形態でも、外部接続用端子４０（４１〜４５）において、半導体チップ２０，３０，７０に構成された素子との接続部（各端子４１〜４５の一端側）も互いに近い位置となっており、封止樹脂部５０から露出される一端側も互いに近い位置となっている。したがって、例えば制御回路などが構成された他の装置との接続構造を簡素化することができる。
なお、本実施形態においては、３つの半導体チップ２０，３０，７０のうち、真ん中の半導体チップ２０のみが温度検出用ダイオード素子（アノードパッド２４及びカソードパッド２５）を有し、一端の半導体チップ７０のみがダミーパッド３６，３７を有する例を示した。しかしながら、複数の半導体チップのうち、一部の半導体チップが温度検出用ダイオード素子（アノードパッド及びカソードパッド）を有し、残りの一部（少なくとも１つ）の半導体チップがダミーパッドを有する構成であれば採用することができる。例えば３つの半導体チップ２０，３０，７０のうち、半導体チップ２０，７０に温度検出用ダイオード素子（アノードパッド及びカソードパッド）が形成され、一端の半導体チップ３０のみにダミーパッドが形成された構成としても良い。もしくは、３つの半導体チップ２０，３０，７０のうち、半導体チップ７０のみに温度検出用ダイオード素子（アノードパッド及びカソードパッド）が形成され、他の半導体チップ２０，３０にダミーパッドが形成された構成としても良い。この場合、半導体チップ７０に形成された温度検出用ダイオード素子（アノードパッド及びカソードパッド）が、半導体チップ２０に形成されたダミーパッドを介して、半導体チップ３０に形成されたダミーパッドと接続され、半導体チップ３０のダミーパッドがアノード端子４４及びカソード端子４５と接続された構成となっている。
また、本実施形態においては、ソース電極のパッド２３，３３，７３が、全てボンディングワイヤ６０を介してソース端子４３と直接的に接続され、ゲート電極のパッド２２，３２，７２のうち、ゲートパッド７２がゲートパッド２２，３２を経由し、ゲートパッド２２がゲートパッド３２を経由して、ゲート端子４２と間接的に接続される例を示した。しかしながら、第１実施形態にも示したように、半導体装置１００としては、互いに並列に接続された複数の半導体チップのうち、一部の半導体チップにおける少なくとも１つの表面電極のパッドが、他の半導体チップにおける対応する表面電極のパッド（ダミーパッドを含む）を経由して、対応する外部接続用端子と間接的に接続された構成であれば採用することができる。例えば、本実施形態に示した構成において、ソースパッド３３がソースパッド２３，７３を経由し、ソースパッド２３がソースパッド７３を経由して、ソース端子４３と間接的に接続される構成としても良い。また、表面電極のパッド間を接続するボンディングワイヤ６０は、隣接する半導体チップ（本実施形態では、半導体チップ７０と半導体チップ２０、又は、半導体チップ２０と半導体チップ３０）におけるパッド間の接続に限定されるものではない。例えば、互いに隣接する関係にない半導体チップのパッド間（例えば半導体チップ３０と半導体チップ７０）を、ボンディングワイヤ６０で接続することで、ボンディングワイヤ６０の交差箇所を減らすようにしても良い。しかしながら、この場合、ボンディングワイヤ６０の長さが長くなり、射出成形時に撓みやすくなる。したがって、隣接する半導体チップにおけるパッド間を接続する構成のほうが好ましい。
また、本実施形態においては、基材１０の表面１０ａ上に３つの半導体チップ２０，３０，７０が搭載された例を示した。しかしながら、基材１０の表面１０ａ上に４つ以上の半導体チップが搭載された構成としても良い。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
本実施形態においては、縦型素子として、縦型ＭＯＳトランジスタ素子の例を示した。しかしながら、縦型素子としては、ＩＧＢＴ素子などを採用することもできる。
第１実施形態に係る半導体装置の概略構成を示す平面図である。 図１のＩＩ−ＩＩ線に沿う断面図である。 第１実施形態に係る半導体装置の変形例を示す平面図である。 第２実施形態に係る半導体装置の概略構成を示す平面図である。
符号の説明
１０・・・基材
２０，３０，７０・・・半導体チップ
２２，３２，７２・・・ゲートパッド
２３，３３，７３・・・ソースパッド
２４，３４・・・アノードパッド
２５，３５・・・カソードパッド
３６，３７・・・ダミーパッド
４０，４１〜４５・・・外部接続用端子
６０・・・ボンディングワイヤ
１００・・・半導体装置

Claims (9)

  1. 半導体基板の表面側に表面電極として第１電極が形成され、裏面側に裏面電極として第２電極が形成され、前記第１電極と前記第２電極との間に電流が流れるように構成された縦型素子をそれぞれ有する複数の半導体チップと、
    複数の前記半導体チップが裏面側を固定面として並んで固定された基材と、
    前記表面電極及び前記裏面電極に対応して設けられ、対応する前記電極との接続部位が互いに近い位置とされた複数の外部接続用端子と、
    前記半導体チップ、前記基材の少なくとも一部、及び前記外部接続用端子の一部を封止する封止樹脂部と、を備え、
    前記基板上に前記半導体チップが固定された状態で前記第２電極が互いに電気的に接続され、前記表面電極のパッドがボンディングワイヤを介して対応する前記外部接続用端子と電気的に接続された半導体装置であって、
    複数の前記半導体チップのうち、一部の前記半導体チップは、少なくとも１つの前記表面電極のパッドが、他の前記半導体チップにおける対応する前記表面電極のパッドを経由して、対応する前記外部接続用端子と間接的に接続されていることを特徴とする半導体装置。
  2. 一部の前記半導体チップにおいて、少なくとも１つの前記表面電極のパッドが、前記ボンディングワイヤを介して、隣接する前記半導体チップにおける対応する前記表面電極のパッドと接続されていることを特徴とする請求項１に記載の半導体装置。
  3. 複数の前記半導体チップのうち、１つの前記半導体チップにおける前記表面電極のパッドのみが、前記ボンディングワイヤを介して、対応する前記外部接続用端子と直接的に接続されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 前記基材と、前記第２電極に対応する前記外部接続用端子とが、導電材料からなる１つのリードとして一体に構成されていることを特徴とする請求項１〜３いずれか１項に記載の半導体装置。
  5. 前記基材は、前記第２電極と電気的に接続される配線パターンを有する配線基板であることを特徴とする請求項１〜３いずれか１項に記載の半導体装置。
  6. 前記基材は、前記半導体チップ搭載面を除く表面部位の少なくとも一部が、前記封止樹脂部から露出されていることを特徴とする請求項１〜５いずれかに記載の半導体装置。
  7. 複数の前記外部接続用端子は、同一のリードフレームから形成されていることを特徴とする請求項１〜６いずれか１項に記載の半導体装置。
  8. 少なくとも１つの前記半導体チップが、前記表面電極として、温度検出用ダイオード素子のアノード電極とカソード電極を有することを特徴とする請求項１〜７いずれか１項に記載の半導体装置。
  9. 少なくとも１つの前記半導体チップには、前記アノード電極のパッド及び前記カソード電極のパッドの少なくとも一方と対応する前記外部接続用端子との間の中継点としての電気的機能のみを有するダミーパッドが形成され、
    前記アノード電極及び前記カソード電極の少なくとも一方は、前記ダミーパッドを経由して、対応する前記外部接続用端子と間接的に接続されていることを特徴とする請求項８に記載の半導体装置。
JP2007315176A 2007-12-05 2007-12-05 半導体装置 Pending JP2009141083A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007315176A JP2009141083A (ja) 2007-12-05 2007-12-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007315176A JP2009141083A (ja) 2007-12-05 2007-12-05 半導体装置

Publications (1)

Publication Number Publication Date
JP2009141083A true JP2009141083A (ja) 2009-06-25

Family

ID=40871430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007315176A Pending JP2009141083A (ja) 2007-12-05 2007-12-05 半導体装置

Country Status (1)

Country Link
JP (1) JP2009141083A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013140928A1 (ja) * 2012-03-21 2013-09-26 住友電気工業株式会社 半導体デバイス
JP2020038885A (ja) * 2018-09-03 2020-03-12 トヨタ自動車株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02219257A (ja) * 1989-02-20 1990-08-31 Sanyo Electric Co Ltd マルチチップ型半導体装置とその製造方法
JP2003142689A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置
JP2004289103A (ja) * 2002-06-13 2004-10-14 Matsushita Electric Ind Co Ltd 半導体デバイス及びその製造方法
JP2004363339A (ja) * 2003-06-05 2004-12-24 Toyota Industries Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02219257A (ja) * 1989-02-20 1990-08-31 Sanyo Electric Co Ltd マルチチップ型半導体装置とその製造方法
JP2003142689A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置
JP2004289103A (ja) * 2002-06-13 2004-10-14 Matsushita Electric Ind Co Ltd 半導体デバイス及びその製造方法
JP2004363339A (ja) * 2003-06-05 2004-12-24 Toyota Industries Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013140928A1 (ja) * 2012-03-21 2013-09-26 住友電気工業株式会社 半導体デバイス
JP2020038885A (ja) * 2018-09-03 2020-03-12 トヨタ自動車株式会社 半導体装置
JP7139799B2 (ja) 2018-09-03 2022-09-21 株式会社デンソー 半導体装置

Similar Documents

Publication Publication Date Title
US7821128B2 (en) Power semiconductor device having lines within a housing
JP6065979B2 (ja) 半導体装置
TWI593031B (zh) Semiconductor integrated circuit device
JP2007142138A (ja) 半導体装置
JP7649171B2 (ja) 半導体装置
JP4746061B2 (ja) 半導体装置
CN110176446B (zh) 半导体装置
CN111403542B (zh) 光耦合装置及其安装部件
JP4695041B2 (ja) 半導体装置
JP4860442B2 (ja) 半導体装置
JP2005142189A (ja) 半導体装置
JP4449724B2 (ja) 半導体モジュール
JP2009141083A (ja) 半導体装置
JP2006121004A (ja) パワーｉｃ
JP5665206B2 (ja) 半導体装置
JP2007306748A (ja) 電力用半導体装置
WO2022153902A1 (ja) 半導体装置
JP2007027404A (ja) 半導体装置
JP2023075744A (ja) 半導体装置
JP2009111319A (ja) 半導体装置および半導体装置の検査方法
JP2015019115A (ja) 半導体装置
JP2013207168A (ja) 半導体モジュール
JP5388235B2 (ja) 半導体装置
JP4258411B2 (ja) 半導体装置
JP2006294729A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120522