JP7139799B2 - 半導体装置 - Google Patents

Description

本明細書が開示する技術は、半導体装置に関する。

特許文献１に、半導体装置が開示されている。この半導体装置は、並列に接続された複数の半導体素子と、複数の半導体素子を封止する封止体と、封止体の内外に亘って延びる複数の信号端子とを備える。各々の半導体素子は信号パッドを有しており、それぞれの信号バッドに対して一つの信号端子が接続されている。

国際公開２０１３／１７９５４７号

上記した半導体装置では、各々の半導体素子に対して、信号端子が個別に設けられている。このような構成であると、多くの信号端子が必要になるとともに、その信号端子の配列方向に沿って複数の半導体素子を配置する必要があり、半導体装置の大型化を招いてしまう。そこで、半導体装置の小型化を図るために、二以上の半導体素子で信号端子を共通化して、必要とされる信号端子の数を削減するとともに、当該二以上の半導体素子を、信号端子の長手方向に沿って配列させることが考えられる。しかしながら、このような構成であると、一つの半導体素子は信号端子に近接して配置されるが、他の半導体素子は信号端子から離れて配置されることになる。それらの半導体素子と信号端子とを接続するためには、例えば信号端子を封止体の内部で延長することも考えられるが、構造の複雑化を招いてしまう。このような問題を鑑み、本明細書は、複数の半導体素子を有する半導体装置を小型化するための技術を提供する。

本明細書が開示する半導体装置は、第１半導体素子及び第２半導体素子と、第１半導体素子及び第２半導体素子を封止する封止体と、封止体の内外に亘って延びる複数の信号端子とを備える。第１半導体素子及び第２半導体素子の各々は、複数の信号パッドと、複数の信号パッドの一つと電気的に接続された中継パッドとを有する。第１半導体素子及び第２半導体素子は、複数の信号端子の長手方向に沿って配列されているとともに、各々の中継パッドが互いに近接するように、第２半導体素子が第１半導体素子に対して回転して配置されている。複数の信号端子は、第１半導体素子の複数の信号パッドにそれぞれ接続されており、第１半導体素子の中継パッドは、第２半導体素子の中継パッドに接続されている。

上記した半導体素子では、各々の半導体素子が、複数の信号パッドに加えて、複数の信号パッドの一つに接続された中継パッドを有している。各々の半導体素子の中継パッドは互いに接続されており、第２半導体素子は、第１半導体素子を介して信号端子に接続されている。このような構成によると、二つの半導体素子を信号端子の長手方向に沿って配列した場合でも、例えば信号端子を封止体の内部で延長することなく、信号端子の共通化を図ることができる。ここで、第２半導体素子は、第１半導体素子に対して回転して配置されており、二つの半導体素子の中継パッドは互いに近接している。従って、それらの中継パッドの接続も簡素な構造で行うことができる。このように、上記した構成によると、構造の複雑化を招くことなく、複数の半導体素子を有する半導体装置の小型化を図ることができる。

実施例１の半導体装置１０の平面図を示す。 下側導体板２２、２４に対して垂直な方向から、実施例１の半導体装置１０の内部構造を示す。 実施例１の半導体装置１０の回路構造を示す。 図１中のＩＶ－ＩＶ線における断面図。 図１中のＶ－Ｖ線における断面図。

図面を参照して、実施例の半導体装置１０について説明する。本実施例の半導体装置１０は、パワー半導体装置であって、例えば電気自動車、ハイブリッド車、燃料電池車といった電動自動車において、コンバータやインバータといった電力変換回路に用いることができる。但し、半導体装置１０の用途は特に限定されない。半導体装置１０は、様々な装置や回路に広く採用することができる。

図１－図５に示すように、半導体装置１０は、第１半導体素子１２と、第２半導体素子１４と、第３半導体素子１６と、第４半導体素子１８と、これらの半導体素子１２、１４、１６、１８を封止する封止体５０とを備える。封止体５０は、絶縁性材料で構成されている。特に限定されないが、本実施例における封止体５０は、例えばエポキシ樹脂といった熱硬化性樹脂をモールド成形したものである。

四つの半導体素子１２、１４、１６、１８は、パワー半導体素子であり、互いに同一の構成を有する。第１半導体素子１２は、下面電極１２ａ、上面電極１２ｂ、複数の信号パッド１２ｃ及び中継パッド１２ｄを有する。下面電極１２ａは、第１半導体素子１２の下面に位置しており、上面電極１２ｂ、複数の信号パッド１２ｃ及び中継パッド１２ｄは、第１半導体素子１２の上面に位置している。複数の信号パッド１２ｃには、ゲート信号パッド１２ｇが含まれている。そして、中継パッド１２ｄは、第１半導体素子１２の内部において、ゲート信号パッド１２ｇに接続されている。

同様に、第２半導体素子１４は、下面電極１４ａ、上面電極１４ｂ、ゲート信号パッド１４ｇを含む複数の信号パッド１４ｃ、及び、ゲート信号パッド１４ｇに接続された中継パッド１４ｄを有する。第３半導体素子１６は、下面電極１６ａ、上面電極１６ｂ、ゲート信号パッド１６ｇを含む複数の信号パッド１６ｃ、及び、ゲート信号パッド１６ｇに接続された中継パッド１６ｄを有する。第４半導体素子１８は、下面電極１８ａ、上面電極１８ｂ、ゲート信号パッド１８ｇを含む複数の信号パッド１８ｃ、及び、ゲート信号パッド１８ｇに接続された中継パッド１８ｄを有する。

一例ではあるが、各々の半導体素子１２、１４、１６、１８は、ＲＣ（Reverse Conducting）－ＩＧＢＴ（Insulated Gate Bipolar Transistor）であり、単一の半導体基板にＩＧＢＴとダイオードとが一体に形成されている。ＩＧＢＴのコレクタ及びダイオードのカソードは、下面電極１２ａ、１４ａ、１６ａ、１８ａに接続されており、ＩＧＢＴのエミッタ及びダイオードのアノードは、上面電極１２ｂ、１４ｂ、１６ｂ、１８ｂに接続されている。そして、ゲート信号パッド１２ｇ、１４ｇ、１６ｇ、１８ｇは、ＩＧＢＴのゲートに接続されている。なお、各々の半導体素子１２、１４、１６、１８は、ＲＣ－ＩＧＢＴに限定されず、単なるＩＧＢＴやＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）といった、他の種類のパワー半導体素子であってもよい。また、半導体基板の材料についても特に限定されず、例えば、シリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）又は窒化物半導体であってもよい。

半導体装置１０は、第１下側導体板２２と、第１上側導体板２４と、第２下側導体板２６と、第２上側導体板２８とをさらに備える。各々の導体板２２、２４、２６、２８は、銅又はその他の金属といった導体で構成されている。なお、各々の導体板２２、２４、２６、２８は、絶縁体の基板上に導体層が形成された積層基板（絶縁基板とも称される）であってもよい。第１下側導体板２２と第１上側導体板２４は互いに対向しており、それらの間に第１半導体素子１２及び第２半導体素子１４が配置されている。第１半導体素子１２及び第２半導体素子１４の下面電極１２ａ、１４ａは共に、第１下側導体板２２へはんだ付けされており、第１半導体素子１２及び第２半導体素子１４の上面電極１２ｂ、１４ｂは共に、導体スペーサ１３、１５を介して第１上側導体板２４にはんだ付けされている。これにより、第１半導体素子１２及び第２半導体素子１４は、第１下側導体板２２と第１上側導体板２４との間で、電気的に並列に接続されている。

同様に、第２下側導体板２６と第２上側導体板２８は互いに対向しており、それらの間に第３半導体素子１６及び第４半導体素子１８が配置されている。第３半導体素子１６及び第４半導体素子１８の下面電極１６ａ、１８ａは共に、第２下側導体板２６へはんだ付けされており、第３半導体素子１６及び第４半導体素子１８の上面電極１６ｂ、１８ｂは共に、導体スペーサ１７、１９を介して第１上側導体板２４にはんだ付けされている。これにより、第３半導体素子１６及び第４半導体素子１８は、第２下側導体板２６と第２上側導体板２８との間で、電気的に並列に接続されている。また、第２下側導体板２６は、封止体５０の内部に位置する継手部３８において、第１上側導体板２４と電気的に接続されている。これにより、第１半導体素子１２と第２半導体素子１４との並列回路に、第３半導体素子１６と第４半導体素子１８との並列回路が直列に接続されている。

第１下側導体板２２は、封止体５０の下面で外部に露出しており、第１上側導体板２４は、封止体５０の上面で外部に露出している。これにより、第１下側導体板２２及び第１上側導体板２４は、半導体装置１０において導電経路の一部を構成するだけでなく、第１半導体素子１２及び第２半導体素子１４を外部へ放出する放熱板としても機能する。同様に、第２下側導体板２６は、封止体５０の下面で外部に露出しており、第２上側導体板２８は、封止体５０の上面で外部に露出している。これにより、第２下側導体板２６及び第２上側導体板２８についても、半導体装置１０において導電経路の一部を構成するだけでなく、第３半導体素子１６及び第４半導体素子１８を外部へ放出する放熱板としても機能する。

半導体装置１０は、第１電力端子（Ｐ端子）３２、第２電力端子３４（Ｎ端子）及び第３電力端子（Ｏ端子）３６をさらに備える。各々の電力端子３２、３４、３６は、封止体５０の内外に亘って延びている。一例ではあるが、三つの電力端子３２、３４、３６は、互いに平行であって、封止体５０から同じ方向に突出している。第１電力端子３２は、封止体５０の内部で第１下側導体板２２に接続されており、詳しくは、第１下側導体板２２と一体に形成されている。第２電力端子３４は、封止体５０の内部で第２上側導体板２８に接続されており、詳しくは、継手部４０において第２上側導体板２８にはんだ付けされている。そして、第３電力端子３６は、封止体５０の内部で第２下側導体板２６に接続されており、詳しくは、第２下側導体板２６と一体に形成されている。

以上の構成により、本実施例の半導体装置１０では、第１電力端子３２と第３電力端子３６との間に、第１半導体素子１２と第２半導体素子１４との並列回路が構成されている。そして、第３電力端子３６と第２電力端子３４との間に、第３半導体素子１６と第４半導体素子１８との並列回路が直列に接続されている。このような回路構造を有することから、本実施例の半導体装置１０は、コンバータやインバータといった電力変換回路において、上下一対のアームを構成することができる。

半導体装置１０はさらに、複数の第１信号端子４２と、複数の第２信号端子４４とを備える。各々の信号端子４２、４４は、封止体５０の内外に亘って延びている。複数の第１信号端子４２は、互いに平行であって、封止体５０から同じ方向に突出している。複数の第１信号端子４２は、封止体５０の内部において、第１半導体素子１２の複数の信号パッド１２ｃにそれぞれ接続されている。なお、複数の第１信号端子４２には、第１ゲート信号端子４２ｇが含まれており、第１ゲート信号端子４２ｇは第１半導体素子１２のゲート信号パッド１２ｇに接続されている。なお、本実施例では、複数の第１信号端子４２と複数の信号パッド１２ｃとの間が、ボンディングワイヤ４６を介して接続されている。但し、他の実施形態として、複数の第１信号端子４２と複数の信号パッド１２ｃとの間は、例えばはんだ付けやろう付け等によって、直接的に接続されてもよい。

同様に、複数の第２信号端子４４は、互いに平行であって、封止体５０から同じ方向に突出している。複数の第２信号端子４４は、封止体５０の内部において、第３半導体素子１６の複数の信号パッド１６ｃにそれぞれ接続されている。なお、複数の第２信号端子４４には、第２ゲート信号端子４４ｇが含まれており、第２ゲート信号端子４４ｇは第３半導体素子１６のゲート信号パッド１６ｇに接続されている。なお、複数の第２信号端子４４は、ボンディングワイヤ４８を介して、複数の信号パッド１６ｃに接続されている。但し、他の実施形態として、複数の第２信号端子４４は、はんだ付け等により、複数の信号パッド１６ｃへ直接的に接続されてもよい。

本実施例の半導体装置１０では、第１半導体素子１２と第２半導体素子１４が、第１信号端子４２の長手方向に沿って配列されている。言い換えると、図２に示す平面視において、第１半導体素子１２と第２半導体素子１４は、第１信号端子４２の延長線に沿って配列されている。従って、第２半導体素子１４は、第１信号端子４２から離れて配置されており、両者の間に第１半導体素子１２が介在している。そのことから、第２半導体素子１４の複数の信号パッド１４ｃは、第１信号端子４２へ接続されていない。その代わりに、第１半導体素子１２の中継パッド１２ｄが、ボンディングワイヤ４７を介して、第２半導体素子１４の中継パッド１４ｄに接続されている。

前述したように、各々の半導体素子１２、１４において、中継パッド１２ｄ、１４ｄは、ゲート信号パッド１２ｇ、１４ｇに接続されている。従って、複数の第１信号端子４２のうち、第１ゲート信号端子４２ｇについては、第１半導体素子１２を介して第２半導体素子１４に接続されている。これにより、第１ゲート信号端子４２ｇは、二つの半導体素子１２、１４の間で共通化されている。このような構造によると、必要とされる第１信号端子４２の数を削減することができ、半導体装置１０の小型化（特に、複数の第１信号端子４２の配列方向における寸法の削減）を図ることができる。

ここで、第２半導体素子１４は、第１半導体素子１２に対して９０度回転して配置されており、二つの半導体素子１２、１４の中継パッド１２ｄ、１４ｄは互いに近接している。従って、それらの中継パッド１２ｄ、１４ｄの接続は、例えばワイヤボンディングのように、簡素な構造で行うことができる。このように、二つの半導体素子１２、１４を互いに異なる姿勢（向き）で配置することにより、二つの半導体素子１２、１４が同じ構成を有する場合でも（即ち、使用部品を共通化しても）、それらの中継パッド１２ｄ、１４ｄを互いに近接させることができる。なお、第１半導体素子１２に対して第２半導体素子１４を回転させる角度は、９０度に限定されない。その角度は、二つの中継パッド１２ｄ、１４ｄが互いに近接するように、半導体素子１２、１４の構造（特に、中継パッド１２ｄ、１４ｄの配置）に応じて適宜定めることができる。

本実施例の半導体装置１０では、第１ゲート信号端子４２ｇが、二つの半導体素子１２、１４に接続されているので、単一の第１ゲート信号端子４２ｇに所定のゲート駆動信号を与えることで、並列に接続された二つの半導体素子１２、１４をそれぞれ駆動することができる。その一方で、第１ゲート信号端子４２ｇを除く、他の第１信号端子４２については、第２半導体素子１４への接続が省略されている。これらの他の信号端子４２は、第１半導体素子１２の信号パッド１２ｃに接続されており、第１半導体素子１２の電流、温度、電圧といった動作状態を示す信号を出力する。そのことから、本実施例の半導体装置１０では、第１半導体素子１２の動作状態（電流、温度、電圧等）を外部から検出し得る一方で、第２半導体素子１４の動作状態については、外部から検出し得ない構成となっている。しかしながら、二つの半導体素子１２、１４は互いに並列接続されており、その動作も同期して制御される。従って、二つの半導体素子１２、１４の間において、電流、温度、電圧といった動作状態に大きな差異が生じることは、通常想定されない。そのことから、第１半導体素子１２の動作状態のみを検出し、それに基づいて二つの半導体素子１２、１４の動作を制御しても（即ち、第１ゲート信号端子４２ｇへ共通のゲート駆動信号を与えても）、二つの半導体素子１２、１４の過熱や過電流をそれぞれ避けることができる。

同様に、第３半導体素子１６と第４半導体素子１８についても、第２信号端子４４の長手方向に沿って配列されている。即ち、図２に示す平面視において、第３半導体素子１６と第４半導体素子１８は、第２信号端子４４の延長線に沿って配列されている。そして、第３半導体素子１６の中継パッド１６ｄが、ボンディングワイヤ４９を介して、第４半導体素子１８の中継パッド１８ｄに接続されている。これにより、複数の第２信号端子４４のなかで、第２ゲート信号端子４４ｇについては、第３半導体素子１６を介して第４半導体素子１８に接続されており、二つの半導体素子１６、１８の間で共通化されている。このように、第２信号端子４４の数についても削減されており、半導体装置１０の小型化（特に、複数の第１信号端子４２の配列方向における寸法の削減）が図られている。ここで、第４半導体素子１８は、第３半導体素子１６に対して９０度回転して配置されている。この理由は前述と同様であり、二つの半導体素子１６、１８の中継パッド１６ｄ、１８ｄを互いに近接させて、それらの間を接続する構造（例えばワイヤボンディング）の簡素化が図られている。

以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。

１０：半導体装置
１２、１４、１６、１８：半導体素子
１２ｃ、１４ｃ、１６ｃ、１８ｃ：信号パッド
１２ｄ、１４ｄ、１６ｄ、１８ｄ：中継パッド
１２ｇ、１４ｇ、１６ｇ、１８ｇ：ゲート信号パッド
２２：第１下側導体板
２４：第１上側導体板
２６：第２下側導体板
２８：第２上側導体板
３２、３４、３６：電力端子
４２：第１信号端子
４２ｇ：第１ゲート信号端子
４４：第２信号端子
４４ｇ：第２ゲート信号端子
５０：封止体

Claims (1)

1. 第１半導体素子及び第２半導体素子と、
   前記第１半導体素子及び前記第２半導体素子を封止する封止体と、
   前記封止体の内外に亘って延びる複数の信号端子と、を備え、
   前記第１半導体素子及び前記第２半導体素子の各々は、上面と、前記上面に設けられた複数の信号パッドと、前記複数の信号パッドの一つと電気的に接続されているとともに前記上面の角部に設けられた中継パッドとを有し、
   前記第１半導体素子及び前記第２半導体素子は、前記複数の信号端子の長手方向に沿って配列されているとともに、各々の前記中継パッドが互いに近接するように、前記第２半導体素子が前記第１半導体素子に対して９０度回転して配置されており、
   前記複数の信号端子は、前記第１半導体素子の前記複数の信号パッドにそれぞれ接続されており、
   前記第１半導体素子の前記中継パッドは、前記第２半導体素子の前記中継パッドに接続されている、
   半導体装置。

Images