JP2009111065A - 光半導体装置 - Google Patents

Abstract

【課題】マルチビームレーザダイオード素子の特性向上を図る。
【解決手段】ＧａＡｓチップ４のｐ型電極２１にはＡｕメッキ層からなる応力緩和層３０が設けられており、サブマウント９のチップ実装面に形成した素子固定部４０にも同様の応力緩和層４２が設けられている。応力緩和層３０、４２を構成するＡｕのヤング率はＧａＡｓのヤング率よりも低いので、ＧａＡｓチップ４とサブマウント９の線膨張係数差に起因する残留応力は、これらの応力緩和層３０、４２によって吸収・緩和される。これにより、ＧａＡｓチップ４の残留応力が低減されるので、レーザダイオード素子の特性変動が抑制される。
【選択図】図２

Description

本発明は、光半導体装置に関し、特に、半導体レーザダイオード(Laser Diode；ＬＤ)素子を有する光半導体装置に適用して有効な技術に関するものである。

光通信システムの光源や情報処理機器の光源として多用されているレーザダイオード素子は、ＧａＡｓなどからなる化合物半導体基板の主面にＡｌＧａＩｎＰ、ＧａＩｎＰ、ＧａＡｓなどからなる多層の半導体層をエピタキシャル成長させた構造になっている。

上記多層の半導体層の中層には活性層が設けられており、活性層を挟む層の一方を第１導電型の半導体層とし、他方を第２導電型の半導体層とすることによって、ｐｎ接合（ｐｎジャンクション）を形成している。また、レーザ発振をさせるための共振器（光導波路）を形成するために、リッジ構造を採用するなど、種々の構造が採用されている。

上記レーザダイオード素子が形成された化合物半導体基板（チップ）は、パッケージ内に配置されるサブマウントと呼称される熱伝導性の良好な材料（例えばＡｌＮ、ＳｉＣなど）からなる支持基板に半田で固定されて使用される。また、レーザダイオード素子の発光時に発生する熱を効率的に外部に放散するために、熱発生源となるｐｎ接合（ジャンクション）が支持基板に近接した状態で固定するジャンクションダウン方式を採用することが多い。

上記したＡｌＮやＳｉＣなどのサブマウント材料は、レーザダイオード素子の発光時に発生する熱を放熱する機能としては十分な材料であるが、ＧａＡｓの線膨張係数が５．９×１０^−６／℃であるの対し、ＡｌＮとＳｉＣの線膨張係数は、それぞれ４．６×１０^−６／℃、４．０×１０^−６／℃と小さい。そのため、半導体基板を支持基板に半田接合した後は、半導体基板と支持基板の上記した線膨張係数差に起因して半導体基板に歪み応力が残留し、これがレーザダイオード素子の特性変動を引き起こす。

特開２００６−２７８６９４号公報（特許文献１）に記載された光半導体装置は、半導体基板の電極（支持基板に接続される側の電極）に厚いＡｕメッキ層からなる応力緩和層を設けることによって、上記した歪み応力の残留を低減する技術を開示している。
特開２００６−２７８６９４号公報

レーザダイオード素子が形成された半導体基板をサブマウントに実装する際には、従来よりＰｂ−Ｓｎ半田が広く使用されてきた。Ｐｂ−Ｓｎ半田は、比較的低温（約２００℃）での接合が可能であり、また、実装後に半田がクリープ変形することによって応力緩和を図ることが可能であった。

しかし、近年の環境対策（Ｐｂフリー化）によってＰｂ−Ｓｎ半田が使用できなくなっていることから、上記光半導体装置の分野においても、Ａｕ−Ｓｎ半田のようなＰｂフリー半田への転換が進められている。ところが、Ａｕ−Ｓｎ半田は、実装温度が３００℃〜３５０℃と高いことから、前記特許文献１に記載された技術では、実装後の半導体基板に残留する歪み応力を低減することが困難になっている。

このため、特に、半導体基板に複数の共振器を形成したマルチビームレーザダイオード素子においては、上記残留歪みの影響で、波長や偏光特性がビーム毎に異なってしまうという問題が生じている。また、シングルビームの場合は、単ビーム内の特性としては問題にならないが、ロット単位で見ると偏光特性にばらつきが生じ、信頼性や歩留まりが低下する原因となっている。

本発明の目的は、光半導体装置において、半導体基板と支持基板の線膨張係数差に起因して半導体基板に歪み応力が残留し、レーザダイオード素子の特性が変動するという不具合を解消する技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明の光半導体装置は、半導体基板と、前記半導体基板の第１の面に形成され、かつレーザ発振する共振器が形成される多層の半導体層と、前記多層の半導体層上に形成される導体層を多層に積層した第１の電極と、前記半導体基板の前記第１の面の反対面となる第２の面に形成される第２の電極とを有するレーザダイオード素子と、前記第１の面に前記レーザダイオード素子の前記第１の電極を固定するための導体層からなる素子固定部を有する支持基板とを有し、前記支持基板の前記素子固定部に接合材を介して前記レーザダイオード素子の前記第１の電極が接続される光半導体装置であって、前記支持基板の前記素子固定部には、前記半導体基板と前記支持基板との熱膨張係数差に起因して、前記半導体基板に加わる応力を緩和・吸収するための第１の応力緩和層が設けられているものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

支持基板の素子固定部に応力緩和層を設けることにより、半導体基板と支持基板との熱膨張係数差に起因して、前記半導体基板に加わる応力を緩和・吸収することができる。

これにより、半導体基板と支持基板の線膨張係数差に起因して半導体基板に残留する歪み応力を低減することができるので、レーザダイオード素子の特性変動を低減することができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
図１は、本実施の形態の光半導体装置を示す要部破断斜視図である。光半導体装置１は、円盤状のステム２と、このステム２の上面を覆うキャップ３とを備えたパッケージ（封止容器）を有しており、キャップ３の内部にはＧａＡｓチップ４が封止されている。ステム２は、直径が５．６ｍｍ程度、厚さが１．２ｍｍ程度のＦｅ合金からなる。キャップ３の底部の外周に設けられたフランジ部５は、図示しない接合材によってステム２の上面に固定されている。キャップ３の上面の中央部分には、透明なガラス板６が接合された丸穴７が設けられている。

ステム２の上面の中央近傍には、例えばＣｕのような熱伝導性が良好な金属からなるヒートシンク８が搭載されている。このヒートシンク８は、ロウ材（図示せず）を介してステム２の上面に接合されている。ヒートシンク８の一側面には、半田（図示せず）を介してサブマウント（支持基板）９が固定されており、このサブマウント９の一面には、半導体レーザ素子が形成されたＧａＡｓチップ４が実装されている。

サブマウント９は、ＧａＡｓチップ４の支持基板となるもので、熱伝導性が良好で、かつ熱膨張係数がＧａＡｓチップ４のそれに近い材料、例えばＡｌＮ（窒化アルミニウム）、ＳｉＣ（炭化珪素）などからなる。なお、ＧａＡｓチップ４の線膨張係数は、５．９×１０^−６／℃である。また、ＡｌＮとＳｉＣの線膨張係数は、それぞれ４．６×１０^−６／℃、４．０×１０^−６／℃である。

ＧａＡｓチップ４の表面には、図１には示さない電極（ｎ型電極）が形成されており、この電極とヒートシンク８とがＡｕワイヤ１０によって電気的に接続されている。後述するように、ＧａＡｓチップ４は、発光部となる主面側をサブマウント９と対向させるジャンクションダウン方式によって、サブマウント９の表面に実装されている。

ＧａＡｓチップ４は、その両端部（図１では上端部および下端部）からレーザ光を出射する。そのため、ＧａＡｓチップ４を支持するサブマウント９は、チップ実装面がステム２の上面に対して垂直な方向を向くようにヒートシンク８に固定されている。ＧａＡｓチップ４の上端部から放射されたレーザ光は、キャップ３の丸穴７を通じて外部に放射される。

ステム２の下面には、３本のリード１２ａ、１２ｂ、１２ｃが取り付けられている。そのうち、２本のリード１２ａ、１２ｂは、絶縁体１３を介してステム２に貫通状態で固定されている。ステム２の上面側に突出したリード１２ａの上端部とヒートシンク８とは、Ａｕワイヤ１１によって電気的に接続されている。図には示さないが、Ａｕワイヤ１１は、ヒートシンク８を介してＧａＡｓチップ４の電極（ｐ型電極）に電気的に接続されている。一方、リード１２ｃは、ステム２の下面に固定されており、ステム２と電気的に等電位状態になっている。

図２は、ＧａＡｓチップ４とサブマウント９の接合部を示す拡大断面図である。ここでは、マルチビームレーザダイオード素子の一例として、２ビームの構造を有するＧａＡｓチップ４を示している。

ＧａＡｓチップ４は、ｎ型のＧａＡｓ基板４ａの表面に形成された化合物半導体からなる多層の半導体層と、ＧａＡｓ基板４ａの裏面に形成されたｎ型電極２０とを有している。共通電極であるｎ型電極２０は、例えばＧａＡｓ基板４ａに近い側からＡｕＧｅＮｉ層とＣｒ層とＡｕ層とを順次積層した構造になっている。ＧａＡｓ基板４ａの厚さは、１００μｍ程度である。

また、半導体層は、例えばＧａＡｓ基板４ａに近い側からｎ型バッファ層２３、ｎ型クラッド層２４、活性層２５、ｐ型クラッド層２６、ｐ型エッチストップ層２７とを順次積層した構造になっており、ｐ型エッチストップ層２７の上部には、凸状のリッジ部２８が所定の間隔を置いて２個形成されている。この多層の半導体装置の中層には、レーザ発振をする共振器が形成されている。

上記多層の半導体層のうち、ｎ型バッファ層２３は厚さ０．５μｍのＧａＡｓ層で形成され、ｎ型クラッド層２４は厚さ２．０μｍのＡｌＧａＩｎＰで形成されている。活性層２５は厚さ５ｎｍのＡｌＧａＩｎＰ層からなる障壁層と、厚さ６ｎｍのＧａＩｎＰ層からなり井戸層とで形成されている。この井戸層は、３層の多重量子井戸構造を有している。ｐ型クラッド層２６は厚さ０．３μｍのＡｌＧａＩｎＰ層で形成され、ｐ型エッチストップ層２７は厚さ５ｎｍのＧａＩｎＰ層で形成されている。凸状のリッジ部２８は、厚さ１．２μｍのＡｌＧａＩｎＰ層と、厚さ０．４μｍのＧａＡｓ層からなるｐ型コンタクト層とで形成されている。

上記リッジ部２８の上部には、密着層２９を介して応力緩和層３０が形成されている。また、応力緩和層３０の上部、すなわちＧａＡｓチップ４の最表面には、バリア層３１を介してＡｕ層３２が形成されている。密着層２９、応力緩和層３０、バリア層３１およびＡｕ層３２は、ＧａＡｓチップ４のｐ型電極２１を構成し、それぞれ周知の蒸着技術によって形成される。

上記応力緩和層３０は、ＧａＡｓチップ４とサブマウント９の線膨張係数差に起因して発生する応力を吸収・緩和するために設けられており、本実施の形態では、例えば厚さが３μｍ以上のＡｕメッキ層で形成されている。密着層２９は、半導体層と応力緩和層３０との剥離を防ぐために設けられており、例えばＴｉ／Ｐｔ／Ａｕの３層膜で形成されている。また、バリア層３１は、例えばＴｉ／Ｐｔの２層膜で形成されており、応力緩和層３０を構成するＡｕメッキ層とＡｕ層３２との相互拡散を防ぐために設けられている。

一方、サブマウント９のチップ実装面には、ＧａＡｓチップ４が固定される素子固定部４０が形成されている。素子固定部４０は、サブマウント９に近い側から密着層４１、応力緩和層４２およびバリア層４３の順に蒸着形成された３層膜からなる。応力緩和層４２は、ＧａＡｓチップ４に設けられた応力緩和層３０と同じく、ＧａＡｓチップ４とサブマウント９の線膨張係数差に起因して発生する応力を吸収・緩和するために設けられており、本実施の形態では、例えば厚さが３μｍ以上のＡｕメッキ層で形成されている。密着層４１は、サブマウント９と応力緩和層４２との剥離を防ぐために設けられており、応力緩和層４２がＡｕの場合、例えばＴｉ／Ｐｔ／Ａｕの３層膜で形成されている。また、バリア層４３は、例えばＰｔ膜で形成されている。

ＧａＡｓチップ４をサブマウント９の表面に実装するには、ＧａＡｓチップ４のｐ型電極２１とサブマウント９の素子固定部４０との間にＡｕＳｎ半田３４を介在させ、３００℃〜３５０℃の温度でＡｕＳｎ半田３４を溶融させる。これにより、ｐ型電極２１の表面のＡｕ層３２と、溶融したＡｕＳｎ半田３４とが相互拡散・共晶化することによって、ＧａＡｓチップ４とサブマウント９が接合される。

図２には示さないが、ＧａＡｓチップ４のｎ型電極２０には、図１に示したＡｕワイヤ１０がボンディングされている。また、ＧａＡｓチップ４のｐ型電極２１に電気的に接続されているサブマウント９の表面には、図１に示したＡｕワイヤ１１がボンディングされている。そして、Ａｕワイヤ１０、１１を通じてｎ型電極２０とｐ型電極２１の間に所定の電圧を印加することにより、リッジ部２８の延在方向に直交するＧａＡｓチップ４の両端面からレーザ光が出射される。

このように、本実施の形態では、ＧａＡｓチップ４のｐ型電極２１に応力緩和層３０を設け、かつサブマウント９のチップ実装面に形成した素子固定部４０に応力緩和層４２を設けている。ここで、応力緩和層３０、４２を構成するＡｕのヤング率は８１ＧＰａであり、ＧａＡｓのヤング率（＝８５．５ＧＰａ）よりも低い。従って、ＧａＡｓチップ４とサブマウント９の線膨張係数差に起因する残留応力は、これらの応力緩和層３０、４２によって吸収・緩和されることになる。これにより、ＧａＡｓチップ４の残留応力が低減されるので、２つのビーム間の波長特性、ＦＦＰ特性、偏光特性などが均一化された２ビームレーザダイオードが得られる。

また、本実施の形態では、ＧａＡｓチップ４の応力緩和層３０を厚さが３μｍ以上のＡｕメッキ層で形成しているので、最表面のＡｕ層３２を極めて薄く形成することができる。これにより、ＧａＡｓチップ４をサブマウント９に実装する際に、溶融したＡｕＳｎ半田３４とＡｕ層３２との過度な相互拡散が抑制されるので、偏析や拡散状態のばらつきによる接合部の信頼性の低下が抑制される。

上記したＧａＡｓチップ４のｐ型電極２１は、最表面に従来と同じくＡｕ層３２を設けた構造になっており、素子固定部４０も、応力緩和層４２の両面に密着層４１およびバリア層４３を設けた構造になっている。従って、応力緩和層３０、４２を設けたことによって、ＧａＡｓチップ４とサブマウント９の接合強度が低下したり、ワイヤボンディング性が低下したりすることはない。

（実施の形態２）
前記実施の形態１では、素子固定部４０の応力緩和層４２をＡｕメッキ層で形成したが、本実施の形態では、この応力緩和層４２をＡｕよりもさらにヤング率が低い半田材料で形成している。Ａｕよりも低ヤング率の半田材料としては、低融点半田（融点：１３９℃）として使用されているＢｉ−Ｓｎ半田（ヤング率：３３ＧＰａ）を例示することができる。また、Ｂｉ−Ｓｎ半田以外の低ヤング率の半田材料として、Ｓｎ−Ａｇ系半田やＳｎ−Ａｇ−Ｃｕ系半田などを使用することもできる。

本実施の形態によれば、ＧａＡｓチップ４とサブマウント９の線膨張係数差に起因する残留応力を応力緩和層３０、４２によって吸収・緩和することができるので、前記実施の形態１と同様の効果を得ることができる。

（実施の形態３）
前記実施の形態１では、素子固定部４０の応力緩和層４２をＡｕメッキ層で形成したが、本実施の形態では、この応力緩和層４２をＡｕよりもさらにヤング率が低いポリイミド樹脂（ヤング率：７ＧＰａ）で形成している。ポリイミド樹脂は、有機材料であるが、その溶融温度は、ＡｕＳｎ半田３４の溶融温度よりも高いので、ＧａＡｓチップ４をサブマウント９に実装する際の高温にも耐えることができる。なお、ポリイミド樹脂は、絶縁材料であることから、ＧａＡｓチップ４とサブマウント９の電気的な導通性を確保するために、その膜厚を薄くすることが望ましい。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

前記実施の形態では、ＧａＡｓチップ４のｐ型電極２１に応力緩和層３０を設け、サブマウント９の素子固定部４０に応力緩和層４２を設けたが、サブマウント９の素子固定部４０のみに応力緩和層４２を設けるだけでもよく、ｐ型電極２１の応力緩和層３０は、必ずしも必要ではない。

前記実施の形態では、２ビームの構造を有するレーザダイオード素子に適用した例を説明したが、３ビーム以上の構造を有するマルチビームレーザダイオード素子に適用できることは勿論である。また、応力緩和層４２は、同様の効果が得られるものであれば、Ａｕメッキ層、半田、ポリイミド樹脂に限定されるものではない。

本発明は、マルチビームレーザダイオード素子のみならず、シングルビームレーザダイオード素子に適用することもできる。この場合は、ロット間での偏光特性のばらつきを抑制することができる。

本発明は、レーザダイオード素子を有する光半導体装置に適用することができる。

本発明の一実施の形態である光半導体装置を示す要部破断斜視図である。 本発明の一実施の形態である光半導体装置の要部拡大断面図である。

符号の説明

１ 光半導体装置
２ ステム
３ キャップ
４ ＧａＡｓチップ
４ａ ＧａＡｓ基板
５ フランジ部
６ ガラス板
７ 丸穴
８ ヒートシンク
９ サブマウント
１０、１１ Ａｕワイヤ
１２ａ、１２ｂ、１２ｃ リード
１３ 絶縁体
２０ ｎ型電極
２０ａ ＡｕＧｅＮｉ層
２０ｂ Ｃｒ層
２０ｃ Ａｕ層
２１ ｐ型電極
２３ ｎ型バッファ層
２４ ｎ型クラッド層
２５ 活性層
２６ ｐ型クラッド層
２７ ｐ型エッチストップ層
２８ リッジ部
２９ 密着層
３０ 応力緩和層
３１ バリア層
３２ Ａｕ層
３４ ＡｕＳｎ半田
４０ 素子固定部
４１ 密着層
４２ 応力緩和層
４３ バリア層

Claims (8)

1. 半導体基板と、
   前記半導体基板の第１の面に形成され、かつレーザ発振する共振器が形成される多層の半導体層と、
   前記多層の半導体層上に形成される導体層を多層に積層した第１の電極と、
   前記半導体基板の前記第１の面の反対面となる第２の面に形成される第２の電極とを有するレーザダイオード素子と、
   前記第１の面に前記レーザダイオード素子の前記第１の電極を固定するための導体層からなる素子固定部を有する支持基板とを有し、
   前記支持基板の前記素子固定部に接合材を介して前記レーザダイオード素子の前記第１の電極が接続される光半導体装置であって、
   前記支持基板の前記素子固定部には、前記半導体基板と前記支持基板との熱膨張係数差に起因して、前記半導体基板に加わる応力を緩和・吸収するための第１の応力緩和層が設けられていることを特徴とする光半導体装置。
2. 前記レーザダイオード素子の前記第１の電極には、前記半導体基板と前記支持基板との熱膨張係数差に起因して、前記半導体基板に加わる応力を緩和・吸収するための第２の応力緩和層が設けられていることを特徴とする請求項１記載の光半導体装置。
3. 前記半導体基板の前記第１の面には、前記共振器が複数形成されていることを特徴とする請求項１記載の光半導体装置。
4. 前記第１の応力緩和層は、Ａｕ層からなることを特徴とする請求項１記載の光半導体装置。
5. 前記第１の応力緩和層は、前記半導体基板よりもヤング率が小さい半田層からなることを特徴とする請求項１記載の光半導体装置。
6. 前記半田層は、Ｂｉ−Ｓｎ半田であることを特徴とする請求項５記載の光半導体装置。
7. 前記第１の応力緩和層は、ポリイミド樹脂からなることを特徴とする請求項１記載の光半導体装置。
8. 前記第２の応力緩和層は、Ａｕ層からなることを特徴とする請求項２記載の光半導体装置。

Images