[go: up one dir, main page]

JP2009054837A - Ｓｉｍｏｘウェーハ製造方法およびｓｉｍｏｘウェーハ - Google Patents

Ｓｉｍｏｘウェーハ製造方法およびｓｉｍｏｘウェーハ Download PDF

Info

Publication number
JP2009054837A
JP2009054837A JP2007220943A JP2007220943A JP2009054837A JP 2009054837 A JP2009054837 A JP 2009054837A JP 2007220943 A JP2007220943 A JP 2007220943A JP 2007220943 A JP2007220943 A JP 2007220943A JP 2009054837 A JP2009054837 A JP 2009054837A
Authority
JP
Japan
Prior art keywords
oxide film
wafer
film peeling
back surface
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007220943A
Other languages
English (en)
Inventor
Yoshio Murakami
義男 村上
Kenji Okita
憲治 沖田
Tomoyuki Hora
智之 洞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2007220943A priority Critical patent/JP2009054837A/ja
Priority to KR1020080084165A priority patent/KR20090023200A/ko
Priority to DE102008044649A priority patent/DE102008044649A1/de
Priority to US12/199,040 priority patent/US20090057811A1/en
Priority to TW097132923A priority patent/TW200933733A/zh
Publication of JP2009054837A publication Critical patent/JP2009054837A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】表面欠陥（Divot）が拡大しないようなエッチング条件を提供する。
【解決手段】ＢＯＸ層Ｗ４を形成するための酸素注入工程Ｓ０１および高温アニール処理工程Ｓ０４と、酸素注入をおこなう側のウェーハ表面ＷＳ１を処理する表面酸化膜剥離工程Ｓ１６と、ウェーハ裏面ＷＳ２を処理する裏面酸化膜剥離工程Ｓ１５とを有し、表裏面酸化膜剥離工程において、それぞれの酸化膜剥離条件が異なる条件として制御される。
【選択図】図１

Description

本発明は、ＳＩＭＯＸウェーハ製造方法およびＳＩＭＯＸウェーハに関するものであり、高速、低消費電力なＳＯＩ（Silicon on Insulator）デバイスを形成するための埋め込み酸化膜を有する薄膜ＳＯＩウェーハとして、現在量産に使用されている貼り合わせＳＯＩ、ＳＩＭＯＸ（Silicon Implantation of Oxygen）の２種類のうち、後者のＳＩＭＯＸウェーハに用いて好適な技術に関する。
ＳＩＭＯＸウェハは、特許文献１〜３に示すように知られており、また、ＳＯＩ層の膜厚均一性に特に優れるという特徴を有している。
ＳＩＭＯＸウェハにおいては、ＳＯＩ層として０．４μｍ以下の厚さが形成可能であり、０．１μｍ前後、さらにそれ以下の厚さのＳＯＩ層も良好に厚さ制御可能である。特に、厚さ０．０２μｍ以下のＳＯＩ層は、完全空乏型動作のＭＯＳ−ＬＳＩ形成に適用されることが多く、その場合、ＳＯＩ層自体の膜厚がＭＯＳＦＥＴ動作のしきい値電圧と比例関係があることから、性能の揃ったデバイスを歩留良く作製するには、ＳＯＩ層の膜厚均一性が重要な品質となる。その観点から、ＳＯＩ層厚均一性に優れるＳＩＭＯＸウェハは、次世代ＭＯＳＦＥＴ用基板として期待されている。
ＳＩＭＯＸウェーハは、従来から、注入時の酸素ドーズ量が高い高ドーズＳＩＭＯＸ（High dose SIMOX ）、及び、注入時の酸素ドーズ量が一桁程度低く、その後のアニール工程を高酸素雰囲気で行うＩＴＯＸ（Internal Oxidation）技術を用いることにより、埋め込み酸化膜を形成する低ドーズＳＩＭＯＸ（Low dose SIMOX）の２種類が、知られている。さらに近年、低ドーズＳＩＭＯＸの中で、最後の注入工程を、室温付近で少量のドーズで行うことでアモルファス層を形成し、より低ドーズでのＢＯＸ形成を可能にした（ＭＬＤ（Modified Low Dose ）法が、開発され、量産提供が成されている。
高ドーズＳＩＭＯＸでは、典型的には、Ｏ＋ イオンが注入エネルギー１５０Ｋｅｖ、注入ドーズが１．５×１０１８ｃｍ−２以上、基板温度５００℃の温度で注入され、１３００℃以上の温度で、酸素を０．５〜２％含むＡｒあるいは窒素雰囲気で４〜８時間のアニールを行うプロセスである。
このプロセスでは、注入時間が極めて長く、スループットが悪いこと、ＳＯＩ層の転位密度が１×１０５ ｃｍ−２〜１×１０１７ｃｍ−２と極めて高いなどの問題点があった。（非特許文献１）
低ドーズＳＩＭＯＸは、この欠点を改善するための方法であり、典型的には、注入エネルギー１５０ｋｅＶ以上、注入ドーズ４×１０１７ｃｍ−２〜１×１０１７ｃｍ−２、基板温度４００℃〜６００℃の温度で注入を行い、その後のアニールを１３００℃以上、酸素を３０〜６０％含むＡｒ雰囲気で行い、アニール中の酸素による内部酸化：ＩＴＯＸ（Internal Oxidation）によって、ＢＯＸ層を厚膜化するとともに大幅な品質向上を実現している。（非特許文献２）
さらに、低ドーズＳＩＭＯＸの改善版として、従来の高温（４００℃〜６５０℃）での酸素注入工程の後に、室温で１桁低いドーズの注入を行い、アモルファス層を表面に形成する方法（Modified Low Dose法：ＭＬＤ法）が考案されている。
この方法によると、１．５×１０１７ｃｍ−２〜６×１０１７ｃｍ−２の広い低ドーズ範囲から、連続なＢＯＸ成長が可能であり、またその後のＩＴＯＸプロセスにおいても、従来のＩＴＯＸの１．５倍の速度で内部酸化が可能になった。結果として、ＢＯＸ酸化膜（ＢＯＸ層）は、熱酸化膜に極めて近くなり大幅な品質の改善が成された。
通常、このＭＬＤプロセスでは、ＳＯＩ層中の酸素量を下げるために、ＩＴＯＸ工程の後に、５〜１０時間程度、酸素を０．５〜２％含むＡｒ雰囲気によってアニールを行うことが普通である。（非特許文献３、特許文献４）
つまり、従来、ＭＤＬ−ＳＩＭＯＸウェーハの製造は、図３に示すように、酸素注入工程Ｓ０１、ＨＦエッチ工程Ｓ０２、洗浄工程Ｓ０３、高温アニール処理工程Ｓ０４、酸化膜剥離工程Ｓ０５、ＳＯＩ層膜厚測定工程Ｓ０７、洗浄工程Ｓ０８の各工程によりおこなわれていた。
ＳＯＩウェーハの高温アニール工程Ｓ０４は、１３００℃を超える温度で、１０時間以上の長時間、酸素を含むＡｒ雰囲気中で行われる。また、スリップの抑制のために、通常は、縦型炉が用いられている。
特開２００４−２００２９１号公報 特開２００６−３５１６３２号公報 特開２００７−５５６３号公報 米国特許第５９３０６４３号公報 K.Izumi etal Electron. Lett.(UK)vol.14(1978)P593 S. Nakashima et al. Proc. IEEE int. SOI Conf. (1994)P71-2 O.W.Holland et al. Appl.Phys.Lett.(USA)vol. 69 (1996)P574
高温アニール処理工程Ｓ０４で使用するアニール炉は、使用前に十分な洗浄、空焼き等により高い清浄度のものが用いられるが、アニール回数が増えるにつれて、どうしてもチューブ、ボート、冶具等からのパーティクルの付着が避けられないという問題がある。また裏面側はホルダーに接触しているため、少なからずパーティクルの付着がみられ、このホルダーとの接触によるパーティクルのサイズも１μｍ〜５μｍ程度かそれ以上の大きさと、比較的大きなものが多いことがわかっている。したがって、酸化膜剥離工程Ｓ０５においては、ウェーハに付着したパーティクル除去も同時におこなっている。
高温アニール処理工程Ｓ０４で形成された酸化膜は、酸化膜剥離工程Ｓ０５により除去されるが、この酸化膜剥離工程Ｓ０５は、従来、ＨＦ系のエッチャントで２０％程度のオーバーエッチ条件としてウェーハ表裏面が同時に処理される。しかしながら、この従来条件では、ウェーハ裏面側の酸化膜が充分剥離された場合でも、ウェーハ表面側のパーティクル除去が不十分であるという問題が明らかになった。
さらに酸化膜剥離工程Ｓ０５において、上記の従来条件では、ウェーハ裏面側における酸化膜剥離が不充分な場合があるという問題が明らかになった。
これを改善するために、単純に、表裏面のパーティクルが除去可能となるような強い条件、つまり、長時間、あるいは、高濃度のＨＦでのエッチングをおこなったところ、長時間のＨＦエッチングにより、ＳＯＩウェーハに少なからず見られる表面欠陥（Divot ）のサイズが大幅に増大してしまうという問題点が生じることがさらに明らかになった。
さらに、この拡大されたサイズの表面欠陥は、その深さ方向においてもウェーハ表面からＢＯＸ層まで到達しているために、強い条件のＨＦエッチングによってＢＯＸ層が溶解し欠陥サイズがさらに大きくなり、最悪の場合、ＳＩＭＯＸウェーハとして使用できなくなる状態にまで拡大するという問題があった。
本発明は、上記の事情に鑑みてなされたもので、ＳＩＭＯＸウェーハ製造における高温アニール後の酸化膜剥離プロセスにおいて、ウェーハ裏面のパーティクルを充分除去可能とし、かつ、ウェーハの表面欠陥（Divot ）が拡大しないように最適なエッチング条件を提供し、その結果、ウェーハ表裏面ともに、０．１μｍ〜５μｍ程度のパーティクルが少なく、かつ、表面欠陥（Divot ）のサイズが１μｍ以下で個数が１０以下とその増大も少ないＳＩＭＯＸウェーハを製造可能とすることを目的とする。
本発明のＳＩＭＯＸウェーハ製造方法は、ＢＯＸ層を形成するための酸素注入工程および高温アニール処理工程と、該高温アニール処理工程後の酸化膜剥離工程とを有するＳＩＭＯＸウェーハの製造方法において、
前記酸化膜剥離工程が、酸素注入をおこなう側のウェーハ表面を処理する表面酸化膜剥離工程と、ウェーハ裏面を処理する裏面酸化膜剥離工程と、を有し、
これら表裏面酸化膜剥離工程において、それぞれの酸化膜剥離条件が異なる条件として制御されることにより上記課題を解決した。
本発明において、前記酸化膜剥離工程が、ＨＦ系のエッチャントで行われ、表裏面のエッチング時間、エッチング温度、エッチャント濃度を独立に調整することがより好ましい。
本発明の前記酸化膜剥離工程において、前記表面酸化膜剥離工程の酸化膜剥離条件が、前記裏面酸化膜剥離工程の酸化膜剥離条件より穏やかな条件とされることが可能である。
また、本発明において、前記酸化膜剥離工程において、前記裏面酸化膜剥離工程の後に前記表面酸化膜剥離工程がおこなわれ、前記裏面酸化膜剥離工程がウェーハ裏面のみを処理する枚葉エッチングとされる手段を採用することもできる。
また、前記表面酸化膜剥離工程において、ウェーハ表面のみ、または、ウェーハ表裏面を処理することができる。
本発明においては、前記酸化膜剥離工程において、ＨＦエッチングに加えてパーティクルの除去効率をあげるためのスクラブ洗浄、または、超音波洗浄を併用して処理することが望ましい。
さらに、前記裏面酸化膜剥離工程において、ウェーハ表面に空気、窒素（Ｎ２ ）あるいは、純水を噴射してエッチャントから保護することが可能である。
また、前記裏面酸化膜剥離工程において、前記枚葉エッチングが、ウェーハ中心を回転中心として回転させたウェーハ裏面に前記エッチャントをノズルから噴射して処理することがある。
本発明のＳＩＭＯＸウェーハにおいては、上記のいずれか記載の製造方法により製造されたことが好ましい。
本発明のＳＩＭＯＸウェーハ製造方法は、ＢＯＸ層を形成するための酸素注入工程および高温アニール処理工程と、該高温アニール処理工程後の酸化膜剥離工程とを有するＳＩＭＯＸウェーハの製造方法において、
前記酸化膜剥離工程が、酸素注入をおこなう側のウェーハ表面を処理する表面酸化膜剥離工程と、ウェーハ裏面を処理する裏面酸化膜剥離工程と、を有し、
これら表裏面酸化膜剥離工程において、それぞれの酸化膜剥離条件が異なる条件として制御されることにより、高温アニール処理工程後における酸化膜剥離工程において、形成された酸化膜の剥離条件を、表裏面で独立に最適化することができるので、ＳＯＩウェーハの表面パーティクルおよび裏面パーティクルを低減することが可能となる。
本発明において、前記酸化膜剥離工程が、ＨＦ系のエッチャントで行われ、表裏面のエッチング時間、エッチング温度、エッチャント濃度を独立に調整することにより、パーティクルや表面欠陥（Divot ）など異なる条件が存在するので、表裏面の酸化膜剥離処理でそれぞれ異なる対応が求められるそれぞれの面に対して、各々に対応した酸化膜剥離条件として処理することができ、これにより、表裏面がきわめてパーティクルが少なく、表面欠陥のサイズの増大も少ないＳＩＭＯＸウェーハが作成可能となる。
本発明の前記酸化膜剥離工程において、前記表面酸化膜剥離工程の酸化膜剥離条件が、前記裏面酸化膜剥離工程の酸化膜剥離条件より穏やかな条件とされることにより、表裏面の酸化膜を十分に剥離するとともに、表面パーティクルを充分除去し、かつ、表面欠陥（Divot ）が拡大しないようにして、好適な特性を有するＳＩＭＯＸウェーハを提供することが可能となる。
ここで、穏やかな条件とは、裏面酸化膜剥離工程の酸化膜剥離条件を、４０〜６０％ＨＦ、４０〜７０℃、３〜５ｍｉｎ程度、表面酸化膜剥離工程の酸化膜剥離条件を、２０〜４９％ＨＦ、２５〜７０℃、０．５〜３０ｍｉｎ程度にすることが好ましく、スループットを優先すると、裏面酸化膜剥離工程の酸化膜剥離条件を、４９％ＨＦ、６０℃、３ｍｉｎ、表面酸化膜剥離工程の酸化膜剥離条件を、４９％ＨＦ、６０℃、１ｍｉｎとすることができる。特に、エッチャント濃度に関しては、裏面酸化膜剥離工程の酸化膜剥離条件を表面酸化膜剥離工程の酸化膜剥離条件より高く設定し、かつ、処理温度関しては、裏面酸化膜剥離工程の酸化膜剥離条件を表面酸化膜剥離工程の酸化膜剥離条件より高く設定することが好ましい。
また、本発明において、前記酸化膜剥離工程において、前記裏面酸化膜剥離工程の後に前記表面酸化膜剥離工程がおこなわれ、前記裏面酸化膜剥離工程がウェーハ裏面のみを処理する枚葉エッチングとされることにより、裏面酸化膜剥離工程におけるエッチャントによるウェーハ表面に対する悪影響を低減して、表面酸化膜剥離工程において、エッチャントの影響が大きいウェーハ表面に対する酸化膜剥離とハーティクル除去を好適におこなうとともに、表面の欠陥（Divot ）が拡大しない程度の最適なエッチング条件によりウェーハ表面をエッチングして酸化膜剥離をおこなうことが可能となる。
また、前記表面酸化膜剥離工程においては、ウェーハ表面のみ、または、ウェーハ表裏面を処理することにより、裏面酸化膜剥離工程におけるエッチャントによるウェーハ表面に対する悪影響を低減して、表面酸化膜剥離工程において、エッチャントの影響が大きいウェーハ表面に対する酸化膜剥離とハーティクル除去を好適におこなうとともに、表面の欠陥（Divot ）が拡大しない程度の最適なエッチング条件によりウェーハ表面をエッチングして酸化膜剥離をおこなうことが可能となる。これは、前記表面酸化膜剥離工程においては、裏面酸化膜剥離工程と同様にウェーハ表面のみ処理してもよいが、ウェーハ表面と同時にウェーハ裏面がさらにエッチングされても問題ないためである。
本発明においては、前記酸化膜剥離工程において、ＨＦエッチングに加えてパーティクルの除去効率をあげるためのスクラブ洗浄、または、超音波洗浄を併用して処理することにより、ウェーハ裏面において、高温アニール工程においてアニール装置内のホルダーとの接触で付着している可能性のある最大５μｍ程度の酸化物パーティクルを効率よく除去できるとともに、ウェーハ表面において、表面の欠陥（Divot ）が拡大しない程度のエッチング条件でも確実にパーティクルを除去することができる。
さらに、前記裏面酸化膜剥離工程において、ウェーハ表面に空気、窒素（Ｎ２ ）あるいは、純水を噴射してエッチャントから保護することにより、裏面酸化膜剥離工程におけるエッチャントによるウェーハ表面に対する悪影響を排除して、確実に裏面のみを処理することができ、表面酸化膜剥離工程において、表面の欠陥（Divot ）が拡大しない程度の最適なエッチング処理をすることが可能となる。
また、前記裏面酸化膜剥離工程において、前記枚葉エッチングが、ウェーハ中心を回転中心として回転させたウェーハ裏面に前記エッチャントをノズルから噴射して処理することにより、酸化膜剥離工程における最初の工程を裏面酸化膜剥離工程として、その裏面酸化膜剥離工程は、バッチタイプの片面枚葉エッチング装置で行われ、その後で行われる表面酸化膜剥離工程が、片面、あるいは両面の枚葉エッチング装置で行われることができ、これにより、ウェーハ表裏面のうち、被処理面と反対の面にはエッチャントによる影響を排除した状態で、被処理面を処理することができ、また、酸化膜剥離におけるエッチング取り代等の、処理量を正確に制御することが可能となる。
ここで、枚葉エッチングとは、以下のような方法であり、以下の装置によりおこなわれる。
（１）半導体インゴットをスライスして得られたウェーハの少なくとも片側表面を枚葉エッチングによりエッチングする方法であって、
回転状態の前記ウェーハ表面にエッチング液を噴射するとともに、
前記ウェーハ表面の面内各点におけるエッチング液の流速・流量を制御することにより、前記ウェーハ表面の面内各点におけるエッチング取り代を制御することを特徴とする枚葉エッチング方法。
（２）前記ウェーハの回転状態、前記エッチング液組成、前記エッチング液粘度、前記エッチング液の噴射状態、前記エッチング液の噴射位置および噴射位置の移動状態、前記エッチング液の噴射時間、前記ウェーハの径寸法、のいずれか１つ以上を制御することによって前記ウェーハ表面の面内各点において前記エッチング液の流速・流量を制御することを特徴とする上記（１）記載の枚葉エッチング方法。
（３）前記エッチング液が酸エッチング液とされることを特徴とする上記（１）または（２）記載の枚葉エッチング方法。
（４）上記（１）から（３）のいずれか記載の枚葉エッチング方法をおこなう装置であって、
前記ウェーハ回転手段と、
前記エッチング液を供給するエッチング液供給手段と、
前記エッチング液を前記ウェーハに噴射するノズルと、
前記ノズルから前記エッチング液の噴射状態を制御する噴射制御手段とを有することを特徴とする枚葉エッチング装置。
（５）前記噴射制御手段が、前記ウェーハに対する前記ノズルからの前記エッチング液噴射位置を設定するノズル位置制御手段を有することを特徴とする上記（４）記載の枚葉エッチング装置。
（６）前記噴射制御手段が、前記ウェーハの表面における所定の点に対して前記ノズルからの前記エッチング液噴射状態を設定する噴射状態制御手段を有することを特徴とする上記（４）記載の枚葉エッチング装置。
（７）上記（１）から（３）のいずれか記載の枚葉エッチング方法または上記（４）から（６）のいずれか記載の枚葉エッチング装置によって表面処理されたことを特徴とする半導体ウェーハ。
本発明のＳＩＭＯＸウェーハにおいては、上記のいずれか記載の製造方法により製造されたことが好ましい。
本発明によれば、表裏面酸化膜剥離工程において、それぞれの酸化膜剥離条件が異なる条件として制御されることにより、高温アニール処理工程後における酸化膜剥離工程において、形成された酸化膜の剥離条件を、表裏面で独立に最適化することができるので、ＳＯＩウェーハの表面パーティクルおよび裏面パーティクルを低減することが可能となるという効果を奏することができる。
以下、本発明に係るの一実施形態を、図面に基づいて説明する。
図１は、本実施形態におけるＳＩＭＯＸウェーハ製造方法を示すフローチャートであり、図２は、ＳＩＭＯＸウェーハ製造工程の各工程におけるウェーハを示す側断面図であり、図において、符号Ｗは、シリコンウェーハ（ＳＩＭＯＸウェーハ）である。
本実施形態において、ＳＩＭＯＸウェーハ製造方法は、図１に示すように、酸素注入工程Ｓ０１、ＨＦエッチ工程Ｓ０２、洗浄工程Ｓ０３、高温アニール処理工程Ｓ０４、裏面酸化膜剥離工程Ｓ１５、表面酸化膜剥離工程Ｓ１６、ＳＯＩ層膜厚測定工程Ｓ０７、洗浄工程Ｓ０８を有するものとされる。
酸素注入工程Ｓ０１においては、酸素イオンをシリコンウェーハＷに注入することにより、図２（ａ）に示すように、酸素の高濃度層Ｗ２およびアモルファス層Ｗ３を形成する。このとき、酸素イオン注入は二段階に分けておこなわれ、例えばシリコンウェーハＷを３００℃以上、好ましくは４００℃〜６５０℃の高温に加熱して、酸素注入エネルギーとして１４０〜２２０ｋｅＶ好ましくは１７０ＫｅＶの加速エネルギで、ドーズ量２×１０１６ｃｍ−２〜４×１０１７ｃｍ−２、好ましくは、２．５×１０１７ｃｍ−２の酸素イオン注入をおこなう第１の注入段階と、その後で、酸素注入エネルギーとして１４０〜２２０ｋｅＶ好ましくは１６０ＫｅＶの加速エネルギで、ドーズ量１×１０１４ｃｍ−２〜５×１０１６ｃｍ−２、好ましくは、２×１０１５ｃｍ−２の室温注入による第２の注入段階とをおこなうことで、シリコンウェーハ１の表面ＷＳ１から注入し、表面ＷＳ１から少し内部へ入った領域に酸素の高濃度層Ｗ２を形成する。
図２（ａ）は、酸素イオンの注入後のシリコンウェーハＷ断面を表しており、矢印は酸素イオンを注入する様子を模式的に表している。１回目の酸素イオン注入は、シリコンウェーハＷを比較的高温に加熱することで、シリコンウェーハＷの表面ＷＳ１を単結晶のまま維持して酸素の高濃度層Ｗ２を形成し、２回目の酸素イオン注入では、１回目の酸素イオン注入時よりも低い温度にすることで、アモルファス層Ｗ３を形成する。
次いで、ＨＦエッチ工程Ｓ０２において、エッチャントＨＦ、ＨＦ濃度１〜５％、１０〜２０℃、１〜５ｍｉｎの処理条件で、酸素注入したシリコンウェーハＷを表面処理する。
その後、洗浄工程Ｓ０３において、通常の場合、ＳＣ−１洗浄（ＮＨ４ＯＨ ／Ｈ２Ｏ２／Ｈ２Ｏ の１：１：１０の混合液による洗浄）やＳＣ−２洗浄（ＨＣｌ／Ｈ２Ｏ２／Ｈ２Ｏ の混合液による洗浄）、硫酸過水洗浄（Ｈ２ＳＯ４／Ｈ２Ｏ２の混合液による洗浄）といった、洗浄が４０〜８５℃で程度の温度範囲として適宜組み合わせて用いられる。
これら、ＨＦエッチ工程Ｓ０２および洗浄工程Ｓ０３は、エッチャント、洗浄液、または、リンス液である純水等の処理液中にシリコンウェーハＷを浸漬する処理とされることができる。
図２（ｂ）は、高温アニール処理工程後に得られたＳＩＭＯＸウェーハの断面を表している。
高温アニール処理工程Ｓ０４においては、酸素と不活性ガスが設定比率（例えば、酸素分圧比が２〜４５％程度）となる混合ガス雰囲気を熱処理雰囲気として設定し、１３００℃以上、より好ましくは １３２０〜１３５０℃に設定された状態で、６〜２０時間の熱処理を施し、ＢＯＸ層Ｗ４およびＳＯＩ層Ｗ５を形成する。
本実施形態では、まず、熱処理を１３５０℃未満、好ましくは１２８０〜１３２０℃の範囲で所定時間かけて熱処理した後、１３５０℃以上シリコンの融点未満の温度に昇温してさらに高温の熱処理をおこなう。
具体的には、アニール条件は、１３２０℃、１０時間のＩＴＯＸプロセスの後に、１３５０℃、５〜１０時間のアニールプロセスを、Ａｒ雰囲気（酸素２％）でおこなうことが好ましい。
これによって、熱処理雰囲気中の酸素をシリコンウェーハ１に取り込むことになる。
このとき、酸素濃度が５％以上の熱処理雰囲気での熱処理であるから、シリコンウェーハＷの表面ＷＳ１が酸化された表面酸化膜Ｗ６、裏面ＷＳ２が酸化された裏面酸化膜Ｗ７が形成される。
図２（ｃ）は、裏面酸化膜剥離工程Ｓ１５後に得られたＳＩＭＯＸウェーハの断面を表している。
裏面酸化膜剥離工程Ｓ１５においては、まず裏面のみの酸化膜を剥離する。このとき、酸化膜剥離条件を、エッチャント濃度、エッチング温度、エッチング時間が、それぞれ４０〜６０％ＨＦ、４０〜６０℃、３〜５ｍｉｎ程度、より好ましくは、４９％ＨＦ、６０℃、３ｍｉｎ、に設定して、シリコンウェーハＷの裏面ＷＳ２の裏面酸化膜Ｗ７を剥離する。
この裏面は栗工程Ｓ１５においては、シリコンウェーハＷの裏面ＷＳ２のみを処理するために、ウェーハの片面のみに処理液を噴出して、反対面には影響を及ぼさないようにする枚葉エッチング装置により処理がおこなわれる。
図５は、本実施形態における裏面酸化膜剥離工程で剥離をおこなう枚葉エッチング装置を示す模式図である。
枚葉エッチング装置１は、ウェーハＷを支持するステージ１１と、このステージ１１に回転軸１２によって接続され、ステージ１１を回転軸１２を介して回転駆動するモータ等の回転駆動源１３を有しており、これらはウェーハ回転手段を構成している。
また、枚葉エッチング装置１は、エッチング液を供給するエッチング液供給手段２０と、このエッチング液供給手段２０からエッチング液を供給されてウェーハＷへエッチング液を噴出するノズル３１と、このノズル３１を移動可能に支持するためのノズル基部３２およびノズル基部３２の位置・移動を規制するためのガイド部３３とを有しており、これらは、ノズル位置制御手段３０を構成するものである。ノズル基部３２には、ノズル基部３２に対してノズル３１の角度を調節する機構、ノズル３１先端部のウェーハＷからの高さ位置を調節する機構、および、ノズル３１からのエッチング液噴出・非噴出切り替え機構が設けられ、これらは噴射状態制御手段４０を構成するものである。
さらに、枚葉エッチング装置１は、回転駆動源１３の回転数を制御してウェーハ回転数を設定するとともに、エッチング液供給手段２０を制御してエッチング液の供給状態を規定するとともに、ノズル位置制御手段３０、噴射状態制御手段４０を制御してノズル３１の状態・位置を設定する制御部５０を有する。この制御部５０はＣＰＵ等の演算部５１と複数のメモリー５２，５３・・を有するものとされる。
エッチング液供給手段２０は、酸エッチング液をノズル３１に供給するものとされ、具体的にシリコンウェーハＷを処理する場合には、ＨＦを供給する。
ノズル位置制御手段３０においては、ノズル基部３２の移動を規制するガイド部３３が、ウェーハＷの回転中心を通りウェーハＷ半径方向にノズル３１を移動可能なようにノズル基部３２を支持している。ガイド部３３は、ノズル基部３２がその長さ方向に移動可能な構成とすることもできる、ノズル３１のウェーハＷ回転中心に対する位置はノズル基部３２のガイド部３３の長さ方向の移動位置により設定可能とされている。ノズル基部３２はガイド部３３に対してその長さ方向に移動する機構を有するものとされている。
また、ガイド部３３が、ウェーハＷ回転中心を通るように一端が設けられて他端が水平方向に回転可能に支持されており、ガイド部材３３を水平方向に回動することで移動しているノズル３１がウェーハＷ面内方向に移動可能とする構成とすることもできる。
噴射状態制御手段４０は、ノズル基部３２に設けられ、ノズル基部３２に対してノズル３１の角度を調節する角度調節手段と、ノズル３１先端部のウェーハＷからの高さ位置を調節する高さ調節手段、および、ノズル３１からのエッチング液噴出・非噴出を切り替える弁対とを有するものとされる。また、弁体を設けずにエッチング液供給手段２０からの供給を切り替えるようにすることも可能である。
制御手段５０は、メモリー５２，５３・・として、処理前のウェーハＷ形状を記憶するもの、ノズル３１位置とエッチング状態を記憶するもの、エッチング液の噴出量とエッチング状態を記憶するもの、処理後に基準となるウェーハＷの形状を記憶するものを少なくとも有するとともに、これらを演算して、ノズル３１の移動およびエッチング液の噴射状態を演算する演算部５１と、を有するものとされる。
裏面ＷＳ２には、高温アニール時の炉内でウェーハＷを支持するホルダーとの接触で最大５μｍ程度の酸化物パーティクルが付着している可能性がある。そこで、裏面ＷＳ２のみを、上記のような枚葉式の片面エッチング装置を用いて、かつ、エッチング条件を、高濃度ＨＦ、必要によって温度を６０℃程度に上げることで、より短時間で裏面のパーティクルを完全に除去することができる。この時の表面側は、エッチングに対して完全に保護されていることが必要である。例えば、上述したように裏面ＷＳ２側にＨＦをノズルで供給し回転させるタイプの枚葉エッチング装置１では、表面ＷＳ１は、空気、窒素（Ｎ２ ）あるいは、純水をかけてエッチングから保護した状態とすることができる。この時、空気、窒素を用いるタイプでは、薬液の濃度が変化しないため薬液回収が可能となる。
裏面酸化膜剥離工程Ｓ１５における、枚葉エッチング装置１においては、ＨＦエッチングに加えてパーティクルの除去効率をあげるためのスクラブ洗浄、超音波洗浄を併用できるとともに、ＨＦ系の薬液は、すべて回収可能である。これにより、処理に伴う汚水の処理工程を減縮し、作業時間を減少して作業コストを低下させ、ウェーハの製造コストを低減することが可能となる。
裏面ＷＳＰ２の酸化膜Ｗ７の剥離が終了したら、ウェーハＷを裏返して、表面ＷＳ１の酸化膜剥離をおこなう表面酸化膜剥離工程Ｓ１６をおこなう。
図２（ｄ）は、表面酸化膜剥離工程Ｓ１６後に得られたＳＩＭＯＸウェーハの断面を表している。
表面酸化膜剥離工程Ｓ１６においては、酸化膜ＷＳ１を十分に剥離するとともに、表面パーティクルを充分除去し、かつ、表面欠陥（Divot ）が拡大しないように裏面酸化膜剥離工程Ｓ１５の酸化膜剥離条件より穏やかな条件になるよう処理条件が設定され、具体的には、エッチャント濃度、エッチング温度、エッチング時間が、それぞれ２０〜４９％ＨＦ、２５〜７０℃、０．５〜３０ｍｉｎ程度、スループットを優先すれば、４９％ＨＦ、６０℃、１ｍｉｎとして、シリコンウェーハＷの表面ＷＳ１の表面酸化膜Ｗ６を剥離するものである。特に、エッチャント濃度に関しては、表面酸化膜剥離工程Ｓ１６の酸化膜剥離条件を裏面酸化膜剥離工程Ｓ１５の酸化膜剥離条件より低く設定し、かつ、処理温度関しては、表面酸化膜剥離工程Ｓ１６の酸化膜剥離条件を裏面酸化膜剥離工程Ｓ１５の酸化膜剥離条件より低く設定することが好ましい。
表面酸化膜剥離工程Ｓ１６においては、裏面酸化膜剥離工程Ｓ１５における裏面ＷＳ２への処理と同様の片面エッチング装置を用いてもよいが、表面酸化膜剥離工程Ｓ１６に裏面ＷＳ２側がさらにエッチングされても問題ないため、通常の枚葉式両面エッチング装置、あるいは、ＨＦエッチング漕（処理液を貯留した処理槽）にウェーハＷ全体を浸漬するタイプのバッチエッチング装置を用いることができる。表面ＷＳ１のエッチング条件は、エッチング量をあまり多くすると、ＳＩＭＯＸウェーハに見られる表面欠陥（Ｄｉｖｏｔ）では、欠陥が表面からＢＯＸ層Ｗ４まで到達してしまうために、結果的にＢＯＸＷ４がＨＦエッチングによって溶解し欠陥サイズが大きくなる。このため、最適な時間を見つけることが必要である。具体的には、ＨＦ濃度と処理温度と処理時間とは、それぞれ、２０〜４９％ＨＦ、２５〜７０℃、０．５〜３０ｍｉｎ程度あるいは、Ｓｉに対する処理量がこの条件と等しい処理条件とされることができる。これにより、表面ＷＳ１のみの処理、あるいは、表裏面ＷＳ１，ＷＳ２の同時処理が可能となる。
次いで、ＳＯＩ層膜厚測定工程Ｓ０７において、分光エリプソメーターによりＳＯＩ層Ｗ５の膜厚を測定し、膜厚が厚すぎる場合はウェーハ表面ＷＳ１ぞ上記の枚葉エッチング装置により処理して、ＳＯＩ層Ｗ５膜厚を適正な範囲とするとともに、ＳＯＩ層Ｗ５が薄すぎる場合には、製品として不適合として製造ラインから排除するという判定をおこなう。
最後に、洗浄工程Ｓ０３と同様にＳＰ−１等の条件を選択可能な洗浄工程Ｓ０８をおこなう。この洗浄工程Ｓ０８における条件は、製造されるウェーハの規格によって選択されることができる。
本実施形態によれば、高温アニール工程Ｓ０４後の酸化膜剥離工程において、裏面酸化膜剥離工程Ｓ１５として、まず片面の枚葉エッチング装置１を用いて、十分なエッチング量を確保したエッチング条件（長時間、高ＨＦ濃度、高温）で裏面ＷＳ２のパーティクルを除去し、その後、表面酸化膜剥離工程Ｓ１６として、枚葉、バッチタイプのどちらかのエッチング装置によって表面の欠陥（Divot ）が拡大しない程度の最適なエッチング条件により表面ＷＳ１をエッチングすることで、表裏面ＷＳ１，ＷＳ２がきわめてパーティクルが少なく、表面欠陥のサイズの増大も少ないＳＩＭＯＸウェーハＷが作成可能である。
以下、本発明に係る実施例を説明する。
本発明の実施例は、ＭＬＤ法によるＳＩＭＯＸプロセスに適用したもので、φ３００ｍｍのシリコンウェーハＷを用意し、酸素注入工程Ｓ０１において、酸素注入エネルギーとして１７０ＫｅＶで、２．５×１０１７ｃｍ−２の注入を行い、その後で、２×１０１５ｃｍ−２のドーズの室温注入をおこないＳＰ−１により洗浄をおこなった。
次に、高温アニール工程Ｓ０４として、１３２０℃、１０時間のＩＴＯＸプロセスの後に、１３５０℃、５〜１０時間のアニールプロセスを、Ａｒ雰囲気（酸素２％）で、おこなった後、酸化膜剥離をおこなった結果を図４に示す。
まず裏面酸化膜剥離工程Ｓ１５における条件の最適化を実験例１〜実験例５として裏面のみの処理をおこない、プロセス時間も考慮して裏面剥離条件を決定した。その条件の後に、表面酸化膜剥離工程Ｓ１６として実験例６〜実験例１０として表面の剥離条件の最適化をおこなった。裏面パーティクルと表面パーティクルはそれぞれ検出された個数を示している。
この結果から、実験例６に示す条件が最適であることがわかる。このように、本発明のプロセスを用いて表裏面酸化膜剥離条件の最適化を各々おこなうことで、表面欠陥（Divot ）のサイズの増大を抑えて（＜１μｍ）、表裏面ともにパーティクルの少ない（＜１０個）のＳＩＭＯＸウェーハを作成することができた。
図１は、本発明に係る一実施形態におけるＳＩＭＯＸウェーハ製造方法を示すフローチャートである。 図２は、本発明に係る一実施形態におけるＳＩＭＯＸウェーハ製造工程のにおけるウェーハを示す側断面図である。 図３は、従来のＳＩＭＯＸウェーハ製造方法を示すフローチャートである。 図４は、本発明の実施例を示す結果である。 図５は、本発明の一実施形態における裏面酸化膜剥離工程で剥離をおこなう枚葉エッチング装置を示す模式図である。
符号の説明
Ｗ…シリコンウェーハ（ＳＩＭＯＸウェーハ）
Ｗ４…ＢＯＸ層
Ｗ５…ＳＯＩ層
Ｗ６…表面酸化膜
Ｗ７…裏面酸化膜

Claims (9)

  1. ＢＯＸ層を形成するための酸素注入工程および高温アニール処理工程と、該高温アニール処理工程後の酸化膜剥離工程とを有するＳＩＭＯＸウェーハの製造方法において、
    前記酸化膜剥離工程が、酸素注入をおこなう側のウェーハ表面を処理する表面酸化膜剥離工程と、ウェーハ裏面を処理する裏面酸化膜剥離工程と、を有し、
    これら表裏面酸化膜剥離工程において、それぞれの酸化膜剥離条件が異なる条件として制御されることを特徴とするＳＩＭＯＸウェーハ製造方法。
  2. 前記酸化膜剥離工程が、ＨＦ系のエッチャントで行われ、表裏面のエッチング時間、エッチング温度、エッチャント濃度を独立に調整することを特徴とする請求項１記載のＳＩＭＯＸウェーハ製造方法。
  3. 前記酸化膜剥離工程において、前記表面酸化膜剥離工程の酸化膜剥離条件が、前記裏面酸化膜剥離工程の酸化膜剥離条件より穏やかな条件とされることを特徴とする請求項１または２記載のＳＩＭＯＸウェーハ製造方法。
  4. 前記酸化膜剥離工程において、前記裏面酸化膜剥離工程の後に前記表面酸化膜剥離工程がおこなわれ、前記裏面酸化膜剥離工程がウェーハ裏面のみを処理する枚葉エッチングとされることを特徴とする請求項１から３のいずれか記載のＳＩＭＯＸウェーハ製造方法。
  5. 前記表面酸化膜剥離工程において、ウェーハ表面のみ、または、ウェーハ表裏面を処理することを特徴とする請求項４記載のＳＩＭＯＸウェーハ製造方法。
  6. 前記酸化膜剥離工程において、ＨＦエッチングに加えてパーティクルの除去効率をあげるためのスクラブ洗浄、または、超音波洗浄を併用して処理することを特徴とする請求項２記載のＳＩＭＯＸウェーハ製造方法。
  7. 前記裏面酸化膜剥離工程において、ウェーハ表面に空気、窒素（Ｎ２ ）あるいは、純水を噴射してエッチャントから保護することを特徴とする請求項４記載のＳＩＭＯＸウェーハ製造方法。
  8. 前記裏面酸化膜剥離工程において、前記枚葉エッチングが、ウェーハ中心を回転中心として回転させたウェーハ裏面に前記エッチャントをノズルから噴射して処理することを特徴とする請求項４または７記載のＳＩＭＯＸウェーハ製造方法。
  9. 請求項１から８のいずれか記載の製造方法により製造されたことを特徴とするＳＩＭＯＸウェーハ。
JP2007220943A 2007-08-28 2007-08-28 Ｓｉｍｏｘウェーハ製造方法およびｓｉｍｏｘウェーハ Pending JP2009054837A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007220943A JP2009054837A (ja) 2007-08-28 2007-08-28 Ｓｉｍｏｘウェーハ製造方法およびｓｉｍｏｘウェーハ
KR1020080084165A KR20090023200A (ko) 2007-08-28 2008-08-27 Ｓｉｍｏｘ 웨이퍼 제조 방법 및 ｓｉｍｏｘ 웨이퍼
DE102008044649A DE102008044649A1 (de) 2007-08-28 2008-08-27 Herstellungsverfahren für SIMOX-Wafer und SIMOX-Wafer
US12/199,040 US20090057811A1 (en) 2007-08-28 2008-08-27 Simox wafer manufacturing method and simox wafer
TW097132923A TW200933733A (en) 2007-08-28 2008-08-28 SIMOX wafer manufacturing method and SIMOX wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007220943A JP2009054837A (ja) 2007-08-28 2007-08-28 Ｓｉｍｏｘウェーハ製造方法およびｓｉｍｏｘウェーハ

Publications (1)

Publication Number Publication Date
JP2009054837A true JP2009054837A (ja) 2009-03-12

Family

ID=40384623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007220943A Pending JP2009054837A (ja) 2007-08-28 2007-08-28 Ｓｉｍｏｘウェーハ製造方法およびｓｉｍｏｘウェーハ

Country Status (5)

Country Link
US (1) US20090057811A1 (ja)
JP (1) JP2009054837A (ja)
KR (1) KR20090023200A (ja)
DE (1) DE102008044649A1 (ja)
TW (1) TW200933733A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015194079A1 (ja) * 2014-06-17 2015-12-23 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2016106414A (ja) * 2010-12-28 2016-06-16 セントラル硝子株式会社 ウェハの洗浄方法
WO2021020040A1 (ja) * 2019-07-30 2021-02-04 株式会社サイオクス 構造体の製造方法および構造体
WO2021020041A1 (ja) * 2019-07-30 2021-02-04 株式会社サイオクス 構造体の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010015774A (ja) * 2008-07-02 2010-01-21 Sumco Corp イオン注入装置
JP2010034128A (ja) * 2008-07-25 2010-02-12 Sumco Corp ウェーハの製造方法及び該方法により得られたウェーハ
JP2010040601A (ja) * 2008-07-31 2010-02-18 Sumco Corp 半導体ウェーハのエッチング装置及びエッチング方法
US8030183B2 (en) * 2008-09-08 2011-10-04 Sumco Corporation Method for reducing crystal defect of SIMOX wafer and SIMOX wafer
JP2010199569A (ja) * 2009-02-02 2010-09-09 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
JP2011029618A (ja) * 2009-06-25 2011-02-10 Sumco Corp Ｓｉｍｏｘウェーハの製造方法、ｓｉｍｏｘウェーハ
FR2955697B1 (fr) * 2010-01-25 2012-09-28 Soitec Silicon Insulator Technologies Procede de recuit d'une structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930643A (en) 1997-12-22 1999-07-27 International Business Machines Corporation Defect induced buried oxide (DIBOX) for throughput SOI
JP4304879B2 (ja) * 2001-04-06 2009-07-29 信越半導体株式会社 水素イオンまたは希ガスイオンの注入量の決定方法
US6835633B2 (en) * 2002-07-24 2004-12-28 International Business Machines Corporation SOI wafers with 30-100 Å buried oxide (BOX) created by wafer bonding using 30-100 Å thin oxide as bonding layer
JP4075602B2 (ja) 2002-12-17 2008-04-16 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法及びｓｉｍｏｘウェーハ
CN101124657B (zh) * 2005-02-28 2010-04-14 信越半导体股份有限公司 贴合晶圆的制造方法及贴合晶圆
JP4876442B2 (ja) 2005-06-13 2012-02-15 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法およびｓｉｍｏｘウェーハ
JP2007005563A (ja) 2005-06-23 2007-01-11 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
JP2007204286A (ja) * 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法
JP4793014B2 (ja) 2006-02-17 2011-10-12 大日本印刷株式会社 受動素子内蔵配線基板およびその製造方法
JP5239183B2 (ja) * 2007-03-20 2013-07-17 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハ及びその製造方法
JP5261960B2 (ja) * 2007-04-03 2013-08-14 株式会社Ｓｕｍｃｏ 半導体基板の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016106414A (ja) * 2010-12-28 2016-06-16 セントラル硝子株式会社 ウェハの洗浄方法
WO2015194079A1 (ja) * 2014-06-17 2015-12-23 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2016004890A (ja) * 2014-06-17 2016-01-12 信越半導体株式会社 Ｓｏｉウェーハの製造方法
KR20170018336A (ko) * 2014-06-17 2017-02-17 신에쯔 한도타이 가부시키가이샤 Soi웨이퍼의 제조방법
US9953860B2 (en) 2014-06-17 2018-04-24 Shin-Etsu Handotai Co., Ltd. Method of manufacturing SOI wafer
KR102241303B1 (ko) 2014-06-17 2021-04-16 신에쯔 한도타이 가부시키가이샤 Soi웨이퍼의 제조방법
WO2021020040A1 (ja) * 2019-07-30 2021-02-04 株式会社サイオクス 構造体の製造方法および構造体
WO2021020041A1 (ja) * 2019-07-30 2021-02-04 株式会社サイオクス 構造体の製造方法
JP2021022704A (ja) * 2019-07-30 2021-02-18 株式会社サイオクス 構造体の製造方法
JP2021022703A (ja) * 2019-07-30 2021-02-18 株式会社サイオクス 構造体の製造方法および構造体
JP7261685B2 (ja) 2019-07-30 2023-04-20 住友化学株式会社 構造体の製造方法
JP7261684B2 (ja) 2019-07-30 2023-04-20 住友化学株式会社 構造体の製造方法

Also Published As

Publication number Publication date
DE102008044649A1 (de) 2009-04-02
US20090057811A1 (en) 2009-03-05
KR20090023200A (ko) 2009-03-04
TW200933733A (en) 2009-08-01

Similar Documents

Publication Publication Date Title
JP2009054837A (ja) Ｓｉｍｏｘウェーハ製造方法およびｓｉｍｏｘウェーハ
CN100353488C (zh) 半导体器件的制造方法
JP5813495B2 (ja) 液処理方法、液処理装置および記憶媒体
JP4509488B2 (ja) 貼り合わせ基板の製造方法
JP5135935B2 (ja) 貼り合わせウエーハの製造方法
JP4828230B2 (ja) Ｓｏｉウェーハの製造方法
US7776719B2 (en) Method for manufacturing bonded wafer
US6235122B1 (en) Cleaning method and cleaning apparatus of silicon
JP5245380B2 (ja) Ｓｏｉウェーハの製造方法
US8461018B2 (en) Treatment for bonding interface stabilization
JP2001168308A (ja) シリコン薄膜の製造方法、ｓｏｉ基板の作製方法及び半導体装置
CN101356622A (zh) 贴合晶片的制造方法
KR20180054598A (ko) 기판 처리 방법, 기판 처리 장치 및 기억 매체
US8785301B2 (en) Method of cleaning silicon carbide semiconductor
JP2007266059A (ja) Ｓｉｍｏｘウェーハの製造方法
JP5458525B2 (ja) Ｓｏｉウェーハの製造方法
JP2005268308A (ja) レジスト剥離方法およびレジスト剥離装置
JP5411438B2 (ja) Ｓｏｉ基板の製造方法
JP2004006819A (ja) 半導体装置の製造方法
JP2006303089A (ja) シリコン基板の洗浄方法
CN114420558A (zh) 一种有效的选择性去除氮化硅的湿法蚀刻方法
JP2005327936A (ja) 基板の洗浄方法及びその製造方法
JP2009266940A (ja) エピタキシャルウェーハの製造方法
JP2007288103A (ja) エッチング処理装置およびエッチング処理方法
JP2005217312A (ja) Ｓｉｍｏｘウェーハの製造方法及びその方法で製造されたｓｉｍｏｘウェーハ