[go: up one dir, main page]

CN101356622A - 贴合晶片的制造方法 - Google Patents

贴合晶片的制造方法 Download PDF

Info

Publication number
CN101356622A
CN101356622A CNA2007800012350A CN200780001235A CN101356622A CN 101356622 A CN101356622 A CN 101356622A CN A2007800012350 A CNA2007800012350 A CN A2007800012350A CN 200780001235 A CN200780001235 A CN 200780001235A CN 101356622 A CN101356622 A CN 101356622A
Authority
CN
China
Prior art keywords
wafer
layer
active layer
oxonium ion
ion implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800012350A
Other languages
English (en)
Inventor
森本信之
远藤昭彦
森田悦郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN101356622A publication Critical patent/CN101356622A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

提供薄膜化后的膜厚均匀性优异、表面粗糙度良好且缺陷少的贴合晶片。提供贴合晶片的制造方法，其包括：将活性层用晶片和支撑层用晶片贴合，之后将活性层用晶片薄膜化。在该方法中，向活性层用晶片中注入氧离子在活性层内形成氧离子注入层，之后在非氧化性气氛中以1100℃以上的温度施行热处理，同时在除去形成于氧离子注入层的曝露面上的氧化膜后，在非氧化性气氛中以1100℃以下的温度施行热处理。

Description

贴合晶片的制造方法
技术领域
本发明是要有效防止在制造贴合晶片时、特别是由氧离子注入层引起的表面粗糙度的恶化或缺陷的发生。
背景技术
作为一般的贴合晶片的制造方法，已知有：在一块形成有氧化膜(绝缘膜)的硅晶片上贴合另一块硅晶片，对该贴合的硅晶片进行研磨、抛光而形成SOI层的方法(研磨抛光法)；或者在作为SOI层侧的硅晶片(活性层用晶片)的表层部分注入氢离子等形成离子注入层后，与支撑基板用的硅晶片贴合，接着通过热处理在上述离子注入层处剥离，从而形成SOI层的方法(智能切割(smart cut)法)。
对于这样的硅晶片，重要的是在减薄SOI层厚度的同时谋求其均匀化，发明人等还在专利文献1中公开了满足上述要件的SOI晶片制造技术。
专利文献1：国际公开号“WO 2005/074033A1”
发明内容
发明所要解决的问题
但是，上述专利文献1中公开的技术虽然薄膜化后的膜厚均匀性良好，但在薄膜化后表面粗糙度有时会恶化，或者发生缺陷。
认为其原因在于：当注入氧离子时导入的氧离子没有形成完全的氧化膜而是以不连续的状态存在时，在之后的步骤(曝露氧离子注入层的时刻)中表面粗糙度恶化或者发生缺陷。
关于上述表面粗糙度的恶化或缺陷的发生，有时也通过后续步骤中的氧化处理或氧化膜除去步骤来加以改善，但特别是关于缺陷，通过热处理步骤有可能进一步扩大。
解决问题的方法
发明人等为了达到上述目的反复进行了深入研究，结果得到了以下所述的知识。
(1)利用研磨抛光法制作贴合晶片时，在氧离子注入后，通过在氢或氩或它们的混合气体气氛中对活性层用晶片施行1小时以上1100℃以上的热处理，使氧离子注入层的形成成为较连续的状态，之后当曝露氧离子注入层时，与贴合前没有施行热处理的晶片相比，表面粗糙度得到改善，缺陷的发生也得到抑制。
另外，利用智能切割法制作贴合晶片时，也同样在氧离子注入后，通过在氢或氩或它们的混合气体气氛中施行1小时以上1100℃以上的热处理，得到与采用研磨抛光法时相同的结果。
(2)并且，当采用研磨抛光法和智能切割法中的任一种方法时，通过将薄膜化后的贴合晶片在氢或氩等非氧化性气氛中以1100℃以下的温度进行热处理，也可以实现进一步的平坦化，而且通过该热处理还可以除去残留在贴合界面的氧化物。
该效果特别是在将没有绝缘膜的硅晶片彼此直接贴合时极其有效。
本发明立足于上述知识。
即，本发明的要旨构成如下。
1.贴合晶片的制造方法，其特征在于：包含将表面具有或不具有绝缘膜的活性层用晶片直接和支撑层用晶片贴合后，将活性层用晶片薄膜化，该方法包括以下步骤的时间导向组合：
向活性层用晶片中注入氧离子，在活性层内形成氧离子注入层的步骤；
在非氧化性气氛中以1100℃以上的温度对活性层用晶片施行热处理的步骤；
贴合活性层用晶片和支撑层用晶片的步骤；
用于提高贴合强度的热处理步骤；
将贴合晶片的活性层用晶片部分研磨至接近氧离子注入层的步骤；
进一步抛光或蚀刻活性层用晶片，曝露氧离子注入层的步骤；
对贴合晶片进行氧化处理，在氧离子注入层的曝露面上形成氧化膜的步骤；
除去该氧化膜的步骤；以及
在非氧化性气氛中以1100℃以下的温度施行热处理的步骤。
2.贴合晶片的制造方法，其特征在于：包含向表面具有或不具有绝缘膜的活性层用晶片中离子注入氢或稀有气体元素形成离子注入层后，将该活性层用晶片直接与支撑层用晶片贴合，接着以该离子注入层为分界，通过剥离热处理剥离一部分活性层用晶片，该方法包括以下步骤的时间导向组合：
对剥离后的贴合晶片施行热处理以提高贴合强度且除去由于剥离而产生的损伤层的步骤；
从活性层用晶片的表面注入氧离子，在活性层内形成氧离子注入层的步骤；
在非氧化性气氛中以1100℃以上的温度对贴合晶片施行热处理的步骤；
抛光或蚀刻从剥离面到氧离子注入层的活性层用晶片，曝露氧离子注入层的步骤；
对贴合晶片进行氧化处理，在氧离子注入层的曝露面上形成氧化膜的步骤；
除去该氧化膜的步骤；以及
在非氧化性气氛中以1100℃以下的温度施行热处理的步骤。
3.贴合晶片的制造方法，其特征在于：包含将表面具有或不具有绝缘膜的活性层用晶片直接和支撑层用晶片贴合后，将活性层用晶片薄膜化，该方法包括以下步骤的时间导向组合：
向活性层用晶片中注入氧离子，在活性层内形成氧离子注入层的步骤；
在非氧化性气氛中以1100℃以上的温度对活性层用晶片施行热处理的步骤；
贴合活性层用晶片和支撑层用晶片的步骤；
用于提高贴合强度的热处理步骤；
将贴合晶片的活性层用晶片部分研磨至接近氧离子注入层的步骤；
进一步抛光或蚀刻活性层用晶片，曝露氧离子注入层的步骤；
通过对贴合晶片进行氧化处理来氧化氧离子注入层的步骤；
除去该氧化层的步骤；以及
在非氧化性气氛中以1100℃以下的温度施行热处理的步骤。
4.贴合晶片的制造方法，其特征在于：包含将表面具有或不具有绝缘膜的活性层用晶片直接和支撑层用晶片贴合后，将活性层用晶片薄膜化，该方法包括以下步骤的时间导向组合：
向活性层用晶片中注入氧离子，在活性层内形成氧离子注入层的步骤；
在非氧化性气氛中以1100℃以上的温度对活性层用晶片施行热处理的步骤；
贴合活性层用晶片和支撑层用晶片的步骤；
用于提高贴合强度的热处理步骤；
将贴合晶片的活性层用晶片部分研磨至接近氧离子注入层的步骤；
进一步抛光或蚀刻活性层用晶片，曝露氧离子注入层的步骤；
通过对贴合晶片进行氧化处理来氧化氧离子注入层的步骤；
除去该氧化层的步骤；
再次对贴合晶片施行氧化处理的步骤；
除去上述晶片的氧化部分的步骤；以及
在非氧化性气氛中以1100℃以下的温度施行热处理的步骤。
5.上述1～4中任一项的贴合晶片的制造方法，其特征在于：上述活性层用晶片表面的绝缘膜厚度为50nm以下。
6.上述1～5中任一项的贴合晶片的制造方法，其特征在于：在上述氧离子注入层的形成步骤中氧剂量为5.0×1016～5.0×1017atoms/cm2。
发明效果
根据本发明，可以稳定得到不仅薄膜化后的膜厚均匀性优异，而且表面粗糙度良好且缺陷少的贴合晶片。
附图简述
图1是比较实施例1、2和比较例1、2的表面粗糙度的示意图。
实施发明的最佳方式
以下具体说明本发明。
制作贴合晶片时，当然是将活性层用晶片和支撑层用晶片这两块硅晶片贴合在一起，但在本发明中，作为活性层用晶片，当将其直接与支撑层用晶片贴合时，当然可以使用表面具有绝缘膜(氧化膜)的晶片，也可以使用不具有这种绝缘膜的晶片。
本发明是在这种贴合晶片的制造方法中，当绝缘膜的厚度薄至50nm以下时、特别是不具有这种绝缘膜时，有效阻止所担心的表面粗糙度的劣化和缺陷的发生。
首先，对按照所谓的研磨抛光法制作贴合晶片的情形进行说明。
在该研磨抛光法中，首先向活性层用晶片中注入氧离子，在活性层内形成氧离子注入层。将来在该氧离子注入层的表面形成氧化膜。
对活性层用晶片中所注入的氧离子的注入加速电压、剂量没有特别限定，可以根据活性层的目标膜厚来适当选择。优选注入加速电压为100～300keV、氧剂量为5.0×1016～5.0×1017atoms/cm2的范围。
本发明中，对于如此操作而在活性层内形成有氧离子注入层的活性层用晶片在氢或氩等非氧化性气氛中以1100℃以上的温度施行热处理。由此，氧离子注入层的形态成为较连续的状态，之后当曝露氧离子注入层时，可以大幅度改善表面粗糙度，还可以抑制缺陷的发生。
如上所述，该热处理温度必需在1100℃以上。这是由于：若热处理温度低于1100℃，则无法形成具有足够连续性的氧离子注入层，只得到与未进行热处理时同样的结果。然而，若该热处理温度超过1250℃，则可能会发生滑动转移，因此热处理温度范围最好为1100～1250℃。
另外，对该热处理没有特别限定，不仅可以使用间歇炉，还可以采用单片灯加热、电阻加热、闪光退火等各种加热方式，优选使用间歇炉施行1小时以上的热处理，或者使用单片炉施行10秒以上的热处理，归根到底，可以考虑生产效率而将各装置的热处理时间最优化。
接着，贴合活性层用晶片和支撑层用晶片。
应说明的是，进行该贴合时，在即将贴合前通过使用氮、氧、氩、稀释氢和上述混合气体等进行等离子体处理，来除去贴合表面的有机物，这对于抑制由有机物引起的空隙缺陷、提高产率极为有效。
之后，施行热处理以提高贴合强度。在该热处理中，对气氛没有特别限定，有关处理温度和时间，优选1200℃、60分钟左右。
接着，将贴合晶片的活性层用晶片部分研磨至接近氧离子注入层。该研磨通常利用机械的加工来施行。
继续进一步抛光或蚀刻活性层用晶片，曝露氧离子注入层。
作为上述薄膜化处理，当利用抛光处理时，优选边供给抛光粉浓度为1％质量以下的研磨剂边进行抛光。这种研磨液的例子有：抛光粉(例如二氧化硅)浓度为1％质量以下的碱性溶液。应说明的是，作为碱性溶液，无机碱溶液(KOH、NaOH等)、有机碱溶液(例如以胺作为主要成分的哌嗪或乙二胺等)或它们的混合溶液等是适合的。
这种研磨液的抛光粉浓度有时为1％质量以下，几乎不存在抛光粉的机械抛光作用，碱性溶液的化学抛光作用优先，该碱性溶液由于Si/SiO2的蚀刻速率比高，因此可以高效率抛光Si层。
利用蚀刻处理时，作为蚀刻液，优选将KOH溶解在纯水(DIW)中的碱性蚀刻液(液温：85℃)，将研磨后的贴合晶片浸在上述蚀刻液中。应说明的是，该碱性蚀刻液中KOH浓度优选为10％质量左右，另外添加0.1％质量左右的过氧化氢(H2O2)是有利的。
由此，Si/SiO2的蚀刻速率比为300以上、氧化膜(SiO2)不易溶损，因此使用上述碱性蚀刻液进行蚀刻时只能有效除去Si层。
如上操作，通过研磨一部分残留的Si层被抛光，曝露氧离子注入层，但是对于该氧离子注入层而言碱性溶液的化学抛光并没有起作用。因此，氧离子注入层几乎没有被抛光。其结果，可以均匀地曝露氧离子注入层。
接着，对贴合晶片进行氧化处理，在氧离子注入层的曝露面上形成预定厚度的氧化膜。
该氧化处理可以在氧化性气氛中进行，对处理温度没有特别限定，适合的是600～1000℃的氧化性气氛。
其中，对形成的氧化膜的厚度没有特别限定，优选为100～500nm左右。
接着，削除该氧化膜。
该氧化膜的去除可以通过HF液洗涤来进行，也可以通过退火蚀刻来进行，上述退火使用包含氢气或氩气或HF的气体。
其中，上述氧化处理和除去处理可以进行多次。由此，可以维持平坦化的表面粗糙度不变，而实现活性层的进一步薄膜化。即，增大活性层的加工余量来谋求进一步的薄膜化时，在进行氧化处理形成氧化膜后，例如通过反复进行利用HF蚀刻除去氧化膜的步骤，使活性层进一步被薄膜化。
应说明的是，除去氧化膜后，有利的作法是将贴合晶片浸在例如有机酸和氟酸的混合液中，除去附着在贴合晶片表面的颗粒和金属杂质。
接着，在本发明中，在氢、氩气等非氧化性气氛中以1100℃以下的温度对薄膜化的贴合晶片施行热处理。利用该热处理可以实现进一步的平坦化，还可以除去残留在贴合界面的氧化物。
该效果在绝缘膜的厚度薄至50nm以下或将不具有这样的绝缘膜的硅晶片彼此直接贴合时显著。
应说明的是，即使该热处理温度超过1100℃也可促进平坦化，但是考虑到活性层的膜厚均匀性和贴合界面的残留物除去效果，热处理温度在1100℃以下是重要的。即，超过1100℃时，促进了活性层的蚀刻，膜厚均匀性有可能恶化，另外若温度变高，则残留在贴合界面的氧化物容易向活性层一侧扩散，局部性地蚀刻活性层，有可能在表面发生凹陷状缺陷。因此，热处理温度限定在1100℃以下。然而，若热处理温度低于1000℃，则无法得到上述效果，因此热处理温度优选为1000℃以上。
于是，可以得到膜厚均匀性优异、而且具有平坦化的表面粗糙度、并且缺陷也少的贴合晶片。
下面，对利用所谓的智能切割法制作贴合晶片的情形进行说明。
在该智能切割法中，首先向活性层用晶片中离子注入氢或稀有气体元素形成离子注入层。将来，当通过裂开来剥离一部分活性层用晶片时，该离子注入层起到分界的作用。
接着，贴合活性层用晶片和支撑层用晶片。
之后，施行剥离热处理，以上述离子注入层作为分界，剥离一部分活性层用晶片。
该剥离热处理可以按照常规方法在500℃左右的温度下进行。其结果，以离子注入层为分界，贴合晶片在整个面上完全剥离。
接着，对剥离后的贴合晶片施行热处理，以提高贴合强度且除去因剥离而产生的损伤层。
该热处理条件可以是在氧化性气氛中，对处理温度、处理时间以及氧化方法没有限定，但必需是可以去除剥离时产生的损伤层厚度的条件。例如，损伤层为100nm时，形成氧化膜的厚度必需在200nm以上。
接着，从活性层用晶片的表面注入氧离子，在活性层内形成氧离子注入层。
该氧离子注入层的形成可以和上述研磨抛光法的情形同样进行。但是，作为注入条件，考虑到最终的活性层厚度，在加速电压例如为30～50keV下进行等、形成氧注入层的深度必需事先确定。
进一步在非氧化性气氛中以1100℃以上的温度对贴合晶片施行热处理。
通过该处理，氧离子注入层的形态成为较连续的状态，之后当曝露氧离子注入层时，可以大幅度改善表面粗糙度，还可以抑制缺陷的发生。
该热处理条件和使用炉可以和上述研磨抛光法的情形同样进行。
接着，抛光或蚀刻从剥离面到氧离子注入层的活性层用晶片，曝露氧离子注入层后，对贴合晶片进行氧化处理，在氧离子注入层的曝露面上形成预定厚度的氧化膜，之后当然是除去该氧化膜，但关于上述抛光·蚀刻处理、氧化膜形成处理和氧化膜除去处理，也可以和上述研磨抛光法的情形同样来进行。
之后，进一步在氢、氩气等非氧化性气氛中以1100℃以下的温度施行热处理。
如同前述，利用该热处理，在实现进一步平坦化的同时可以除去贴合界面上的残留氧化物。
而且，该效果在绝缘膜的厚度薄至50nm以下或将不具有这样的绝缘膜的硅晶片彼此直接贴合时显著。
于是，在利用智能切割法的情况下，也可以稳定地得到膜厚均匀性优异、而且具有平坦化的表面粗糙度、并且缺陷也少的贴合晶片。
并且，根据本发明，还可以制作将晶体取向不同的硅晶片直接贴合(例如110晶体与100晶体的贴合或111晶体与100晶体的贴合等)的贴合晶片。
实施例
实施例1
准备两块从利用CZ法育成的、掺杂有硼的硅晶锭上切割的直径为300mm的硅晶片，在加速电压：150keV、剂量：5.0×1016atoms/cm2的条件下从活性层用硅晶片的表面注入氧离子。其结果，在自活性层用晶片表面约300nm深的位置处形成氧离子注入层。
接着，在氩气氛中以1200℃的温度施行1小时的热处理后，以注入有氧离子的面作为贴合面，直接贴合在支撑层用晶片上。
之后，为了强固地结合贴合界面，在氧化性气体气氛中以1100℃的温度进行2小时的热处理。
接下来，使用研磨装置自贴合晶片的活性层用晶片的表面只研磨预定的厚度份。并且，在氧离子注入层的表面一侧残留一部分活性层用晶片(膜厚：约5μm)。
接着，边供给包含抛光粉(二氧化硅)浓度为1％质量以下的抛光粉的研磨剂边抛光研磨后的贴合晶片的表面，曝露氧离子注入层。研磨剂使用抛光粉浓度为1％质量以下的碱性溶液。应说明的是，确认所得氧离子注入层在贴合晶片的面内均匀形成。
之后，在氧化性气氛中、在950℃的温度下对贴合晶片施行0.5小时的湿式氧化处理。其结果，在氧离子注入层的曝露面上形成150nm厚的氧化膜。接下来，通过HF洗涤除去该氧化膜。
接着，在氩气氛中、在1100℃下施行1小时的热处理，制成贴合晶片。
对于如此得到的贴合晶片，使用原子间力显微镜测定表面粗糙度(RMS值)，同时根据断面TEM研究表面附近是否有缺陷。
所得结果汇总在图1和表1中。
实施例2
准备两块从利用CZ法育成的、掺杂有硼的硅晶锭上切割的直径为300mm的硅晶片，在加速电压：50keV、剂量：1.0×1017atoms/cm2的条件下向作为活性层用晶片的硅晶片的表面注入氢离子。其结果，在自活性层用晶片表面约450nm深的位置处形成氢离子注入层。
然后，直接与支撑层用晶片贴合，之后施行剥离热处理。此时的剥离热处理条件为：在500℃的氮气氛中保持30分钟。其结果，在氢离子注入层中形成氢气的气泡，以形成有该气泡的氢离子注入层作为分界，剥离一部分贴合晶片(活性层用晶片的一部分)。由此形成贴合晶片。
之后，在氧气氛中、在950℃下进行0.5小时(湿式)的热处理，以除去剥离时的损伤且强固地结合贴合界面。
接下来，通过HF洗涤除去氧化膜后，从贴合晶片的剥离面注入氧离子。此时的注入条件为：加速电压40keV、剂量5.0×1016atoms/cm2。由此，在自贴合晶片的剥离面约50nm深的位置处形成氧离子注入层。
进一步在氩气氛中、在1200℃下施行1小时的热处理，以使氧离子注入层的形成更加连续。
接着，边供给抛光粉浓度为1％质量以下的研磨剂边抛光贴合晶片的表面，曝露氧离子注入层的表面。该抛光方法和上述实施例1的情形相同。
之后，在氧化性气氛中、在950℃的温度下施行0.5小时的湿式氧化处理，在氧离子注入层的曝露面上形成150nm厚的氧化膜。接着，通过HF洗涤除去该氧化膜。
之后，在氩气氛中、在1100℃下施行1小时的热处理，制成贴合晶片。
对于如此得到的贴合晶片，使用原子间力显微镜测定表面粗糙度，同时根据断面TEM研究表面附近是否有缺陷。
所得结果汇总在图1和表1中。
比较例1
准备两块从利用CZ法育成的、掺杂有硼的硅晶锭上切割的直径为300mm的硅晶片，在加速电压：150keV、剂量：5.0×1016atoms/cm2的条件下从活性层用硅晶片表面注入氧离子。
接着，未施行热处理，以注入有氧离子的面作为贴合面，直接贴合在支撑层用晶片上。
之后，在氧化性气体气氛中、在1100℃下进行2小时的热处理，以强固地结合贴合界面。
接着，与实施例1同样进行研磨·抛光，曝露氧离子注入层的表面。
之后，按照与实施例1相同的流程形成氧化膜、之后将其除去，制作贴合晶片。
对于如此得到的贴合晶片，使用原子间力显微镜测定表面粗糙度，同时根据断面TEM研究表面附近是否有缺陷。
所得结果汇总在图1和表1中。
比较例2
按照与实施例2相同的流程向剥离面中注入氧离子，在活性层中形成氧离子注入层。
接着，未施行热处理，与实施例2同样操作，抛光贴合晶片的表面，曝露氧离子注入层的表面。
之后，按照与实施例2相同的流程形成氧化膜，之后将其除去，制作贴合晶片。
对于如此得到的贴合晶片，使用原子间力显微镜测定表面粗糙度，同时根据断面TEM研究表面附近是否有缺陷。
所得结果汇总在图1和表1中。
[表1]
  是否有缺陷
  实施例1   无
  实施例2   无
  比较例1   有
  比较例2   有
由图1和表1可知：与比较例1、2相比，实施例1、2中表面粗糙度均大幅度改善，并且均未发生缺陷。
实施例3
除了在进行了氧注入的活性层用晶片上形成5nm的氧化膜以外，按照与实施例1相同的流程制作贴合晶片。
其结果，与实施例1一样，所得贴合晶片没有缺陷，表面粗糙度也为5～6nm。
实施例4
除了在氢注入前在活性层用晶片上形成5nm的氧化膜以外，按照与实施例2相同的流程制作贴合晶片。
其结果，与实施例2一样，所得贴合晶片没有缺陷，表面粗糙度也为5～6nm。

Claims (6)

1.贴合晶片的制造方法，其特征在于：包含使表面具有或不具有绝缘膜的活性层用晶片直接和支撑层用晶片贴合后，将活性层用晶片薄膜化，该方法包括以下步骤的时间导向组合：
1)向活性层用晶片中注入氧离子，在活性层内形成氧离子注入层的步骤；
2)在非氧化性气氛中以1100℃以上的温度对活性层用晶片施行热处理的步骤；
3)贴合活性层用晶片和支撑层用晶片的步骤；
4)用于提高贴合强度的热处理步骤；
5)将贴合晶片的活性层用晶片部分研磨至接近氧离子注入层的步骤；
6)进一步抛光或蚀刻活性层用晶片，曝露氧离子注入层的步骤；
7)对贴合晶片进行氧化处理，在氧离子注入层的曝露面上形成氧化膜的步骤；
8)除去该氧化膜的步骤；以及
9)在非氧化性气氛中以1100℃以下的温度施行热处理的步骤。
2.贴合晶片的制造方法，其特征在于：包含向表面具有或不具有绝缘膜的活性层用晶片中离子注入氢或稀有气体元素形成离子注入层后，将该活性层用晶片直接与支撑层用晶片贴合，接着以该离子注入层为分界，通过剥离热处理剥离一部分活性层用晶片，该方法包括以下步骤的时间导向组合：
1)对剥离后的贴合晶片施行热处理以提高贴合强度且除去因剥离而产生的损伤层的步骤；
2)从活性层用晶片的表面注入氧离子，在活性层内形成氧离子注入层的步骤；
3)在非氧化性气氛中以1100℃以上的温度对贴合晶片施行热处理的步骤；
4)抛光或蚀刻从剥离面到氧离子注入层的活性层用晶片，曝露氧离子注入层的步骤；
5)对贴合晶片进行氧化处理，在氧离子注入层的曝露面上形成氧化膜的步骤；
6)除去该氧化膜的步骤；以及
7)在非氧化性气氛中以1100℃以下的温度施行热处理的步骤。
3.贴合晶片的制造方法，其特征在于：包含将表面具有或不具有绝缘膜的活性层用晶片直接和支撑层用晶片贴合后，将活性层用晶片薄膜化，该方法包括以下步骤的时间导向组合：
1)向活性层用晶片中注入氧离子，在活性层内形成氧离子注入层的步骤；
2)在非氧化性气氛中以1100℃以上的温度对活性层用晶片施行热处理的步骤；
3)贴合活性层用晶片和支撑层用晶片的步骤；
4)用于提高贴合强度的热处理步骤；
5)将贴合晶片的活性层用晶片部分研磨至接近氧离子注入层的步骤；
6)进一步抛光或蚀刻活性层用晶片，曝露氧离子注入层的步骤；
7)通过对贴合晶片进行氧化处理来氧化氧离子注入层的步骤；
8)除去该氧化层的步骤；以及
9)在非氧化性气氛中以1100℃以下的温度施行热处理的步骤。
4.贴合晶片的制造方法，其特征在于：包含将表面具有或不具有绝缘膜的活性层用晶片直接和支撑层用晶片贴合后，将活性层用晶片薄膜化，该方法包括以下步骤的时间导向组合：
1)向活性层用晶片中注入氧离子，在活性层内形成氧离子注入层的步骤；
2)在非氧化性气氛中以1100℃以上的温度对活性层用晶片施行热处理的步骤；
3)贴合活性层用晶片和支撑层用晶片的步骤；
4)用于提高贴合强度的热处理步骤；
5)将贴合晶片的活性层用晶片部分研磨至接近氧离子注入层的步骤；
6)进一步抛光或蚀刻活性层用晶片，曝露氧离子注入层的步骤；
7)通过对贴合晶片进行氧化处理来氧化氧离子注入层的步骤；
8)除去该氧化层的步骤；
9)再次对贴合晶片施行氧化处理的步骤；
10)除去上述晶片的氧化部分的步骤；以及
11)在非氧化性气氛中以1100℃以下的温度施行热处理的步骤。
5.权利要求1～4中任一项的贴合晶片的制造方法，其特征在于：上述活性层用晶片表面的绝缘膜厚度为50nm以下。
6.权利要求1～5中任一项的贴合晶片的制造方法，其特征在于：在上述氧离子注入层的形成步骤中氧剂量为5.0×1016～5.0×1017atoms/cm2。
CNA2007800012350A 2006-07-04 2007-07-04 贴合晶片的制造方法 Pending CN101356622A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP184237/2006 2006-07-04
JP2006184237A JP2008016534A (ja) 2006-07-04 2006-07-04 貼り合わせウェーハの製造方法

Publications (1)

Publication Number Publication Date
CN101356622A true CN101356622A (zh) 2009-01-28

Family

ID=38894558

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800012350A Pending CN101356622A (zh) 2006-07-04 2007-07-04 贴合晶片的制造方法

Country Status (6)

Country Link
US (1) US8048769B2 (zh)
EP (1) EP1936664A4 (zh)
JP (1) JP2008016534A (zh)
CN (1) CN101356622A (zh)
TW (1) TWI355711B (zh)
WO (1) WO2008004591A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5261960B2 (ja) 2007-04-03 2013-08-14 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
JP5499428B2 (ja) 2007-09-07 2014-05-21 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
EP2075830A3 (en) 2007-10-11 2011-01-19 Sumco Corporation Method for producing bonded wafer
KR101032564B1 (ko) 2008-04-11 2011-05-06 가부시키가이샤 사무코 접합 웨이퍼의 제조 방법
JP2009272471A (ja) * 2008-05-08 2009-11-19 Sumco Corp 貼り合わせウェーハの製造方法
JP2009289948A (ja) * 2008-05-29 2009-12-10 Sumco Corp 貼り合わせウェーハの製造方法
JP5597915B2 (ja) * 2008-08-12 2014-10-01 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
JP5766901B2 (ja) * 2008-11-28 2015-08-19 株式会社Sumco 貼り合わせウェーハの製造方法
US11932535B2 (en) * 2018-03-28 2024-03-19 Sumitomo Precision Products Co., Ltd. MEMS device manufacturing method, MEMS device, and shutter apparatus using the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
WO2003046993A1 (fr) 2001-11-29 2003-06-05 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes soi
WO2004010505A1 (ja) * 2002-07-18 2004-01-29 Shin-Etsu Handotai Co.,Ltd. Ｓｏｉウェーハおよびその製造方法
JP4147577B2 (ja) 2002-07-18 2008-09-10 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
TW200428637A (en) * 2003-01-23 2004-12-16 Shinetsu Handotai Kk SOI wafer and production method thereof
JP4285244B2 (ja) * 2004-01-08 2009-06-24 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの作製方法
EP1710836A4 (en) * 2004-01-30 2010-08-18 Sumco Corp METHOD FOR PRODUCING AN SOI WATER
JP2005340348A (ja) * 2004-05-25 2005-12-08 Sumco Corp Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
JP5168788B2 (ja) * 2006-01-23 2013-03-27 信越半導体株式会社 Ｓｏｉウエーハの製造方法
US7977221B2 (en) * 2007-10-05 2011-07-12 Sumco Corporation Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same

Also Published As

Publication number Publication date
US8048769B2 (en) 2011-11-01
TWI355711B (en) 2012-01-01
JP2008016534A (ja) 2008-01-24
EP1936664A4 (en) 2011-02-23
EP1936664A1 (en) 2008-06-25
TW200816368A (en) 2008-04-01
US20100015779A1 (en) 2010-01-21
WO2008004591A1 (fr) 2008-01-10

Similar Documents

Publication Publication Date Title
CN101356622A (zh) 贴合晶片的制造方法
JP4828230B2 (ja) Ｓｏｉウェーハの製造方法
US7713842B2 (en) Method for producing bonded wafer
EP1835533B1 (en) Method for manufacturing compound material wafers and method for recycling a used donor substrate
KR100733111B1 (ko) 접합 ｓｏｉ 웨이퍼의 제조방법 및 접합 ｓｏｉ 웨이퍼
CN101118845B (zh) 用于制造键合晶片的方法
CN100454552C (zh) 贴合晶片的制造方法及贴合晶片、以及贴合soi晶片
KR101873203B1 (ko) Soi 웨이퍼의 제조방법
US20130089968A1 (en) Method for finishing silicon on insulator substrates
JP6036732B2 (ja) 貼り合わせウェーハの製造方法
CN114093764A (zh) 单晶硅晶片
KR101066315B1 (ko) 접합 웨이퍼의 제조 방법
KR20090023200A (ko) Ｓｉｍｏｘ 웨이퍼 제조 방법 및 ｓｉｍｏｘ 웨이퍼
KR20090081335A (ko) 접합 웨이퍼의 제조 방법
KR101071509B1 (ko) 접합 웨이퍼 제조 방법
CN101320684B (zh) 半导体基板的制造方法
KR102327330B1 (ko) Soi웨이퍼의 제조방법
JP5458525B2 (ja) Ｓｏｉウェーハの製造方法
JP2008028415A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP2009111347A (ja) 貼り合わせウェーハの製造方法
JP2005286282A (ja) Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090128