[go: up one dir, main page]

CN114093764A - 单晶硅晶片 - Google Patents

单晶硅晶片 Download PDF

Info

Publication number
CN114093764A
CN114093764A CN202111370473.7A CN202111370473A CN114093764A CN 114093764 A CN114093764 A CN 114093764A CN 202111370473 A CN202111370473 A CN 202111370473A CN 114093764 A CN114093764 A CN 114093764A
Authority
CN
China
Prior art keywords
wafer
microns
silicon
single crystal
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111370473.7A
Other languages
English (en)
Inventor
李荣中
柳在祐
金昞天
罗伯特·J·法斯特
朴淳成
金泰勋
池浚焕
卡瑞喜玛·玛莉·哈德森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Semiconductor Pty Ltd
Original Assignee
SunEdison Semiconductor Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Semiconductor Pty Ltd filed Critical SunEdison Semiconductor Pty Ltd
Publication of CN114093764A publication Critical patent/CN114093764A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本申请涉及一种单晶硅晶片，其包含两个主要平行表面，其中一个为正面并且另一个为背面、正面与背面之间的中心平面、连接正面与背面的圆周边缘、具有从正面朝向中心平面测量的深度D的正面层，并且其中主体区域处于正面层与中心平面之间，其中：主体区域包含密度为至少约1×107cm‑3并且氧沉淀物的峰值密度为至少约1×109cm‑3的氧沉淀物，其中峰值密度处于正面层与中心平面之间；正面层包含密度小于约1×107cm‑3的氧沉淀物，其中正面层的深度D在约1微米与约40微米之间；并且正面不具有栅极氧化物完整性图案相关的晶体缺陷带。

Description

单晶硅晶片
本申请是申请日为2017年12月13日、申请号为“201780081673.6”、名称为“处理硅晶片以具有内部去疵与栅极氧化物完整性良率的方法”的发明专利申请的分案申请。
相关申请的交叉参考
本申请要求于2016年12月28日提交的美国临时申请序列号62/439,621的优先权，其公开内容在此以引用的方式并入，如同以其全部内容阐述一样。
技术领域
本发明领域大体来说涉及用于电子组件的制造中的硅晶片的制备。更特定来说，本发明涉及一种产生具有内部去疵与栅极氧化物完整性良率的硅晶片的退火法。
背景技术
单晶硅，为大多数制造半导体电子组件的方法的起始物质，其通常使用所谓的柴可拉斯基(Czochralski，Cz)法制备，在所述方法中单个晶种浸没到熔融硅中并且随后通过缓慢提取生长。在被容纳于石英坩埚中的期间，熔融硅混杂有各种杂质，其中主要为氧。在硅熔融体的温度下，氧进入晶格直到达到由在熔融体的温度下氧在硅中的溶解度和氧在固化硅中的实际偏析系数决定的浓度。在用于制造电子装置的工艺的典型温度下，此类浓度大于氧在固体硅中的溶解度。因此，随着晶体从熔融体生长并冷却，氧在其中的溶解度会快速降低，从而在从晶体切分出的晶片中，氧会以过饱和浓度存在。
通常用于电子装置的制造中的热处理循环会引起氧在氧过饱和的硅晶片中沉淀。取决于其在晶片中的位置，沉淀物可能为有害或有利的。位于晶片的有源装置区域中的氧沉淀物可能会损害装置的运作。然而，位于晶片的主体中的氧沉淀物能够捕获可能与晶片接触的非所需金属杂质。使用位于晶片的主体中的氧沉淀物来捕获金属通常称作内部去疵(internal or intrinsic gettering，“IG”)。
适用于实现单晶硅晶片中的内部去疵的热处理循环包括快速热退火(例如通过太阳爱迪生半导体有限公司(SunEdison Semiconductor,Ltd.)的
Figure BDA0003361991740000011
(MagicDenuded
Figure BDA0003361991740000012
)方法)或在如氩气的惰性气体环境气氛中长持续时间退火。快速热退火法中的短退火持续时间为经济有效的解决方案。然而，无沉淀区域(precipitate free zone，PFZ；也称为全净带)深度通常太深而无法在硅的顶部100微米(即在背面研磨之后残留的硅的典型量)处有效地对金属杂质进行去疵。相反地，长持续时间退火可以实现优良PFZ区域(在顶部20微米内可调)和去疵能力。然而，长持续时间退火需要一定退火时间(数小时)，其会影响制造成本和产量。
作为
Figure BDA0003361991740000021
方法和长持续时间退火的替代方案，研发出了在含氮气体环境气氛中进行的快速热退火。在氮化环境气氛，例如NH3或N2气体中进行的快速热退火实现伴随浅PFZ(无沉淀区域或全净带)的强内部去疵能力。参见例如，应用物理学杂志(J ApplPhys),114,043520(2013)。在所属领域中先前并未认识到在含氮气环境气氛中进行快速热退火可以降低栅极氧化物完整性(gate oxide integrity，GOI)良率。
发明内容
简单地说，本发明涉及一种在先前已经历在含氮气环境气氛中进行快速热退火的单晶硅晶片中获得适合GOI良率的方法。
在一个方面，本发明涉及一种处理单晶硅晶片的方法，所述方法包含：在至少约1100℃的温度下在包含含氮气体的第一环境气氛中热处理单晶硅晶片以增加单晶硅晶片的主体区域中的晶格空位的密度，并且在单晶硅晶片的正面上形成氮化硅层，其中单晶硅晶片包含两个主要平行表面(其中一个为正面并且另一个为背面)、正面与背面之间的中心平面、连接正面与背面的圆周边缘、具有从正面朝向中心平面测量的深度D的正面层，并且其中主体区域处于正面层与中心平面之间；从单晶硅晶片的正面去除氮化硅层；在约900℃与约1100℃之间的温度下和包含氧气的第二环境气氛中热处理单晶硅晶片持续大于30分钟的时间，以在单晶硅晶片的正面上形成最小厚度为至少约50埃的氧化硅层；并且从单晶硅晶片的正面去除氧化硅层。
在另一方面，本发明涉及一种单晶硅晶片，其包含两个主要平行表面(其中一个为正面并且另一个为背面)、正面与背面之间的中心平面、连接正面与背面的圆周边缘、具有从正面朝向中心平面测量的深度D的正面层，并且其中主体区域处于正面层与中心平面之间，其中：主体区域包含密度为至少约1×107cm-3并且氧沉淀物的峰值密度为至少约1×109cm-3的氧沉淀物，其中峰值密度处于正面层与中心平面之间；正面层包含密度小于约1×107cm-3的氧沉淀物，其中正面层的深度D在约1微米与约40微米之间；并且正面不具有栅极氧化物完整性图案相关的晶体缺陷带。
附图说明
图1描绘经历在含氨环境中快速热退火并且随后经历NEC1处理(800℃下4小时，随后1000℃下16小时)的晶片中的主体微缺陷密度的典型深度分布。
图2A和2B绘示单晶硅晶片在快速热退火之前(图2A中左侧晶片)和在含氨环境中快速热退火之后(图2B中右侧晶片)的GOI良率。
图3A到3D描绘根据本发明的一些实施例的方法流程。
图4为显示经氧化的硅填隙子的计算浓度随温度而变化的图。
图5提供GOI完整性测试之后晶片的若干图像。
图6A描绘经历在含氨环境中快速热退火，之后在氧化环境中快速热退火(1000℃下5秒)的晶片的BMD深度分布(在氧化沉淀热处理；在800℃下NEC1处理4小时，随后在1000℃下NEC1处理16小时之后)。x轴刻度为以微米为单位的深度，并且y轴刻度为BMD/cm3。
图6B描绘经历在含氨环境中快速热退火，之后在氧化环境中快速热退火(1100℃下5秒)的晶片的BMD深度分布(800℃下4小时+1000℃下16小时的氧化沉淀热处理之后)。x轴刻度为以微米为单位的深度，并且y轴刻度为BMD/cm3。
图6C描绘经历900℃至1000℃之间的长持续时间氧化退火4小时的晶片的BMD深度分布(在800℃下4小时+1000℃下16小时的氧化沉淀热处理之后)。x轴刻度为以微米为单位的深度，并且y轴刻度为BMD/cm3。
图7描绘在若干温度下经历长持续时间氧化退火的各种晶片的GOI完整性结果。所描绘的晶片包括生长态晶片(最左侧晶片)、在氮化环境中快速热退火之后的晶片(左起第二个晶片)和经历360分钟的在900℃下、950℃下和1000℃下氧化退火的三个晶片(右侧)。
图8为GOI改进随氧化温度及时间而变化的等高线图。
具体实施方式
本发明涉及一种在氮化气氛中进行快速热退火处理之后恢复单晶硅晶片，例如理想硅晶片的栅极氧化物完整性(GOI)良率的方法。在一些实施例中，本发明涉及一种在含氮气环境气氛，例如NH3、氮气或其组合中进行快速热退火处理之后恢复单晶硅晶片，例如理想硅晶片的栅极氧化物完整性(GOI)良率的方法。一般来说，在含氮气环境气氛，例如NH3、氮气或其组合中进行快速热退火，之后进行足以在晶片主体中生长主体微疵的退火足以得到在表面区域中包含无沉淀区域(PFZ或全净带)的单晶硅晶片。然而，晶片主体中的BMD可能会通过晶片表面上的生长态晶体缺陷(例如氧沉淀物)暴露于由氮化硅膜产生的空位而降低硅晶片的GOI良率。这些空位可能使氧沉淀物在晶片表面上生长并且稳定，并且这些缺陷可能会导致栅极氧化物完整性良率有所降低。由于来自由快速热退火形成的无沉淀区域的GOI的工艺窗极窄，因此有必要寻找一种用以在快速热退火之后恢复GOI的完整工艺窗而不降低BMD峰值密度和浅PFZ深度的方法。
在含氮气环境气氛中快速热退火有利地产生浅无沉淀区域。参见图1，其描绘经历在氨环境中快速热退火并且随后经历NEC1处理(800℃下4小时，随后1000℃下16小时)的晶片中的主体微缺陷密度的典型深度分布。晶片具有如图1中所示的8.344PPMA与9.544PPMA的填隙氧浓度。可在晶片的正面和背面形成极浅PFZ，如小于约40微米、小于约30微米、小于约20微米或甚至小于约10微米。此外，在晶片表面附近形成BMD的峰值密度，其在经设计以生长氧沉淀物的热处理期间产生。由于峰值BMD密度在每立方厘米约6×109与8×109个沉淀物之间，因此无论关键参数，如晶片氧含量、MDZ的热炼温度和冷却速率如何，这一峰值BMD密度均在本发明的实施例的优选范围内。在一些优选实施例中，在氮化环境气氛中快速热退火产生具有小于10微米的浅PFZ深度和20微米与30微米之间深度或甚至10微米与20微米之间深度的高BMD峰值的硅晶片。相比于在含氧气环境气氛中快速热退火(其具有更深PFZ深度和处于晶片深度中心附近的BMD密度峰值)，此类晶片提供要强得多的去疵能力。
在含氮气环境中快速热退火可引起栅极氧化物完整性降低。GOI失效图案(参见图2A、2B、5和7)与晶体缺陷带相关。缺陷带包括晶体原生凹坑(crystal originated pit，COP，即一种空隙缺陷)、H带、P带、L带、理想硅填隙主导带、B缺陷带和A缺陷带。通常，如果晶片具有任何COP、H带和P带缺陷，那么会发生GOI降低。这些晶体缺陷带呈核或环图案，并且在晶片中的各种径向位置处观察到缺陷带。如果GOI图案不呈核或环图案，那么这一不对称图案将并非由晶体缺陷引起而是将由晶片处理或GOI测试制备引起。GOI击穿电压(MV/cm)还受晶体缺陷带和缺陷类型影响。一般来说，由于晶体原生凹坑和H带缺陷，栅极氧化物完整性降低可以发生在5MV/cm与9MV/cm之间的范围内，其影响栅极氧化物厚度的均匀度。一般来说，由P带缺陷、微空隙缺陷或氧沉淀物引起的栅极氧化物完整性降低可以发生在10mV/cm与12mV/cm之间的范围内，所述氧沉淀物由快速热退火期间来自Si3N4/Si界面的注入空位的组合并且由来自晶体的内生氧沉淀物或大尺寸内生氧沉淀物而形成。由于氧化会影响高应力场GOI，因此推测内生氧沉淀物为GOI降低的主要原因。检查GOI失效图案形状和击穿电压以弄清GOI失效是否由晶体缺陷带引起。如果GOI失效图案与晶体缺陷带或击穿电压匹配，那么推测GOI失效图案与晶体缺陷带相关。
在含氮环境中进行快速热退火不会显著改变缺陷的密度。然而，在氮环境中进行快速热退火可以以注入空位来装饰缺陷。因此，小尺寸缺陷可经RTA效应溶解，但其它缺陷经空位装饰从而使得其更大并且更稳定。这会影响栅极氧化物均匀度并会降低GOI良率。可检测到的较大缺陷可为约20纳米或更大，并且此类缺陷的密度可为约1×108ea/cm3。此类密度足以降低以上所述数量级的GOI。如果包括小尺寸但不可检测的缺陷(＜20nm)，那么缺陷的实际密度要高得多。缺陷的大尺寸、高密度会影响栅极氧化物的均匀度，并且由于应力集中与非均匀氧化物厚度相关，非均匀栅极氧化物对电应力场具有局部弱化作用。如果可通过氮环境中的RTA促进的空位的供应扩大并且稳定氧沉淀物，那么会发生栅极氧化物击穿。
参见图2A和2B，其绘示单晶硅晶片在快速热退火之前(图2A中左侧晶片)的GOI良率和在含氨环境中进行快速热退火之后(在图2B中右侧晶片)的GOI良率。显而易见，在氨中进行快速热退火经由晶片的圆周边缘处或附近存在的栅极氧化物完整性图案相关晶体缺陷带而降低晶片中的GOI良率。
本发明因此涉及一种制备单晶硅晶片的方法，其中晶片经历在含氮气环境气氛中进行快速热退火，从而产生具有薄无沉淀区域和接近晶片表面的峰值密度或浓度的氧沉淀物的晶片。在形成氧沉淀物核模板之后，剥离氮化硅层，并且对晶片进行足以在晶片表面上形成氧化硅层的氧化退火。之后剥去晶片的氧化硅层，其去除降低GOI良率的表面缺陷。根据本发明方法制备的晶片具有理想氧沉淀物核模板，另外不具有降低GOI良率的表面缺陷。具体来说，晶片不具有图2B中所示范的类型的栅极氧化物完整性图案相关晶体缺陷带。之后，可对晶片进行足以在晶片的主体区域中生长氧沉淀物的退火，如NEC1。有利地，由于晶片经历了在氮化环境气氛中进行的RTA，因此晶片中的氧沉淀物的峰值密度可在晶片表面的约40微米内，如在晶片表面的约30微米内，或距晶片表面约10微米与约20微米之间。
I.衬底
现参考图3A，其描绘硅晶片10或其部分。硅晶片10可包含两个主要的通常平行的表面，其中一个为衬底的正面并且其中另一个为衬底的背面。一圆周边缘连接正面和背面，并且一中心平面位于正面与背面之间。参考图3B，硅晶片10包含具有深度D的正面层40和处于正面层与中心平面之间的中心主体区域或层50。在进行如本文中所述的任何操作之前，硅晶片10的正面和背面可大体上一致。仅为方便起见，将表面称为“正面”或“背面”，并且其一般用来区分在其上实施本发明的方法的操作的表面。在本发明的一些实施例中，本发明的操作在硅晶片10的正面上进行。在本发明的一些实施例中，本发明的操作在硅晶片10的正面和背面上进行。此外，由于硅晶片通常具有一定总厚度变化(total thicknessvariation，TTV)、翘曲和弯曲，因此正面上各点与背面上各点之间的中点可能并未精确地处于一个平面内。然而，实际上，TTV、翘曲和弯曲通常很小以致极为近似，因此可称所述中点处于与正面和背面大约等距的假想中心平面内。
一般来说，硅晶片10的直径至少约20mm，更通常约20mm与约500mm之间。在一些实施例中，直径为至少约20mm、至少约45mm、至少约90mm、至少约100mm、至少约150mm、至少约200mm、至少约250mm、至少约300mm、至少约350mm或甚至至少约450mm。硅晶片10的厚度可在约100微米与约5000微米之间，如约100微米与约1500微米之间，适合地约500微米至约1000微米范围内。
在特别优选的实施例中，硅晶片10包含从单晶硅晶片切分的晶片，所述单晶硅晶片已从根据常规柴可拉斯基晶体生长方法生长的单晶锭切分。此类方法以及标准硅切分、研磨、蚀刻和抛光技术公开于例如F.志村(F.Shimura),半导体硅晶体技术(SemiconductorSilicon Crystal Technology),学术出版社(Academic Press),1989和硅化学蚀刻(Silicon Chemical Etching),(J.格拉梅尔(J.Grabmaier)编)施普林格(Springer-Verlag),纽约(N.Y.),1982(以引用的方式并入本文中)中。优选地，通过所属领域的技术人员已知的标准方法抛光和清洁晶片。参见例如W.C.奥玛拉(W.C.O'Mara)等人,半导体硅技术手册(Handbook of Semiconductor Silicon Technology),诺伊斯出版社(NoyesPublications)。如果需要，可例如在标准SC1/SC2溶液中清洁晶片。在一些实施例中，本发明的单晶硅晶片为已从根据常规柴可拉斯基(“Cz”)晶体生长方法生长的通常具有至少约150mm、至少约200mm、至少约300mm或至少约450mm的额定直径的单晶锭切分的单晶硅晶片。优选地，单晶硅处置晶片与单晶硅供体晶片皆具有经镜面抛光的正面修整，其不含表面缺陷，如刮痕、大粒子等。晶片厚度可在约250微米至约1500微米内变化，如在约300微米与约1000微米之间，适合地约500微米至约1000微米范围内。在一些具体实施例中，晶片厚度可在约725微米与约800微米之间，如约750微米与约800微米之间。在一些实施例中，晶片厚度可为约725微米。在一些实施例中，晶片厚度可为约775微米。
在一些优选实施例中，硅晶片10为通过CZ方法生长的经抛光硅晶片。硅晶片10可具有任何晶体取向，例如(100)、(110)和(111)，并且晶体取向的选择可由结构的最终用途决定。
一般来说，起始硅晶片10可在可通过CZ方法达到的范围内的任何位置处出现氧浓度下降，其通常在约2×1017与约9×1017个原子/立方厘米之间或约4至约18PPMA之间，如根据ASTM校正测定；Oi＝4.9α，其中α为1107cm-1吸收带的吸收系数；新ASTM标准F-121-83)。在一些优选实施例中，硅晶片10的填隙氧浓度小于约6×1017个原子/立方厘米或约12PPMA，如约2×1017与约5×1017个原子/立方厘米之间或约4至约10PPMA。此外，起始硅晶片10优选在晶片的近表面区域中不存在稳定氧沉淀物(即在约1200℃或更低的温度下无法从晶片溶解或退火出的氧沉淀物)。
当作为杂质存在于单晶硅中时，取代型碳具有催化形成氧沉淀物成核中心的能力。因此，出于这一原因和其它原因，单晶硅晶片10具有低浓度的碳为优选的。即，单晶硅晶片10的碳浓度优选小于约5×1016个原子/立方厘米、优选小于1×1016个原子/立方厘米并且更优选小于5×1015个原子/立方厘米。
硅晶片电阻率对本发明的方法来说并非至关重要的。然而，电阻率可视最终用途要求而变化。鉴于此，硅晶片10可为重掺杂的，可为半绝缘，或可具有处于中间的掺杂分布。因此电阻率可在毫欧姆或更小至兆欧姆或更大之间变化。在一些实施例中，硅晶片10包含p型或n型掺杂剂。适合掺杂剂包括硼(p型)、镓(p型)、磷(n型)、锑(n型)和砷(n型)。基于所需的晶片电阻率来选择掺杂剂浓度。在一些实施例中，晶片类型可具有一定电阻率，以使得其可表征为N++型、N+型、N型、N-型和N--型中任一个。典型N+电阻率范围对于Sb掺杂为低至10毫欧姆-厘米，对于As掺杂N++为低至2毫欧姆-厘米，并且对于P掺杂N+++为低至1毫欧姆-厘米。由于晶体生长中的偏析，针对最大/最小的规定范围通常为2-3X。在一些实施例中，晶片类型可具有一定电阻率，以使得其可表征为P++型、P+型、P型、P-型和P--型中任一个。典型P+电阻率范围为低至10毫欧姆-厘米并且P++为低至5毫欧姆-厘米。由于晶体生长中的偏析，针对最大/最小的规定范围通常为1.5-2X。因此晶片的电阻率可在约0.1毫欧姆-厘米至约10千欧姆-厘米之间变化，如在约0.01欧姆-厘米至约10千欧姆-厘米之间。在一些实施例中，电阻率可在约0.1毫欧姆-厘米至约1千欧姆-厘米范围内，如0.1毫欧姆-厘米至约100欧姆厘米，如0.1毫欧姆-厘米至约10欧姆-厘米，或约0.1毫欧姆-厘米至约1欧姆-厘米。在一些实施例中，电阻率可在约0.01欧姆-厘米至约1千欧姆-厘米范围内，如0.01欧姆-厘米至约100欧姆-厘米，如0.01欧姆-厘米至约10欧姆-厘米，或约0.01欧姆-厘米至约1欧姆-厘米。还可获得呈轻度掺杂形式的衬底，如呈N-型(磷)和P-型(硼)，额定值为1欧姆-厘米或10欧姆-厘米或100欧姆-厘米。衬底电阻率的选择取决于应用(例如如果衬底用作背栅，那么较低电阻率为优选的)。
在一些实施例中，在快速热退火之前清洁硅晶片10以例如去除有机物或其它杂质。适合清洁溶液为食人鱼溶液(piranha solution)，其包含H2SO4(浓)和H2O2(30％溶液)，其通常呈3:1比率但其它比率如4:1或7:1也为适合的。清洁持续时间宜在约15分钟与约2小时之间。
II.快速热退火
根据本发明方法，进行快速热处理以形成氧沉淀物核的分布，其确立晶片中的氧沉淀的分布或模板。在一或多个实施例中，模板为针对在晶片主体中具有氧沉淀物但在近表面区域中氧沉淀物密度较低并且优选基本不存在氧沉淀物(其在本文中被称作无沉淀区域或“全净带”)的晶片。有利地，可得到任何所需深度的全净带。在一些实施例中，全净带深度可为至少约1微米、至少约3微米、或至少约5微米，如从晶片的正面朝向中心平面所测量。在一些实施例中，全净带深度可小于约40微米，如从晶片的正面朝向中心平面所测量，如小于约30微米、或小于20微米、小于15微米、或甚至小于10微米，从晶片的正面朝向中心平面所测量。此外，模板使得氧沉淀物的峰值密度(由后续的足以形成氧沉淀物的退火产生)可以出现在晶片表面的约40微米内，如在晶片表面的约30微米内，或距晶片表面约10微米与约20微米之间。
就此来说，所形成的氧沉淀物核通常含有晶格空位作为核的一部分。空位可为结合(即相键合和/或成组)氧，如氧二聚体(O2)；然而应理解，本公开并不限于任何结构和/或形态特定的氧沉淀物核。举例来说，氧沉淀物核可为单独空位或可结合呈VO。如本文中所使用，“氧沉淀物核”是指在氧沉淀热处理后形成氧沉淀物或在经活化之后形成此类沉淀物的任何结构单元，并且如本文中所使用，“氧沉淀物核”不应以限制性意义理解。
进行快速热方法以形成氧沉淀物核的分布，继而确立用于氧沉淀的模板的用途通常描述于美国专利第5,994,761号、第6,191,010号和第6,180,220号中，出于所有相关并且一致的目的，其中的每一个以引用的方式并入本文中。其中所述的“理想沉淀方法”通常产生氧沉淀物核的非均匀分布，伴随晶片主体中的浓度高于表面层中的浓度。在后续氧沉淀热处理后，晶片主体中的核的高浓度形成氧沉淀物成核中心，其辅助氧沉淀物形成和生长，而近表面区域中的核的浓度不足以做到这点。因此，全净带在近表面区域中形成，并且有时被称作主体微疵的氧沉淀物在晶片主体中形成。如其中所述，全净带深度可小于约40微米，如从晶片的正面朝向中心平面所测量，如小于约30微米、或小于20微米、小于15微米、或甚至小于10微米，从晶片的正面朝向中心平面所测量。全净带深度可为至少约1微米、至少约3微米、或至少约5微米，如从晶片的正面朝向中心平面所测量。另外，氧沉淀物的峰值密度(由后续的足以形成氧沉淀物的退火产生)可以出现在晶片表面的约40微米内，如在晶片表面的约30微米内，或距晶片表面约10微米与约20微米之间。
用于形成含空位氧沉淀物核的非均匀分布的方法，对硅晶片10进行热处理步骤，其中将晶片加热到高温以在硅晶片10中形成含有空位的氧沉淀物核并且因此增加所述氧沉淀物核的数量密度。优选地，这一热处理步骤在快速热退火装置中进行，其中将晶片迅速加热到目标温度并且在所述温度下退火持续一段相对较短的时间。可使用至少约1100℃、至少约1175℃、至少约1200℃或至少约1300℃(例如约1100℃至约1400℃、约1100℃至约1300℃、或约1100℃至约1200℃)的温度。硅晶片10将通常保持在这些温度范围内至少约1秒并且通常至少若干秒(例如至少约3秒或至少约5秒或更大)或甚至数十秒(例如至少约20秒、至少约30秒、至少约40秒、至少约60秒、至少约120秒或更大)。在一些实施例中，将硅晶片10在两种不同温度下进行快速热退火。举例来说，在一些实施例中，将硅晶片10在约1100℃与约1200℃之间的温度下进行退火，持续时间约1秒与约60之间，并且随后在约1200℃与约1300℃之间的温度下进行退火，持续时间约1秒与约60之间。在一些实施例中，可将晶片在约1100℃的温度下退火1至10秒之间，如约1秒，随后在约1215℃的温度下退火约5秒与约20秒之间的一段时间，如约10秒。取决于所需的晶片特征和对晶片进行退火的气氛，时间段可在至多约60秒范围，其接近可商购的快速热退火装置的限度。根据最新所得的实验证据，在退火期间将硅晶片10再保持在确定温度一段时间并不会引起空位浓度增加。
参考图3B和3C，在快速热退火步骤之后，硅晶片10具有正面层40和主体区域50，所述正面层40包含正面与距离D(从正面朝向中心平面所测量)之间的晶片的区域，主体区域50包含中心平面与表面层之间的晶片的另一区域，其中表面层和主体区域具有一定浓度的包含晶格空位的氧沉淀物核。全净带在正面层40中形成，而在足以沉淀氧沉淀物的热处理期间氧沉淀根据由快速热退火形成的模板30发生在主体区域50中。正面层40的深度D可小于约40微米，如从晶片的正面朝向中心平面所测量，如小于约30微米、或小于20微米、小于15微米、或甚至小于10微米，如约5微米与约40微米之间、或约5微米与约30微米之间、或约5微米与约20微米之间、或约5微米与约10微米之间。主体区域50可视为硅晶片10的正面层40与中心平面之间的材料。在其中背面暴露于氮化气氛的实施例中，在晶片的背面形成相似背面层和主体区域。
根据本发明的方法，快速热退火步骤在含氮气体，即氮化气氛存在下进行。在一些实施例中，快速热退火步骤在含氮气(N2)的气氛或含氮化合物气体(如氨)或此类气体的组合中进行。在一些实施例中，环境气氛可以另外包含惰性气体，如氩气。一般来说，在快速热退火装置中在氮化气氛存在下对晶片进行退火会在晶片中产生非均匀氧沉淀物核浓度(数量密度)分布，其中峰值浓度出现在表面的约100微米内，或在表面的约40微米内，如表面的约10至约100微米，如约10至约50微米之间，或约10至约40微米之间，或约10至约30微米之间，或约10至约20微米之间，其暴露于氮化气体，并且在晶片主体中产生较小并且相对均匀的浓度。如果在快速热退火步骤期间晶片的正面和背面暴露于氮化气氛，那么所得晶片将具有通常对于晶片的横截面来说，“M形”或“U形”的氧沉淀物核浓度(数量密度)分布，即最大浓度将出现在正面和背面中的每一个的若干微米内并且相对恒定并且较小的浓度将出现在整个晶片主体中。参见图3B，其描绘氧沉淀物核浓度分布或模板30，其中峰值氧沉淀物核浓度接近硅晶片10的正面。虽然未图示，但接近硅晶片10的背面处也将出现与模板30相似的氧沉淀物核浓度模板。因此，硅晶片10将包含氧沉淀物核浓度的两个峰值，一个峰值接近晶片10的正面并且一个峰值接近晶片10的背面。
在完成快速热退火步骤后，将硅晶片10经由某一温度范围迅速冷却，其中在所述温度范围下含空位氧沉淀物核，并且尤其，其中的空位自身在单晶硅中相对移动。在商业上实用的一段时间内降至超过约700℃、超过约800℃、超过约900℃或甚至超过约1000℃的温度，含空位氧沉淀物核通常在硅中移动。随着晶片的温度经由这一温度范围降低，含空位核扩散至晶片的表面和/或晶片表面上的氧化物层并且被消除，由此引起核浓度分布变化，其变化程度取决于晶片在这一范围内的温度下保持的时间长度。如果将晶片保持在这一范围内的温度下一段无限长的时间，那么核浓度分布将再次变得均匀但平衡浓度将小于刚刚完成热处理步骤时的浓度。然而，如本文进一步描述，通过单独或结合控制热处理和冷却晶片的环境来迅速冷却晶片，可以实现氧沉淀物核的非均匀分布，晶片主体中的浓度大于接近表面的区域中的浓度。举例来说，可控制方法条件(例如冷却速率)，例如，使得最大核浓度在表面的约100微米内、或在表面的约40微米内，如表面的约10至约100微米，如约10至约50微米之间，或约10至约40微米之间，或约10至约30微米之间，或约10至约20微米之间。
就此来说，应进一步注意，一般来说，如本文中所使用的“全净带”为占据接近晶片表面的区域的一个区域，其具有：(i)不存在氧沉淀物，定义为小于约107个氧沉淀物/立方厘米、小于约106个氧沉淀物/立方厘米或甚至小于约105个氧沉淀物/立方厘米；和(ii)低浓度的并且优选基本上不存在氧沉淀物核，其在经历氧沉淀热处理后转化为氧沉淀物。
冷却步骤可宜在与进行加热步骤的气氛相同的气氛中进行。然而，其亦可在不同的气氛中进行，其可调整核浓度分布的形状。无论所选气氛如何，快速冷却晶片的影响主导气氛因素并且引起附近表面区域中的空位的浓度显著减小。快速热退火步骤和冷却步骤可在，例如，多种可商购的快速热退火(“rapid thermal annealing，RTA”)炉中的任一个中进行，其中晶片独立地经成排的大功率灯加热。RTA炉能够在数秒内快速加热硅晶片，例如从室温加热到约1200℃。
一般来说，在氧沉淀物核移动的温度范围内的平均冷却速率为至少约5℃每秒或，如在其它实施例中，至少约20℃每秒、至少约50℃每秒、至少约100℃每秒或甚至至少约150℃每秒或更大(例如约20℃每秒至约200℃每秒、约20℃每秒至约100℃每秒或约100℃每秒至约200℃每秒)。通常，目前处理设备产生在约30℃每秒与约80℃每秒之间并且更典型地，约40℃每秒与约50℃每秒之间的冷却速率。就此来说应注意，一旦晶片冷却至含空位氧沉淀物核在单晶硅中相对移动的温度范围以外的温度，那么冷却速率便不再呈现对晶片的沉淀特征的显著影响并且因此不再呈现严格限制。
在氮化气氛中进行快速热退火在硅晶片10的正面层上形成氮化硅层20，参见图3B。由于RTA法在数秒内发生，因此氮化硅层总体来说相对较薄，如至少约5埃，如约5埃与约1000埃之间、或约5埃与约500埃之间、或约5埃与约200埃之间、或约5埃与约100埃之间。由于氮化硅层20中断了后续氧化循环期间的氧化物层的形成以及空位注入和其外扩散的阻隔，因此将氮化物层去除。参见图3C。在一些实施例中，通过抛光、湿式化学蚀刻(例如KOH蚀刻或磷酸蚀刻)或等离子体蚀刻去除氮化硅层。适用于去除氮化硅层的技术为所属领域中所已知。
在一些实施例中，通过接触抛光去除氮化硅层20。接触抛光足以去除全部氮化硅层。用于去除氮化硅层的适合抛光溶液为所属领域中所已知。
在一些实施例中，在去除氮化硅层之后清洁硅晶片10。适合清洁溶液为食人鱼溶液，其包含H2SO4(浓)和H2O2(30％溶液)，其通常呈3:1比率但其它比率如4:1或7:1也为适合的。清洁持续时间宜在约15分钟与约2小时之间。
III.氧化退火
在剥离氮化硅层之后(参见图3C)，以足以在硅晶片10的正面上形成氧化硅层60的持续时间和温度对硅晶片10进行氧化退火。参见图3D。硅晶片10的氧化可通过热氧化完成(其中将消耗掉部分沉积半导体材料膜)或膜可通过CVD氧化物沉积生长。在一些实施例中，可将硅晶片10在如ASM A400的炉中热氧化。在氧化环境中温度可在900℃至1100℃范围内，如约950℃与约1100℃之间或约1000℃与约1100℃之间。退火持续时间可为至少约30分钟，如大于约60分钟、大于约120分钟，如大于约180分钟、或大于约240分钟、大于约300分钟、或大于约360分钟。
在一些实施例中，将单晶硅晶片在包含含氧气体的氧化气氛中在约900℃与约1100℃之间，如约900℃与约1000℃之间的温度下热处理，持续时间至少约30分钟，如大于约60分钟、大于约120分钟，如大于约180分钟、或大于约240分钟、大于约300分钟、或大于约360分钟，如约30分钟与约360分钟之间、或约60分钟与约360分钟之间、或约1200分钟与约360分钟之间。在一些实施例中，将单晶硅晶片在包含含氧气体的氧化气氛中在约950℃与约1100℃之间，如约950℃与约1050℃之间的温度下热处理，持续时间至少约30分钟，如大于约60分钟，如大于120分钟，如大于180分钟、或大于240分钟、大于300分钟、或大于约360分钟，如约30分钟与约360分钟之间、或约60分钟与约360分钟之间、或约1200分钟与约360分钟之间。在一些实施例中，将单晶硅晶片在包含含氧气体的氧化气氛中在约1000℃与约1100℃之间，如约1050℃与约1100℃之间的温度下热处理，持续时间至少约30分钟，如大于约60分钟、大于约120分钟，如大于约180分钟、或大于约240分钟、大于约300分钟、或大于约360分钟，如约30分钟与约360分钟之间、或约60分钟与约360分钟之间、或约1200分钟与约360分钟之间。氧化环境气氛可以为如Ar或N2的惰性气体与O2的混合物。氧含量可在1至10百分比之间变化或更高。在一些实施例中，氧化环境气氛可为至多100％(“干式氧化”)。在一些实施例中，环境气氛可包含如Ar或N2的惰性气体和如O2的氧化气体和水蒸气的混合物(“湿式氧化”)。在一示范性实施例中，硅晶片10可装载到立式炉，如A400中。温度逐渐升至氧化温度并且将例如O2的适当氧化气体通入炉中。用于氧化的各种气体条件均可用于产生氧化物层，如N2(4slm)与O2(20slm)的组合。在得到所需氧化物厚度之后，关闭O2并且降低炉温度并且将晶片从炉中卸除。一般来说，氧化层的厚度为大于约50埃，如约50埃与约1000埃之间、或约50埃与约500埃之间。在一些实施例中，在约900℃的温度下氧化退火约0.5小时产生具有约50埃或更大的厚度的二氧化硅层。在一些实施例中，在约900℃的温度下氧化退火约4小时产生具有约350埃或更大的厚度的二氧化硅层。
氧化退火并非出于在晶片主体中生长氧沉淀物的目的。根据本发明的一些实施例，氧沉淀热处理，例如NEC1退火，发生在GOI良率测试之后。确切地说，氧化退火足以溶解接近晶片表面的氧沉淀物或降低其尺寸直到其不可检测并且不会造成GOI降低。氧化退火从SiO2/Si界面为晶片主体供应填隙硅原子。为进行栅极氧化物完整性测试，将氧化硅层60去除，其可进一步去除引起GOI良率降低的缺陷类型。在一些实施例中，通过抛光、化学蚀刻或等离子体蚀刻去除氧化硅层60。适用于去除氧化硅层的技术为所属领域中已知的。例如使用HF的化学蚀刻足以去除厚度可能在0.1微米至1微米范围内，如为约0.5微米的氧化硅层。
晶片清洁和抛光为任选的。如果需要，可例如在标准SC1/SC2溶液中清洁晶片。另外，可对晶片进行化学机械抛光(chemical mechanical polishing，CMP)以降低表面粗糙度，优选降低到RMS 2×2μm2的水平小于约5埃，如约1埃与约2埃之间，其中均方根-
Figure BDA0003361991740000131
粗糙度分布含有沿迹线的有序等间隔点，并且yi为从平均线到数据点的竖直距离。在优选小于2埃的表面粗糙度下，表面即可结合。
IV.栅极氧化物完整性良率
根据本发明方法，通过氧化退火恢复由在含氮气环境气氛中进行快速热退火引起的栅极氧化物完整性降低，所述氧化退火会消除GOI缺陷源。氧化退火会促进氮外扩散并且进一步改变生长态氧沉淀物的大小。
在晶片表面形成氧化硅层产生填隙硅并且消耗空位。在形成氧化硅层期间，发生以下反应：
2Oi＝+Si-->SiO2+4e-
这一反应涉及填隙硅并且如果SiI--O对在形成SiO2之前分解，那么产生游离自填隙的可能性将最大。据估计，此类不完全氧化步骤的发生率为1000个硅原子中有1个。硅填隙子的形成速率可通过氧化速率和表面再生速率来计算。
图4为展示由于氧化速率和表面再生速率随温度增加，硅填隙的浓度因此随升高温度而增加的图。因此，如果氧化温度增加，那么硅填隙在晶片表面的扩散控制注入增加。硅填隙的内扩散在高温氧化退火期间会引起填隙过饱和和空位未饱和。高温氧化退火可通过改变平衡点缺陷浓度或在氧化期间抑制生长态氧沉淀物生长造成生长态沉淀物分解。如果持续注入足够填隙并且退火时间长度足以分解沉淀物，那么氧沉淀物的大小会有所减小或完全溶解。由此氧化退火去除由在氮化环境气氛中进行快速热退火引起的GOI缺陷的来源或减轻与氮组合的生长态沉淀物的影响。
栅极氧化物完整性良率可通过针对MOS装置中的栅极氧化物的可靠性的零时介电击穿(Time Zero Dielectric Breakdown，TZDB)测试方法来测量。所述测试方法测量栅极氧化物中每氧化物厚度施加的电压。栅极氧化物(晶体管结构：利用N-P-N或P-N-P的源极-栅极-漏极)为电绝缘层，其控制源极与漏极之间的栅极氧化物以下的少数载流子通道。通道形成与否由对栅极施加的偏压决定。通道与否意味着1或0，并且栅极偏压控制1或0。如果栅极氧化物不为电绝缘的，那么源极与漏极之间的通道不受栅极偏压控制。因此，栅极处的氧化物层对于正常晶体管操作至关重要。通过改变施加的偏压进行栅极氧化物完整性测试，此使得能够评估电绝缘的可靠性。TZDB为通过将偏压从0V增大至足以击穿电绝缘的电压以检查氧化物层的击穿的测试方法。在测试期间，如果栅极氧化物以9MV/cm(兆伏特每厘米)或更高电压发生击穿，或如果未发生击穿，那么晶片表面具有用于栅极的优良质量条件，因为晶片表面不具有产生栅极氧化物降格的来源。
参考图5可观察到对GOI良率的影响，图5描绘生长态晶片(最左侧晶片)、经历长持续时间氧化退火的晶片(左侧第二个晶片)和经历氧化环境气氛中的快速热退火的两个晶片(右侧)的GOI良率。如在5图中可见，氧化环境中的长持续时间良率充分改进GOI良率，但快速热退火并未充分做到，如由栅极氧化物完整性降格缺陷的图案所证明。
此外，图6A、6B和6C显示长持续时间氧化退火实现在适用于在晶片主体中生长BMD的退火之后在晶片的整个主体区域中保持BMD高浓度并且保持浅无沉淀区域深度。快速热退火引起BMD浓度减小和无沉淀区域的深度增加。图6A描绘经历在含氨环境中并且随后在氧化环境进行快速热退火(1000℃下5秒)的晶片的BMD深度分布(在氧化沉淀热处理；在800℃下NEC1处理4小时，随后在1000℃下NEC1处理16小时之后)。图6B描绘经历在含氨环境中快速热退火，之后在氧化环境中快速热退火(1100℃下5秒)的晶片的BMD深度分布(在800℃下4小时+1000℃下16小时的氧化沉淀热处理之后)。图6C描绘经历900℃至1000℃之间的长持续时间氧化退火持续4小时的晶片的BMD深度分布(在800℃下4小时+1000℃下16小时的氧化沉淀热处理之后)。
根据本发明的一些实施例，在晶片表面处缺陷(例如氧沉淀物)变为不可检测。如图6C中所示，尽管施加了用于氧沉淀物的成核和生长的热处理，但从表面到约10μm深度并未观察到可检测的缺陷。图7描绘在若干温度下经历长持续时间氧化退火的各种晶片的GOI完整性结果。所描绘的晶片包括生长态晶片(最左侧晶片)、在氮化环境中快速热退火之后的晶片(左起第二个晶片)和经历360分钟的在900℃下、950℃下和1000℃下氧化退火的三个晶片(右侧)。如图7中所示，长持续时间氧化退火在若干温度下有效地提高GOI良率，如由栅极氧化物完整性降低缺陷的图案的缺失所证明。
最新的实验结果提供了足以制作图8中所描绘的等高线图的数据，其描绘在氮化环境气氛中对硅晶片进行快速热退火之后足以实现硅晶片的栅极氧化物完整性良率改进的持续时间和温度。本发明涉及一种用于产生与氮化环境气氛中的快速热退火相关的M形BMD深度分布的方法。在此类分布中，峰值BMD密度接近正面层出现，并且正面层包含深度通常小于约40微米、小于约30微米、或甚至小于约20微米，如约10微米与约20微米之间的无沉淀物全净带。氧化退火恢复晶片的表面的GOI良率。
根据最新的现行理论，晶片表面处的SiO2层的形成通过消耗空位产生填隙硅，并且预期注入的填隙硅原子将通过晶体生长溶解或减小生长态氧沉淀物的大小并且将消耗位于晶片表面的特定深度处的由氮化气氛中的快速热退火产生的过饱和空位。使用无GOI失效的理想硅作为输入材料，并且测试各种用于氧化的温度和时间条件以找到最小氧化细节。尽管输入材料有利于GOI，但在氮化气氛中进行快速热退火之后GOI良率仍有所降低。根据本发明方法，在去除由快速热退火产生的氮化硅层之后的氧化退火在各种氧化退火持续时间和温度下均改进降低的GOI良率。参见图8。更高氧化温度和较长退火持续时间适合于去除GOI缺陷，因为注入的填隙子的密度和扩散长度在氧化物与晶片之间的界面处增加。因此，本发明公开内容中的测试结果与假设良好匹配并且证实氧化为解决快速热退火之后GOI降低问题而无峰值BMD密度和浅PFZ的任何变化的实用(低成本)方法。
V.氧沉淀热处理
任何足够使氧沉淀物成核和生长的热处理均适用于制备本发明的晶片。在一些实施例中，晶片在超过约700℃温度下以足够使氧沉淀物成核和生长的持续时间进行氧沉淀热处理。在一些实施例中，对晶片进行包含NEC1测试程序(例如在800℃下退火晶片4至8小时并且随后在1000℃下退火16小时)的氧沉淀热处理。在一些实施例中，氧沉淀热处理制备包含从中心轴到圆周边缘的平均浓度为至少约1×107个沉淀物/立方厘米或至少约1×108个沉淀物/立方厘米的氧沉淀物的晶片。在一些实施例中，氧沉淀热处理制备包含从中心轴到圆周边缘的平均浓度为至少约5×108个沉淀物/立方厘米的氧沉淀物的晶片。在一些实施例中，氧沉淀热处理制备包含从中心轴到圆周边缘的平均浓度为至少约1×109个沉淀物/立方厘米的氧沉淀物的晶片。在一些实施例中，氧沉淀热处理制备包含从中心轴到圆周边缘的平均浓度为至少约5×109个沉淀物/立方厘米的氧沉淀物的晶片。在一些实施例中，氧沉淀热处理制备包含从中心轴到圆周边缘的平均浓度为至少约1×1010个沉淀物/立方厘米的氧沉淀物的晶片。在主体区域内，氧沉淀物的峰值浓度的深度出现在表面的约10至约100微米内，如表面的约20至约100微米，如约20至约50微米之间，如20至约30微米之间，或表面的约10微米与约20微米之间。
因此本发明方法制备具有正面层中的无沉淀区域和包含氧沉淀物的主体区域的硅晶片。包含无沉淀区域的正面层的深度D可为小于约40微米、小于约30微米、小于约20微米、小于约15微米或甚至小于约10微米。在一些实施例中，包含无沉淀区域的正面层的深度D可为至少约1微米、至少约3微米、或至少约5微米，如从晶片的正面朝向中心平面所测量。基本不存在氧沉淀物成核中心的晶片应意指当在800℃的温度下退火四小时并且随后在1000℃的温度下退火十六小时后，具有小于107氧沉淀物/立方厘米或小于106氧沉淀物/立方厘米的晶片。本发明方法足以溶解接近晶片表面的较小内生氧沉淀物并且进一步降低未溶解的内生氧沉淀物的大小。因此，可检测和不可检测大小的氧沉淀物的密度皆有所降低。相应地，在一些实施例中，正面层基本上不具有氧沉淀物。本发明方法实现制备包含不具有栅极氧化物完整性图案相关晶体缺陷带的正面的晶片。即，正面不具有降低GOI的缺陷类型，如通过标准测试所测量。
VI.晶片的后处理
本发明的硅晶片可用于各种应用。举例来说，具有经抛光成镜面修整的裸硅表面的此类晶片(即经抛光晶片)可直接用于集成电路制造过程中。替代地，晶片可用作用于外延沉积或SOI(通过层转移或氧植入)的衬底。
1.蚀刻
必要时，晶片的近表面区域，例如通常至多约2微米，可通过化学蚀刻使用蚀刻剂和所属领域中常规的技术来大体上或甚至完全去除。
2.抛光
必要时，在氧沉淀之前或之后，晶片可经化学或化学机械抛光成镜面修整。
3.外延层
晶片可制备用于外延层沉积。如果外延层待沉积在晶片上，那么本发明方法可在外延沉积之前或之后进行。如果在之前进行，那么在本发明方法之后并且外延沉积之前可能需要稳定晶片中的氧沉淀物成核中心。如果在之后进行，那么可能需要在外延反应器中在外延沉积之后立即进行本发明的方法，其条件是可以实现本发明方法所需的冷却速率。
外延层可沉积在整个晶片上，或替代地仅沉积在晶片的一部分上。外延层优选沉积在晶片的正面上。更优选地，沉积在晶片的整个正面上。在晶片的任何其它部分上沉积外延层是否优选将取决于晶片的预期用途。对于大多数应用来说，在晶片的任何其它部分上存在或不存在外延层并不至关重要。
晶片表面可包含氧化物或氮化物层。举例来说，当在室温下暴露于空气中时，在硅表面上形成氧化硅层，并且通常其厚度为约10至约
Figure BDA0003361991740000161
优选地，在表面上沉积外延层之前，从晶片的表面去除氮化物、氧化物或氮化物/氧化物层。
去除氧化硅或氮化物/氧化物层可通过在无氧化剂气氛中加热晶片的表面直到氧化物或氮化物/氧化物层从表面去除来完成。举例来说，晶片的表面优选加热到至少约1100℃的温度并且更优选加热到至少约1150℃的温度。优选在将晶片的表面暴露于包含H2或稀有气体(例如He、Ne或Ar)的气氛时进行这一加热。更优选地，气氛包含H2。最优选地，气氛基本上由H2组成，因为使用其它气氛往往会引起在晶片的表面形成蚀刻凹坑。
通常，加热晶片表面以去除氧化硅或氮化物/氧化物层并且随后在氧化物或氮化物/氧化物被去除之后小于30秒(更优选在约10秒内)开始硅沉积为优选的。通常，这可通过将晶片表面加热到至少约1100℃(更优选至少约1150℃)的温度并且随后在晶片表面达到所述温度之后小于30秒(更优选在约10秒内)开始硅沉积来完成。在氧化硅或氮化物/氧化物层被去除之后，在开始硅沉积前等待至多约10秒使得晶片的温度稳定并且变得均匀。
替代地，氧化物或氮化物/氧化物层可化学剥离。在其中硅表面具有氮化物/氧化物层的实施例中，化学剥离是用于去除氮化物/氧化物层的优选方法。化学剥离可通过所属领域中已知的方法使用磷酸、氢氟酸或所已知的其它酸完成。在另一替代方案中，氧化物或氮化物/氧化物层可通过等离子体蚀刻，使用例如来自应用材料(Applied Materials)的eMAX，或所属领域中所已知的其它方法来蚀刻。
在其中表面层主要为氮化硅层的实施例中，氮化物层可通过抛光、化学蚀刻或等离子体蚀刻(如，来自应用材料的eMAX，或所属领域中所已知的其它蚀刻方法)来去除。
外延沉积优选通过化学气相沉积进行。一般来说，化学气相沉积涉及在外延沉积反应器，例如可获自应用材料的森特拉(Centura)反应器中将晶片的表面暴露于包含硅的气氛中。优选地，将晶片的表面暴露于包含含硅挥发性气体(例如SiCl4、SiHCl3、SiH2Cl2、SiH3Cl或SiH4)的气氛中。气氛还优选含有载气(优选H2)。举例来说，在外延沉积期间硅的来源可为SiH2Cl2或SiH4。如果使用SiH2Cl2，那么在沉积期间反应器真空压力优选为约500至约760托(Torr)。另一方面，如果使用SiH4，那么反应器压力优选为约100托。最优选地，在沉积期间，硅的来源为SiHCl3。这往往会比其它来源要便宜得多。此外，使用SiHCl3的外延沉积可在大气压下进行。这为有利的，因为不需要真空泵并且反应器室不一定必须坚固来防止发生塌陷。此外，展现更少安全性危险并且减少空气或其它气体漏泄进入反应器室的机率。
在外延沉积期间，优选地将晶片表面的温度逐渐升至并且保持在足以防止含硅气氛在多晶硅的表面上沉积的温度。通常，在这一时间段期间，表面的温度优选为至少约900℃。更优选地，表面的温度保持在约1050℃与约1150℃之间的范围内。最优选地，表面的温度保持在氧化硅去除温度。
外延沉积的生长速率优选为约0.5至约7.0微米/分钟。举例来说，在约1150℃的温度和至多约1atm的绝对压力下，通过使用基本上由约2.5摩尔％SiHCl3与约97.5摩尔％H2组成的气氛，可达到约3.5至约4.0微米/分钟的速率。
在一些应用中，晶片包含赋予电学性质的外延层。在一些实施例中，外延层轻度掺杂有磷。因此，用于外延沉积的环境包含以挥发性化合物存在的磷，如膦(PH3)。在一些实施例中，外延层可以含有硼。此类层可通过，例如在沉积期间在气氛中包括B2H6来制备。
外延沉积通常在外延沉积之后需要进行外延后清洁步骤以去除在外延沉积期间形成的副产物。如果此类副产物与空气反应，那么会引起随时间变化的混浊，此步骤用于防止随时间变化的混浊。此外，许多外延后清洁技术往往会在外延表面上形成氧化硅层，其往往会钝化(即保护)表面。本发明的外延晶片可通过所属领域中已知的方法清洁。
4.绝缘体上硅(silicon on insulator，SOI)
根据本公开的实施例制备的晶片还可并入到绝缘体上硅结构中。绝缘体上硅结构通常包含装置层、处置晶片或支撑层和支撑层与装置层之间的绝缘膜或层(通常氧化物层)。通常，装置层的厚度在约0.5μm与约20μm之间。绝缘体上硅结构可使用所属领域中已知的各种技术制备，如本文中如下进一步描述。
如果SOI结构的支撑层包含或来源于本公开的晶片，那么优选地，所述方法(例如形成用于氧沉淀并且活化非活性氧沉淀物核模板)将在SOI结构的装置层已连接于处置晶片之前(或在离子植入工艺的情况下，在进行植入之前)进行。如果本发明方法在形成SOI结构之前进行，那么可能需要在所述方法完成之后并且在SOI结构的制备开始之前稳定处置晶片中的氧沉淀物成核中心。另外，如果采用这一方法，那么在一些实施例中，步骤S2的氧沉淀热处理可以在SOI结构的形成期间实现(如在晶片结合的情况下)，其条件是SOI工艺所采用的处理时间和温度足以形成氧沉淀物。
然而，应进一步注意，本发明硅晶片方法也可在已制备SOI结构之后进行。不受任何特定理论限制，据信SOI结构将表现为典型单晶硅晶片，氧化物层充当空位和自填隙子可从其注入并扩散到其中的游离表面。
可例如通过SIMOX工艺通过对本公开的晶片进行离子植入工艺来制备SOI结构，如上所指出，所述离子植入工艺在所属领域中为标准工艺，如美国专利第5,436,175号和用于半导体加工的等离子体浸没离子植入(Plasma Immersion Ion Implantation forSemiconductor Processing),材料化学与物理(Materials Chemistry and Physics)46(1996)132-139中所公开，出于所有相关并且一致的目的，其皆以引用的方式并入本文中。在此类工艺中，离子植入到硅晶片衬底，随后对硅晶片衬底进行高温退火以形成氧化物绝缘埋层。如果例如植入氧离子，那么形成埋入式二氧化硅(SiO2)绝缘层。如果植入氮原子，那么形成氮化硅(Si3N4)埋层。在此类情况下，所得SOI结构包含装置层和绝缘层，皆来源于通过本公开方法产生的晶片。由于高温氧化物形成退火，通常约1150℃至约1400℃，晶片中的氧溶解度超过典型氧浓度，以致预先存在的沉淀物可溶解变回填隙氧。在此类情况下，对于一些应用来说，可在SIMOX工艺之后进行氧还原二级退火。那么这一实施例，通常包含以下：在可使用Cz拉晶技术得到的基本上具有任何氧浓度的单晶硅晶片上实施快速热退火和冷却工艺；在晶片中形成氧化物绝缘层；并且在约700℃至约1100℃范围内的温度下实施二级退火。
SOI结构也可通过结合两个晶片并且去除经结合的晶片中之一的一部分来制备。举例来说，SOI结构可以通过BESOI工艺制备，其中将本公开的晶片与另一晶片结合，并且随后使用已知晶片薄化技术蚀刻掉晶片中的一个的相当大部分以得到装置层，如美国专利第5,024,723号和第5,189,500号中所公开，出于所有相关并且一致的目的，各自以引用的方式并入本文中。在这一情况下，所得SOI结构包含：(i)装置层，(ii)处置晶片或支撑层和(iii)装置层与支撑层之间的绝缘层。
在替代的晶片结合方法中，将氢或另一离子植入晶片中的一个中并且在两个晶片结合之后，对经结合的复合物施加力，所述力会引起经结合的复合物在植入位点分裂。举例来说，SOI结构可为通过以下制备：(1)在本公开晶片中通过轰击产生一层气态微泡，同时保持温度低于气态微泡可以通过扩散从其逸出的温度来植入离子(例如氢、氮等)；(2)使加强件与晶片平面接触以形成经结合的复合物；以及(3)对经结合的复合物施加热或机械应力，引起本公开晶片在离子植入的区域中分层。如果使用热应力，那么将复合物加热到高于发生离子植入的温度以在微泡中产生结晶重排和压力作用，引起薄半导体薄膜与衬底的大部分之间发生分离，如美国专利第5,374,564号中所公开，出于所有相关并且一致的目的，其以引用的方式并入本文中。如果SOI结构包含本公开晶片作为加强件，那么在一或多个实施例中，在与另一晶片的平面结合之前，对晶片进行上文所述的理想沉淀工艺。在其它实施例中，低缺陷密度硅晶片可首先与柴可拉斯基型单晶硅晶片结合，并且随后可对整个SOI结构进行上文所述的理想沉淀工艺和核活化工艺。
鉴于以上，将发现本发明的若干目标均得以实现。
这一书面说明书使用实例来公开本发明，包括最佳模式，并且还使得所属领域的任何技术人员均能够实践本发明，包括制造和使用任何装置或系统并实施任何所并入的方法。本发明的可获专利范围通过权利要求书界定，并且可包括所属领域的技术人员所想到的其它实例。如果此类其它实例具有与权利要求书的文字语言没有差别的构成要素，或如果所述其它实例包括与权利要求书的文字语言无实质差别的等效构成要素，那么所述实例意图处于权利要求书的范围内。

Claims (11)

1.一种单晶硅晶片，其包含两个主要平行表面，其中一个为正面并且另一个为背面，所述正面与所述背面之间的中心平面、连接所述正面与所述背面的圆周边缘、具有从所述正面朝向所述中心平面测量的深度D的正面层，并且主体区域处于所述正面层与所述中心平面之间，其中：
所述主体区域包含密度为至少约1×107cm-3并且氧沉淀物的峰值密度为至少约1×109cm-3的氧沉淀物，其中所述峰值密度处于距所述单晶硅晶片的所述正面10微米和约100微米之间；
所述正面层包含密度小于约1×107cm-3的氧沉淀物，其中所述正面层的所述深度D在约1微米与10微米之间；并且
所述正面不具有栅极氧化物完整性图案相关的晶体缺陷带。
2.根据权利要求1所述的单晶硅晶片，其中所述主体区域包含浓度在约2×1017个原子/立方厘米与约5×1017个原子/立方厘米之间的填隙氧。
3.根据权利要求1所述的单晶硅晶片，其中所述主体区域包含平均密度为至少约1×108cm-3的氧沉淀物。
4.根据权利要求1所述的单晶硅晶片，其中所述主体区域包含平均密度为至少约1×109cm-3的氧沉淀物。
5.根据权利要求1所述的单晶硅晶片，其中所述主体区域包含峰值密度为至少约5×109cm-3的氧沉淀物，并且进一步地，其中所述峰值密度距所述晶片表面小于约40微米。
6.根据权利要求1所述的单晶硅晶片，其中所述主体区域包含峰值密度为至少约5×109cm-3的氧沉淀物，并且进一步地，其中所述峰值密度距所述晶片表面小于约30微米。
7.根据权利要求1所述的单晶硅晶片，其中所述主体区域包含峰值密度为至少约5×109cm-3的氧沉淀物，并且进一步地，其中所述峰值密度距所述晶片表面小于约20微米。
8.根据权利要求1所述的单晶硅晶片，其中所述正面层包含密度小于约1×106cm-3的氧沉淀物，其中所述正面层的所述深度D在约5微米与10微米之间。
9.根据权利要求1所述的单晶硅晶片，其中所述正面层包含密度小于约1×105cm-3的氧沉淀物，其中所述正面层的所述深度D在约5微米与10微米之间。
10.根据权利要求1所述的单晶硅晶片，其中所述正面层的所述深度D在约5微米与10微米之间。
11.根据权利要求1所述的单晶硅晶片，其为p型且具有小于约10毫欧姆-厘米的电阻率。
CN202111370473.7A 2016-12-28 2017-12-13 单晶硅晶片 Pending CN114093764A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662439621P 2016-12-28 2016-12-28
US62/439,621 2016-12-28
CN201780081673.6A CN110799678B (zh) 2016-12-28 2017-12-13 处理硅晶片以具有内部去疵与栅极氧化物完整性良率的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201780081673.6A Division CN110799678B (zh) 2016-12-28 2017-12-13 处理硅晶片以具有内部去疵与栅极氧化物完整性良率的方法

Publications (1)

Publication Number Publication Date
CN114093764A true CN114093764A (zh) 2022-02-25

Family

ID=61017987

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780081673.6A Active CN110799678B (zh) 2016-12-28 2017-12-13 处理硅晶片以具有内部去疵与栅极氧化物完整性良率的方法
CN202111370473.7A Pending CN114093764A (zh) 2016-12-28 2017-12-13 单晶硅晶片

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201780081673.6A Active CN110799678B (zh) 2016-12-28 2017-12-13 处理硅晶片以具有内部去疵与栅极氧化物完整性良率的方法

Country Status (8)

Country Link
US (2) US10453703B2 (zh)
EP (2) EP3562978B1 (zh)
JP (2) JP7110204B2 (zh)
KR (2) KR102306730B1 (zh)
CN (2) CN110799678B (zh)
SG (1) SG10201913071XA (zh)
TW (2) TWI764661B (zh)
WO (1) WO2018125565A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN110799678B (zh) * 2016-12-28 2021-11-26 太阳能爱迪生半导体有限公司 处理硅晶片以具有内部去疵与栅极氧化物完整性良率的方法
DE102017219255A1 (de) 2017-10-26 2019-05-02 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium
CN108961218B (zh) * 2018-06-11 2021-07-02 无锡维胜威信息科技有限公司 太阳能硅片晶花提取方法
US10943813B2 (en) * 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
JP7388434B2 (ja) * 2019-04-16 2023-11-29 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
EP3842574B1 (en) * 2019-04-26 2024-03-27 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method
AU2020329758A1 (en) * 2019-08-09 2022-02-17 Leading Edge Equipment Technologies, Inc. Wafer with regions of low oxygen concentration
US11742203B2 (en) * 2020-02-26 2023-08-29 The Hong Kong University Of Science And Technology Method for growing III-V compound semiconductor thin films on silicon-on-insulators
US11695048B2 (en) * 2020-04-09 2023-07-04 Sumco Corporation Silicon wafer and manufacturing method of the same
TWI768957B (zh) * 2021-06-08 2022-06-21 合晶科技股份有限公司 複合基板及其製造方法
CN113793800B (zh) * 2021-08-18 2024-04-09 万华化学集团电子材料有限公司 一种半导体单晶硅片的除杂工艺及制造工艺
JP2023070019A (ja) * 2021-11-04 2023-05-18 株式会社Sumco シリコンウェーハおよびエピタキシャルシリコンウェーハ
CN116259538B (zh) * 2023-03-30 2023-11-17 苏州龙驰半导体科技有限公司 提高SiC材料栅氧界面态质量的方法及其应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002084728A1 (en) * 2001-04-11 2002-10-24 Memc Electronic Materials, Inc. Control of thermal donor formation in high resistivity cz silicon
CN1625802A (zh) * 2002-04-10 2005-06-08 Memc电子材料有限公司 用于控制理想氧沉淀硅片中洁净区深度的方法
EP1624482A2 (en) * 1998-09-02 2006-02-08 MEMC Electronic Materials, Inc. Thermally annealed silicon wafers having improved intrinsic gettering
JP2006287246A (ja) * 1999-11-13 2006-10-19 Samsung Electronics Co Ltd 水素センサ
KR20100118213A (ko) * 2009-04-28 2010-11-05 주식회사 실트론 단결정 기판 제조방법, 단결정 기판 평가방법 및 단결정 기판
WO2016002123A1 (ja) * 2014-07-03 2016-01-07 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4501060A (en) 1983-01-24 1985-02-26 At&T Bell Laboratories Dielectrically isolated semiconductor devices
US4755865A (en) 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
JPH06105691B2 (ja) 1988-09-29 1994-12-21 株式会社富士電機総合研究所 炭素添加非晶質シリコン薄膜の製造方法
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5024723A (en) 1990-05-07 1991-06-18 Goesele Ulrich M Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning
IT1242014B (it) * 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH07106512A (ja) 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたｓｉｍｏｘ処理方法
US6043138A (en) 1996-09-16 2000-03-28 Advanced Micro Devices, Inc. Multi-step polysilicon deposition process for boron penetration inhibition
US5783469A (en) 1996-12-10 1998-07-21 Advanced Micro Devices, Inc. Method for making nitrogenated gate structure for improved transistor performance
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6068928A (en) 1998-02-25 2000-05-30 Siemens Aktiengesellschaft Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method
TW589415B (en) 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
DE69933777T2 (de) 1998-09-02 2007-09-13 Memc Electronic Materials, Inc. Verfahren zur herstellung von einem silizium wafer mit idealem sauerstoffausfällungsverhalten
KR100816696B1 (ko) * 1998-09-02 2008-03-27 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 개선된 내부 게터링을 갖는 열어닐된 웨이퍼
JP4313874B2 (ja) 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
US6346459B1 (en) 1999-02-05 2002-02-12 Silicon Wafer Technologies, Inc. Process for lift off and transfer of semiconductor devices onto an alien substrate
US20020090758A1 (en) 2000-09-19 2002-07-11 Silicon Genesis Corporation Method and resulting device for manufacturing for double gated transistors
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7057234B2 (en) 2002-12-06 2006-06-06 Cornell Research Foundation, Inc. Scalable nano-transistor and memory using back-side trapping
DE10334954A1 (de) 2003-07-31 2005-02-24 Voith Turbo Gmbh & Co. Kg Hydropumpe
KR100531552B1 (ko) 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
EP1665367A2 (en) 2003-09-26 2006-06-07 Universite Catholique De Louvain Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
JP2005223293A (ja) 2004-02-09 2005-08-18 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの熱処理方法およびシリコンウェーハ
JP4794137B2 (ja) 2004-04-23 2011-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン半導体基板の熱処理方法
US7279400B2 (en) 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
US7312487B2 (en) 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
US7476594B2 (en) 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
DE102005028202B4 (de) 2005-06-17 2010-04-15 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben aus Silizium
FR2890489B1 (fr) 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
JP2008016652A (ja) 2006-07-06 2008-01-24 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法
JP5167654B2 (ja) * 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
JP4445524B2 (ja) 2007-06-26 2010-04-07 株式会社東芝 半導体記憶装置の製造方法
JP2009016692A (ja) 2007-07-06 2009-01-22 Toshiba Corp 半導体記憶装置の製造方法と半導体記憶装置
US7915706B1 (en) 2007-07-09 2011-03-29 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate using passivation
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US8128749B2 (en) 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
US7868419B1 (en) 2007-10-18 2011-01-11 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate based radio frequency devices
US20090236689A1 (en) 2008-03-24 2009-09-24 Freescale Semiconductor, Inc. Integrated passive device and method with low cost substrate
FR2933234B1 (fr) 2008-06-30 2016-09-23 S O I Tec Silicon On Insulator Tech Substrat bon marche a structure double et procede de fabrication associe
JP2009177194A (ja) 2009-03-19 2009-08-06 Sumco Corp シリコンウェーハの製造方法、シリコンウェーハ
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP2010258083A (ja) 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
US8766413B2 (en) 2009-11-02 2014-07-01 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5644096B2 (ja) 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
US20110174362A1 (en) 2010-01-18 2011-07-21 Applied Materials, Inc. Manufacture of thin film solar cells with high conversion efficiency
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8859393B2 (en) 2010-06-30 2014-10-14 Sunedison Semiconductor Limited Methods for in-situ passivation of silicon-on-insulator wafers
JP5439305B2 (ja) * 2010-07-14 2014-03-12 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
US9433753B2 (en) 2010-07-16 2016-09-06 Barbara R. Holliday Medical tubing stabilizer
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
JP5627649B2 (ja) 2010-09-07 2014-11-19 株式会社東芝 窒化物半導体結晶層の製造方法
JP5117588B2 (ja) 2010-09-07 2013-01-16 株式会社東芝 窒化物半導体結晶層の製造方法
US8187945B2 (en) 2010-10-27 2012-05-29 Crossbar, Inc. Method for obtaining smooth, continuous silver film
FR2967812B1 (fr) 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
US9287353B2 (en) 2010-11-30 2016-03-15 Kyocera Corporation Composite substrate and method of manufacturing the same
US8481405B2 (en) 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
US8536021B2 (en) 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
KR101913322B1 (ko) 2010-12-24 2018-10-30 퀄컴 인코포레이티드 반도체 소자들을 위한 트랩 리치 층
US8796116B2 (en) 2011-01-31 2014-08-05 Sunedison Semiconductor Limited Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
US8846493B2 (en) 2011-03-16 2014-09-30 Sunedison Semiconductor Limited Methods for producing silicon on insulator structures having high resistivity regions in the handle wafer
FR2973158B1 (fr) 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
US9496255B2 (en) 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
US20130193445A1 (en) 2012-01-26 2013-08-01 International Business Machines Corporation Soi structures including a buried boron nitride dielectric
US8921209B2 (en) 2012-09-12 2014-12-30 International Business Machines Corporation Defect free strained silicon on insulator (SSOI) substrates
US9202711B2 (en) 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
US9634098B2 (en) * 2013-06-11 2017-04-25 SunEdison Semiconductor Ltd. (UEN201334164H) Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
CN110799678B (zh) * 2016-12-28 2021-11-26 太阳能爱迪生半导体有限公司 处理硅晶片以具有内部去疵与栅极氧化物完整性良率的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1624482A2 (en) * 1998-09-02 2006-02-08 MEMC Electronic Materials, Inc. Thermally annealed silicon wafers having improved intrinsic gettering
JP2006287246A (ja) * 1999-11-13 2006-10-19 Samsung Electronics Co Ltd 水素センサ
WO2002084728A1 (en) * 2001-04-11 2002-10-24 Memc Electronic Materials, Inc. Control of thermal donor formation in high resistivity cz silicon
CN1625802A (zh) * 2002-04-10 2005-06-08 Memc电子材料有限公司 用于控制理想氧沉淀硅片中洁净区深度的方法
KR20100118213A (ko) * 2009-04-28 2010-11-05 주식회사 실트론 단결정 기판 제조방법, 단결정 기판 평가방법 및 단결정 기판
WO2016002123A1 (ja) * 2014-07-03 2016-01-07 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP2016015426A (ja) * 2014-07-03 2016-01-28 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法

Also Published As

Publication number Publication date
TW202129094A (zh) 2021-08-01
CN110799678A (zh) 2020-02-14
KR102306730B1 (ko) 2021-09-30
US10707093B2 (en) 2020-07-07
EP3653761A1 (en) 2020-05-20
TW201840920A (zh) 2018-11-16
JP7541551B2 (ja) 2024-08-28
EP3562978B1 (en) 2021-03-10
EP3562978A1 (en) 2019-11-06
KR102453743B1 (ko) 2022-10-11
JP2022169511A (ja) 2022-11-09
CN110799678B (zh) 2021-11-26
US20180182641A1 (en) 2018-06-28
JP2020504069A (ja) 2020-02-06
JP7110204B2 (ja) 2022-08-01
SG10201913071XA (en) 2020-03-30
EP3653761B1 (en) 2024-02-28
TWI764661B (zh) 2022-05-11
KR20190101414A (ko) 2019-08-30
US10453703B2 (en) 2019-10-22
US20190267251A1 (en) 2019-08-29
KR20210122867A (ko) 2021-10-12
WO2018125565A1 (en) 2018-07-05
TWI724266B (zh) 2021-04-11

Similar Documents

Publication Publication Date Title
CN110799678B (zh) 处理硅晶片以具有内部去疵与栅极氧化物完整性良率的方法
TWI397619B (zh) 經砷及磷掺雜之具內部去疵之矽晶圓基材
TW541581B (en) Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
TW564500B (en) Process for controlling denuded zone dept in an ideal oxygen precipitating silicon wafer
US7071080B2 (en) Process for producing silicon on insulator structure having intrinsic gettering by ion implantation
JP2004537161A (ja) 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
JP6671436B2 (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
EP1879224A2 (en) Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
KR100745312B1 (ko) 고저항율의 초크랄스키 실리콘 내의 열적 도너 형성의 제어

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination