[go: up one dir, main page]

JP2008535222A - Process for forming a planar diode using one mask - Google Patents

Process for forming a planar diode using one mask Download PDF

Info

Publication number
JP2008535222A
JP2008535222A JP2008503242A JP2008503242A JP2008535222A JP 2008535222 A JP2008535222 A JP 2008535222A JP 2008503242 A JP2008503242 A JP 2008503242A JP 2008503242 A JP2008503242 A JP 2008503242A JP 2008535222 A JP2008535222 A JP 2008535222A
Authority
JP
Japan
Prior art keywords
substrate
type
oxide film
conductivity
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008503242A
Other languages
Japanese (ja)
Other versions
JP5065240B2 (en
Inventor
ワン，ベンソン
ルー，ケヴィン
チアン，ウォーレン
チェン，マックス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay General Semiconductor LLC
Original Assignee
Vishay General Semiconductor LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vishay General Semiconductor LLC filed Critical Vishay General Semiconductor LLC
Publication of JP2008535222A publication Critical patent/JP2008535222A/en
Application granted granted Critical
Publication of JP5065240B2 publication Critical patent/JP5065240B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/043—Manufacture or treatment of planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

プレーナダイオードと、それを１つのマスクのみを使用して製作する方法。ダイオードは、サブストレートに酸化膜をコーティングした後、ドーパントが拡散するウインドー（ｗｉｎｄｏｗ）の範囲を定めるため、酸化膜の中央部分を除去することにより、形成する。サブストレートには、オーミック接触面を生成するため、Ni/Auめっきをほどこした後、ウインドーの周辺上の酸化膜をポリイミド不動態化剤でコーティングして、PN接合を覆う。
【選択図】図２A planar diode and a method of fabricating it using only one mask. The diode is formed by coating the substrate with an oxide film and then removing the central portion of the oxide film in order to define the window range in which the dopant diffuses. On the substrate, Ni / Au plating is applied to form an ohmic contact surface, and then the oxide film on the periphery of the window is coated with a polyimide passivating agent to cover the PN junction.
[Selection] Figure 2

Description

本発明は、ダイオード等の半導体プレーナデバイスを製造するためのウエハーレベルの工程に関するもので、より特定的には、半導体からプレーナダイオードを製造するための簡略化されたウエハーレベルの工程に関する。   The present invention relates to a wafer level process for manufacturing a semiconductor planar device such as a diode, and more particularly to a simplified wafer level process for manufacturing a planar diode from a semiconductor.

ダイオードは、毎年膨大な数が大量生産されている。なんらかの複雑さを備えた電子デバイスであればほとんど全てのデバイスに使用されている構成部品であるため、ダイオードの市場は非常に大きく、競争が激しく、価格設定に対する圧力にも敏感である。製造業者は、市場での競争力をもつ需要を満足させるためには、充分な信頼性と低コストの両方を備えて、こうしたデバイスを生産しなければならない。現在、半導体チップからダイオードを製造するためのある既知の工程では、マスクをもちいたフォトリソグラフィーのステップを幾つか使用する必要があり、そのそれぞれが製造コストを引き上げている。   A huge number of diodes are mass-produced every year. Since electronic devices with some complexity are components used in almost all devices, the diode market is very large, highly competitive, and sensitive to pricing pressures. Manufacturers must produce such devices with both sufficient reliability and low cost to meet competitive demand in the market. Currently, one known process for manufacturing a diode from a semiconductor chip requires the use of several photolithographic steps using a mask, each increasing the manufacturing cost.

こうした既知の工程の１つの例として、３つのマスキングのステップをもちいるガラスの不動態化パレット工程があり、これを図１のプロセスフロー図で図解した。ステップ１はシリコンウエハー１０で開始され、ステップ２で、Ｐ＋、Ｎ及びＮ＋の領域（それぞれ図１の１２、１４及び１６として示してある）を形成するため、このウエハーにドーピングが行われる。第１のフォトリソグラフィー・ステップ３の前に、酸化物のコーティング１８という形で酸化保護膜が形成される。ベーキング、現像、及びハードベーキングの後、第１のマスクをもちいて図に示すような構造物が生成され、ステップ３の後、酸化膜１８にウインドー（ｗｉｎｄｏｗ）１９が開口される。ステップ４では、これらのウインドーがエッチングされ、シリコンウエハーにグリッドが形成されることで、各ダイオードの意図される境界が規定される。   One example of such a known process is a glass passivating pallet process using three masking steps, which is illustrated in the process flow diagram of FIG. Step 1 begins with a silicon wafer 10 and in step 2 the wafer is doped to form P +, N and N + regions (shown as 12, 14 and 16 respectively in FIG. 1). Prior to the first photolithography step 3, an oxide protection film is formed in the form of an oxide coating 18. After baking, development, and hard baking, a structure as shown in the figure is generated using the first mask, and after step 3, a window 19 is opened in the oxide film 18. In step 4, these windows are etched and a grid is formed on the silicon wafer to define the intended boundaries of each diode.

ステップ５では、ポリニトリド（ｐｏｌｙｎｉｔｒｉｄｅ）の層２０が溶着されて、マスクを使用する第２のフォトリソグラフィーステップであるステップ６のための表面が準備される。ここで、ガラスの粉末２２が、図に示すようにグリッドに沿って溶着され、高圧の下でベーキングされ、焼成される（ステップ７）。   In step 5, a layer 20 of polynitride is deposited to prepare the surface for step 6, the second photolithography step using a mask. Here, the glass powder 22 is welded along the grid as shown in the figure, baked under high pressure, and fired (step 7).

ステップ８では、低温での酸化膜の化学気相蒸着法をもちいて、この表面上に酸化膜（二酸化シリコン膜）がオーバーレイされ、マスクを使用する第３のフォトリソグラフィーステップであるステップ９（ここで、ポリマーのコーティングがほどこされる）のために、ガラスの保護が行われる。   Step 8 is a third photolithography step using a mask, in which an oxide film (silicon dioxide film) is overlaid on the surface using a chemical vapor deposition method of an oxide film at a low temperature. In order to protect the glass, the polymer coating is applied.

ステップ１０では、コンタクトエッチングとフォトレジストエッチングが行われ、Ｐ＋の表面とＮ＋の表面を露出させた後、ステップ１１でニッケルめっきがほどこされ、オーミック接触が生成される。   In step 10, contact etching and photoresist etching are performed to expose the surface of P + and N +, and then nickel plating is applied in step 11 to generate an ohmic contact.

この既知の工程では、精密マスクをもちいたフォトリソグラフィーが３回必要とされる。マスクとそれらを使用する際に必要とされる注意深い取扱いを繰返しもちいることが、この工程により生産される仕上がり製品のコストのかなりの部分を占めている。   In this known process, photolithography using a precision mask is required three times. The repeated use of masks and the careful handling required when using them represents a significant portion of the cost of the finished product produced by this process.

より簡略で安価な工程をもちいて製造することができるダイオードへの需要は、根強く存在している。   There is a persistent demand for diodes that can be manufactured using simpler and cheaper processes.

本発明は、プレーナダイオードを提供する実施例とその製造方法とを含む。このデバイスは、（ａ）以下の二者間のPN接合を規定する、第１の導電性の型のサブストレート（N型の導電性のシリコンサブストレートであることが好ましい）と、ドーピングがほどこされた、中央部分に位置する第２の導電性の型の領域（Ｐ＋型の領域であることが好ましい）と；（ｂ）サブストレートの下面と、第２の導電性の型に対応する、サブストレートのドーピングされた領域にそって施されたニッケルめっきと；（ｃ）ドーピングされた中央部分に隣接するサブストレート上面の周辺部分にほどこされた酸化膜のコーティングと；また、（ｄ）サブストレート上面上の酸化膜上面にほどこされた、PN接合を部分的に覆っている、ポリイミド等の不動態化剤のコーティングと、を備えている。本発明でのドーパントとして、ボロンをもちいてもよい。   The present invention includes embodiments that provide planar diodes and methods of manufacturing the same. This device includes (a) a first conductive type substrate (preferably an N-type conductive silicon substrate) that defines a PN junction between: A second conductive type region (preferably a P + type region) located in the central portion; (b) corresponding to the lower surface of the substrate and the second conductive type; Nickel plating applied along the doped region of the substrate; (c) an oxide coating applied to the peripheral portion of the upper surface of the substrate adjacent to the doped central portion; And a coating of a passivating agent such as polyimide partially covering the PN junction, which is applied to the upper surface of the oxide film on the straight upper surface. Boron may be used as a dopant in the present invention.

本発明の別の実施例にしたがい、プレーナダイオードを形成する方法を提供する。この方法は、（ａ）第１の導電性の型のサブストレートを生成する工程と；（ｂ）このサブストレートを覆って酸化物の膜を形成する工程と；（ｃ）エッチングのために、マスクをもちいて、酸化膜の中央部分を露光するため工程と；（ｄ）エッチングにより、酸化膜の中央部分を除去する工程と；（ｅ）ウインドーからの拡散により、サブストレートにPN接合を形成する工程と；（ｆ）ウインドー上とサブストレートの反対側の面とにニッケルめっきを施す工程と；また、（ｇ）酸化膜の残りの部分とサブストレートの一方の面上のめっきの一部に、ポリイミド等の不動態化剤をコーティングする工程と、を含む。   In accordance with another embodiment of the present invention, a method of forming a planar diode is provided. The method includes: (a) producing a first conductive type substrate; (b) forming an oxide film over the substrate; and (c) for etching. Using a mask to expose the central portion of the oxide film; (d) removing the central portion of the oxide film by etching; and (e) forming a PN junction on the substrate by diffusion from the window. (F) applying nickel plating on the window and on the opposite surface of the substrate; and (g) a portion of the plating on the remaining portion of the oxide film and one surface of the substrate. And a step of coating with a passivating agent such as polyimide.

本発明は、付属する図面と関連した以下の詳細説明からより容易に明らかになるであろう。   The present invention will become more readily apparent from the following detailed description taken in conjunction with the accompanying drawings.

本発明は、プレーナダイオードの製造工程と、そのように製造されるダイオードに向けられたものである。本発明に関する利点の１つは、もっと多くのマスクを必要とする他の方法とは対照的に、１つしかマスクを使用する必要がないことで、これにより、プレーナダイオードを製造するためのより経済的かつ信頼性の高い工程がもたらされる。使用するマスクを１つにすることにより工程を簡略化するだけでなく、本工程では従来のフォトリソグラフィー用アライナーを１台必要とするだけであるため、必要とされる装置の数も少ない。本発明の１つの側面にしたがい、機械的応力と環境的応力、また湿気に対する本デバイスの抵抗を促進するため、ポリイミド等の不動態化剤でのコーティングを行う。これにより、プレーナダイオードを製造するためのより経済的で信頼性の高い工程がもたらされる。   The present invention is directed to a planar diode manufacturing process and a diode so manufactured. One of the advantages associated with the present invention is that only one mask needs to be used, as opposed to other methods that require more masks, which makes it more advantageous for fabricating planar diodes. An economical and reliable process is provided. In addition to simplifying the process by using a single mask, only one conventional photolithographic aligner is required in this process, so the number of apparatuses required is small. In accordance with one aspect of the present invention, coating with a passivating agent such as polyimide is performed to promote mechanical and environmental stresses and resistance of the device to moisture. This provides a more economical and reliable process for manufacturing planar diodes.

図２は、本発明の１つの実施例にしたがい、こうした製造の工程を図解したものである。本プロセスは、典型的にはシリコンで製造されるウエハー１００でのステップ１０１から始まる（ただしこの工程は、他の半導体材料をもちいて使用することもできる）。   FIG. 2 illustrates such a manufacturing process in accordance with one embodiment of the present invention. The process begins at step 101 with a wafer 100 typically made of silicon (although this process can also be used with other semiconductor materials).

ステップ１０２では、既知の方法で上部面を酸化して、二酸化シリコンによる酸化膜１１０を形成する。（任意により、下部面も酸化してもよい。）   In step 102, the upper surface is oxidized by a known method to form an oxide film 110 made of silicon dioxide. (Optionally, the lower surface may also be oxidized.)

次にステップ１０３で、コンタクトエッチング用に、フォトレジスト１２０の現像を行う。これは、マスクを使用する唯一のステップである。   Next, in step 103, the photoresist 120 is developed for contact etching. This is the only step using a mask.

ステップ１０４では、コンタクトエッチングにより、酸化膜でウインドー１１２を露出させる。この膜を通して、ウインドーからの拡散により、ステップ１０５でＰＮ接合が形成され、これにより、当技術において既知であるように、Ｐ＋型、Ｎ型およびＮ＋型の領域１１４、１１６および１１８がそれぞれ生成される。
あるいはその代わりに、別の不純物を使用して、Ｎ＋型、Ｐ型、およびＰ＋型の領域を含むＮＰ接合を生成することもできる。 In step 104, the window 112 is exposed with an oxide film by contact etching. Through this membrane, diffusion from the window forms a PN junction at step 105, which creates P +, N and N + regions 114, 116 and 118, respectively, as is known in the art. The
Alternatively, another impurity can be used to create an NP junction that includes N +, P, and P + regions.

ステップ１０６では、当技術において既知であるように、ニッケルめっきによりオーミック接触１３２および１３４が生成される。酸化膜１１０は、金属コンタクト１３２を生成するためのマスクとしての役割を果たし、ウインドー１１２に添って金属化を行うために付加的なマスクを必要とせずに、セルフアラインされてＰＮ接合を形成する。   At step 106, ohmic contacts 132 and 134 are created by nickel plating, as is known in the art. The oxide film 110 serves as a mask for generating the metal contact 132 and is self-aligned to form a PN junction without the need for an additional mask to metalize along the window 112. .

ステップ１０６が完了することで、有効なダイオードが製造されたことになる。ただし、表面を不動態化し、それにより、より信頼性が高く、耐久性のあるデバイスを提供するため、ステップ１０７では、スクリーン印刷法（この方がマスクを使用するより安価ですむ）により、ポリイミドコーティング１４０を追加する。ポリイミドコーティングは、コンタミネーションと湿気からデバイス、特にＰＮ接合を保護する役割を果たす。任意により、ニッケル面を腐食からさらに保護するため、露出したニッケル面に金めっきをほどこしてもよい。   By completing step 106, an effective diode has been manufactured. However, in order to passivate the surface and thereby provide a more reliable and durable device, in Step 107, the polyimide coating is applied by screen printing (which is less expensive than using a mask). 140 is added. The polyimide coating serves to protect the device, especially the PN junction, from contamination and moisture. Optionally, the exposed nickel surface may be plated with gold to further protect the nickel surface from corrosion.

使用するマスクの数を１つへと削減することにより、結果として出来上がるプレーナダイオードは、より安価に製造できるものになる。   By reducing the number of masks used to one, the resulting planar diode can be manufactured cheaper.

１つの例にしたがうと、このダイオードの寸法は以下のようなものであり得る：
膜 厚さ（概算；単位：ミクロン）
酸化膜 ２．０
フォトレジスト ５．０
Ｐ＋ ５０．０
Ｎ＋ １００．０
ポリイミド １０．０
ニッケル／金 ２．０ According to one example, the dimensions of this diode can be as follows:
Film thickness (approximate; unit: micron)
Oxide film 2.0
Photoresist 5.0
P + 50.0
N + 100.0
Polyimide 10.0
Nickel / Gold 2.0

図３は本発明の代替的な実施例を示したもので、ステップ２０１２０６は、工程も結果としてもたらされる中間構造物もステップ１０１１０６と同一である。本プロセスは、１枚のウエハーで、２０１から始まる。ステップ２０２では、既知の方法により上部面を酸化させて、酸化膜を生成する。ステップ２０３では、コンタクトエッチングのため、フォトレジスト１２０を現像する。これは、マスクを使用する唯一の工程である。ステップ２０４では、コンタクトエッチングにより酸化膜にウインドーを露出させる。この膜を通じて、ステップ２０５で、ウインドーからの拡散によりＰＮ接合を形成し、これによりＰ＋型、Ｎ型およびＮ＋型の領域が生成される。ステップ２０６では、ニッケルめっきにより、オーミック接触がもたらされる。   FIG. 3 illustrates an alternative embodiment of the present invention where step 201206 is identical to step 101106 in both the process and the resulting intermediate structure. The process starts at 201 with a single wafer. In step 202, the upper surface is oxidized by a known method to generate an oxide film. In step 203, the photoresist 120 is developed for contact etching. This is the only process that uses a mask. In step 204, the window is exposed to the oxide film by contact etching. Through this film, in step 205, a PN junction is formed by diffusion from the window, thereby producing P +, N and N + regions. In step 206, nickel plating provides ohmic contact.

本工程は、ステップ２０７で、図２に示すものから分岐し、残りの酸化膜１１０が除去される。この時点で酸化膜を除去することで、酸化膜とシリコンとの間に侵入している汚染物質を除去することができるという利点が得られ、これにより清潔なＰＮ接合がもたらさせる。その後ステップ２０８で、ポリイミドによる不動態化膜２４０を、上部のコンタクト１３２と一部重なるように、露出したシリコンに直接塗布する。   This step branches from the step shown in FIG. 2 in step 207, and the remaining oxide film 110 is removed. Removing the oxide film at this point provides the advantage that contaminants that have entered between the oxide film and silicon can be removed, resulting in a clean PN junction. Thereafter, in step 208, a passivation film 240 made of polyimide is directly applied to the exposed silicon so as to partially overlap the upper contact 132.

本書ではさまざまな実施例を特定的に例証し、説明したが、本発明の修正や変形は、上記の内容の適用を受けており、また本発明の本質的特徴と意図する範囲から逸脱することなく、付属する請求項の範囲内にあることが、認識されるであろう。例えば、本手法は、過渡電圧サプレッサー、サイリスタおよびトランジスタ等、さまざまな種類の半導体デバイスの製造に適用することができるであろう。   While various embodiments have been specifically illustrated and described herein, modifications and variations of the present invention are subject to the above descriptions and depart from the essential features and intended scope of the present invention. Rather, it will be appreciated that it is within the scope of the appended claims. For example, the approach could be applied to the manufacture of various types of semiconductor devices such as transient voltage suppressors, thyristors and transistors.

プレーナダイオードを製造するための既知の工程の概略図である。1 is a schematic diagram of a known process for manufacturing a planar diode. FIG. 本発明の原理にしたがってダイオードを製造する工程の第１の実施例の概略図である。1 is a schematic diagram of a first embodiment of a process for manufacturing a diode in accordance with the principles of the present invention. FIG. 本発明の原理にしたがってダイオードを製造する工程の第２の実施例の概略図である。FIG. 3 is a schematic diagram of a second embodiment of a process for manufacturing a diode in accordance with the principles of the present invention.

Claims (15)

（ａ）以下の二者間のPN接合を規定する、第１の導電性の型のサブストレートと、ドーピングがほどこされた第２の導電性の型の領域と、
（ｂ）サブストレートの下面と、第２の導電性の型のドーピングされた領域を覆っているサブストレート上面の中央部分とにそって施されたニッケルめっきと、
（ｃ）中央部分に隣接するサブストレート上面の周辺部分にほどこされた酸化膜のコーティングと、
（ｄ）サブストレート上面上の酸化膜にそってほどこされた、PN接合を部分的に覆っている、不動態化剤のコーティングと、
を備えたダイオード。 (A) a substrate of a first conductivity type defining a PN junction between the following two, a region of a second conductivity type doped, and
(B) nickel plating applied along the lower surface of the substrate and the central portion of the upper surface of the substrate covering the doped region of the second conductivity type;
(C) a coating of an oxide film applied to the peripheral portion of the upper surface of the substrate adjacent to the central portion;
(D) a passivating agent coating partially covering the PN junction applied along the oxide film on the upper surface of the substrate;
With diode. 請求項１記載のダイオードにおいて、前記の第１の導電性の型がN型の導電性をもち、前記の第２の導電性の型がＰ型の導電性をもっているダイオード。   2. The diode according to claim 1, wherein the first conductive type has N-type conductivity, and the second conductive type has P-type conductivity. 請求項１記載のダイオードにおいて、前記のドーピングされた領域がボロンによりドーピングされたダイオード。   2. The diode of claim 1, wherein the doped region is doped with boron. 請求項１記載のダイオードにおいて、不動態化剤がポリイミドであるダイオード。   2. A diode according to claim 1, wherein the passivating agent is polyimide. （ａ）第１の導電性の型のサブストレートと、ドーピングがほどこされた第２の導電性の型の領域と、
（ｂ）サブストレートの下面と、第２の導電性の型のドーピングされた領域に対応する、サブストレート上面の中央部分とにそって施された金属めっきと、
（ｃ）サブストレート上面の酸化膜上にほどこされた、ドーピングされた領域を部分的に覆っている、不動態化剤のコーティングと、
を備えたダイオード。 (A) a substrate of a first conductivity type, a region of a second conductivity type doped, and
(B) metal plating applied along the lower surface of the substrate and the central portion of the upper surface of the substrate corresponding to the doped region of the second conductivity type;
(C) a passivating agent coating overlying the doped region on the top surface of the substrate, partially covering the doped region;
With diode. 請求項５記載のダイオードにおいて、前記の第１の導電性の型がN型の導電性であり、前記の第２の導電性の型がＰ型の導電性であるダイオード。   6. The diode according to claim 5, wherein the first conductivity type is N-type conductivity, and the second conductivity type is P-type conductivity. 請求項５記載のダイオードにおいて、前記のドーピングされた領域がボロンによりドーピングされたダイオード。   6. The diode of claim 5, wherein the doped region is doped with boron. 請求項５記載のダイオードにおいて、不動態化剤がポリイミドであるダイオード。   6. A diode according to claim 5, wherein the passivating agent is polyimide. 第１の導電性の型のサブストレートを生成する工程と、
サブストレートを覆って酸化物の膜を形成する工程と、
エッチングのために、マスクをもちいて、酸化膜の中央部分を露光するため工程と、
エッチングにより、酸化膜の中央部分を除去する工程と、
ウインドーからの拡散によりサブストレートにドーパントを拡散させて、第２の導電性の型を有する領域を形成する工程と、
ウインドー上とサブストレートの反対側の面とに金属めっきを施す工程と、
酸化膜の残りの部分とサブストレートの一方の面上のめっきの一部に、不動態化剤をコーティングする工程と、を含む方法。 Producing a substrate of a first conductive type;
Forming an oxide film over the substrate;
A process for exposing a central portion of the oxide film using a mask for etching;
Removing the central portion of the oxide film by etching;
Diffusing a dopant into the substrate by diffusion from the window to form a region having a second conductive type;
Metal plating on the window and the opposite side of the substrate;
Coating the rest of the oxide film and a portion of the plating on one side of the substrate with a passivating agent. 請求項９記載の方法において、不動態化剤がポリイミドである方法。   The method of claim 9, wherein the passivating agent is polyimide. 請求項９記載の方法において、前記の第１の導電性の型がN型の導電性をもち、前記の第２の導電性の型がＰ型の導電性をもっている方法。   10. The method of claim 9, wherein the first conductivity type has N-type conductivity and the second conductivity type has P-type conductivity. 請求項９記載の方法において、金属がニッケルを含む方法。   The method of claim 9, wherein the metal comprises nickel. 第１の導電性の型のサブストレートを生成する工程と、
前記サブストレートを覆って酸化物の膜を形成する工程と、
エッチングのために、マスクをもちいて、酸化膜の選択された部分を露光するため工程と、
ウインドーからの拡散によりサブストレートにドーパントを拡散させる工程と、
ウインドー上とサブストレートの反対側の面とにニッケルめっきを施す工程と、
酸化膜を除去する工程と、
サブストレートの一部とサブストレートの一方の面上のめっきの一部に、不動態化剤をコーティングする工程と、を含む方法。 Producing a substrate of a first conductive type;
Forming an oxide film over the substrate;
A step of exposing a selected portion of the oxide film using a mask for etching;
Diffusing dopant into the substrate by diffusion from the window;
Nickel plating on the window and on the opposite side of the substrate;
Removing the oxide film;
Coating a portion of the substrate and a portion of the plating on one side of the substrate with a passivating agent. 請求項１３記載の方法において、不動態化剤がポリイミドである方法。   14. The method of claim 13, wherein the passivating agent is polyimide. 請求項１３記載の方法において、前記の第１の導電性の型がN型の導電性をもち、ドーピングにより、Ｐ型の導電性をもつ第２の導電性の型が生成される方法。   14. The method of claim 13, wherein the first conductivity type has an N-type conductivity, and a second conductivity type having a P-type conductivity is generated by doping.
JP2008503242A 2005-03-25 2006-03-24 Process for forming a planar diode using one mask Expired - Fee Related JP5065240B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/090,708 2005-03-25
US11/090,708 US8525222B2 (en) 2005-03-25 2005-03-25 Process for forming a planar diode using one mask
PCT/US2006/010861 WO2006104918A2 (en) 2005-03-25 2006-03-24 Process for forming a planar diode using one mask

Publications (2)

Publication Number Publication Date
JP2008535222A true JP2008535222A (en) 2008-08-28
JP5065240B2 JP5065240B2 (en) 2012-10-31

Family

ID=37034325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008503242A Expired - Fee Related JP5065240B2 (en) 2005-03-25 2006-03-24 Process for forming a planar diode using one mask

Country Status (5)

Country Link
US (3) US8525222B2 (en)
EP (1) EP1864331B1 (en)
JP (1) JP5065240B2 (en)
TW (1) TWI434423B (en)
WO (1) WO2006104918A2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014220497A (en) * 2013-05-01 2014-11-20 ザ・ボーイング・カンパニーＴｈｅＢｏｅｉｎｇ Ｃｏｍｐａｎｙ Solar cell by-pass diode with improved metal contacts

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU176768U1 (en) * 2016-02-11 2018-01-29 Акционерное общество "Научно-исследовательский институт полупроводниковых приборов" (АО "НИИПП") Compact terahertz whisker diode
KR102221385B1 (en) * 2016-10-05 2021-03-02 한국전기연구원 The silicon carbide diodes manufacturing methods, including the amine-based polymer
RU2674409C1 (en) * 2017-10-30 2018-12-07 Акционерное Общество "Новосибирский Завод Полупроводниковых Приборов С Окб" (Ао "Нзпп С Окб") Method for manufacturing crystals for power semiconductor devices
CN109671634A (en) * 2018-12-21 2019-04-23 黄山市七七七电子有限公司 A kind of high isolation mesa passivation protection technique of welded type silicon chip

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52150981A (en) * 1976-06-11 1977-12-15 Hitachi Ltd Electrode forming method in semiconductor elements
JPH05190533A (en) * 1992-01-16 1993-07-30 Oki Electric Ind Co Ltd Surface protective film of semiconductor element and manufacture method thereof
JPH0750309A (en) * 1993-08-09 1995-02-21 Fuji Electric Co Ltd Method for manufacturing semiconductor device
JPH07106336A (en) * 1993-10-08 1995-04-21 Rohm Co Ltd Manufacture of planar diode
JPH1027917A (en) * 1996-07-09 1998-01-27 Hitachi Ltd diode
JP2001230245A (en) * 2000-02-16 2001-08-24 Fuji Electric Co Ltd Method for manufacturing semiconductor device
JP2002261041A (en) * 2001-03-05 2002-09-13 Shikusuon:Kk Ion implanted layer of SiC semiconductor and method of manufacturing the same
JP2005079462A (en) * 2003-09-02 2005-03-24 Renesas Technology Corp Semiconductor device and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3287269B2 (en) * 1997-06-02 2002-06-04 富士電機株式会社 Diode and manufacturing method thereof
US6781161B1 (en) * 2003-04-09 2004-08-24 Teccor Electronics, Lp Non-gated thyristor device
US7127949B2 (en) * 2003-07-08 2006-10-31 National University Of Singapore Contact pressure sensor and method for manufacturing the same
US20050275065A1 (en) * 2004-06-14 2005-12-15 Tyco Electronics Corporation Diode with improved energy impulse rating

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52150981A (en) * 1976-06-11 1977-12-15 Hitachi Ltd Electrode forming method in semiconductor elements
JPH05190533A (en) * 1992-01-16 1993-07-30 Oki Electric Ind Co Ltd Surface protective film of semiconductor element and manufacture method thereof
JPH0750309A (en) * 1993-08-09 1995-02-21 Fuji Electric Co Ltd Method for manufacturing semiconductor device
JPH07106336A (en) * 1993-10-08 1995-04-21 Rohm Co Ltd Manufacture of planar diode
JPH1027917A (en) * 1996-07-09 1998-01-27 Hitachi Ltd diode
JP2001230245A (en) * 2000-02-16 2001-08-24 Fuji Electric Co Ltd Method for manufacturing semiconductor device
JP2002261041A (en) * 2001-03-05 2002-09-13 Shikusuon:Kk Ion implanted layer of SiC semiconductor and method of manufacturing the same
JP2005079462A (en) * 2003-09-02 2005-03-24 Renesas Technology Corp Semiconductor device and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014220497A (en) * 2013-05-01 2014-11-20 ザ・ボーイング・カンパニーＴｈｅＢｏｅｉｎｇ Ｃｏｍｐａｎｙ Solar cell by-pass diode with improved metal contacts

Also Published As

Publication number Publication date
US20060214184A1 (en) 2006-09-28
JP5065240B2 (en) 2012-10-31
US20130313684A1 (en) 2013-11-28
US9537017B2 (en) 2017-01-03
EP1864331B1 (en) 2016-06-29
US8525222B2 (en) 2013-09-03
TW200723547A (en) 2007-06-16
US8975719B2 (en) 2015-03-10
TWI434423B (en) 2014-04-11
WO2006104918A3 (en) 2007-03-22
EP1864331A2 (en) 2007-12-12
US20150179824A1 (en) 2015-06-25
WO2006104918A2 (en) 2006-10-05
EP1864331A4 (en) 2009-12-23

Similar Documents

Publication Publication Date Title
US8791567B2 (en) Semiconductor device
US9537017B2 (en) Process for forming a planar diode using one mask
CN106206505A (en) Semiconductor device and the manufacture method of semiconductor device
JP2007258710A (en) Power semiconductor constituent having secondary passivation layer, and manufacturing method thereof
JPH0738123A (en) Semiconductor device and manufacturing method thereof
CN108389898A (en) Sensor mask for harsh media applications
CN1312756C (en) Method for making optical semiconductor integrated circuit
CN112599621A (en) Photoelectric conversion structure, preparation method thereof and display device
JP2004281918A (en) Semiconductor device and manufacturing method of the same
EP1976009B1 (en) Semiconductor device and manufacturing method therefor
JP2008235402A (en) Semiconductor device and manufacturing method thereof
CN101060119B (en) Integrated circuit structure and its manufacturing method
JPS5928378A (en) Manufacturing method of semiconductor device
JP4803523B2 (en) Semiconductor device and manufacturing method thereof
JPS6388847A (en) Manupaciure of semiconductor device
TWI485836B (en) Compound semiconductor device and method of manufacturing same
JP5948069B2 (en) Manufacturing method of semiconductor device
CN118280940A (en) Schottky diode passivation structure and manufacturing method thereof
KR20000041700A (en) Method of forming contact of semiconductor device
JPS6133257B2 (en)
JPS60224229A (en) semiconductor equipment
CN120187080A (en) Mesa transistor and manufacturing method thereof
CN112071899A (en) Semiconductor structure and method of making the same
JPH02178973A (en) Manufacture of lateral schottky diode
JPS61108162A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120306

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120809

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees