[go: up one dir, main page]

JP2008507853A - 横方向成長活性領域を有する窒化物ベースのトランジスタ及びその製造方法 - Google Patents

横方向成長活性領域を有する窒化物ベースのトランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2008507853A
JP2008507853A JP2007523541A JP2007523541A JP2008507853A JP 2008507853 A JP2008507853 A JP 2008507853A JP 2007523541 A JP2007523541 A JP 2007523541A JP 2007523541 A JP2007523541 A JP 2007523541A JP 2008507853 A JP2008507853 A JP 2008507853A
Authority
JP
Japan
Prior art keywords
growth region
lateral growth
contact
region
electron mobility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007523541A
Other languages
English (en)
Inventor
ウィリアム サックスラー アダム
ティー．シェパード スコット
ピーター スミス リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2008507853A publication Critical patent/JP2008507853A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

垂直成長領域と横方向成長領域と融合領域とを有する第１のＩＩＩ族窒化物層を含む高電子移動度トランジスタ及びその製造方法を提供する。ＩＩＩ族窒化物チャネル層が、第１のＩＩＩ族窒化物層上に設けられ、ＩＩＩ族窒化物バリア層が、このＩＩＩ族窒化物チャネル層上に設けられている。ドレインコンタクトとソースコンタクトとびゲートコンタクトとが、そのバリア層上に設けられている。ゲートコンタクトは、第１のＩＩＩ族窒化物層の横方向成長領域上のバリア層の一部分上に配置され、そのソースコンタクト及び／又はドレインコンタクトのうちの一方の少なくとも一部分は、第１のＩＩＩ族窒化物層の垂直成長領域上のバリア層の一部分上に配置されている。

Description

本発明は、横方向成長活性領域を有する窒化物ベースのトランジスタ及びその製造方法に関し、より詳細には、窒化物ベースの活性層を組み込んだ高電子移動度トランジスタ及びその製造方法並びに半導体デバイス及びその製造方法に関する。
本発明は、高電力用途、高温用途、及び／又は高周波数用途について適したものにすることが可能な半導体材料から形成されるトランジスタに関する。シリコン（Ｓｉ）やガリウムヒ素（ＧａＡｓ）などの材料は、より低電力な用途及び（Ｓｉの場合における）より低周波数の用途のための半導体デバイスにおいて広範な用途を見出してきている。しかしこれらの、もっとよく知られている半導体材料は、これらの比較的小さなバンドギャップ（ｂａｎｄｇａｐ）（例えば、室温においてＳｉでは１．１２ｅＶであり、ＧａＡｓでは１．４２ｅＶ）及び／又は比較的小さな破壊電圧のために、より高電力な用途及び／又は高周波数用途ではあまり適していないこともある。
Ｓｉ及びＧａＡｓが提示する困難を考慮に入れて、高電力、高温、及び／又は高周波数の用途及びデバイスにおける関心は、炭化ケイ素（室温においてアルファＳｉＣでは２．９９６ｅＶ）やＩＩＩ族窒化物（例えば、室温においてＧａＮでは３．３６ｅＶ）などの大きなバンドギャップの半導体材料へと向かってきている。これらの材料は、一般的にガリウムヒ素及びシリコンに比べてより高い電界破壊強度及びより高い電子飽和速度を有する。
高電力用途及び／又は高周波数用途についての特別に関心のある半導体デバイスは、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ；高電子移動度トランジスタ）であり、このＨＥＭＴは、ＭＯＤＦＥＴ（ｍｏｄｕｌａｔｉｏｎ ｄｏｐｅｄ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ；変調ドープ電界効果トランジスタ）としても知られている。２ＤＥＧ（ｔｗｏ−ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｇａｓ；２次元電子ガス）が異なるバンドギャップエネルギーを有する２つの半導体材料のヘテロ接合において形成され、またここではバンドギャップの小さい方の材料がより高い電子親和性を有するので、これらのデバイスは、いくつかの状況下で動作上の利点をもたらす可能性がある。この２ＤＥＧは、非ドープの（「意図的にドープされていない」）バンドギャップの小さい方の材料における蓄積層であり、例えば、１０１３キャリア／ｃｍ２を超える非常に高いシート電子濃度を含む可能性がある。さらに、バンドギャップの大きい方の半導体中で発生する電子は、２ＤＥＧに移動し、イオン化された不純物散乱の低下に起因した高電子移動度を可能にする。
高キャリア濃度と高キャリア移動度のこの組合せは、ＨＥＭＴに非常に大きな相互コンダクタンスをもたらすことが可能であり、高周波数用途ではＭＥＳＦＥＴ（ｍｅｔａｌ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ；金属半導体電界効果トランジスタ）に優る強力な性能の利点をもたらすこともある。
米国特許第５，１９２，９８７号明細書 米国特許第５，２９６，３９５号明細書 米国特許第６，３１６，７９３号明細書 米国出願第０９／９０４，３３３号明細書 米国仮出願第６０／２９０，１９５号明細書 米国特許出願第１０／１０２，２７２号明細書 米国特許第Ｒｅ．３４，８６１号明細書 米国特許第４，９４６，５４７号明細書 米国特許第５，２００，０２２号明細書 米国特許第６，２１８，６８０号明細書 米国特許第５，２１０，０５１号明細書 米国特許第５，３９３，９９３号明細書 米国特許第５，５２３，５８９号明細書 米国特許第５，５９２，５０１号明細書 米国特許出願第１０／７０７，８９８号明細書 米国特許出願第１０／１０２，２７２号明細書 米国特許第６，７０６，１１４号明細書 米国特許第６，６８６，２６１号明細書 米国特許第６，６２１，１４８号明細書 米国特許第６，６０８，３２７号明細書 米国特許第６，６０２，７６４号明細書 米国特許第６，６０２，７６３号明細書 米国特許第６，５８６，７７８号明細書 米国特許第６，５８２，９８６号明細書 米国特許第６，５７０，１９２号明細書 米国特許第６，５４５，３００号明細書 米国特許第６，５２１，５１４号明細書 米国特許第６，４８９，２２１号明細書 米国特許第６，４８６，０４２号明細書 米国特許第６，４６２，３５５号明細書 米国特許第６，３８０，１０８号明細書 米国特許第６，３７６，３３９号明細書 米国特許第６，２６１，９２９号明細書 米国特許第６，２５５，１９８号明細書 米国特許第６，１７７，６８８号明細書 米国特許第６，０５１，８４９号明細書 米国特許出願第１０／７５２，９７０号明細書 米国特許出願第 号（整理番号第５３０８−４１３号）明細書 米国特許出願第 号（整理番号第５３０８−３９２号）明細書 米国特許出願第１０／６１７，８４３号明細書 Shen etal., "High-Power Polarization-Engineered GaN/AlGaN/GaN HEMTs Without Surface Passivation," IEEE Electron Device Letters, Vol.25, No.1, pp. 7-9, January 2004
窒化ガリウム／窒化アルミニウムガリウム（ＧａＮ／ＡｌＧａＮ）材料系で製造される高電子移動度トランジスタは、前述の高破壊電界、これらの大きなバンドギャップ、大きな伝導帯オフセット、及び／又は高飽和電子ドリフト速度を含む材料特性の組合せのために、大量のＲＦ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ；無線周波数）電力を生成してしまう可能性を有する。２ＤＥＧ中のこれらの電子の主要な部分は、ＡｌＧａＮ中の極性に起因するものである。
ＧａＮ／ＡｌＧａＮ系におけるＨＥＭＴについては、すでに実証されてきている。ＡｌＧａＮ／ＧａＮのＨＥＭＴ構造及び製造方法については説明されている（例えば、特許文献１及び特許文献２参照。）。同一出願人による、参照により本明細書に組み込まれているＳｈｅｐｐａｒｄ等に対する特許文献３は、半絶縁性炭化ケイ素基板と、この基板上の窒化アルミニウムバッファ層と、このバッファ層上の絶縁性窒化ガリウム層と、この窒化ガリウム層上の窒化アルミニウムガリウムバリア層と、この窒化アルミニウムガリウム活性構造上のパッシベーション層とを有するＨＥＭＴデバイスについて説明している。
本発明は、このような状況に鑑みてなされたもので、その目的とするところは、横方向成長活性領域を有する窒化物ベースの高電子移動度トランジスタ及びその製造方法並びに半導体デバイス及びその製造方法を提供することにある。
本発明の実施形態は、垂直成長領域と横方向成長領域と融合領域とを有する第１のＩＩＩ族窒化物層を含む高電子移動度トランジスタ及び／又は高電子移動度トランジスタの製造方法を提供している。ＩＩＩ族窒化物チャネル層が、第１のＩＩＩ族窒化物層上に設けられ、ＩＩＩ族窒化物バリア層が、このＩＩＩ族窒化物チャネル層上に設けられる。ドレインコンタクトとソースコンタクトとゲートコンタクトとが、このバリア層上に設けられている。このゲートコンタクトは、第１のＩＩＩ族窒化物層の横方向成長領域上のバリア層の一部分上に配置され、このソースコンタクト及び／又はこのドレインコンタクトのうちの一方の少なくとも一部分は、第１のＩＩＩ族窒化物層の垂直成長領域上のバリア層の一部分上に配置されている。
本発明のさらなる実施形態においては、ゲートコンタクトが配置される横方向成長領域は、少なくとも２次元電子ガスの空乏領域が、予想される動作条件の下でゲートコンタクトから延びている限り、ドレインコンタクトに向かって延びている。ゲートコンタクトが配置される横方向成長領域は、電界強度が、少なくとも予想される動作条件の下でゲートコンタクトのドレイン側端部（ｅｄｇｅ）における電界強度の５０％であるポイントまでは、ドレインコンタクトに向かって延びていてもよい。ゲートコンタクトが配置される横方向成長領域は、少なくとも電界強度が、予想される動作条件の下でゲートコンタクトのドレイン側端部における電界強度よりも１桁の大きさだけ小さいポイントまでは、ドレインコンタクトに向かって延びていてもよい。ゲートコンタクトが配置される横方向成長領域は、少なくとも電界強度が予想される動作条件の下でゲートコンタクトのドレイン側端部における電界強度よりも２桁の大きさだけ小さいポイントまでは、ドレインコンタクトに向かって延びていてもよい。
本発明の追加の実施形態においては、ゲートコンタクトが配置される横方向成長領域は、ドレインコンタクトが第１のＩＩＩ族窒化物層の垂直成長領域上に配置されるように、ドレインコンタクトに向かって延びているが、ドレインコンタクトまで延びてはいない。さらに、ソースコンタクトは、第１のＩＩＩ族窒化物層の融合領域にまたがって延びるようにバリア層上に配置されて、第１のＩＩＩ族窒化物層の２つの横方向成長領域間をブリッジすることができる。第１のＩＩＩ族窒化物層は、半絶縁性であってもよく、あるいは絶縁性であってもよい。
本発明のさらに他の実施形態においては、ゲートコンタクトが設けられる横方向成長領域は、ソースコンタクトの下からドレインコンタクトの下まで延びている。本発明の他の実施形態においては、ゲートコンタクトが設けられる横方向成長領域は、ゲートコンタクトの下からドレインコンタクトの下まで延びている。追加の実施形態においては、ゲートコンタクトが設けられる横方向成長領域は、ゲートコンタクトの下からドレインコンタクトの下に向かって延びているが、ドレインコンタクトの下まで延びてはいなくてもよい。一部の実施形態においては、ゲートコンタクトが設けられる横方向成長領域は、ソースコンタクトの下からドレインコンタクトの下に向かって延びているが、ドレインコンタクトの下まで延びてはいなくてもよい。本発明の一部の実施形態においては、ゲートコンタクトが設けられる横方向成長領域は、ソースコンタクトからドレインコンタクトまでの大部分の距離延びている。
本発明の実施形態においては、ゲートコンタクトが配置される横方向成長領域は、ドレインコンタクトが第１のＩＩＩ族窒化物層の垂直成長領域上に配置されるようにドレインコンタクトに向かって延びているが、ドレインコンタクトまで延びてはいない。他の実施形態においては、ゲートコンタクトが配置される横方向成長領域は、ドレインコンタクトまで延びているが、ドレインコンタクトを超えて延びてはいない。さらに他の実施形態においては、ゲートコンタクトが配置される横方向成長領域は、ドレインコンタクトの少なくとも一部分が、ゲートコンタクトが配置される横方向成長領域上に配置されるように、ドレインコンタクトの端部を超えて延びている。
本発明の追加の実施形態においては、ゲートコンタクトは、第１の横方向成長領域上に配置され、ゲートコンタクトが配置される第１の横方向成長領域に隣接した第２の横方向成長領域は、ドレインコンタクトが第１のＩＩＩ族窒化物層の垂直成長領域上に配置されるようにドレインコンタクトに向かって延びているが、ドレインコンタクトまで延びてはいない。さらなる実施形態においては、ゲートコンタクトは、第１の横方向成長領域上に配置され、ゲートコンタクトが配置される第１の横方向成長領域に隣接した第２の横方向成長領域は、ドレインコンタクトまで延びているが、ドレインコンタクトを超えて延びてはいない。さらに他の実施形態においては、ゲートコンタクトは、第１の横方向成長領域上に配置され、ゲートコンタクトが配置される第１の横方向成長領域に隣接した第２の横方向成長領域は、ドレインコンタクトの少なくとも一部分が第２の横方向成長領域上に配置されるようにドレインコンタクトの端部を超えて延びている。
本発明の他の実施形態においては、ゲートコンタクトは、第１の横方向成長領域と、第１の横方向成長領域に隣接した第２の横方向成長領域との上に配置され、第２の横方向成長領域は、ドレインコンタクトが第１のＩＩＩ族窒化物層の垂直成長領域上に配置されるようにドレインコンタクトに向かって延びているが、ドレインコンタクトまで延びてはいない。さらなる実施形態においては、ゲートコンタクトは、第１の横方向成長領域と、第１の横方向成長領域に隣接した第２の横方向成長領域との上に配置され、第２の横方向成長領域は、ドレインコンタクトまで延びているが、ドレインコンタクトを超えて延びてはいない。一部の実施形態においては、ゲートコンタクトは、第１の横方向成長領域と、第１の横方向成長領域に隣接した第２の横方向成長領域の上に配置され、第２の横方向成長領域は、ドレインコンタクトの少なくとも一部分が第２の横方向成長領域上に配置されるようにドレインコンタクトの端部を超えて延びている。
本発明のさらに他の実施形態においては、ゲートコンタクトは、第１の横方向成長領域上に配置され、ソースコンタクトの一部分は、第１の横方向成長領域に隣接した第２の横方向成長領域上に配置される。追加の実施形態においては、ゲートコンタクトは、第１の横方向成長領域上に配置され、ソースコンタクトは、第１の横方向成長領域に隣接した第２の横方向成長領域まで延びているが第２の横方向成長領域を超えて延びてはいない。他の実施形態においては、ゲートコンタクトは、第１の横方向成長領域上に配置され、ソースコンタクトは、ソースコンタクトが第１のＩＩＩ族窒化物層の垂直成長領域上に配置されるように第１の横方向成長領域に隣接した第２の横方向成長領域まで延びてはいない。
本発明の一部の実施形態においては、ゲートコンタクトは、第１の横方向成長領域と、第１の横方向成長領域に隣接した第２の横方向成長領域上に配置され、ソースコンタクトの一部分は、第２の横方向成長領域上に配置される。他の実施形態においては、ゲートコンタクトは、第１の横方向成長領域と、第１の横方向成長領域に隣接した第２の横方向成長領域の上に配置され、ソースコンタクトは、第２の横方向成長領域まで延びているが、第２の横方向成長領域を超えて延びてはいない。さらに他の実施形態においては、ゲートコンタクトは、第１の横方向成長領域と、第１の横方向成長領域に隣接した第２の横方向成長領域の上に配置され、ソースコンタクトは、ソースコンタクトが第１のＩＩＩ族窒化物層の垂直成長領域上に配置されるように第２の横方向成長領域まで延びてはいない。
本発明の追加の実施形態においては、ゲートコンタクトは、第１の横方向成長領域上に配置され、第１の横方向成長領域に隣接した第２の横方向成長領域が、第１の横方向成長領域からドレインコンタクトに向かって延びている。ソースコンタクトの一部分が、第１の横方向成長領域上に配置される。さらなる実施形態においては、ソースコンタクトは、第１の横方向成長領域まで延びているが、第１の横方向成長領域を超えて延びてはいない。さらに他の実施形態においては、ソースコンタクトは、ソースコンタクトが第１のＩＩＩ族窒化物層の垂直成長領域上に配置されるように第１の横方向成長領域まで延びてはいない。
本発明のさらに他の実施形態においては、トランジスタは、基板をさらに含み、第１のＩＩＩ族窒化物層は、この基板上に設けられる。この基板は、トレンチを含んでいてもよく、横方向成長領域は、このトレンチ上に延びている。基板は、炭化ケイ素基板であってもよく、トレンチは、この炭化ケイ素基板の結晶面に垂直又は平行に位置合わせすることができる。例えば、炭化ケイ素基板の結晶面は、
Figure 2008507853
系列（ｆａｍｉｌｙ）の面又は
Figure 2008507853
系列の面のうちの１つの面であってもよい。マスク層がトレンチ中に設けられてもよい。本発明の他の実施形態においては、マスクパターンがこの基板上に与えられ、横方向成長領域は、このマスクパターン上まで延びている。
本発明の実施形態においては、横方向成長領域は、実質的に垂直の成長側壁を有する。他の実施形態においては、横方向成長領域は、台形の成長側壁を有する。
本発明の個々の実施形態においては、第１のＩＩＩ族窒化物層は、その中に深いレベルの不純物を有する窒化ガリウム層を含んでいる。
本発明のさらなる実施形態においては、ソースコンタクト、ゲートコンタクト、及びドレインコンタクトはそれぞれ、複数のコンタクトフィンガ（ｃｏｎｔａｃｔ ｆｉｎｇｅｒ）を含み、横方向成長領域は、垂直成長領域によって分離された複数の横方向成長領域を含み、各ゲートコンタクトフィンガは、これらの複数の横方向成長領域のうちの対応する１つの領域上に設けられる。
本発明のさらに他の実施形態においては、トレンチは、複数のトレンチを含み、ソースコンタクト、ゲートコンタクト及びドレインコンタクトはそれぞれ、複数のコンタクトフィンガを含み、各ゲートコンタクトフィンガは、複数のトレンチのうちの対応する１つのトレンチ上に配置される。
本発明の実施形態は、少なくとも１つの垂直成長領域及び少なくとも１つの横方向成長領域を有するＩＩＩ族窒化物層をその上に有する炭化ケイ素ダイと、この炭化ケイ素ダイ上の少なくとも１つのＩＩＩ族窒化物トランジスタとを含む半導体デバイスと、この半導体デバイスの製造方法とを提供する。横方向成長領域は、この少なくとも１つのＩＩＩ族窒化物トランジスタに対応する炭化ケイ素ダイの領域を実質的に超えて延びてはいない。
本発明のさらなる実施形態においては、少なくとも１つのＩＩＩ族窒化物トランジスタは、複数のゲートフィンガを含み、横方向成長領域は、少なくとも１つのＩＩＩ族窒化物トランジスタのゲートフィンガのうちの各ゲートフィンガの下に配置された複数の横方向成長領域を含んでいる。少なくとも１つのＩＩＩ族窒化物トランジスタは、複数のＩＩＩ族窒化物トランジスタを含んでいてもよく、少なくとも１つの横方向成長領域は、複数のＩＩＩ族窒化物トランジスタのうちの各トランジスタに対応する複数の横方向成長領域を含んでいてもよい。
本発明の個々の実施形態においては、炭化ケイ素ダイは、炭化ケイ素ウェーハの一部分である。この炭化ケイ素ウェーハは、主要平面を含んでいてもよく、少なくとも１つの横方向成長領域は、この主要平面と垂直又は平行な垂直成長領域との境界を有していてもよい。少なくとも１つのＩＩＩ族窒化物トランジスタは、窒化ガリウムベースの高電子移動度トランジスタ（ＨＥＭＴ）を含んでいてもよい。
本発明のさらなる実施形態においては、炭化ケイ素ダイ上の少なくとも１つのＩＩＩ族窒化物トランジスタは、少なくとも１つの横方向成長領域を有する、ダイの領域以外のダイの領域中に設けられる。炭化ケイ素ダイ上の少なくとも１つのキャパシタ、抵抗及び／又はインダクタが、少なくとも１つの横方向成長領域を有する、ダイの領域以外のダイの領域中に設けられてもよい。
本発明の追加の実施形態においては、少なくとも１つの横方向成長領域は、炭化ケイ素基板の結晶面と垂直又は平行に位置合わせされた垂直成長領域との境界を有する。炭化ケイ素基板の結晶面は、
Figure 2008507853
系列の面又は
Figure 2008507853
系列の面のうちの１つの面であってもよい。
次に本発明について、以降で本発明の実施形態が示される添付図面を参照してより十分に説明することにする。しかし、本発明は、多数の異なる形態で実施されてもよく、本明細書に記載している実施形態だけに限定されるものと解釈すべきではない。正確に言えばこれらの実施形態は、この開示が、十分で完全であり本発明の範囲を当業者に対して十分に伝えることになるようにするために提供されている。これらの図面中において、各層及び各領域の寸法及び相対的な寸法は、明確に示すために誇張されていることもある。要素又は層が、他の要素又は層に対して「上に存在し」、「接続されており」、又は「結合されている」と称されるときには、この要素又は層は、この他の要素又は層に対して直接に上にあり、接続され、又は結合されていてもよく、あるいは介在する要素又は層が存在していてもよいことが理解されよう。対照的にある要素が、他の要素又は層に対して「直接に上に存在し」、「直接に接続されており」、又は「直接に結合されている」と称されるときには、介在する要素又は層は存在していない。同様な参照番号は、全体を通して同様な要素を意味している。本明細書中で使用されるように用語「及び／又は」は、これらの関連するリストアップされた項目のうちの１つ又は複数の任意及びすべての組合せを含んでいる。
これらの用語、すなわち第１、第２などを本明細書中で使用して、様々な要素、構成要素、領域、層及び／又は部分について説明することができるが、これらの要素、構成要素、領域、層及び／又は部分は、これらの用語によって限定されるべきものではないことが理解されよう。これらの用語は、単に１つの要素、構成要素、領域、層又は部分を他の領域、層又は部分から区別するためだけに使用される。したがって、以下で説明している第１の要素、構成要素、領域、層又は部分は、本発明の教示を逸脱することなく、第２の要素、構成要素、領域、層又は部分と称することができる。
さらに、「下側の」又は「底部の」、及び「上側の」又は「上部の」などの相対的な用語を本明細書中で使用して、これらの図面中で示されるような他の要素に対する１つの要素の関係を説明することができる。相対的な用語は、これらの図面中に示される方向に加えて、このデバイスの異なる方向を包含することを意図していることが理解されよう。例えば、これらの図面中のデバイスが、ひっくり返されたときには、他方の要素の下側に存在するものと説明される要素は、次いで他方の諸要素の上側に方向づけられるはずである。したがってこの例示の用語「下側」は、この図面の特定の方向に応じて「下側」及び「上側」の両方の方向を包含する可能性がある。同様に、これらの図面の一方におけるデバイスがひっくり返される場合には、他の要素の「下方」又は「下側」として説明される要素は、次いでこれら他の要素の「上方」に方向づけられるはずである。したがって、これらの例示の用語「下方」又は「下側」は、上側の方向も下側の方向も包含する可能性がある。
本発明の実施形態は、本明細書中では本発明の理想化された実施形態の概略図である断面図に関して説明される。したがって、例えば、製造方法及び／又は許容範囲の結果としてのこれらの図の形状からの変動が予想されるべきである。このようにして、本発明の実施形態は、本明細書中に示されるこれらの特定の領域の形状だけに限定されるものと解釈すべきではなく、例えば、製造からもたらされる形状の偏差を含むべきものである。例えば、長方形として示される注入された領域は、一般的に注入された領域から注入されていない領域への２値的な変化ではなくて、そのエッジにおける注入濃度の、丸みを帯びた又は曲線の特徴、及び／また傾斜を有することになる。同様に、注入により形成される埋込領域は、この注入が行われる埋込領域とその表面の間の領域に何らかの注入をもたらす可能性がある。したがって、これらの図面中で示される諸領域は、概略的な性質のものであり、これらの形状は、デバイスの領域の正確な形状を示すことが意図されてはおらず、本発明の範囲を限定することは意図されてはいない。
本発明の実施形態は、横方向に成長させられた活性領域を有するＩＩＩ族窒化物ベースのトランジスタと、このトランジスタの製造方法を提供する。
本発明の実施形態は、ＩＩＩ族窒化物ベースのデバイスなど窒化物ベースのＨＥＭＴ中における使用に適応させることができる。本明細書中で使用されるように、用語「ＩＩＩ族窒化物」は、窒素と、周期律表のＩＩＩ族中の元素、通常はアルミニウム（Ａｌ）、ガリウム（Ｇａ）、及び／又はインジウム（Ｉｎ）との間で形成されるこれらの半導体化合物のことを意味する。この用語はまた、ＡｌＧａＮやＡｌＩｎＧａＮなど、三元化合物及び四元化合物のことも意味する。当業者によってよく理解されるように、ＩＩＩ族の諸元素は窒素と化合して、二元化合物（例えば、ＧａＮ）、三元化合物（例えば、ＡｌＧａＮ、ＡｌＩｎＮ）、及び四元化合物（例えば、ＡｌＩｎＧａＮ）を形成することができる。これらの化合物はすべて、１モルの窒素が全体で１モルのＩＩＩ族元素と結合されるという実験式を有する。したがって、式中で０≦ｘ≦１となるＡｌｘＧａ１−ｘＮなどの化学式を多くの場合に使用してこれらの化合物を記述する。
本発明の実施形態を利用することができるＧａＮベースのＨＥＭＴに適した構造は、それだけには限定されないが、例えば、その開示が、その全体において参照により本明細書に組み込まれている、同一出願人による特許文献３、"ALMINUM GALLIUM NITRIDE/GALLIUM NITRIDE HIGH ELECTRON MOBILITY TRANSISTORS HAVING A GATE CONTACT ON A GALLIUM NITRIDE BASED CAP SEGMENT AND METHODS OF FABRICATING SAME"についての２００１年７月１２日に出願された特許文献４、"GROUP III NITRIDE BASED HIGH ELECTRON MOBILITY TARNSISTOR (HEMT) WITH BARRIER/SPACER LAYER"についての２００１年５月１１日に出願された特許文献５、Smorchkova等に対する"GROUP-III NITRIDE BASED HIGH ELECTRON MOBIRITY TRANSISTOR (HEMT) WITH BARRIER/ SPACER LAYER"という名称の特許文献６、及び／又は非特許文献１に説明されているこれらの構造を含んでいる。
図１は、本発明に係る窒化物ベースのトランジスタの一実施形態を説明するための概略構成図である。図１に示されるように、ＩＩＩ族窒化物ベースのトランジスタを形成することができる基板１０が設けられている。本発明の個々の実施形態においては、基板１０は、例えば、４Ｈポリタイプの炭化ケイ素とすることができる半絶縁性の炭化ケイ素（ＳｉＣ）基板であってもよい。他の炭化ケイ素の候補のポリタイプは、３Ｃポリタイプ、６Ｈポリタイプ、及び１５Ｒポリタイプを含んでいる。この用語「半絶縁性」は、絶対的な意味ではなく、記述的に使用される。本発明の個々の実施形態においては、炭化ケイ素バルク結晶は、室温で約１×１０５Ω−ｃｍ以上の抵抗率を有する。
オプションとしてのバッファ層、核生成層及び／又は遷移層（図示せず）は、基板１０上に設けることができる。例えば、ＡｌＮバッファ層は、炭化ケイ素基板とそのデバイスの残りの部分との間の適切な結晶構造の遷移を提供するように設けることができる。適切なＳｉＣ基板は、例えばノースカロライナ州、ダラム市のＣｒｅｅ，Ｉｎｃ．すなわち本発明の譲受人によって製造され、製造するための方法については、例えば、その内容が、その全体において参照により本明細書に組み込まれている特許文献７、特許文献８、特許文献９、及び特許文献１０中に説明されている。同様に、ＩＩＩ族窒化物のエピタキシャル成長のための方法については、例えば、その内容が、やはりその全体において参照により本明細書に組み込まれている特許文献１１、特許文献１２、特許文献１３、及び特許文献１４中に説明されている。
炭化ケイ素が、本発明の実施形態における基板材料であってもよいが、本発明の実施形態は、サファイア、窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウム、シリコン、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、ＩｎＰ、ダイヤモンドなどや、これらの組合せなど、適切な任意の基板を利用することもできる。例えば、その開示が、まるでその全体が記載されているかのように本明細書に組み込まれている２００４年１月２２日に出願の"SILICON CARBIDE ON DIAMOND SUBSTRATES AND RELATED DEVICES AND METHODS"という名称の特許文献１５中に説明されるような基板を利用することもできる。実施形態においては、適切なバッファ層が形成されてもよい。
図１に戻ると、トレンチ１２が、基板１０内に設けられている。バッファ層が設けられる場合、トレンチ１２は、これらのバッファ層へと、又はこれらのバッファ層を貫通して、あるいはその両方で延びていてもよい。第１のＩＩＩ族窒化物層１５が、基板１０上に設けられ、トレンチ１２上で延びている。第１のＩＩＩ族窒化物層１５は、このトレンチ１２上に延び、融合領域（ｃｏａｌｅｓｃｅｎｃｅ ｒｅｇｉｏｎ）１８中で交わる横方向成長領域（部分）１６を有する。横方向成長領域１６は、垂直成長領域（部分）から延び、破線１７及び１９によって示されるようにトレンチ１２の側壁上からほぼ開始される。したがって、破線１７及び１９は、第１のＩＩＩ族窒化物層１５の垂直成長領域と横方向成長領域１６とを分割する。第１のＩＩＩ族窒化物層１５の横方向成長領域１６は、垂直成長領域よりも低い転位欠陥密度を有する可能性がある。
トレンチ１２は、横方向成長領域１６が、開口部又はキャビティ上でカンチレバー型に固定される（ｃａｎｔｉｌｅｖｅｒ）ようにトレンチ１２が充填する前に、横方向成長領域１６が融合するように十分に深くなっているべきである。したがって、トレンチ１２の深さは、トレンチ１２の幅に依存することになる。さらに、トレンチ１２の幅は、本明細書中で説明しているようにその活性領域と、ゲートコンタクト３４と、ソースコンタクト３２及び／又はドレインコンタクト３６に対する関係を有する横方向成長領域１６を提供するのに十分に広くなっているべきである。本明細書中で使用されるように、用語「活性領域」は、ゲートコンタクト３４がその上に設けられる、ソースコンタクト３２とドレインコンタクト３６との間の領域のことを意味する。例えば、ＧａＮ層では、本発明の一部の実施形態においては、このトレンチは、約８μｍ幅で少なくとも４μｍの深さであってもよい。したがって、この横方向及び垂直の成長速度がほぼ同じである場合には、第１のＩＩＩ族窒化物層１５のこれらのカンチレバー型（ｃａｎｔｉｌｅｖｅｒｅｄ）部分１６は、低品質の多結晶ＧａＮがトレンチ１２を充填することになる前に融合領域１８中で交わることになる。トレンチ１２内の成長は、トレンチ１２の底部にマスクを形成することにより抑制することができる。さらに、カンチレバー型成長においては、トレンチ１２に対応するキャビティは、第１のＩＩＩ族窒化物層１５の形成後に残るので、この所望の横方向成長領域をもたらすような狭いトレンチを設けることが有利なこともある。動作中に、熱は、一般的にトランジスタの高電界領域中で生成されるので、このようなことが起こる可能性がある。この高電界領域がキャビティ上にある場合には、基板１０を介しての熱放散は、低減させることができる。
トレンチ１２は、基板１０の結晶面に垂直又は平行に延びている。例えば、トレンチ１２は、炭化ケイ素基板の
Figure 2008507853
系列の面又は
Figure 2008507853
系列の面のうちの１つの面に平行又は垂直に延びていてもよい。本発明の個々の実施形態においては、トレンチ１２は、基板１０を提供する炭化ケイ素ウェーハの主要平面に平行又は垂直に延びている。トレンチ１２は、第１のＩＩＩ族窒化物層１５の横方向成長領域１６の垂直の側壁成長をもたらすようにこの結晶構造に関して方向づけられてもよい。例えば、この側壁成長は、基板１０の表面に対してほぼ垂直であってもよい。トレンチ１２は、第１のＩＩＩ族窒化物層１５の横方向成長領域１６の台形の側壁成長をもたらすようにこの結晶構造に関して方向づけられてもよい。例えば、この側壁成長は、基板１０の表面に対して斜めになっていてもよい。
第１のＩＩＩ族窒化物層１５は、絶縁性又は半絶縁性のＩＩＩ族窒化物層であってもよい。第１のＩＩＩ族窒化物層１５は、ＧａＮ層などの窒化ガリウムベースの層であり、十分な深いレベルのドーパントを組み込んで絶縁性動作を実現している。例えば、第１のＩＩＩ族窒化物層１５は、ＦｅをドープしたＧａＮ層であってもよい。
チャネル層２０は、第１のＩＩＩ族窒化物層１５上に設けられている。チャネル層２０は、第１のＩＩＩ族窒化物層１５上に堆積させることができる。このチャネル層２０は、ＭＯＣＶＤによって、又はＭＢＥやＨＶＰＥなど当業者に知られている他の方法によって堆積させられてもよい。チャネル層２０は、チャネル層２０のバンドギャップが、バリア層３０のバンドギャップよりも小さいことを仮定すれば、式中で０≦ｘ≦１となるＡｌｘＧａ１−ｘＮなどのＩＩＩ族窒化物である。本発明のある種の実施形態においては、ｘ＝０であり、これはチャネル層２０がＧａＮであることを示している。チャネル層２０は、また、ＩＮＧａＮ、ＡｌＩｎＧａＮなどの他のＩＩＩ族窒化物であってもよい。チャネル層２０は、非ドープ（「意図的にドープされていないもの」）であってもよい。チャネル層２０はまた、ＧａＮ、ＡｌＧａＮなどの超格子又は組合せなどの多層構造であってもよい。
バリア層３０は、チャネル層２０上に設けられている。チャネル層２０は、バリア層３０のバンドギャップよりも小さいバンドギャップを有していてもよい。バリア層３０は、チャネル層２０上に堆積させることができる。本発明のある種の実施形態においては、バリア層３０は、ＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮ及び／又はＡｌＩｎＧａＮである。バリア層３０は複数の層を含んでいる。例えば、バリア層３０は、ＡｌＮ層上の約２５ｎｍのＡｌＧａＮを伴う約１ｎｍのＡｌＮであってもよい。本発明のある種の実施形態によるバリア層の例については、その開示がまるで十分に本明細書中に記載されているかのように参照により本明細書に組み込まれている、"GROUP-III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) WITH BARRIER/SPACER LAYER"という名称のSmorchkova等に対する特許文献１６中に説明されている。
バリア層３０は、ＩＩＩ族窒化物であってもよく、チャネル層２０のバンドギャップよりも大きなバンドギャップを有する。したがって、本発明のある種の実施形態においては、バリア層３０は、ＡｌＧａＮ、ＡｌＩｎＧａＮ及び／又はＡｌＮ、あるいはその各層の組合せである。他の材料が、バリア層３０のために使用されてもよい。例えば、ＺｎＧｅＮ２、ＺｎＳｉＮ２及び／又はＭｇＧｅＮ２が使用されてもよい。
ソースコンタクト３２とゲートコンタクト３４とドレインコンタクト３６とが、バリア層３０上に設けられている。ゲートコンタクト３４は、ショットキーゲートコンタクトであってもよい。ソースコンタクト３２とドレインコンタクト３６は、オームコンタクトであってもよい。ＩＩＩ族窒化物トランジスタのソースコンタクトとドレインコンタクトとゲートコンタクトのための材料及び形成については、当業者に知られており、したがって、本明細書中では詳細には説明していない。
ゲートコンタクト３４は、第１のＩＩＩ族窒化物層１５の横方向成長領域１６上に配置された領域中のバリア層３０上に設けられている。ゲートコンタクト３４が配置される横方向成長領域１６は、２次元電子ガスの空乏層領域が、少なくともゲートコンタクト３４の端部から予想される動作条件下でドレイン側まで延びている限り、ドレインコンタクト３６に向かって距離「ｄ」だけ延びている。例えば、ゲートコンタクト３４とドレインコンタクト３６の間の３．０μｍのギャップ、０．２５μｍの長さのゲートコンタクト３４、ならびにゲートコンタクト３４とソースコンタクト３２の間の１．０μｍのギャップを有する窒化ガリウムベースのデバイスでは、距離「ｄ」は、約１．５μｍであってもよい。より低い転位欠陥密度を有する第１のＩＩＩ族窒化物層１５の部分上にこのゲートコンタクト及び高電界領域を配置することにより、第１のＩＩＩ族窒化物層１５の横方向成長領域１６上に形成される各層の領域は、より低い転位密度を有する可能性があり、したがって、このデバイスのゲートの漏れを低下させることができる。さらに、横方向成長領域１６は、活性領域上と活性領域下と活性領域中の各領域中の転位に関連したエネルギーレベルにおけるトラッピングを低下させていることもある。
本発明のある種の実施形態においては、その上にゲートコンタクト３４が配置される横方向成長領域１６は、少なくとも電界が、予想される動作条件下でゲートコンタクト３４のドレイン側端部における電界の強度よりも少なくとも５０％少ない強度を有するポイントまではドレインコンタクト３６に向かって延びている。本発明のさらなる実施形態においては、その上にゲートコンタクト３４が配置される横方向成長領域１６は、少なくとも電界が、予想される動作条件下でゲートコンタクト３４のドレイン側端部における電界の強度よりも１桁少ない大きさの強度を有するポイントまでドレインコンタクト３６に向かって延びている。本発明のある種の実施形態においては、その上にゲートコンタクト３４が配置される横方向成長領域１６は、少なくとも電界が、予想される動作条件下でゲートコンタクト３４のドレイン側端部における電界の強度よりも少なくとも２桁少ない大きさの強度を有するポイントまでドレインコンタクト３６に向かって延びている。
さらに、図１に示されるように、その上にゲートコンタクト３４が配置される横方向成長領域１６は、ドレインコンタクト３６が、第１のＩＩＩ族窒化物層１５の垂直成長領域上に配置されるように、ドレインコンタクト３６に向かって延びているが、ドレインコンタクト３６までは延びていない。さらに、ソースコンタクト３２は、バリア層３０上に第１のＩＩＩ族窒化物層１５の融合領域１８にまたがって延びるように配置されて、第１のＩＩＩ族窒化物層１５の２つの横方向成長領域１６の間をブリッジ（ｂｒｉｄｇｅ；跨る）することができる。
横方向成長領域１６は、ゲートコンタクト３４とドレインコンタクト３６との間の位置まで延びるように示されているが、他の構成もまた利用することができる。例えば、その上にゲートコンタクト３４が設けられる横方向成長領域１６は、ソースコンタクト３２の下からドレインコンタクト３６の下まで延びることができる。また、その上にこのゲートコンタクト３４が設けられる横方向成長領域１６は、このゲートコンタクト３４の下からドレインコンタクト３６の下まで延びることができる。また、その上にゲートコンタクト３４が設けられる横方向成長領域１６は、ゲートコンタクト３４の下からドレインコンタクト３６の下に向かって延びているがドレインコンタクト３６の下までは延びていなくてもよい。また、その上にゲートコンタクト３４が設けられる横方向成長領域１６は、ソースコンタクト３２の下からドレインコンタクト３６の下に向かって延びているが、ドレインコンタクト３６の下までは延びていなくてもよい。また、その上にゲートコンタクト３４が設けられる横方向成長領域１６は、ソースコンタクト３２からドレインコンタクト３６までの大部分の距離延びていてもよい。
本発明の実施形態は、トレンチ１２にまたがって延びる横方向成長領域１６をもたらすカンチレバー型成長に関して図１に示されているが、本発明の他の実施形態においては、マスク上のエピタキシャル横方向過成長、又はＩＩＩ族窒化物層１５中のトレンチの側壁からのＰＥＮＤＥＯ−エピタキシャル（ｐｅｎｄｅｏ−ｅｐｉｔａｘｉａｌ）成長もまた、実現することができる。したがって、例えば、基板１０中にトレンチをエッチングするのでなく、マスクパターンを基板１０上に設け、このマスク上に第１のＩＩＩ族窒化物層１５を横方向に成長させることができる。しかし、このような場合には、このマスクによるＩＩＩ族窒化物層１５の汚染を回避するために注意を払う必要があることがある。例えば、第１のＩＩＩ族窒化物層１５がＧａＮであり、マスクがＳｉＯ２である場合、このマスクからのシリコンは、このＧａＮを汚染して、ＧａＮを導電性にドープしてしまうこともある。しかし、ダイヤモンド又は他の熱伝導材料のマスクを利用することもできる。このようにして、埋込み導電性層が、意図せずに生成される可能性がある。
さらなる例としては、ＰＥＮＤＥＯ−エピタキシャル成長が利用される場合には、ＩＩＩ族窒化物層１５が基板１０上に設けられ、このＩＩＩ族窒化物層１５中にトレンチ１２が形成されてもよい。この場合には横方向成長領域１６は、第１のＩＩＩ族窒化物層１５中のこれらのトレンチ１２の側壁から成長させられるはずである。
カンチレバー型成長、ＰＥＮＤＥＯ−エピタキシャル成長、及び／又はエピタキシャル横方向過成長についての方法は、当業者に知られており、本明細書中ではさらに説明する必要はない。しかし、このような成長の例については、例えば、その開示が、まるで本明細書中に十分に記載されているかのように参照により本明細書に組み込まれている特許文献１７、特許文献１８、特許文献１９、特許文献２０、特許文献２１、特許文献２２、特許文献２３、特許文献２４、特許文献２５、特許文献２６、特許文献２７、特許文献２８、特許文献２９、特許文献３０、特許文献３１、特許文献３２、特許文献３３、特許文献３４、特許文献３５、及び特許文献３６において説明されている。
図２は、本発明に係る窒化物ベースのトランジスタの平面図で、複数のゲートフィンガとソースフィンガとドレインフィンガとを有するトランジスタの部分平面図である。図２から分かるように、複数のゲートコンタクト３４が、対応するソースコンタクト３２とドレインコンタクト３６との間に設けられる。ゲートコンタクト３４は、ゲート金属相互接続３４’によって一緒に接続され、ドレインコンタクト３６は、ドレインコンタクト相互接続３６’によって一緒に接続され、ソースコンタクト３２は、当業者に知られている方法を利用して、他の相互接続金属層（図示せず）において一緒に接続される。このトランジスタの活性区域は、図２に示されるように、分離エッジ４０によって横方向に定義され、ここで電流は、分離エッジ４０によって定義される領域内の諸端子間を名目上流れる。分離エッジ４０は、例えば、注入された領域又はメサ終端によって実現することができる。これらのトレンチ１２は、分離エッジ４０を超えて延びていてもよく、横方向成長のエッジ効果がこのデバイスの活性領域には実質的に広がらないようにするために、分離エッジ４０を超えてある十分な距離延びていてもよい。例えば、数ミクロンの距離が十分なこともある。
トレンチ１２は、ソースコンタクト３２とドレインコンタクト３６の間などの活性デバイス領域中に設けられてもよく、図２に示されるようにソースコンタクト３２の下に延びている。したがって、トレンチ１２は、基板１０のすべての領域中に設けられる必要はなく、このより低い転位密度が最も多くの利点をもたらし得る領域だけに限定することもできる。例えば、トレンチ１２は、ゲートフィンガ３４を相互接続するゲート相互接続３４’の下に、あるいはソースコンタクト３２又はドレインコンタクト３６の各フィンガを相互接続するソース又はドレイン相互接続３６’の領域の下に延びている可能性があるが、その必要はない。したがって、トレンチ１２は、活性領域よりも幾分広くてもよいが、例えば、抵抗、キャパシタ又はインダクタを含めて、例えば、受動デバイスや個別デバイスなど他のデバイスを形成することができる他の区域まで延びるほど大きい必要はない。
図３は、本発明に係る実施形態によるダイを含むウェーハを示す平面図である。図３から分かるように、ダイ１１０は、図１及び／又は２を参照して以上で説明したようなトランジスタを作製するためにトレンチが形成される特定の領域１２０を有していてもよい。領域１２０は、全体のダイ１１０よりも小さくてもよい。したがって、炭化ケイ素ダイ上に少なくとも１つのトレンチと少なくとも１つのＩＩＩ族窒化物トランジスタを有する炭化ケイ素ダイが設けられる。トレンチは、ＩＩＩ族窒化物トランジスタの活性領域に対応する炭化ケイ素ダイの領域中にのみ配置される。横方向成長領域上に形成されない他のトランジスタを含めて、他のデバイスは、領域１２０の外側の、ダイ１１０の他の領域中に設けることができる。さらに、複数のトランジスタを実現する複数のトレンチが、領域１２０中に設けられてもよい。また、ウェーハ１００は、複数のチップを提供するためにその後に単一化することができる複数のダイ１００を有するものとしても示されているが、ウェーハ１００は、このウェーハがこのダイを実現するような単一のダイであってもよい。さらに、複数の領域１２０が、単一のダイ１１０中に設けられてもよい。
ダイ１１０の領域１２０中のこれらのトレンチは、ウェーハ１００の主要平面又は副平面に対して位置合わせすることができる。これらのトレンチは、ウェーハ１００の主要平面に垂直又は平行に位置合わせされる。
図４Ａ乃至図４Ｄは、本発明に係る窒化物ベースのトランジスタの製造方法を説明するための工程図（その１）である。図４Ａ乃至４Ｄ及び図１は、第１のＩＩＩ族窒化物層のカンチレバー型成長を利用したトランジスタの製造工程を示している。しかし、上述したように、ＥＬＯやＰＥＮＤＥＯ−エピタキシャル成長などの他の横方向成長方法を利用することもできる。さらに、本発明の実施形態によるトランジスタの製造については、炭化ケイ素基板及びＧａＮの第１のＩＩＩ族窒化物層に関して説明されることになるが、他の材料を前述のように利用することもできる。他の材料又は成長方法が利用される場合、本明細書中で説明される製造における修正が、異なる材料及び／又は成長技法の観点から必要となることもある。かかる修正については、本開示を考慮すれば当業者には明らかなはずであり、したがって、本明細書中ではさらに説明しないことにする。例えば、以下で説明するように、カンチレバー型成長は、成長中の原材料を変更することにより、エピタキシャル成長炉中の連続的なプロセスにおいてエピタキシャル層を現位置で形成するために実現することができる。しかし、ＰＥＮＤＥＯ−エピタキシャル成長が利用される場合には、ＩＩＩ族窒化物層が先ず基板上に形成され、この炉から取り出され、マスクされエッチングされ、次いで、この炉に戻されて、残りの諸層を成長させる。したがって、カンチレバー型成長を使用する方が、少ない製造ステップを実現することができる。
図４Ａに戻ると、半絶縁性炭化ケイ素基板などの基板１０は、その中にトレンチ１２を形成している。このトレンチ１２は、基板１０上にマスクを形成しパターン形成し、このパターン形成されたマスクを利用して基板１０をエッチングし、その後にこのパターン形成されたマスクを取り除くことにより形成することができる。例えば、基板１０が炭化ケイ素である場合、反応性イオンエッチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈ）を使用して基板１０をエッチングすることができる。他のエッチング方法を利用することもできる。上述したように、マスクは、トレンチが基板１０の結晶面に位置合わせされるようにするためにこのウェーハ平面に位置合わせすることができる。さらに、位置合わせマークも基板１０中にエッチングして、そのために、例えば、オームコンタクト及び／又はゲートコンタクトの後続の製造をトレンチ１２に対して位置合わせすることができる。後続のＧａＮベースの層は透明であり、それによってこれらの位置合わせマークは、後続の製造ステップにおいて使用するためのその後に形成された層を介して目に見えるので、かかる位置合わせマークを基板１０中に設けることができる。
図４Ｂには、ＧａＮ層などの第１のＩＩＩ族窒化物層１５の成長が示されている。一般的には、第１のＩＩＩ族窒化物層１５には、ＳｉＣ基板とＧａＮの第１層の場合には、ＡｌＮなど薄い核生成層の堆積が先行するはずである。絶縁特性を有するＧａＮ層は、例えば、ＭＯＣＶＤ（ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ；有機金属化学気相成長法）によって成長させられてもよく、Ｆｅなどの十分に深いレベルのドーパントをこの層中に添加してＧａＮ層に絶縁特性を与える。深いレベルのドーパントを添加するための方法については、例えば、その開示が、まるで本明細書中に十分に記載されているかのように参照により本明細書に組み込まれている２００４年１月７日に出願の"CO-DOPING FOR FERMI LEVEL CONTROL IN SEMI-INSULATING GROUP III NITRIDES"という名称の特許文献３７中に説明されている。カンチレバー型ＩＩＩ族窒化物を成長させる方法は、以上で説明され当業者に知られており、したがって本明細書中でさらに説明する必要はない。
第１のＩＩＩ族窒化物層１５がトレンチ１２上で融合（ｃｏａｌｅｓｃｅ）した後に、この深いレベルのドーパント源は中断され、図４Ｃに示されるように、第１のＩＩＩ族窒化物層１５上にチャネル層２０を成長させることができる。この融合領域１８は、第１のＩＩＩ族窒化物層１５上にその後に形成される各層へと、又は各層を介してあるいはその両方で延びていなくてもよい。上述した例においては、Ｆｅ源を中断し、ＧａＮ層を現位置でＦｅドープされたＧａＮ層上に成長させることができる。同様に、これらの原材料は、変更することができバリア層３０をチャネル層２０上に成長させることができる。例えば、ＡｌをＧａＮ原材料に追加することができ、ＡｌＧａＮをバリア層３０として成長させることができる。かかる各層は、上述したように、ＭＯＣＶＤによって形成することができる。他の成長方法を利用することもできる。したがって、本発明の実施形態においては、第１のＩＩＩ族窒化物層１５とチャネル層２０とバリア層３０は、追加の成長ステップ、マスクステップ及び／又はエッチングステップについての必要性なしに連続したプロセスで形成することができる。
図４Ｄには、ソースコンタクト３２及びドレインコンタクト３６についてのオームコンタクトの形成が示されている。これらのコンタクトは、例えば、従来の方法を利用してオームコンタクト材料を堆積させパターン形成することにより形成することができる。オームコンタクトを形成する特定の方法は、トランジスタデバイスの構造に依存することもある。例えば、これらのコンタクトは、埋込層中に又は再成長層上に形成することができる。さらに、アニール、又はソースコンタクト３２及びドレインコンタクト３６を形成する他の処理が実現されてもよい。例えば、カプセル化層を設けて、コンタクトアニール中の損傷からバリア層３０を保護することもできる。ＩＩＩ族窒化物デバイス用のオームコンタクトの形成は、当業者に知られており、したがって、本明細書中でさらに説明する必要はない。オームコンタクトは、例えば、上述したように基板１０中でエッチングされた位置合わせマークを利用してパターン形成することができる。
ゲートコンタクト３４は、図１に示されるように形成することもできる。ゲートコンタクト３４は、例えば、従来方法を利用してショットキーコンタクト材料を堆積させパターン形成することにより形成することができる。ＩＩＩ族窒化物デバイスのためのゲートコンタクト３４の形成は、当業者に知られており、したがって、本明細書中でさらに説明する必要はない。ゲートコンタクト３４は、例えば、上述したように基板１０中にエッチングされた位置合わせマークを利用してパターン形成することができる。
オームコンタクト及びゲートコンタクトを形成するための適切な任意の方法は、本明細書中で説明している横方向成長領域に対する位置合わせを行いながら利用することができる。例えば、以上で参照された米国特許、特許出願及び／又は公開、ならびにその開示が、まるで本明細書中に十分に記載されているかのように参照により組み込まれている、２００４年５月２０日に出願された"METHODS OF FABRICATING NITRIDE-BASED TRANSISTORS HAVING REGROWN OHMIC CONTACT REGIONS AND NITRIDE-BASED TRANSISTORS HAVING REGROWN OHMIC CONTACT REGIONS"という名称の特許文献３８、２００４年７月２３日に出願された"METHODS OF FABRICATING NITRIDE-BASED TRANSISTORS WITH A CAP LAYER AND A RECESSED GATE"という名称の特許文献３９、及び２００３年７月１１日に出願された"NITRIDE-BASED TRANSISTORS AND METHODS OF FABRICATION THEREOF USING NON-ETCHED CONTACT RECESSES"という名称の特許文献４０中に説明されているような方法及び／又は構造を利用することができる。
図５乃至図１５は、本発明に係る窒化物ベースのトランジスタのさらに他の実施形態を説明するための概略構成図で、横方向成長領域１６及び融合領域１８に関するソースコンタクト３２とドレインコンタクト３６とゲートコンタクト３４の異なる配置構成を示している。
図５に示したさらに他の実施形態において、ドレインコンタクト３６は、第１のＩＩＩ族窒化物層１５の垂直成長領域上に設けられ、かつ、第１のＩＩＩ族窒化物層１５の横方向成長領域１６と垂直成長領域間の境界１７まで延びており、実質的にはこの境界１７を越えていない。したがって、図５における半導体デバイスの活性領域は、単一の横方向成長領域１６中に実現されている。
図６に示したさらに他の実施形態において、ドレインコンタクト３６は、第１のＩＩＩ族窒化物層１５の垂直成長領域上に設けられ、かつ、第１のＩＩＩ族窒化物層１５の横方向成長領域１６と垂直成長領域間の境界１７を越えて延びている。したがって、図６における半導体デバイスの活性領域は、単一の横方向成長領域１６中に実現されている。
図７に示したさらに他の実施形態において、ドレインコンタクト３６は、第１のＩＩＩ族窒化物層１５の垂直成長領域上に設けられているが、第１のＩＩＩ族窒化物層１５の横方向成長領域１６と垂直成長領域間の境界１７までは延びていない。ソースコンタクト３２は、融合領域１８をブリッジ（ｂｒｉｄｇｅ；跨る）してはいない。ゲートコンタクト３４は、ドレインコンタクト３６に隣接した横方向成長領域１６上に設けられている。したがって、図７における半導体デバイスの活性領域は、２つの隣接した横方向成長領域１６と、この横方向成長領域１６のうちの一方に隣接した垂直成長領域に実現されている。
図８に示したさらに他の実施形態において、ドレインコンタクト３６は、第１のＩＩＩ族窒化物層１５の垂直成長領域上に設けられ、かつ、第１のＩＩＩ族窒化物層１５の横方向成長領域１６と垂直成長領域間の境界１７まで延びているが、この境界１７を越えて延びてはいない。また、ソースコンタクト３２は、融合領域１８をブリッジしてはいない。ゲートコンタクト３４は、ドレインコンタクト３６に隣接した横方向成長領域１６上に設けられている。したがって、図８における半導体デバイスの活性領域は、２つの隣接した横方向成長領域１６中に実現されている。
図９に示したさらに他の実施形態において、ドレインコンタクト３６は、第１のＩＩＩ族窒化物層１５の垂直成長領域上に設けられ、かつ、第１のＩＩＩ族窒化物層１５の横方向成長領域１６と垂直成長領域間の境界１７を越えて延びている。また、ソースコンタクト３２は、融合領域１８をブリッジしてはいない。ゲートコンタクト３４は、ドレインコンタクト３６に隣接した横方向成長領域１６上に設けられている。したがって、図９における半導体デバイスの活性領域は、２つの隣接した横方向成長領域１６中に実現されている。
図１０に示したさらに他の実施形態において、ドレインコンタクト３６は、第１のＩＩＩ族窒化物層１５の垂直成長領域上に設けられているが、第１のＩＩＩ族窒化物層１５の横方向成長領域１６と垂直成長領域間の境界１７まで延びてはいない。また、ソースコンタクト３２は、融合領域１８をブリッジしてはいない。ゲートコンタクト３４は、ソースコンタクト３２に隣接した横方向成長領域１６上に設けられている。したがって、図１０における半導体デバイスの活性領域は、２つの隣接した横方向成長領域１６と、この横方向成長域１６のうちの一方に隣接した垂直成長領域に実現されている。
図１１に示したさらに他の実施形態において、ドレインコンタクト３６は、第１のＩＩＩ族窒化物層１５の垂直成長領域上に設けられ、かつ、第１のＩＩＩ族窒化物層１５の横方向成長領域１６と垂直成長領域間の境界１７まで延びているが、この境界１７を越えては延びてはいない。また、ソースコンタクト３２は、融合領域１８をブリッジしてはいない。ゲートコンタクト３４は、ソースコンタクト３２に隣接した横方向成長領域１６上に設けられている。したがって、図１１における半導体デバイスの活性領域は、２つの隣接した横方向成長領域１６中に実現されている。
図１２に示したさらに他の実施形態において、ドレインコンタクト３６は、第１のＩＩＩ族窒化物層１５の垂直成長領域上に設けられ、かつ、第１のＩＩＩ族窒化物層１５の横方向成長領域１６と垂直成長領域間の境界１７を越えて延びている。また、ソースコンタクト３２は、融合領域１８をブリッジしてはいない。ゲートコンタクト３４は、ソースコンタクト３２に隣接した横方向成長領域１６上に設けられている。したがって、図１２における半導体デバイスの活性領域は、２つの隣接した横方向成長領域１６中に実現されている。
図１３に示したさらに他の実施形態において、ドレインコンタクト３６は、第１のＩＩＩ族窒化物層１５の垂直成長領域上に設けられているが、第１のＩＩＩ族窒化物層１５の横方向成長領域１６と垂直成長領域間の境界１７まで延びてはいない。また、ソースコンタクト３２は、融合領域１８をブリッジしてはいない。ゲートコンタクト３４は、両方の横方向成長領域１６上に設けられ、融合領域１８をブリッジする。したがって、図１３における半導体デバイスの活性領域は、２つの隣接した横方向成長領域１６と、この横方向成長領域１６のうちの一方に隣接した垂直成長領域に実現されている。
図１４に示したさらに他の実施形態において、ドレインコンタクト３６は、第１のＩＩＩ族窒化物層１５の垂直成長領域上に設けられ、かつ、第１のＩＩＩ族窒化物層１５の横方向成長領域１６と垂直成長領域間の境界１７まで延びているが、この境界１７を越えては延びてはいない。また、ソースコンタクト３２は、融合領域１８をブリッジしてはいない。ゲートコンタクト３４は、両方の横方向成長領域１６上に設けられ、融合領域１８をブリッジする。したがって、図１４における半導体デバイスの活性領域は、２つの隣接した横方向成長領域１６中に実現されている。
図１５に示したさらに他の実施形態において、ドレインコンタクト３６は、第１のＩＩＩ族窒化物層１５の垂直成長領域上に設けられ、かつ、第１のＩＩＩ族窒化物層１５の横方向成長領域１６と垂直成長領域間の境界１７を越えて延びている。また、ソースコンタクト３２は、融合領域１８をブリッジしてはいない。ゲートコンタクト３４は、両方の横方向成長領域１６上に設けられ、融合領域１８をブリッジする。したがって、図１５における半導体デバイスの活性領域は、２つの隣接した横方向成長領域１６中に実現されている。
図１及び図５乃至図１５に示された実施形態は、ゲートコンタクト３４とソースコンタクト３２とドレインコンタクト３６との配置関係の変化を示しているが、追加の変化を実現することもできる。例えば、図７乃至図１５に示される実施形態には、ソースコンタクト３２が、第１のＩＩＩ族窒化物層１５の横方向成長領域１６と垂直成長領域間の境界１９まで延びているが、この境界１９を越えて延びていないソースコンタクト３２を設けることもできる。同様に、図７乃至図１５に示される実施形態には、第１のＩＩＩ族窒化物層１５の横方向成長領域１６と垂直成長領域間の境界１９まで延びていないソースコンタクト３２を設けることもできる。
本発明の実施形態は、特定のＨＥＭＴ構造に関して示されてきているが、ＩＩＩ族窒化物の横方向成長領域上へのゲートの形成を可能にすることができる他の構造を実現することもできる。例えば、ゲートとバリア層との間に絶縁性層を設けて、ＭＩＳＨＥＭＴを実現することができる。したがって、本発明の実施形態は、本明細書中で説明されている特定のトランジスタ構造だけに限定されるものと解釈すべきではない。
さらに本発明の実施形態は、製造ステップの特定のシーケンスに関して説明されているが、依然として本発明の技術的範囲内に含まれるようにしながら、異なるステップのシーケンスを利用することもできる。したがって、本発明の実施形態は、本明細書中で説明される特定のステップのシーケンスだけに限定されるものと解釈すべきではない。
図面及び明細書中には、本発明の典型的な実施形態が開示されてきており、また特定の用語が使用されているが、これらの用語は、一般的な、また説明の意味だけで使用されており、限定する目的では使用されていない。本発明の技術的範囲については、添付の特許請求の範囲中に記載されている。
本発明に係る窒化物ベースのトランジスタの一実施形態を説明するための概略構成図である。 本発明に係る窒化物ベースのトランジスタの平面図である。 本発明に係る実施形態によるダイを含むウェーハを示す平面図である。 本発明に係る窒化物ベースのトランジスタの製造方法を説明するための工程図（その１）である。 本発明に係る窒化物ベースのトランジスタの製造方法を説明するための工程図（その２）である。 本発明に係る窒化物ベースのトランジスタの製造方法を説明するための工程図（その３）である。 本発明に係る窒化物ベースのトランジスタの製造方法を説明するための工程図（その４）である。 本発明に係る窒化物ベースのトランジスタの他の実施形態を説明するための概略構成図である。 本発明に係る窒化物ベースのトランジスタのさらに他の実施形態を説明するための概略構成図である。 本発明に係る窒化物ベースのトランジスタのさらに他の実施形態を説明するための概略構成図である。 本発明に係る窒化物ベースのトランジスタのさらに他の実施形態を説明するための概略構成図である。 本発明に係る窒化物ベースのトランジスタのさらに他の実施形態を説明するための概略構成図である。 本発明に係る窒化物ベースのトランジスタのさらに他の実施形態を説明するための概略構成図である。 本発明に係る窒化物ベースのトランジスタのさらに他の実施形態を説明するための概略構成図である。 本発明に係る窒化物ベースのトランジスタのさらに他の実施形態を説明するための概略構成図である。 本発明に係る窒化物ベースのトランジスタのさらに他の実施形態を説明するための概略構成図である。 本発明に係る窒化物ベースのトランジスタのさらに他の実施形態を説明するための概略構成図である。 本発明に係る窒化物ベースのトランジスタのさらに他の実施形態を説明するための概略構成図である。

Claims (103)

  1. 垂直成長領域と、隣接する前記垂直成長領域間の横方向成長領域と、隣接する前記横方向成長領域間の融合領域を有する第１のＩＩＩ族窒化物層と、
    該第１のＩＩＩ族窒化物層上に設けられたＩＩＩ族窒化物チャネル層と、
    該ＩＩＩ族窒化物チャネル層上に設けられたＩＩＩ族窒化物バリア層と、
    該ＩＩＩ族窒化物バリア層上に設けられたドレインコンタクトと、
    前記ＩＩＩ族窒化物バリア層上に設けられたソースコンタクトと、
    前記ＩＩＩ族窒化物バリア層上に設けられたゲートコンタクトと
    を備え、前記ゲートコンタクトは、前記第１のＩＩＩ族窒化物層の横方向成長領域上の前記ＩＩＩ族窒化物バリア層の一部分上に配置され、前記ソースコンタクト及び／又は前記ドレインコンタクトのうちの一方の少なくとも一部分は、前記第１のＩＩＩ族窒化物層の垂直成長領域上の前記ＩＩＩ族窒化物バリア層の一部分上に配置されていることを特徴とする高電子移動度トランジスタ。
  2. 前記ゲートコンタクトが配置される前記横方向成長領域は、少なくとも２次元電子ガスの空乏領域が、予想される動作条件下で前記ゲートコンタクトから延びている限り、前記ドレインコンタクトに向かって延びていることを特徴とする請求項１に記載の高電子移動度トランジスタ。
  3. 前記ゲートコンタクトが配置される前記横方向成長領域は、少なくとも電界強度が、予想される動作条件下で前記ゲートコンタクトのドレイン側端部における電界強度の５０％であるポイントまでは、前記ドレインコンタクトに向かって延びていることを特徴とする請求項１に記載の高電子移動度トランジスタ。
  4. 前記ゲートコンタクトが配置される前記横方向成長領域は、少なくとも電界強度が、予想される動作条件下で前記ゲートコンタクトのドレイン側端部における電界強度よりも１桁の大きさだけ小さいポイントまでは、前記ドレインコンタクトに向かって延びていることを特徴とする請求項１に記載の高電子移動度トランジスタ。
  5. 前記ゲートコンタクトが配置される前記横方向成長領域は、少なくとも電界強度が、予想される動作条件下で前記ゲートコンタクトのドレイン側端部における電界強度よりも２桁の大きさだけ小さいポイントまでは、前記ドレインコンタクトに向かって延びていることを特徴とする請求項１に記載の高電子移動度トランジスタ。
  6. 前記ゲートコンタクトが配置される前記横方向成長領域は、前記ドレインコンタクトが前記第１のＩＩＩ族窒化物層の垂直成長領域上に配置されるように、前記ドレインコンタクトに向かって延びているが、前記ドレインコンタクトまで延びてはいないことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  7. 前記ゲートコンタクトが配置される前記横方向成長領域は、前記ドレインコンタクトまで延びているが、前記ドレインコンタクトを超えて延びてはいないことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  8. 前記ゲートコンタクトが配置される前記横方向成長領域は、前記ドレインコンタクトの少なくとも一部分が、前記ゲートコンタクトが配置される前記横方向成長領域上に配置されるように、前記ドレインコンタクトの端部を超えて延びていることを特徴とする請求項１に記載の高電子移動度トランジスタ。
  9. 前記ゲートコンタクトは、第１の横方向成長領域上に配置され、前記ゲートコンタクトが配置される前記第１の横方向成長領域に隣接した第２の横方向成長領域は、前記ドレインコンタクトが、前記第１のＩＩＩ族窒化物層の垂直成長領域上に配置されるように、前記ドレインコンタクトに向かって延びているが、前記ドレインコンタクトまで延びてはいないことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  10. 前記ゲートコンタクトは、第１の横方向成長領域上に配置され、前記ゲートコンタクトが配置される前記第１の横方向成長領域に隣接した第２の横方向成長領域は、前記ドレインコンタクトまで延びているが、前記ドレインコンタクトを超えて延びてはいないことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  11. 前記ゲートコンタクトは、第１の横方向成長領域上に配置され、前記ゲートコンタクトが配置される前記第１の横方向成長領域に隣接した第２の横方向成長領域は、前記ドレインコンタクトの少なくとも一部分が、前記第２の横方向成長領域上に配置されるように、前記ドレインコンタクトの端部を超えて延びていることを特徴とする請求項１に記載の高電子移動度トランジスタ。
  12. 前記ゲートコンタクトは、第１の横方向成長領域と、前記第１の横方向成長領域に隣接した第２の横方向成長領域との上に配置され、前記第２の横方向成長領域は、前記ドレインコンタクトが、前記第１のＩＩＩ族窒化物層の垂直成長領域上に配置されるように、前記ドレインコンタクトに向かって延びているが、前記ドレインコンタクトまで延びてはいないことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  13. 前記ゲートコンタクトは、第１の横方向成長領域と、前記第１の横方向成長領域に隣接した第２の横方向成長領域との上に配置され、前記第２の横方向成長領域は、前記ドレインコンタクトまで延びているが、前記ドレインコンタクトを超えて延びてはいないことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  14. 前記ゲートコンタクトは、第１の横方向成長領域と、前記第１の横方向成長領域に隣接した第２の横方向成長領域との上に配置され、前記第２の横方向成長領域は、前記ドレインコンタクトの少なくとも一部分が前記第２の横方向成長領域上に配置されるように、前記ドレインコンタクトの端部を超えて延びていることを特徴とする請求項１に記載の高電子移動度トランジスタ。
  15. 前記ソースコンタクトは、前記第１のＩＩＩ族窒化物層の前記融合領域にまたがって延びる前記ＩＩＩ族窒化物バリア層上に配置されて、前記第１のＩＩＩ族窒化物層の２つの横方向成長領域の間をブリッジすることを特徴とする請求項１に記載の高電子移動度トランジスタ。
  16. 前記ゲートコンタクトは、第１の横方向成長領域上に配置され、前記ソースコンタクトの一部分は、前記第１の横方向成長領域に隣接した第２の横方向成長領域上に配置されていることを特徴とする請求項１に記載の高電子移動度トランジスタ。
  17. 前記ゲートコンタクトは、第１の横方向成長領域上に配置され、前記ソースコンタクトは、前記第１の横方向成長領域に隣接した第２の横方向成長領域まで延びているが、前記第２の横方向成長領域を超えて延びてはいないことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  18. 前記ゲートコンタクトは、第１の横方向成長領域上に配置され、前記ソースコンタクトは、前記ソースコンタクトが前記第１のＩＩＩ族窒化物層の垂直成長領域上に配置されるように、前記第１の横方向成長領域に隣接した第２の横方向成長領域まで延びてはいないことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  19. 前記ゲートコンタクトは、第１の横方向成長領域と、前記第１の横方向成長領域に隣接した第２の横方向成長領域との上に配置され、前記ソースコンタクトの一部分は、前記第２の横方向成長領域上に配置されていることを特徴とする請求項１に記載の高電子移動度トランジスタ。
  20. 前記ゲートコンタクトは、第１の横方向成長領域と、前記第１の横方向成長領域に隣接した第２の横方向成長領域との上に配置され、前記ソースコンタクトは、前記第２の横方向成長領域まで延びているが、前記第２の横方向成長領域を超えて延びてはいないことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  21. 前記ゲートコンタクトは、第１の横方向成長領域と、前記第１の横方向成長領域に隣接した第２の横方向成長領域との上に配置され、前記ソースコンタクトは、前記ソースコンタクトが前記第１のＩＩＩ族窒化物層の垂直成長領域上に配置されるように、前記第２の横方向成長領域まで延びてはいないことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  22. 前記ゲートコンタクトは、第１の横方向成長領域上に配置され、前記第１の横方向成長領域に隣接した第２の横方向成長領域は、前記第１の横方向成長領域から前記ドレインコンタクトに向かって延び、前記ソースコンタクトの一部分は、前記第１の横方向成長領域上に配置されていることを特徴とする請求項１に記載の高電子移動度トランジスタ。
  23. 前記ゲートコンタクトは、第１の横方向成長領域上に配置され、前記第１の横方向成長領域に隣接した第２の横方向成長領域は、前記第１の横方向成長領域から前記ドレインコンタクトに向かって延び、前記ソースコンタクトは、前記第１の横方向成長領域まで延びているが、前記第１の横方向成長領域を超えて延びてはいないことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  24. 前記ゲートコンタクトは、第１の横方向成長領域上に配置され、前記第１の横方向成長領域に隣接した第２の横方向成長領域は、前記第１の横方向成長領域から前記ドレインコンタクトに向かって延び、前記ソースコンタクトは、前記ソースコンタクトが前記第１のＩＩＩ族窒化物層の垂直成長領域上に配置されるように、前記第１の横方向成長領域まで延びてはいないことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  25. 前記第１のＩＩＩ族窒化物層が半絶縁性又は絶縁性であることを特徴とする請求項１に記載の高電子移動度トランジスタ。
  26. ゲートコンタクトが配置される前記横方向成長領域は、前記ソースコンタクトの下から前記ドレインコンタクトの下まで延びていることを特徴とする請求項１に記載の高電子移動度トランジスタ。
  27. ゲートコンタクトが設けられる前記横方向成長領域は、前記ゲートコンタクトの下から前記ドレインコンタクトの下まで延びていることを特徴とする請求項１に記載の高電子移動度トランジスタ。
  28. 前記ゲートコンタクトが設けられる前記横方向成長領域は、前記ゲートコンタクトの下から前記ドレインコンタクトの下に向かって延びているが、前記ドレインコンタクトの下まで延びてはいないことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  29. 前記ゲートコンタクトが設けられる前記横方向成長領域は、前記ソースコンタクトの下から前記ドレインコンタクトの下に向かって延びているが、前記ドレインコンタクトの下まで延びてはいないことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  30. 前記ゲートコンタクトが設けられる前記横方向成長領域は、ソースコンタクトから前記ドレインコンタクトまでの大部分の距離延びていることを特徴とする請求項１に記載の高電子移動度トランジスタ。
  31. 基板をさらに備え、前記第１のＩＩＩ族窒化物層は、前記基板上に設けられることを特徴とする請求項１に記載の高電子移動度トランジスタ。
  32. 前記基板は、トレンチを含み、前記横方向成長領域は、前記トレンチ上に延びていることを特徴とする請求項３１に記載の高電子移動度トランジスタ。
  33. 前記基板は、炭化ケイ素基板を含み、前記トレンチは、前記炭化ケイ素基板の結晶面に垂直又は平行に延びていることを特徴とする請求項３２に記載の高電子移動度トランジスタ。
  34. 前記炭化ケイ素基板の前記結晶面は、
    Figure 2008507853
     系列の面又は
    Figure 2008507853
     系列の面のうちの１つの面であることを特徴とする請求項３３に記載の高電子移動度トランジスタ。
  35. 前記トレンチ中のマスク層をさらに備えることを特徴とする請求項３２に記載の高電子移動度トランジスタ。
  36. 前記基板上のマスクパターンをさらに備え、前記横方向成長領域は、前記マスクパターン上に延びていることを特徴とする請求項３１に記載の高電子移動度トランジスタ。
  37. 前記横方向成長領域は、実質的に垂直な成長側壁を有することを特徴とする請求項３３に記載の高電子移動度トランジスタ。
  38. 前記横方向成長領域は、台形の成長側壁を有することを特徴とする請求項３３に記載の高電子移動度トランジスタ。
  39. 前記第１のＩＩＩ族窒化物層は、その中に深いレベルの不純物を有する窒化ガリウム層を含むことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  40. 前記深いレベルの不純物は、Ｆｅを含むことを特徴とする請求項３９に記載の高電子移動度トランジスタ。
  41. 前記ソースコンタクト、前記ゲートコンタクト及び前記ドレインコンタクトはそれぞれ、複数のコンタクトフィンガを備え、前記横方向成長領域は、垂直成長領域によって分離された複数の横方向成長領域を備え、各ゲートコンタクトフィンガは、前記複数の横方向成長領域のうちの対応する１つの領域上に設けられることを特徴とする請求項１に記載の高電子移動度トランジスタ。
  42. 前記トレンチは、複数のトレンチを備え、前記ソースコンタクトと前記ゲートコンタクトと前記ドレインコンタクトはそれぞれ、複数のコンタクトフィンガを備え、各ゲートコンタクトフィンガは、前記複数のトレンチのうちの対応する１つのトレンチ上に配置されていることを特徴とする請求項３２に記載の高電子移動度トランジスタ。
  43. 少なくとも１つの垂直成長領域と少なくとも１つの横方向成長領域とを有するＩＩＩ族窒化物層をその上に有する炭化ケイ素ダイと、
    前記炭化ケイ素ダイ上の少なくとも１つのＩＩＩ族窒化物トランジスタと
    を備え、前記少なくとも１つの横方向成長領域は、前記少なくとも１つのＩＩＩ族窒化物トランジスタに対応する、前記炭化ケイ素ダイの領域を実質的に超えて延びてはいないことを特徴とする半導体デバイス。
  44. 前記少なくとも１つのＩＩＩ族窒化物トランジスタは、複数のゲートフィンガを備え、前記少なくとも１つの横方向成長領域は、前記少なくとも１つのＩＩＩ族窒化物トランジスタの前記ゲートフィンガのうちの各フィンガの下に配置された複数の横方向成長領域を含むことを特徴とする請求項４３に記載の半導体デバイス。
  45. 前記少なくとも１つのＩＩＩ族窒化物トランジスタは、複数のＩＩＩ族窒化物トランジスタを含み、前記少なくとも１つの横方向成長領域は、前記複数のＩＩＩ族窒化物トランジスタのうちの各トランジスタに対応する複数の横方向成長領域を含むことを特徴とする請求項４３に記載の半導体デバイス。
  46. 前記炭化ケイ素ダイは、炭化ケイ素ウェーハの一部分を含むことを特徴とする請求項４３に記載の半導体デバイス。
  47. 前記炭化ケイ素ウェーハは、主要平面を含み、前記少なくとも１つの横方向成長領域は、前記主要平面に垂直又は平行である垂直成長領域との境界を有することを特徴とする請求項４６に記載の半導体デバイス。
  48. 前記少なくとも１つのＩＩＩ族窒化物トランジスタは、窒化ガリウムベースの高電子移動度トランジスタ（ＨＥＭＴ）を含むことを特徴とする請求項４３に記載の半導体デバイス。
  49. 前記少なくとも１つの横方向成長領域を有する前記ダイの前記領域以外の前記ダイの領域中の前記炭化ケイ素ダイ上の少なくとも１つのＩＩＩ族窒化物トランジスタをさらに備えていることを特徴とする請求項４３に記載の半導体デバイス。
  50. 前記少なくとも１つの横方向成長領域を有する前記ダイの前記領域以外の前記ダイの領域中の前記炭化ケイ素ダイ上の少なくとも１つのキャパシタと、抵抗及び／又はインダクタをさらに備えていることを特徴とする請求項４３に記載の半導体デバイス。
  51. 前記少なくとも１つの横方向成長領域は、前記炭化ケイ素基板の結晶面に垂直又は平行に位置合わせされた垂直成長領域との境界を有することを特徴とする請求項４３に記載の半導体デバイス。
  52. 前記炭化ケイ素基板の前記結晶面は、
    Figure 2008507853
     系列の面又は
    Figure 2008507853
     系列の面のうちの１つの面であることを特徴とする請求項５１に記載の半導体デバイス。
  53. 垂直成長領域と、隣接する前記垂直成長領域間の横方向成長領域と、隣接する前記横方向成長領域間の融合領域を有する第１のＩＩＩ族窒化物層を形成するステップと、
    前記第１のＩＩＩ族窒化物層上にＩＩＩ族窒化物チャネル層を形成するステップと、
    前記ＩＩＩ族窒化物チャネル層上にＩＩＩ族窒化物バリア層を形成するステップと、
    前記ＩＩＩ族窒化物バリア層上にドレインコンタクト及びソースコンタクトを形成するステップと、
    前記ＩＩＩ族窒化物バリア層上にゲートコンタクトを形成するステップと
    を含み、前記ゲートコンタクトは、前記第１のＩＩＩ族窒化物層の横方向成長領域上の前記バリア層の一部分上に配置されるように形成され、前記ソースコンタクト及び／又は前記ドレインコンタクトのうちの一方の少なくとも一部分は、前記第１のＩＩＩ族窒化物層の垂直成長領域上の前記バリア層の一部分上に配置されることを特徴とする高電子移動度トランジスタの製造方法。
  54. 前記ゲートコンタクトが配置される前記横方向成長領域は、少なくとも２次元電子ガスの空乏領域が、予想される動作条件下で前記ゲートコンタクトから延びている限り、前記ドレインコンタクトに向かって延びていることを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  55. 前記ゲートコンタクトが配置される前記横方向成長領域は、少なくとも電界強度が、予想される動作条件下で前記ゲートコンタクトのドレイン側端部における電界強度の５０％であるポイントまでは、前記ドレインコンタクトに向かって延びていることを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  56. 前記ゲートコンタクトが配置される前記横方向成長領域は、少なくとも電界強度が、予想される動作条件下で前記ゲートコンタクトのドレイン側端部における電界強度よりも１桁の大きさだけ小さいポイントまでは、前記ドレインコンタクトに向かって延びていることを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  57. 前記ゲートコンタクトが配置される前記横方向成長領域は、少なくとも電界強度が、予想される動作条件下で前記ゲートコンタクトのドレイン側端部における電界強度よりも２桁の大きさだけ小さいポイントまでは、前記ドレインコンタクトに向かって延びていることを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  58. 前記ゲートコンタクトが配置される前記横方向成長領域は、前記ドレインコンタクトが前記第１のＩＩＩ族窒化物層の垂直成長領域上に配置されるように、前記ドレインコンタクトに向かって延びているが、前記ドレインコンタクトまで延びてはいないことを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  59. 前記ゲートコンタクトが配置される前記横方向成長領域は、前記ドレインコンタクトまで延びているが、前記ドレインコンタクトを超えて延びてはいないことを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  60. 前記ゲートコンタクトが配置される前記横方向成長領域は、前記ドレインコンタクトの少なくとも一部分が、前記ゲートコンタクトが配置される前記横方向成長領域上に配置されるように、前記ドレインコンタクトの端部を超えて延びていることを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  61. 前記ゲートコンタクトは、第１の横方向成長領域上に配置され、前記ゲートコンタクトが配置される前記第１の横方向成長領域に隣接した第２の横方向成長領域は、前記ドレインコンタクトが、前記第１のＩＩＩ族窒化物層の垂直成長領域上に配置されるように、前記ドレインコンタクトに向かって延びているが、前記ドレインコンタクトまで延びてはいないことを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  62. 前記ゲートコンタクトは、第１の横方向成長領域上に配置され、前記ゲートコンタクトが配置される前記第１の横方向成長領域に隣接した第２の横方向成長領域は、前記ドレインコンタクトまで延びているが、前記ドレインコンタクトを超えて延びてはいないことを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  63. 前記ゲートコンタクトは、第１の横方向成長領域上に配置され、前記ゲートコンタクトが配置される前記第１の横方向成長領域に隣接した第２の横方向成長領域は、前記ドレインコンタクトの少なくとも一部分が、前記第２の横方向成長領域上に配置されるように、前記ドレインコンタクトの端部を超えて延びていることを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  64. 前記ゲートコンタクトは、第１の横方向成長領域と、前記第１の横方向成長領域に隣接した第２の横方向成長領域との上に配置され、前記第２の横方向成長領域は、前記ドレインコンタクトが、前記第１のＩＩＩ族窒化物層の垂直成長領域上に配置されるように、前記ドレインコンタクトに向かって延びているが、前記ドレインコンタクトまで延びてはいないことを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  65. 前記ゲートコンタクトは、第１の横方向成長領域と、前記第１の横方向成長領域に隣接した第２の横方向成長領域との上に配置され、前記第２の横方向成長領域は、前記ドレインコンタクトまで延びているが、前記ドレインコンタクトを超えて延びてはいないことを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  66. 前記ゲートコンタクトは、第１の横方向成長領域と、前記第１の横方向成長領域に隣接した第２の横方向成長領域との上に配置され、前記第２の横方向成長領域は、前記ドレインコンタクトの少なくとも一部分が前記第２の横方向成長領域上に配置されるように、前記ドレインコンタクトの端部を超えて延びていることを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  67. 前記ソースコンタクトは、前記第１のＩＩＩ族窒化物層の前記融合領域にまたがって延びる前記ＩＩＩ族窒化物バリア層上に配置されて、前記第１のＩＩＩ族窒化物層の２つの横方向成長領域間をブリッジすることを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  68. 前記ゲートコンタクトは、第１の横方向成長領域上に配置され、前記ソースコンタクトの一部分は、前記第１の横方向成長領域に隣接した第２の横方向成長領域上に配置されていることを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  69. 前記ゲートコンタクトは、第１の横方向成長領域上に配置され、前記ソースコンタクトは、前記第１の横方向成長領域に隣接した第２の横方向成長領域まで延びているが、前記第２の横方向成長領域を超えて延びてはいないことを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  70. 前記ゲートコンタクトは、第１の横方向成長領域上に配置され、前記ソースコンタクトは、前記ソースコンタクトが前記第１のＩＩＩ族窒化物層の垂直成長領域上に配置されるように、前記第１の横方向成長領域に隣接した第２の横方向成長領域まで延びてはいないことを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  71. 前記ゲートコンタクトは、第１の横方向成長領域と、前記第１の横方向成長領域に隣接した第２の横方向成長領域との上に配置され、前記ソースコンタクトの一部分は、前記第２の横方向成長領域上に配置されていることを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  72. 前記ゲートコンタクトは、第１の横方向成長領域と、前記第１の横方向成長領域に隣接した第２の横方向成長領域との上に配置され、前記ソースコンタクトは、前記第２の横方向成長領域まで延びているが、前記第２の横方向成長領域を超えて延びてはいないことを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  73. 前記ゲートコンタクトは、第１の横方向成長領域と、前記第１の横方向成長領域に隣接した第２の横方向成長領域との上に配置され、前記ソースコンタクトは、前記ソースコンタクトが前記第１のＩＩＩ族窒化物層の垂直成長領域上に配置されるように、前記第２の横方向成長領域まで延びてはいないことを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  74. 前記ゲートコンタクトは、第１の横方向成長領域上に配置され、前記第１の横方向成長領域に隣接した第２の横方向成長領域は、前記第１の横方向成長領域から前記ドレインコンタクトに向かって延び、前記ソースコンタクトの一部分は、前記第１の横方向成長領域上に配置されていることを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  75. 前記ゲートコンタクトは、第１の横方向成長領域上に配置され、前記第１の横方向成長領域に隣接した第２の横方向成長領域は、前記第１の横方向成長領域から前記ドレインコンタクトに向かって延び、前記ソースコンタクトは、前記第１の横方向成長領域まで延びているが、前記第１の横方向成長領域を超えて延びてはいないことを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  76. 前記ゲートコンタクトは、第１の横方向成長領域上に配置され、前記第１の横方向成長領域に隣接した第２の横方向成長領域は、前記第１の横方向成長領域から前記ドレインコンタクトに向かって延び、前記ソースコンタクトは、前記ソースコンタクトが前記第１のＩＩＩ族窒化物層の垂直成長領域上に配置されるように、前記第１の横方向成長領域まで延びてはいないことを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  77. 前記第１のＩＩＩ族窒化物層が半絶縁性又は絶縁性であることを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  78. 第１のＩＩＩ族窒化物層を形成ステップは、深いレベルのドーパントが添加されたＧａＮベースの層を形成するステップを含むことを特徴とする請求項７７に記載の高電子移動度トランジスタの製造方法。
  79. 前記深いレベルのドーパントは、Ｆｅを含むことを特徴とする請求項７８に記載の高電子移動度トランジスタの製造方法。
  80. 前記ゲートコンタクトが設けられる前記横方向成長領域は、前記ソースコンタクトの下から前記ドレインコンタクトの下に向かって延びていることを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  81. 前記ゲートコンタクトが設けられる前記横方向成長領域は、前記ゲートコンタクトの下から前記ドレインコンタクトの下まで延びていることを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  82. 前記ゲートコンタクトが設けられる前記横方向成長領域は、前記ゲートコンタクトの下から前記ドレインコンタクトの下に向かって延びているが、前記ドレインコンタクトの下まで延びてはいないことを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  83. 前記ゲートコンタクトが設けられる前記横方向成長領域は、前記ソースコンタクトの下から前記ドレインコンタクトの下に向かって延びているが、前記ドレインコンタクトの下まで延びてはいないことを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  84. 前記ゲートコンタクトが設けられる前記横方向成長領域は、ソースコンタクトから前記ドレインコンタクトまでの大部分の距離延びていることを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  85. 前記第１のＩＩＩ族窒化物層は、基板上に設けられ、前記方法は前記基板中にトレンチを形成することをさらに含み、前記横方向成長領域が前記トレンチ上に延びていることを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  86. 前記基板は、炭化ケイ素基板を含み、トレンチを形成することは、前記炭化ケイ素基板の結晶面に垂直又は平行に延びているトレンチを形成するステップを含むことを特徴とする請求項８５に記載の高電子移動度トランジスタの製造方法。
  87. 前記炭化ケイ素基板の前記結晶面は、
    Figure 2008507853
     系列の面又は
    Figure 2008507853
     系列の面のうちの１つの面であることを特徴とする請求項８６に記載の高電子移動度トランジスタの製造方法。
  88. 前記トレンチ中にマスク層を形成するステップをさらに含むことを特徴とする請求項８５に記載の高電子移動度トランジスタの製造方法。
  89. 前記横方向成長領域は、実質的に垂直な成長側壁を有することを特徴とする請求項８６に記載の高電子移動度トランジスタの製造方法。
  90. 前記横方向成長領域は、台形の成長側壁を有することを特徴とする請求項８６に記載の高電子移動度トランジスタの製造方法。
  91. 前記第１のＩＩＩ族窒化物層は、基板上に設けられ、前記方法は、前記基板上にマスクパターンを形成するステップをさらに含み、第１のＩＩＩ族窒化物層を形成するステップは、前記横方向成長領域が前記マスクパターン上に延びているように前記基板及び前記マスクパターン上に第１のＩＩＩ族窒化物層を形成するステップを含むことを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  92. 前記ソースコンタクト、前記ゲートコンタクト及び前記ドレインコンタクトはそれぞれ、複数のコンタクトフィンガを備え、前記横方向成長領域は、垂直成長領域によって分離された複数の横方向成長領域を備え、各ゲートコンタクトフィンガは、前記複数の横方向成長領域のうちの対応する１つの領域上に設けられることを特徴とする請求項５３に記載の高電子移動度トランジスタの製造方法。
  93. 前記トレンチは、複数のトレンチを備え、前記ソースコンタクト、前記ゲートコンタクト、及び前記ドレインコンタクトはそれぞれ、複数のコンタクトフィンガを備え、各ゲートコンタクトフィンガは、前記複数のトレンチのうちの対応する１つのトレンチ上に配置されることを特徴とする請求項８５に記載の高電子移動度トランジスタの製造方法。
  94. 少なくとも１つの垂直成長領域と少なくとも１つの横方向成長領域とを有するＩＩＩ族窒化物層を炭化ケイ素ダイ上に形成するステップと、
    前記炭化ケイ素ダイ上に少なくとも１つのＩＩＩ族窒化物トランジスタを形成するステップと
    を有し、前記少なくとも１つの横方向成長領域は、前記少なくとも１つのＩＩＩ族窒化物トランジスタに対応する、炭化ケイ素ダイの領域を実質的に超えて延びてはいないことを特徴とする半導体デバイスの製造方法。
  95. 前記少なくとも１つのＩＩＩ族窒化物トランジスタは、複数のゲートフィンガを備え、前記少なくとも１つの横方向成長領域は、前記少なくとも１つのＩＩＩ族窒化物トランジスタの前記ゲートフィンガのうちの各フィンガの下に配置された複数の横方向成長領域を含むことを特徴とする請求項９４に記載の半導体デバイスの製造方法。
  96. 前記少なくとも１つのＩＩＩ族窒化物トランジスタは、複数のＩＩＩ族窒化物トランジスタを含み、前記少なくとも１つの横方向成長領域は、前記複数のＩＩＩ族窒化物トランジスタのうちの各トランジスタに対応する複数の横方向成長領域を含むことを特徴とする請求項９４に記載の半導体デバイスの製造方法。
  97. 前記炭化ケイ素ダイは、炭化ケイ素ウェーハの一部分を含むことを特徴とする請求項９４に記載の半導体デバイスの製造方法。
  98. 前記炭化ケイ素ウェーハは、主要平面を含み、前記少なくとも１つの横方向成長領域は、前記主要平面に垂直又は平行である垂直成長領域との境界を有することを特徴とする請求項９７に記載の半導体デバイスの製造方法。
  99. 前記少なくとも１つのＩＩＩ族窒化物トランジスタは、窒化ガリウムベースの高電子移動度トランジスタ（ＨＥＭＴ）を含むことを特徴とする請求項９４に記載の半導体デバイスの製造方法。
  100. 前記少なくとも１つの横方向成長領域を有する前記ダイの前記領域以外の前記ダイの領域中の前記炭化ケイ素ダイ上に少なくとも１つのＩＩＩ族窒化物トランジスタを形成するステップをさらに含むことを特徴とする請求項９４に記載の半導体デバイスの製造方法。
  101. 前記少なくとも１つの横方向成長領域を有する前記ダイの前記領域以外の前記ダイの領域中の前記炭化ケイ素ダイ上に少なくとも１つのキャパシタと、抵抗及び／又はインダクタを形成するステップをさらに含むことを特徴とする請求項９４に記載の半導体デバイスの製造方法。
  102. 前記少なくとも１つの横方向成長領域は、前記炭化ケイ素基板の結晶面に垂直又は平行に位置合わせされた垂直成長領域との境界を有することを特徴とする請求項９４に記載の半導体デバイスの製造方法。
  103. 前記炭化ケイ素基板の前記結晶面は、
    Figure 2008507853
     系列の面又は
    Figure 2008507853
     系列の面のうちの１つの面であることを特徴とする請求項１０１に記載の半導体デバイスの製造方法。
JP2007523541A 2004-07-26 2005-03-30 横方向成長活性領域を有する窒化物ベースのトランジスタ及びその製造方法 Pending JP2008507853A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/899,215 US20060017064A1 (en) 2004-07-26 2004-07-26 Nitride-based transistors having laterally grown active region and methods of fabricating same
PCT/US2005/010869 WO2006022872A1 (en) 2004-07-26 2005-03-30 Nitride-based transistors having laterally grown active region and methods of fabricating same

Publications (1)

Publication Number Publication Date
JP2008507853A true JP2008507853A (ja) 2008-03-13

Family

ID=34964204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007523541A Pending JP2008507853A (ja) 2004-07-26 2005-03-30 横方向成長活性領域を有する窒化物ベースのトランジスタ及びその製造方法

Country Status (6)

Country Link
US (2) US20060017064A1 (ja)
EP (1) EP1779437B1 (ja)
JP (1) JP2008507853A (ja)
AT (1) ATE531081T1 (ja)
TW (1) TW200605349A (ja)
WO (1) WO2006022872A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021070910A1 (ja) * 2019-10-09 2021-04-15 パナソニックＩｐマネジメント株式会社 窒化物半導体構造体、窒化物半導体デバイス及びその製造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7612390B2 (en) * 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7525130B2 (en) * 2004-09-29 2009-04-28 The Regents Of The University Of California Polarization-doped field effect transistors (POLFETS) and materials and methods for making the same
KR100630197B1 (ko) * 2004-11-03 2006-09-29 삼성전자주식회사 플립 칩 본딩을 위한 반도체 광소자의 제작 방법
DE102005010821B4 (de) * 2005-03-07 2007-01-25 Technische Universität Berlin Verfahren zum Herstellen eines Bauelements
US7405430B2 (en) * 2005-06-10 2008-07-29 Cree, Inc. Highly uniform group III nitride epitaxial layers on 100 millimeter diameter silicon carbide substrates
US9331192B2 (en) * 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
JP2007059595A (ja) * 2005-08-24 2007-03-08 Toshiba Corp 窒化物半導体素子
US20090233414A1 (en) * 2005-10-20 2009-09-17 Shah Pankaj B Method for fabricating group III-nitride high electron mobility transistors (HEMTs)
JP2007294769A (ja) * 2006-04-26 2007-11-08 Toshiba Corp 窒化物半導体素子
JP2008071877A (ja) * 2006-09-13 2008-03-27 Rohm Co Ltd ＧａＮ系半導体素子
US8421119B2 (en) 2006-09-13 2013-04-16 Rohm Co., Ltd. GaN related compound semiconductor element and process for producing the same and device having the same
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
JP2008311355A (ja) * 2007-06-13 2008-12-25 Rohm Co Ltd 窒化物半導体素子
US8637924B2 (en) * 2011-06-03 2014-01-28 Infineon Technologies Austria Ag Lateral trench MESFET
US8692319B2 (en) * 2011-06-03 2014-04-08 Infineon Technologies Austria Ag Lateral trench MESFET
KR101813180B1 (ko) 2011-06-28 2017-12-29 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
US8530978B1 (en) * 2011-12-06 2013-09-10 Hrl Laboratories, Llc High current high voltage GaN field effect transistors and method of fabricating same
US8575657B2 (en) 2012-03-20 2013-11-05 Northrop Grumman Systems Corporation Direct growth of diamond in backside vias for GaN HEMT devices
US9583574B2 (en) 2012-09-28 2017-02-28 Intel Corporation Epitaxial buffer layers for group III-N transistors on silicon substrates
KR101513123B1 (ko) * 2013-07-17 2015-04-22 경북대학교 산학협력단 반도체소자 및 그 제조방법
US9640422B2 (en) * 2014-01-23 2017-05-02 Intel Corporation III-N devices in Si trenches
KR20150103800A (ko) * 2014-03-04 2015-09-14 전북대학교산학협력단 고효율 이종접합 전계효과 트랜지스터 및 이의 제조방법
US10276712B2 (en) 2014-05-29 2019-04-30 Hrl Laboratories, Llc III-nitride field-effect transistor with dual gates
US9917244B2 (en) 2014-06-17 2018-03-13 The Regents Of The University Of Michigan Resonant body high electron mobility transistor
CN104617136A (zh) * 2015-01-08 2015-05-13 山东大学 4h-碳化硅基n沟道积累型高压绝缘栅双极晶体管
US9812532B1 (en) 2015-08-28 2017-11-07 Hrl Laboratories, Llc III-nitride P-channel transistor
CN108292678B (zh) 2015-11-19 2021-07-06 Hrl实验室有限责任公司 具有双栅极的iii族氮化物场效应晶体管
US9786660B1 (en) * 2016-03-17 2017-10-10 Cree, Inc. Transistor with bypassed gate structure field
WO2022104074A1 (en) * 2020-11-13 2022-05-19 The Regents Of The University Of California Epitaxy-enabled substrate transfer
US12218202B2 (en) * 2021-09-16 2025-02-04 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess
CN114883192B (zh) * 2022-04-25 2024-11-12 浙江集迈科微电子有限公司 绝缘衬底上硅与iii-v族器件的单片异质集成结构及制备方法
TWI812573B (zh) * 2023-01-31 2023-08-11 新唐科技股份有限公司 半導體裝置及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003178976A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3255198A (en) * 1960-10-17 1966-06-07 Merck & Co Inc Certain sulfamyl-benzisothiazole compounds
FR2465317A2 (fr) * 1979-03-28 1981-03-20 Thomson Csf Transistor a effet de champ a frequence de coupure elevee
CA1145482A (en) * 1979-12-28 1983-04-26 Takashi Mimura High electron mobility single heterojunction semiconductor device
JPH088350B2 (ja) * 1985-04-08 1996-01-29 日本電気株式会社 半導体装置
US4755867A (en) * 1986-08-15 1988-07-05 American Telephone And Telegraph Company, At&T Bell Laboratories Vertical Enhancement-mode Group III-V compound MISFETs
US4788156A (en) * 1986-09-24 1988-11-29 Microwave Technology, Inc. Subchannel doping to reduce short-gate effects in field effect transistors
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US5411914A (en) 1988-02-19 1995-05-02 Massachusetts Institute Of Technology III-V based integrated circuits having low temperature growth buffer or passivation layers
EP0334006A1 (en) 1988-02-22 1989-09-27 Siemens Aktiengesellschaft Stacked channel heterojunction fet
US4946547A (en) * 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5053348A (en) * 1989-12-01 1991-10-01 Hughes Aircraft Company Fabrication of self-aligned, t-gate hemt
US5210051A (en) * 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5172197A (en) * 1990-04-11 1992-12-15 Hughes Aircraft Company Hemt structure with passivated donor layer
US5292501A (en) * 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5200022A (en) * 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
DE69202554T2 (de) * 1991-12-25 1995-10-19 Nippon Electric Co Tunneltransistor und dessen Herstellungsverfahren.
JPH05275463A (ja) 1992-03-30 1993-10-22 Matsushita Electric Ind Co Ltd 半導体装置
JPH05326561A (ja) * 1992-05-22 1993-12-10 Nec Corp 電界効果トランジスタの製造方法
JPH06267991A (ja) * 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置およびその製造方法
US5393993A (en) * 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5686737A (en) * 1994-09-16 1997-11-11 Cree Research, Inc. Self-aligned field-effect transistor for high frequency applications
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5592501A (en) * 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
JP3157690B2 (ja) * 1995-01-19 2001-04-16 沖電気工業株式会社 ｐｎ接合素子の製造方法
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
SE9501311D0 (sv) * 1995-04-10 1995-04-10 Abb Research Ltd Method for producing a semiconductor device having a semiconductor layer of SiC
US6002148A (en) * 1995-06-30 1999-12-14 Motorola, Inc. Silicon carbide transistor and method
KR100195269B1 (ko) * 1995-12-22 1999-06-15 윤종용 액정표시장치의 제조방법
US5915164A (en) * 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
DE19600116C2 (de) * 1996-01-03 2001-03-15 Siemens Ag Doppelheterostruktur-HEMT
JPH1050982A (ja) 1996-07-31 1998-02-20 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US6936839B2 (en) * 1996-10-16 2005-08-30 The University Of Connecticut Monolithic integrated circuit including a waveguide and quantum well inversion channel devices and a method of fabricating same
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6448648B1 (en) * 1997-03-27 2002-09-10 The United States Of America As Represented By The Secretary Of The Navy Metalization of electronic semiconductor devices
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP3372470B2 (ja) * 1998-01-20 2003-02-04 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
US6608327B1 (en) * 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6150680A (en) * 1998-03-05 2000-11-21 Welch Allyn, Inc. Field effect semiconductor device having dipole barrier
JPH11261053A (ja) 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
US6086673A (en) * 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
US6500257B1 (en) * 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6255198B1 (en) 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
JP3209270B2 (ja) * 1999-01-29 2001-09-17 日本電気株式会社 ヘテロ接合電界効果トランジスタ
US6582906B1 (en) * 1999-04-05 2003-06-24 Affymetrix, Inc. Proportional amplification of nucleic acids
US6518637B1 (en) * 1999-04-08 2003-02-11 Wayne State University Cubic (zinc-blende) aluminum nitride
US6218680B1 (en) * 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6177359B1 (en) * 1999-06-07 2001-01-23 Agilent Technologies, Inc. Method for detaching an epitaxial layer from one substrate and transferring it to another substrate
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6639255B2 (en) * 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
JP4592938B2 (ja) 1999-12-08 2010-12-08 パナソニック株式会社 半導体装置
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
JP3393602B2 (ja) * 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP4667556B2 (ja) * 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
CN1213462C (zh) * 2000-03-14 2005-08-03 丰田合成株式会社 用于制造ⅲ族氮化物系化合物半导体的方法以及ⅲ族氮化物系化合物半导体器件
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
JP3623713B2 (ja) * 2000-03-24 2005-02-23 日本電気株式会社 窒化物半導体発光素子
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US6475889B1 (en) * 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
JP2001313259A (ja) * 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
JP4022708B2 (ja) 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
US6515316B1 (en) * 2000-07-14 2003-02-04 Trw Inc. Partially relaxed channel HEMT device
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP3428962B2 (ja) * 2000-12-19 2003-07-22 古河電気工業株式会社 ＧａＮ系高移動度トランジスタ
US6593193B2 (en) * 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6706114B2 (en) * 2001-05-21 2004-03-16 Cree, Inc. Methods of fabricating silicon carbide crystals
US6646293B2 (en) * 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
EP2267783B1 (en) * 2001-07-24 2017-06-21 Cree, Inc. Insulating gate algan/gan hemt
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP3986887B2 (ja) * 2002-05-17 2007-10-03 松下電器産業株式会社 半導体装置
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US20040021152A1 (en) * 2002-08-05 2004-02-05 Chanh Nguyen Ga/A1GaN Heterostructure Field Effect Transistor with dielectric recessed gate
US6884704B2 (en) * 2002-08-05 2005-04-26 Hrl Laboratories, Llc Ohmic metal contact and channel protection in GaN devices using an encapsulation layer
WO2004086460A2 (en) * 2003-03-21 2004-10-07 North Carolina State University Method and systems for single- or multi-period edge definition lithography
JP4746825B2 (ja) 2003-05-15 2011-08-10 富士通株式会社 化合物半導体装置
US7084441B2 (en) * 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003178976A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021070910A1 (ja) * 2019-10-09 2021-04-15 パナソニックＩｐマネジメント株式会社 窒化物半導体構造体、窒化物半導体デバイス及びその製造方法
JPWO2021070910A1 (ja) * 2019-10-09 2021-04-15
CN114514616A (zh) * 2019-10-09 2022-05-17 松下知识产权经营株式会社 氮化物半导体结构体、氮化物半导体器件以及用于制作该器件的方法
JP7212173B2 (ja) 2019-10-09 2023-01-24 パナソニックＩｐマネジメント株式会社 窒化物半導体構造体、窒化物半導体デバイス及びその製造方法
US12100936B2 (en) 2019-10-09 2024-09-24 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor structure, nitride semiconductor device, and method for fabricating the device

Also Published As

Publication number Publication date
EP1779437A1 (en) 2007-05-02
TW200605349A (en) 2006-02-01
US8946777B2 (en) 2015-02-03
WO2006022872A1 (en) 2006-03-02
US20060017064A1 (en) 2006-01-26
EP1779437B1 (en) 2011-10-26
US20100012952A1 (en) 2010-01-21
ATE531081T1 (de) 2011-11-15

Similar Documents

Publication Publication Date Title
US8946777B2 (en) Nitride-based transistors having laterally grown active region and methods of fabricating same
US7432142B2 (en) Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US6982204B2 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
EP1817798B2 (en) Cap layers and/or passivation layers for nitride-based transistors, transistor structures and methods of fabricating same
US9224596B2 (en) Methods of fabricating thick semi-insulating or insulating epitaxial gallium nitride layers
JP2008539587A (ja) ２元のｉｉｉ族窒化物をベースとする高電子移動度トランジスタおよびその製造方法
JP7092051B2 (ja) 電界効果トランジスタの作製方法
WO2006118632A1 (en) Aluminum free group iii-nitride based high electron mobility transistors and methods of fabricating same
RU2686575C2 (ru) Полевой транзистор с гетеропереходом
KR101943356B1 (ko) 선택 성장을 이용한 질화물 반도체 소자 및 그 제조 방법
KR101103774B1 (ko) 리세스 게이트 에지 구조의 질화물계 반도체 소자 및 그 제조 방법
JP6301863B2 (ja) 窒化物半導体装置およびその製造方法
KR101291148B1 (ko) Ｎ-극성의 질화물계 반도체 소자 및 그의 제조 방법
KR101303592B1 (ko) 질화물계 반도체 소자의 제조 방법
KR20150012020A (ko) 수직형 갈륨나이트라이드 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080326

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120215

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120315

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120323

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120416

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121001

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121009

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121102

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130318

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130322

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130418

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130423

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130520

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130524