JP2007071936A - 液晶装置、液晶装置の製造方法、および電子機器 - Google Patents
液晶装置、液晶装置の製造方法、および電子機器 Download PDFInfo
- Publication number
- JP2007071936A JP2007071936A JP2005255996A JP2005255996A JP2007071936A JP 2007071936 A JP2007071936 A JP 2007071936A JP 2005255996 A JP2005255996 A JP 2005255996A JP 2005255996 A JP2005255996 A JP 2005255996A JP 2007071936 A JP2007071936 A JP 2007071936A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- region
- pixel electrode
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 152
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000003990 capacitor Substances 0.000 claims abstract description 109
- 239000000758 substrate Substances 0.000 claims description 118
- 238000000034 method Methods 0.000 claims description 13
- 238000002161 passivation Methods 0.000 abstract description 35
- 230000005540 biological transmission Effects 0.000 abstract description 24
- 239000010408 film Substances 0.000 description 98
- 239000011521 glass Substances 0.000 description 17
- 230000002093 peripheral effect Effects 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 239000004020 conductor Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 4
- 238000005286 illumination Methods 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133553—Reflecting elements
- G02F1/133555—Transflectors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133371—Cells with varying thickness of the liquid crystal layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2203/00—Function characteristic
- G02F2203/09—Function characteristic transflective
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】 走査線およびデータ線のクロストークを防止しつつ、蓄積容量の容量を十分に確保できる液晶装置、液晶装置の製造方法、および電子機器を提供すること。
【解決手段】 画素電極55が形成される領域は、透過領域50Aと反射領域50Bとを有し、反射領域50Bに形成されたスイッチング素子および透過領域50A上には、パッシベーション膜64が形成される。反射領域50Bのパッシベーション膜64上には、液晶層厚調整層65が形成され、透過領域50Aのパッシベーション膜64上、および反射領域50Bの液晶層厚調整層65上に、画素電極55が形成される。蓄積容量53は、反射領域50Bのパッシベーション膜64上に配置されかつ画素電極55に電気的に接続された画素電位側容量電極53Aと、画素電位側容量電極53Aにパッシベーション膜64を介して対向配置された共通電位側容量電極53Bとを有する。
【選択図】 図3
【解決手段】 画素電極55が形成される領域は、透過領域50Aと反射領域50Bとを有し、反射領域50Bに形成されたスイッチング素子および透過領域50A上には、パッシベーション膜64が形成される。反射領域50Bのパッシベーション膜64上には、液晶層厚調整層65が形成され、透過領域50Aのパッシベーション膜64上、および反射領域50Bの液晶層厚調整層65上に、画素電極55が形成される。蓄積容量53は、反射領域50Bのパッシベーション膜64上に配置されかつ画素電極55に電気的に接続された画素電位側容量電極53Aと、画素電位側容量電極53Aにパッシベーション膜64を介して対向配置された共通電位側容量電極53Bとを有する。
【選択図】 図3
Description
本発明は、液晶を用いた液晶装置、液晶装置の製造方法、および液晶装置を有する電子機器に関するものである。
従来より、液晶を利用して画像を表示する液晶装置が知られている。この液晶装置として、バックライトといった照明手段による照明光を利用する透過型表示と、自然光や室内光といった周囲光の反射光を利用する反射型表示と、を兼ね備えた半透過反射型の液晶装置がある。
このような液晶装置は、液晶パネルと、照明装置としてのバックライトと、からなる。この液晶パネルは、複数の画素を有する表示領域と、この表示領域の周辺に設けられて画素を駆動する走査線駆動回路およびデータ線駆動回路と、を備えている。
液晶パネルは、スイッチング素子としての薄膜トランジスタ(以降、TFTと呼ぶ)が画素に対応して配置された素子基板と、この素子基板に対向配置された対向基板と、素子基板および対向基板の間に挟持された電気光学物質としての液晶と、から構成されている。
素子基板は、所定間隔おきに設けられた複数の走査線と、これら走査線に略直交しかつ所定間隔おきに設けられた複数のデータ線と、走査線と略平行かつ交互に設けられた複数の共通線と、各走査線と各データ線との交差部に対応して設けられたTFTおよび画素電極と、を備えている。
対向基板は、画素電極に対向して設けられた共通電極と、画素に対応して設けられた複数色のカラーフィルタと、を備えている。対向基板に設けられた共通電極は、素子基板と対向基板との間に設けられた導通部により、素子基板に設けられた共通線と電気的に接続されている。
対向基板は、画素電極に対向して設けられた共通電極と、画素に対応して設けられた複数色のカラーフィルタと、を備えている。対向基板に設けられた共通電極は、素子基板と対向基板との間に設けられた導通部により、素子基板に設けられた共通線と電気的に接続されている。
各画素は、上述のTFT、画素電極、および共通電極のほか、画素電極に一端が電気的に接続された蓄積容量で構成されている。
TFTのゲートには、走査線が接続され、TFTのソースには、データ線が接続され、TFTのドレインには、画素電極および蓄積容量が接続されている。
TFTのゲートには、走査線が接続され、TFTのソースには、データ線が接続され、TFTのドレインには、画素電極および蓄積容量が接続されている。
また、各画素は、透過型表示を行う領域(以下、透過領域と呼ぶ)と、反射型表示を行う領域(以下、反射領域と呼ぶ)と、を備えている。ここで、上述のTFTや蓄積容量は、遮光性を有し、反射領域に形成され、画素電極や共通電極は、透明であり、透過領域および反射領域の全面に亘って形成されている。
また、反射領域には、液晶層の層厚を調整するための液晶層厚調整層と、入射した光を反射する反射膜とが形成されている。
また、反射領域には、液晶層の層厚を調整するための液晶層厚調整層と、入射した光を反射する反射膜とが形成されている。
以上の液晶装置は、以下のように動作する。すなわち、走査線駆動回路から選択電圧を走査線に線順次で供給することで、ある走査線に係る画素を全て選択する。そして、これら画素の選択に同期して、データ線駆動回路からデータ線に画像信号を供給する。これにより、走査線駆動回路およびデータ線駆動回路で選択された画素に、データ線からTFTを介して画像信号が供給されて、画像データが画素電極に書き込まれる。
画素電極に画像データが書き込まれると、この画素電極と共通電極とに印加された電圧の電位差により、液晶に駆動電圧が印加される。したがって、画像信号の電圧レベルを変化させることで、液晶の配向や秩序を変化させて、各画素の光変調による階調表示を行う。
ここで、周囲光が少ない環境では、バックライトからの光を利用して、透過型の表示を行う。すなわち、バックライトから出射された光は、素子基板、液晶層、および対向基板を透過して液晶パネルから出射される。
一方、周囲光が十分にある環境では、反射型の表示を行う。すなわち、外部から入射した周囲光は、対向基板および液晶層を透過して、反射膜で反射され、再び、液晶層および対向基板を透過して液晶パネルから出射される。
ところで、以上の液晶装置では、液晶に印加される駆動電圧は、例えば以下のように形成された蓄積容量により保持される(特許文献1参照)。
すなわち、素子基板には、走査線と、蓄積容量の画素電位側容量電極とが形成されている。この走査線と、蓄積容量の画素電位側容量電極との上には、絶縁層が形成されている。この絶縁層の上には、データ線と、蓄積容量の共通電位側容量電極とが形成されている。
すなわち、素子基板には、走査線と、蓄積容量の画素電位側容量電極とが形成されている。この走査線と、蓄積容量の画素電位側容量電極との上には、絶縁層が形成されている。この絶縁層の上には、データ線と、蓄積容量の共通電位側容量電極とが形成されている。
上述の蓄積容量は、互いに対向する蓄積容量の共通電位側容量電極および蓄積容量の画素電位側容量電極の2つの容量電極で構成され、これら2つの電極は、遮光性を有する材質で構成されている。このため、蓄積容量は、開口率を確保するために、反射領域に設けられている。
特開2004−85918号公報
ところで、蓄積容量は、液晶に印加される駆動電圧を保持できる程度に十分な容量を確保する必要がある。蓄積容量の容量は、これら2つの容量電極の面積に比例し、間隔に反比例するので、蓄積容量の容量を増大させる方法としては、2つの容量電極の面積を大きくするか、2つの容量電極の間隔を狭くすることが考えられる。
しかしながら、2つの容量電極の面積を大きくすると、反射領域に収まらず透過領域に露出して、開口率の低下を招いてしまう。
また、2つの容量電極の間隔を狭くすると、つまり、2つの容量電極の間に設けられた絶縁層を薄くすると、走査線とデータ線とが接近し、走査線とデータ線との交差部分においてクロストークの影響が大きくなる。
また、2つの容量電極の間隔を狭くすると、つまり、2つの容量電極の間に設けられた絶縁層を薄くすると、走査線とデータ線とが接近し、走査線とデータ線との交差部分においてクロストークの影響が大きくなる。
本発明は、走査線およびデータ線のクロストークを防止しつつ、蓄積容量の容量を十分に確保できる液晶装置、液晶装置の製造方法、および電子機器を提供することを目的とする。
本発明の液晶装置は、走査線と、前記走査線と交差するデータ線と、前記走査線および前記データ線の交差に対応して設けられたスイッチング素子、画素電極、および、蓄積容量を有する第1の基板と、前記第1の基板に対向して設けられた第2の基板と、前記第1の基板および前記第2の基板の間に挟持された液晶と、を備えた液晶装置であって、前記画素電極が形成される領域は、反射領域と透過領域とを有し、前記反射領域および前記透過領域上に、前記スイッチング素子を覆って絶縁層が形成され、前記反射領域の絶縁層上には、液晶層厚調整層が形成され、前記画素電極は、前記透過領域の絶縁層上、および前記反射領域の液晶層厚調整層上に形成され、前記蓄積容量は、前記反射領域の絶縁層上に配置されかつ前記画素電極に電気的に接続された第1の容量電極と、前記第1の容量電極に前記絶縁層を介して対向配置された第2の容量電極と、を有することを特徴とする。
この発明によれば、スイッチング素子の上に絶縁層を設け、この絶縁層を挟んで蓄積容量の第1の容量電極および第2の容量電極を対向配置した。
つまり、絶縁層の下にスイッチング素子があるので、例えば、スイッチング素子に接続される走査線およびデータ線や、これら走査線およびデータ線の間の第2の絶縁層を、絶縁層の下に設けると、この第2の絶縁層の層厚を厚くすることで、走査線およびデータ線の間隔を確保してクロストークを防止できる。また、絶縁層の層厚を薄くすることで、蓄積容量の容量を十分に確保できる。
つまり、絶縁層の下にスイッチング素子があるので、例えば、スイッチング素子に接続される走査線およびデータ線や、これら走査線およびデータ線の間の第2の絶縁層を、絶縁層の下に設けると、この第2の絶縁層の層厚を厚くすることで、走査線およびデータ線の間隔を確保してクロストークを防止できる。また、絶縁層の層厚を薄くすることで、蓄積容量の容量を十分に確保できる。
本発明の液晶装置では、前記第1の容量電極は、前記透過領域の画素電極が前記絶縁層および前記液晶層厚調整層の間に延在して形成され、前記透過領域の画素電極は、前記反射領域の画素電極と電気的に接続されることが好ましい。
この発明によれば、透過領域の画素電極を絶縁層および液晶層厚調整層の間に延在して第1の容量電極を形成したので、例えば、透明導電膜を絶縁層上に形成するだけで、透過領域の画素電極および第1の容量電極を容易に形成できる。
また、透過領域の画素電極を、反射領域の画素電極に電気的に接続した。このため、透明導電膜を反射領域に延在して第1の容量電極として用いても、反射領域において液晶に駆動電圧を印加できる。
本発明の液晶装置では、前記反射領域に設けられた画素電極は、反射膜であることが好ましい。
この発明によれば、反射領域の画素電極を反射膜としたので、この反射膜により入射光を反射して、反射型の表示を行うことができる。
また、液晶層厚調整層上に反射膜を形成することで、反射領域の画素電極を形成したので、例えば、透明導電膜を反射領域に延在して第1の容量電極として用いても、反射領域に画素電極を形成できる。
また、液晶層厚調整層上に反射膜を形成することで、反射領域の画素電極を形成したので、例えば、透明導電膜を反射領域に延在して第1の容量電極として用いても、反射領域に画素電極を形成できる。
本発明の液晶装置では、前記第2の容量電極は、島状の電極であり、当該第2の容量電極より下層の共通線に電気的に接続されることが好ましい。
この発明によれば、第2の容量電極を、島状に形成するとともに、下層の共通線に電気的に接続した。このため、画素電極に対向配置された共通電極を設け、この共通電極を共通線に電気的に接続することで、画素電極および共通電極の電位差による液晶の駆動電圧を、画素電極と同電位である第1の容量電極と、共通線と同電位である第2の容量電極と、で保持できる。
本発明の電子機器は、上述の液晶装置を備えたことを特徴とする。
この発明によれば、上述した効果と同様の効果がある。
この発明によれば、上述した効果と同様の効果がある。
本発明の液晶装置の製造方法は、走査線と、前記走査線と交差するデータ線と、前記走査線および前記データ線の交差に対応して設けられたスイッチング素子、画素電極、および、蓄積容量を有する第1の基板と、前記第1の基板に対向して設けられた第2の基板と、前記第1の基板および前記第2の基板の間に挟持された液晶と、を備えた液晶装置の製造方法であって、前記画素電極が形成される領域は、反射領域と透過領域とを有し、前記蓄積容量の容量電極を前記反射領域に形成する手順と、前記反射領域および前記透過領域上に、前記スイッチング素子および前記蓄積容量の容量電極を覆って絶縁層を形成する手順と、前記透過領域の絶縁層上に、前記画素電極の一部を形成し、前記反射領域の絶縁層上に、前記画素電極に電気的に接続されて前記容量電極に対向するもう1つの容量電極を形成する手順と、前記反射領域のもう1つの容量電極上に、液晶層厚調整層を形成する手順と、前記液晶層厚調整層上に、前記画素電極の残る部分を形成する手順と、を有することを特徴とする。
この発明によれば、上述した効果と同様の効果がある。
この発明によれば、上述した効果と同様の効果がある。
以下、本発明の実施形態を図面に基づいて説明する。なお、以下の実施形態および変形例の説明にあたって、同一構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
<実施形態>
図1は、本発明の一実施形態に係る液晶装置1のブロック図である。
液晶装置1は、液晶パネルAAと、照明装置としてのバックライトユニット(図4、図5参照)と、からなる。この液晶パネルAAは、複数の画素50を有する表示領域Aと、この表示領域Aの周辺に設けられて画素50を駆動する走査線駆動回路11およびデータ線駆動回路21と、を備えている。
<実施形態>
図1は、本発明の一実施形態に係る液晶装置1のブロック図である。
液晶装置1は、液晶パネルAAと、照明装置としてのバックライトユニット(図4、図5参照)と、からなる。この液晶パネルAAは、複数の画素50を有する表示領域Aと、この表示領域Aの周辺に設けられて画素50を駆動する走査線駆動回路11およびデータ線駆動回路21と、を備えている。
液晶パネルAAは、所定間隔おきに交互に設けられた複数の走査線10および共通線(容量線)30と、これら走査線10に交差し所定間隔おきに設けられた複数のデータ線20と、を備え、画素50は、各走査線10と各データ線20との交差部に設けられている。
画素50は、画素トランジスタ51、画素電極55、この画素電極55に対向する共通電極56、および、一端が画素電極55に電気的に接続され他端が共通線30に電気的に接続された蓄積容量53で構成される。
画素トランジスタ51のゲート電極には、走査線10が接続され、画素トランジスタ51のソース電極には、データ線20が接続され、画素トランジスタ51のドレイン電極には、画素電極55および蓄積容量53が接続されている。画素電極55と共通電極56との間には、液晶が挟持されている。したがって、この画素トランジスタ51は、走査線10から選択電圧が印加されると、データ線20と画素電極55および蓄積容量53とを導通状態とする。
共通電極56は、液晶パネルAAの四隅に設けられた導通部31およびこれら導通部31同士を接続する共通配線32を介して、共通線30と接続されている。
走査線駆動回路11は、画素トランジスタ51をオン状態にする選択電圧を各走査線10に線順次で供給する。例えば、ある走査線10に選択電圧が供給されると、この走査線10に接続された画素トランジスタ51が全て導通状態になり、この走査線10に係る画素50が全て選択される。
データ線駆動回路21は、画像信号を各データ線20に供給し、オン状態の画素トランジスタ51を介して、画素50の画素電極55に画像データを順次書き込む。ここで、データ線駆動回路21は、共通電極56の電圧を基準電圧として、この共通電極56の電圧よりも高い電圧でデータ線20に画像信号を供給する正極性書込と、共通電極56の電圧よりも低い電圧でデータ線20に画像信号を供給する負極性書込とを交互に行う。
データ線駆動回路21は、画像信号を各データ線20に供給し、オン状態の画素トランジスタ51を介して、画素50の画素電極55に画像データを順次書き込む。ここで、データ線駆動回路21は、共通電極56の電圧を基準電圧として、この共通電極56の電圧よりも高い電圧でデータ線20に画像信号を供給する正極性書込と、共通電極56の電圧よりも低い電圧でデータ線20に画像信号を供給する負極性書込とを交互に行う。
以上の液晶装置1は、以下のように動作する。
すなわち、走査線駆動回路11から選択電圧を線順次で供給することで、ある走査線10に係る画素50を全て選択する。そして、これら画素50の選択に同期して、データ線駆動回路21からデータ線20に画像信号を供給する。これにより、走査線駆動回路11およびデータ線駆動回路21で選択した全ての画素50に、データ線20から画素トランジスタ51を介して画像信号が供給されて、画像データが画素電極55に書き込まれる。
ここで、この液晶装置1では、データ線駆動回路21により、上述の正極性書込と負極性書込とが交互に行われる。
すなわち、走査線駆動回路11から選択電圧を線順次で供給することで、ある走査線10に係る画素50を全て選択する。そして、これら画素50の選択に同期して、データ線駆動回路21からデータ線20に画像信号を供給する。これにより、走査線駆動回路11およびデータ線駆動回路21で選択した全ての画素50に、データ線20から画素トランジスタ51を介して画像信号が供給されて、画像データが画素電極55に書き込まれる。
ここで、この液晶装置1では、データ線駆動回路21により、上述の正極性書込と負極性書込とが交互に行われる。
画素50の画素電極55に画像データが書き込まれると、この画素電極55と共通電極56との電位差により、液晶に駆動電圧が印加される。したがって、画像信号の電圧レベルを変化させることで、液晶の配向や秩序を変化させて、各画素50の光変調による階調表示を行う。
なお、液晶に印加される駆動電圧は、蓄積容量53により、画像データが書き込まれる期間よりも3桁も長い期間に亘って保持される。
なお、液晶に印加される駆動電圧は、蓄積容量53により、画像データが書き込まれる期間よりも3桁も長い期間に亘って保持される。
図2は、液晶装置1を構成する画素50の拡大平面図である。図3は、液晶装置1のA−A断面図である。図4は、液晶装置1のB−B断面図である。図5は、液晶装置1の概略構成を示す部分拡大斜視図である。
図3および図4に示すように、上述の液晶パネルAAは、画素50に対応してスイッチング素子としての画素トランジスタ51が配置された第1の基板としての素子基板60と、この素子基板60に対向配置された第2の基板としての対向基板70と、素子基板60および対向基板70の間に挟持された液晶と、から構成されている。
図2に示すように、素子基板60において、各画素50は、互いに隣り合う2本の遮光性の導電材料からなる走査線10と、互いに隣り合う2本の遮光性の導電材料からなるデータ線20とで囲まれた領域に設けられている。つまり、各画素50は、走査線10とデータ線20とで区画されている。
この各画素50は、透過型表示を行う透過領域50Aと反射型表示を行う反射領域50Bとを備える。これにより、画素電極が形成される領域は、反射領域50Bと透過領域50Aとを有することになる。また、画素電極55は、透過領域50Aに設けられた透過領域側画素電極55Aと、反射領域50Bに設けられた反射領域側画素電極55Bと、から構成されている。また、共通線30は、遮光性の導電材料からなり、透過領域50Aと反射領域50Bとの境界に沿って設けられている。
本実施形態では、画素トランジスタ51は、逆スタガ型のアモルファスシリコンTFTであり、反射領域50Bには、このTFT51が形成される領域50C(図2中破線で囲まれた部分)が設けられている。
この各画素50は、透過型表示を行う透過領域50Aと反射型表示を行う反射領域50Bとを備える。これにより、画素電極が形成される領域は、反射領域50Bと透過領域50Aとを有することになる。また、画素電極55は、透過領域50Aに設けられた透過領域側画素電極55Aと、反射領域50Bに設けられた反射領域側画素電極55Bと、から構成されている。また、共通線30は、遮光性の導電材料からなり、透過領域50Aと反射領域50Bとの境界に沿って設けられている。
本実施形態では、画素トランジスタ51は、逆スタガ型のアモルファスシリコンTFTであり、反射領域50Bには、このTFT51が形成される領域50C(図2中破線で囲まれた部分)が設けられている。
まず、素子基板60について説明する。
素子基板60は、ガラス基板68を有し、このガラス基板68上には、ガラス基板68の表面荒れや汚れによるTFT51の特性の変化を防止するために、全面に亘って下地絶縁膜(図示省略)が形成されている。
この下地絶縁膜の上には、遮光性の導電材料からなる上述の走査線10および共通線30が形成されている。
素子基板60は、ガラス基板68を有し、このガラス基板68上には、ガラス基板68の表面荒れや汚れによるTFT51の特性の変化を防止するために、全面に亘って下地絶縁膜(図示省略)が形成されている。
この下地絶縁膜の上には、遮光性の導電材料からなる上述の走査線10および共通線30が形成されている。
走査線10は、隣接する画素50の境界に沿って配置され、データ線20との交差部の近傍において、反射領域50B側に突出し、TFT51のゲート電極511を構成する。
以上のゲート電極511、走査線10、および共通線30の上には、反射領域50Bおよび透過領域50Aを含む画素50の全面に亘って、ゲート絶縁膜62が形成されている。
ゲート絶縁膜62のうち各画素50の中央付近には、蓄積容量53の第2の容量電極としての後述の共通電位側容量電極53Bを共通線30に接続するためのコンタクトホール621が形成されている。
ゲート絶縁膜62のうち各画素50の中央付近には、蓄積容量53の第2の容量電極としての後述の共通電位側容量電極53Bを共通線30に接続するためのコンタクトホール621が形成されている。
ゲート絶縁膜62上の反射領域50BでかつTFT51が形成される領域を除く領域には、蓄積容量53の共通電位側容量電極53Bが島状に形成されている。この共通電位側容量電極53Bは、上述のコンタクトホール621を介して、ゲート絶縁膜62の下に形成された共通線30に電気的に接続されている。
ゲート絶縁膜62上のTFT51が形成される領域50Cには、ゲート電極511に対向して、アモルファスシリコンからなる半導体層(図示省略)、N+アモルファスシリコンからなるオーミックコンタクト層(図示省略)が積層されている。このオーミックコンタクト層には、ソース電極512およびドレイン電極513が積層されて、これにより、アモルファスシリコンTFTが形成されている。
ドレイン電極513は、後述するコンタクトホール641を介して、蓄積容量53の第1の容量電極としての画素電位側容量電極53Aに電気的に接続されている。
ソース電極512は、データ線20と同一の導電材料(同層)で形成されている。すなわち、データ線20からソース電極512が延出される構成となっている。データ線20は、走査線10および共通線30に対して交差するように配設されている。
このように、データ線20と走査線10および共通線30との間にゲート絶縁膜62を設けることにより、走査線10および共通線30とデータ線20とが絶縁される。
以上の共通電位側容量電極53B、ソース電極512、ドレイン電極513、およびデータ線20の上には、反射領域50Bおよび透過領域50Aを含む画素50の全面に亘って、絶縁層としてのパッシベーション膜64が被覆されている。
パッシベーション膜64には、画素電位側容量電極53Aをドレイン電極513に接続するためのコンタクトホール641が形成されている。
パッシベーション膜64には、画素電位側容量電極53Aをドレイン電極513に接続するためのコンタクトホール641が形成されている。
パッシベーション膜64上の透過領域50Aには、ITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)などの透明導電膜からなる上述の透過領域側画素電極55Aが形成されている。
この透過領域側画素電極55Aは、パッシベーション膜64上の反射領域50Bの反射領域側画素電極55Bに対向する領域まで延設され、蓄積容量53の画素電位側容量電極53Aとして機能し、上述のコンタクトホール641を介して、ドレイン電極513に電気的に接続されている。つまり、画素電位側容量電極53Aは、反射領域50Bのパッシベーション膜64上に配置され、かつ透過領域側画素電極55Aに電気的に接続されている。上述の共通電位側容量電極53Bは、パッシベーション膜64を介して、この画素電位側容量電極53Aに対向配置されている。
この透過領域側画素電極55Aは、パッシベーション膜64上の反射領域50Bの反射領域側画素電極55Bに対向する領域まで延設され、蓄積容量53の画素電位側容量電極53Aとして機能し、上述のコンタクトホール641を介して、ドレイン電極513に電気的に接続されている。つまり、画素電位側容量電極53Aは、反射領域50Bのパッシベーション膜64上に配置され、かつ透過領域側画素電極55Aに電気的に接続されている。上述の共通電位側容量電極53Bは、パッシベーション膜64を介して、この画素電位側容量電極53Aに対向配置されている。
以上の画素電位側容量電極53A上と、この画素電位側容量電極53Aが形成される領域を除くパッシベーション膜64上の反射領域50Bとに亘って、アクリル樹脂からなり液晶層の層厚を調整する液晶層厚調整層65が形成されている。つまり、画素電位側容量電極53Aは、パッシベーション膜64および液晶層厚調整層65の間に、透過領域50Aの透過領域側画素電極55Aを延在して形成されている。
液晶層厚調整層65の液晶層側の表面には、反射光を散乱させるための凹部651が複数かつ不規則に形成されている。
液晶層厚調整層65の液晶層側の表面には、反射光を散乱させるための凹部651が複数かつ不規則に形成されている。
液晶層厚調整層65の上には、反射領域側画素電極55Bが形成されている。この反射領域側画素電極55Bは、透過領域50Aおよび反射領域50Bの境界の近傍で、透過領域側画素電極55Aに電気的に接続されている。また、この反射領域側画素電極55Bは、液晶層厚調整層65の凹部651に合わせて凹凸を形成され、光を散乱させる機能を有する。そして、反射領域側画素電極55Bのうち凹部651を除いた領域は、入射光を反射する反射膜としての機能を有する。
透過領域側画素電極55Aおよび反射領域側画素電極55Bの上には、ポリイミド膜などの有機膜からなる配向膜(図示省略)が形成されている。
透過領域側画素電極55Aおよび反射領域側画素電極55Bの上には、ポリイミド膜などの有機膜からなる配向膜(図示省略)が形成されている。
次に、対向基板70について説明する。
対向基板70は、ガラス基板74を有し、このガラス基板74の走査線10およびデータ線20に対向する位置には、ブラックマトリクスを成す遮光膜71が形成されている。
ガラス基板74および遮光膜71上には、カラーフィルタ72が形成されている。本実施形態では、透過領域50Aと反射領域50Bとを結ぶ方向に隣り合う画素50は、同じ色の着色層を有している。カラーフィルタ72上には、透過領域側画素電極55Aおよび反射領域側画素電極55Bからなる画素電極55に対向するITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)などの透明導電膜からなる共通電極56が形成されている。共通電極56上には、配向膜(図示省略)が形成されている。
対向基板70は、ガラス基板74を有し、このガラス基板74の走査線10およびデータ線20に対向する位置には、ブラックマトリクスを成す遮光膜71が形成されている。
ガラス基板74および遮光膜71上には、カラーフィルタ72が形成されている。本実施形態では、透過領域50Aと反射領域50Bとを結ぶ方向に隣り合う画素50は、同じ色の着色層を有している。カラーフィルタ72上には、透過領域側画素電極55Aおよび反射領域側画素電極55Bからなる画素電極55に対向するITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)などの透明導電膜からなる共通電極56が形成されている。共通電極56上には、配向膜(図示省略)が形成されている。
素子基板60と対向基板70との間には、液晶層が形成され、この液晶層は、素子基板60および対向基板70の周囲に形成されたシール材(図7参照)により封止されている。液晶層は、液晶層厚調整層65が設けられた反射領域50Bでは、層厚が薄く、透過領域50Aでは層厚が厚く構成され、反射表示と透過表示とで光が液晶層を通過する光路(距離)が同じようになるように調整されている。
素子基板60および対向基板70の表面には、図示しない位相差板や偏光板が設けられている。
素子基板60に対向する位置には、光源としてのバックライトユニット80が設けられている。
素子基板60に対向する位置には、光源としてのバックライトユニット80が設けられている。
次に、液晶装置1の透過型表示および反射型表示について説明する。
液晶装置1は、周囲光が少ない環境では、バックライトユニット80からの光を利用して、透過型の表示を行う。すなわち、図3、図4中矢印で示すように、バックライトユニット80から出射された光は、素子基板60に設けられた偏光板(図示省略)で直線偏光となり、ガラス基板68、ゲート絶縁膜62、パッシベーション膜64、および透過領域側画素電極55Aを透過して液晶層に入射する。
液晶装置1は、周囲光が少ない環境では、バックライトユニット80からの光を利用して、透過型の表示を行う。すなわち、図3、図4中矢印で示すように、バックライトユニット80から出射された光は、素子基板60に設けられた偏光板(図示省略)で直線偏光となり、ガラス基板68、ゲート絶縁膜62、パッシベーション膜64、および透過領域側画素電極55Aを透過して液晶層に入射する。
液晶層に入射した光は、透過領域50Aの透過領域側画素電極55Aおよび共通電極56の電位差による印加電圧に応じて液晶により偏光方向が回転され、共通電極56、カラーフィルタ72、およびガラス基板74を透過して、対向基板70の偏光板(図示省略)に達する。偏光板に達した光は、液晶による偏光方向の回転量に応じて、偏光板を透過する。
一方、周囲光が十分にある環境では、反射型の表示を行う。すなわち、図3、図4中矢印で示すように、外部から入射した周囲光は、対向基板70の偏光板(図示省略)で直線偏光となり、ガラス基板74、カラーフィルタ72、共通電極56を透過して、液晶層に入射する。液晶層に入射した光は、反射領域側画素電極55Bで反射され、再び液晶層を通過する。この液晶層を通過する間に、反射領域50Bの反射領域側画素電極55Bおよび共通電極56の電位差による印加電圧に応じて液晶により偏光方向が回転される。液晶層を通過した光は、再び、共通電極56、カラーフィルタ72、およびガラス基板74を透過して、対向基板70の偏光板に達する。偏光板に達した光は、液晶による偏光方向の回転量に応じて、偏光板を透過する。
図6は、液晶装置1の平面図である。
液晶装置1の素子基板60上で表示領域Aの周辺には、走査線駆動回路11やデータ線駆動回路21を含む電子部品でなる駆動IC40が形成されている。上述の走査線10およびデータ線20は、この駆動IC40に電気的に接続されている。
液晶装置1の素子基板60上で表示領域Aの周辺には、走査線駆動回路11やデータ線駆動回路21を含む電子部品でなる駆動IC40が形成されている。上述の走査線10およびデータ線20は、この駆動IC40に電気的に接続されている。
図7は、液晶装置1のC−C断面図である。
素子基板60および対向基板70の周囲には、液晶層を封止するシール材41が設けられている。
素子基板60の周縁部では、ガラス基板68上には、上述の下地絶縁膜(図示省略)が形成され、この下地絶縁膜上に走査線10およびデータ線20が形成される。また、これら走査線10およびデータ線20上には、ゲート絶縁膜62が形成され、このゲート絶縁膜62上にパッシベーション膜64が形成されている。
素子基板60および対向基板70の周囲には、液晶層を封止するシール材41が設けられている。
素子基板60の周縁部では、ガラス基板68上には、上述の下地絶縁膜(図示省略)が形成され、この下地絶縁膜上に走査線10およびデータ線20が形成される。また、これら走査線10およびデータ線20上には、ゲート絶縁膜62が形成され、このゲート絶縁膜62上にパッシベーション膜64が形成されている。
ここで、シール材41よりも表示領域A側において、ゲート絶縁膜62には、コンタクトホール622が形成され、このコンタクトホール622を介して、画素50近傍から延設されたデータ線20が下地絶縁膜上に形成されたデータ線20に接続されている。
また、表示領域Aの外側において、ゲート絶縁膜62およびパッシベーション膜64には、コンタクトホール623が形成され、このコンタクトホール623を介して、下地絶縁膜上に形成された走査線10およびデータ線20が駆動IC40に接続されている。
このコンタクトホール623の表面には、透明導電膜からなる導通電極67が形成されている。
このコンタクトホール623の表面には、透明導電膜からなる導通電極67が形成されている。
このように、シール材41が設けられた素子基板60の周縁部では、データ線20を走査線10と同じレベルに形成したので、素子基板60の周縁部に形成された駆動IC40と、データ線20および走査線10との間に、ゲート絶縁膜62およびパッシベーション膜64の2つの絶縁層が介在することとなり、データ線20および走査線10が駆動IC40に与えるクロストークの影響をさらに低減している。
次に、液晶装置1の素子基板60の製造手順を図8(a)〜(e)および図9(a)〜(e)を参照しながら説明する。
なお、図8(a)〜(e)は、素子基板60の表示領域Aの製造手順であり、図3の液晶装置1のA−A断面に対応する。図9(a)〜(e)は、素子基板60の周縁部の製造手順であり、図7の液晶装置1のC−C断面に対応する。
なお、図8(a)〜(e)は、素子基板60の表示領域Aの製造手順であり、図3の液晶装置1のA−A断面に対応する。図9(a)〜(e)は、素子基板60の周縁部の製造手順であり、図7の液晶装置1のC−C断面に対応する。
まず、素子基板60の表示領域Aに、走査線10、共通線30、およびゲート電極511を形成し、素子基板60の周縁部に、走査線10およびデータ線20を形成する。
すなわち、スパッタリングにより、ガラス基板68の全面に亘って金属層を形成する。次に、この金属層が形成されたガラス基板68にフォトリソグラフィおよびエッチングを行う。
すなわち、スパッタリングにより、ガラス基板68の全面に亘って金属層を形成する。次に、この金属層が形成されたガラス基板68にフォトリソグラフィおよびエッチングを行う。
これにより、図8(a)に示すように、素子基板60の表示領域Aには、ガラス基板68の上に、走査線10および共通線30のほか、データ線20との交差部の近傍において走査線10から反射領域50Bに突出して構成されたゲート電極511が形成される。
同時に、図9(a)に示すように、素子基板60の周縁部には、ガラス基板68の上に、走査線10およびデータ線20が形成される。
次に、素子基板60の表示領域Aに、ゲート絶縁膜62およびコンタクトホール621を形成し、素子基板60の周縁部に、ゲート絶縁膜62およびコンタクトホール622、623を形成する。
すなわち、CVD法により、反射領域50Bおよび透過領域50Aを含む画素50の全面に亘って、ゲート絶縁膜62を形成する。次に、このゲート絶縁膜62が形成されたガラス基板68にフォトリソグラフィおよびエッチングを行う。
すなわち、CVD法により、反射領域50Bおよび透過領域50Aを含む画素50の全面に亘って、ゲート絶縁膜62を形成する。次に、このゲート絶縁膜62が形成されたガラス基板68にフォトリソグラフィおよびエッチングを行う。
これにより、図8(b)に示すように、素子基板60の表示領域Aには、走査線10および共通線30の上に、反射領域50Bおよび透過領域50Aを含む画素50の全面に亘って、ゲート絶縁膜62が形成される。このゲート絶縁膜62には、蓄積容量53の第2の容量電極としての共通電位側容量電極53Bを共通線30に接続するためのコンタクトホール621が形成される。
同時に、図9(b)に示すように、素子基板60の周縁部には、走査線10およびデータ線20の上に、ゲート絶縁膜62が形成される。このゲート絶縁膜62には、下地絶縁膜上に形成されたデータ線20をゲート絶縁膜62上に形成されたデータ線20に電気的に接続するためのコンタクトホール622と、後述の製造手順で形成されるパッシベーション膜64に亘って形成されて、下地絶縁膜上に形成された走査線10およびデータ線20を駆動IC40に電気的に接続するためのコンタクトホール623と、が形成される。
次に、素子基板60の表示領域Aに、共通電位側容量電極53B、ソース電極512、ドレイン電極513、およびデータ線20を形成し、素子基板60の周縁部に、データ線20を形成する。
すなわち、スパッタリングにより、反射領域50Bおよび透過領域50Aを含む画素50の全面に亘って、金属層を形成する。次に、この金属層が形成された素子基板60にフォトリソグラフィおよびエッチングを行う。
すなわち、スパッタリングにより、反射領域50Bおよび透過領域50Aを含む画素50の全面に亘って、金属層を形成する。次に、この金属層が形成された素子基板60にフォトリソグラフィおよびエッチングを行う。
これにより、図8(c)に示すように、素子基板60の表示領域Aには、ゲート絶縁膜62上の反射領域50BでかつTFT51が形成される領域を除く領域に、蓄積容量53の共通電位側容量電極53Bが形成される。この共通電位側容量電極53Bは、コンタクトホール621を介して、共通線30に電気的に接続される。
また、ゲート絶縁膜62上のTFT51が形成される領域50Cに、ゲート電極511に対向して、アモルファスシリコンからなる半導体層(図示省略)、N+アモルファスシリコンからなるオーミックコンタクト層(図示省略)が積層される。このオーミックコンタクト層には、ソース電極512およびドレイン電極513が積層されて、これにより、アモルファスシリコンTFTが形成される。ソース電極512は、データ線20と同一の導電材料(同層)で形成される。
また、ゲート絶縁膜62上のTFT51が形成される領域50Cに、ゲート電極511に対向して、アモルファスシリコンからなる半導体層(図示省略)、N+アモルファスシリコンからなるオーミックコンタクト層(図示省略)が積層される。このオーミックコンタクト層には、ソース電極512およびドレイン電極513が積層されて、これにより、アモルファスシリコンTFTが形成される。ソース電極512は、データ線20と同一の導電材料(同層)で形成される。
同時に、図9(c)に示すように、素子基板60の周縁部には、ゲート絶縁膜62上に、データ線20が形成される。このゲート絶縁膜62上に形成されたデータ線20は、コンタクトホール622を介して、下地絶縁膜上に形成されたデータ線20に電気的に接続されている。また、ゲート絶縁膜62上に形成されたデータ線20と同一の導電材料は、コンタクトホール623にも形成される。
次に、素子基板60の表示領域Aに、パッシベーション膜64、透過領域側画素電極55A、および画素電位側容量電極53Aを形成し、素子基板60の周縁部に、パッシベーション膜64、コンタクトホール623、および導通電極67を形成する。
すなわち、CVD法により、反射領域50Bおよび透過領域50Aを含む画素50の全面に亘って、パッシベーション膜64を形成する。次に、このパッシベーション膜64が形成された素子基板60のうち素子基板60の周縁部にのみ、フォトリソグラフィおよびエッチングを行う。次に、スパッタリングにより、パッシベーション膜64の上にITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)などの透明導電膜を形成する。次に、この透明導電膜が形成されたガラス基板68にフォトリソグラフィおよびエッチングを行う。
すなわち、CVD法により、反射領域50Bおよび透過領域50Aを含む画素50の全面に亘って、パッシベーション膜64を形成する。次に、このパッシベーション膜64が形成された素子基板60のうち素子基板60の周縁部にのみ、フォトリソグラフィおよびエッチングを行う。次に、スパッタリングにより、パッシベーション膜64の上にITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)などの透明導電膜を形成する。次に、この透明導電膜が形成されたガラス基板68にフォトリソグラフィおよびエッチングを行う。
これにより、図8(d)に示すように、素子基板60の表示領域Aには、共通電位側容量電極53B、ソース電極512、ドレイン電極513、およびデータ線20の上および透過領域50A上に、反射領域50Bおよび透過領域50Aを含む画素50の全面に亘って、パッシベーション膜64が形成される。
このパッシベーション膜64の上に、透過領域50Aと、反射領域50Bの共通電位側容量電極53Bに対向する領域とに亘って、透明導電膜が形成される。この透明導電膜は、透過領域50Aでは、透過領域側画素電極55Aとして構成され、反射領域50Bでは、画素電位側容量電極53Aとして構成される。
同時に、図9(d)に示すように、素子基板60の周縁部には、ゲート絶縁膜62上に形成されたデータ線20の上にパッシベーション膜64が形成される。このパッシベーション膜64には、ゲート絶縁膜62に亘って形成されて、下地絶縁膜上に形成された走査線10およびデータ線20を駆動IC40に電気的に接続するためのコンタクトホール623が形成される。
このコンタクトホール623に形成されたゲート絶縁膜62上のデータ線20と同一の導電材料の上に、透明導電膜からなる導通電極67が形成される。
このコンタクトホール623に形成されたゲート絶縁膜62上のデータ線20と同一の導電材料の上に、透明導電膜からなる導通電極67が形成される。
次に、素子基板60の表示領域Aに、液晶層厚調整層65、反射領域側画素電極55Bを形成する。
すなわち、まず、反射領域50Bおよび透過領域50Aを含む画素50の全面に亘って、スピンコートによりレジストを形成した後、プリベークし、次に所定のパターンが形成されたフォトマスクを配置して露光および現像を行うことにより、表面に微細な凹部を有しアクリル樹脂からなる液晶層厚調整層65を形成する。さらに、この微細な凹部を有する液晶層厚調整層65が形成された素子基板60に熱処理を加える。
なお、液晶層厚調整層65および反射領域側画素電極55Bの製造手順は、非表示領域には、行わない。
すなわち、まず、反射領域50Bおよび透過領域50Aを含む画素50の全面に亘って、スピンコートによりレジストを形成した後、プリベークし、次に所定のパターンが形成されたフォトマスクを配置して露光および現像を行うことにより、表面に微細な凹部を有しアクリル樹脂からなる液晶層厚調整層65を形成する。さらに、この微細な凹部を有する液晶層厚調整層65が形成された素子基板60に熱処理を加える。
なお、液晶層厚調整層65および反射領域側画素電極55Bの製造手順は、非表示領域には、行わない。
これにより、図8(e)に示すように、素子基板60の表示領域Aには、画素電位側容量電極53A上の反射領域50Bと、この画素電位側容量電極53Aが形成される領域を除くパッシベーション膜64の上の反射領域50Bとに亘って、熱処理により表面の微細な凹部の角が滑らかな形状に変形した凹部651を有する液晶層厚調整層65が形成される。この液晶層厚調整層65上に、反射領域側画素電極55Bが形成される。この反射領域側画素電極55Bは、透過領域50Aおよび反射領域50Bの境界の近傍で、透明導電膜と電気的に接続される。
また、図9(e)に示すように、非表示領域には、液晶層厚調整層65および反射領域側画素電極55Bは形成されない。
また、図9(e)に示すように、非表示領域には、液晶層厚調整層65および反射領域側画素電極55Bは形成されない。
本実施形態によれば、以下のような効果がある。
(1)TFT51の上にパッシベーション膜64を設け、このパッシベーション膜64を挟んで蓄積容量53の画素電位側容量電極53Aおよび共通電位側容量電極53Bを対向配置した。また、走査線10およびデータ線20間にゲート絶縁膜62を設けた。このため、ゲート絶縁膜62の層厚を厚くすることで、走査線10およびデータ線20の間隔を確保してクロストークを防止して、誤動作を防止できる。また、パッシベーション膜64の層厚を薄くすることで、蓄積容量53の容量を十分に確保できる。
(1)TFT51の上にパッシベーション膜64を設け、このパッシベーション膜64を挟んで蓄積容量53の画素電位側容量電極53Aおよび共通電位側容量電極53Bを対向配置した。また、走査線10およびデータ線20間にゲート絶縁膜62を設けた。このため、ゲート絶縁膜62の層厚を厚くすることで、走査線10およびデータ線20の間隔を確保してクロストークを防止して、誤動作を防止できる。また、パッシベーション膜64の層厚を薄くすることで、蓄積容量53の容量を十分に確保できる。
(2)透過領域50Aの透過領域側画素電極55Aをパッシベーション膜64および液晶層厚調整層65の間に延在して画素電位側容量電極53Aを形成したので、透過領域側画素電極55Aおよび画素電位側容量電極53Aを同一の製造手順により容易に形成できる。
(3)透過領域50Aの透過領域側画素電極55Aを、反射領域50Bの反射領域側画素電極55Bに電気的に接続した。このため、透過領域50Aの透過領域側画素電極55Aを反射領域50Bに延在して画素電位側容量電極53Aとして用いても、反射領域50Bにおいて液晶に駆動電圧を印加できる。
(4)反射膜としての機能を有する反射領域側画素電極55Bを反射領域50Bに設けたので、この反射領域側画素電極55Bにより入射光を反射して、反射型の表示を行うことができる。
(5)共通電位側容量電極53Bを、島状に形成するとともに、下層の共通線30に電気的に接続し、この共通線30を共通電極56に電気的に接続したので、画素電極55および共通電極56の電位差による液晶の駆動電圧を、画素電極55と同電位である画素電位側容量電極53Aと、共通電極56と同電位である共通電位側容量電極53Bと、で保持できる。
<変形例>
なお、本発明は前記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、本実施形態では、スイッチング素子としてアモルファスシリコンからなるTFT51を設けたが、これに限らず、低温ポリシリコンからなるTFTを設けてもよい。
なお、本発明は前記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、本実施形態では、スイッチング素子としてアモルファスシリコンからなるTFT51を設けたが、これに限らず、低温ポリシリコンからなるTFTを設けてもよい。
また、本実施形態では、蓄積容量53の画素電位側容量電極53Aをパッシベーション膜64上の反射領域50Bの一部の領域に設けたが、これに限らず、例えばパッシベーション膜64上の反射領域50BのTFT51が形成される領域を除く全ての領域に設けてもよい。上述の場合には、共通電位側容量電極53Bを、画素電位側容量電極53Aと同一以上の面積で対向配置することで、蓄積容量53の容量をより大きく確保できる。
また、本実施形態では、コンタクトホール621を各画素50の中央付近に形成したが、これに限らず、例えば、各画素50の端縁や共通線30上に形成してもよい。上述の場合には、液晶層厚調整層65へのコンタクトホール621の影響を軽減できる。
また、本実施形態では、反射領域50BにTFT51を形成したが、これに限らず、例えば、画素電極および反射膜をTFTを避けるように形成してもよい。
また、本実施形態では、液晶層厚調整層65を素子基板60の上にのみ設けたが、これに限らず、素子基板60および対向基板70の上に設けてもよい。
<応用例>
次に、上述した実施形態に係る液晶装置1を適用した電子機器について説明する。
図10は、液晶装置1を適用した携帯電話機の構成を示す斜視図である。携帯電話機3000は、複数の操作ボタン3001およびスクロールボタン3002、ならびに液晶装置1を備える。スクロールボタン3002を操作することによって、液晶装置1に表示される画面がスクロールされる。
次に、上述した実施形態に係る液晶装置1を適用した電子機器について説明する。
図10は、液晶装置1を適用した携帯電話機の構成を示す斜視図である。携帯電話機3000は、複数の操作ボタン3001およびスクロールボタン3002、ならびに液晶装置1を備える。スクロールボタン3002を操作することによって、液晶装置1に表示される画面がスクロールされる。
なお、液晶装置1が適用される電子機器としては、図10に示すものの他、パーソナルコンピュータ、情報携帯端末、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器などが挙げられる。そして、これらの各種電子機器の表示部として、前述した液晶装置が適用可能である。
1…液晶装置、10…走査線、20…データ線、30…共通線、40…駆動IC、50…画素、50A…透過領域、50B…反射領域、51…TFT(スイッチング素子)、53…蓄積容量、53A…画素電位側容量電極(第1の容量電極)、53B…共通電位側容量電極(第2の容量電極)、55…画素電極、55A…透過領域側画素電極、55B…反射領域側画素電極(反射膜)、56…共通電極、60…素子基板(第1の基板)、62…ゲート絶縁膜、64…パッシベーション層(絶縁層)、65…液晶層厚調整層、70…対向基板(第2の基板)3000…携帯電話機(電子機器)。
Claims (6)
- 走査線と、前記走査線と交差するデータ線と、前記走査線および前記データ線の交差に対応して設けられたスイッチング素子、画素電極、および、蓄積容量を有する第1の基板と、前記第1の基板に対向して設けられた第2の基板と、前記第1の基板および前記第2の基板の間に挟持された液晶と、を備えた液晶装置であって、
前記画素電極が形成される領域は、反射領域と透過領域とを有し、
前記反射領域および前記透過領域上に、前記スイッチング素子を覆って絶縁層が形成され、
前記反射領域の絶縁層上には、液晶層厚調整層が形成され、
前記画素電極は、前記透過領域の絶縁層上、および前記反射領域の液晶層厚調整層上に形成され、
前記蓄積容量は、前記反射領域の絶縁層上に配置されかつ前記画素電極に電気的に接続された第1の容量電極と、前記第1の容量電極に前記絶縁層を介して対向配置された第2の容量電極と、を有することを特徴とする液晶装置。 - 請求項1に記載の液晶装置において、
前記第1の容量電極は、前記透過領域の画素電極が前記絶縁層および前記液晶層厚調整層の間に延在して形成され、
前記透過領域の画素電極は、前記反射領域の画素電極と電気的に接続されることを特徴とする液晶装置。 - 請求項2に記載の液晶装置において、
前記反射領域に設けられた画素電極は、反射膜であることを特徴とする液晶装置。 - 請求項1乃至3のいずれか1項に記載の液晶装置において、
前記第2の容量電極は、島状の電極であり、当該第2の容量電極より下層の共通線に電気的に接続されることを特徴とする液晶装置。 - 請求項1乃至4のいずれか1項に記載の液晶装置を備えたことを特徴とする電子機器。
- 走査線と、前記走査線と交差するデータ線と、前記走査線および前記データ線の交差に対応して設けられたスイッチング素子、画素電極、および、蓄積容量を有する第1の基板と、前記第1の基板に対向して設けられた第2の基板と、前記第1の基板および前記第2の基板の間に挟持された液晶と、を備えた液晶装置の製造方法であって、
前記画素電極が形成される領域は、反射領域と透過領域とを有し、
前記蓄積容量の容量電極を前記反射領域に形成する手順と、
前記反射領域および前記透過領域上に、前記スイッチング素子および前記蓄積容量の容量電極を覆って絶縁層を形成する手順と、
前記透過領域の絶縁層上に、前記画素電極の一部を形成し、前記反射領域の絶縁層上に、前記画素電極に電気的に接続されて前記容量電極に対向するもう1つの容量電極を形成する手順と、
前記反射領域のもう1つの容量電極上に、液晶層厚調整層を形成する手順と、
前記液晶層厚調整層上に、前記画素電極の残る部分を形成する手順と、を有することを特徴とする液晶装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005255996A JP2007071936A (ja) | 2005-09-05 | 2005-09-05 | 液晶装置、液晶装置の製造方法、および電子機器 |
US11/493,808 US7492425B2 (en) | 2005-09-05 | 2006-07-27 | Liquid crystal device, manufacturing method thereof, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005255996A JP2007071936A (ja) | 2005-09-05 | 2005-09-05 | 液晶装置、液晶装置の製造方法、および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007071936A true JP2007071936A (ja) | 2007-03-22 |
Family
ID=37829726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005255996A Withdrawn JP2007071936A (ja) | 2005-09-05 | 2005-09-05 | 液晶装置、液晶装置の製造方法、および電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7492425B2 (ja) |
JP (1) | JP2007071936A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007304383A (ja) * | 2006-05-12 | 2007-11-22 | Epson Imaging Devices Corp | 液晶装置、液晶装置の製造方法、および電子機器 |
JP2008152159A (ja) * | 2006-12-20 | 2008-07-03 | Sony Corp | 表示装置およびその製造方法 |
JP2012523665A (ja) * | 2009-04-08 | 2012-10-04 | エルジー・ケム・リミテッド | 印刷ペースト組成物及びそれにより形成された電極 |
US8823071B2 (en) | 2011-09-28 | 2014-09-02 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3953059B2 (ja) * | 2004-09-01 | 2007-08-01 | セイコーエプソン株式会社 | 液晶表示装置および電子機器 |
JP2007071936A (ja) * | 2005-09-05 | 2007-03-22 | Sanyo Epson Imaging Devices Corp | 液晶装置、液晶装置の製造方法、および電子機器 |
JP4864643B2 (ja) * | 2006-10-30 | 2012-02-01 | 株式会社 日立ディスプレイズ | 半透過型液晶表示装置 |
KR101338117B1 (ko) * | 2009-10-29 | 2013-12-06 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
CN102819359A (zh) * | 2011-06-08 | 2012-12-12 | 比亚迪股份有限公司 | 电容触摸屏及具有该电容触摸屏的触控装置 |
KR102343277B1 (ko) * | 2015-03-26 | 2021-12-24 | 삼성디스플레이 주식회사 | 반사층을 포함하는 표시 장치 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6344883B2 (en) * | 1996-12-20 | 2002-02-05 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for producing the same |
JP4110885B2 (ja) * | 2002-08-27 | 2008-07-02 | セイコーエプソン株式会社 | 液晶表示装置及びその製造方法、並びに電子機器 |
JP2007071936A (ja) * | 2005-09-05 | 2007-03-22 | Sanyo Epson Imaging Devices Corp | 液晶装置、液晶装置の製造方法、および電子機器 |
-
2005
- 2005-09-05 JP JP2005255996A patent/JP2007071936A/ja not_active Withdrawn
-
2006
- 2006-07-27 US US11/493,808 patent/US7492425B2/en not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007304383A (ja) * | 2006-05-12 | 2007-11-22 | Epson Imaging Devices Corp | 液晶装置、液晶装置の製造方法、および電子機器 |
JP2008152159A (ja) * | 2006-12-20 | 2008-07-03 | Sony Corp | 表示装置およびその製造方法 |
US8189145B2 (en) | 2006-12-20 | 2012-05-29 | Sony Corporation | Display device and method of manufacturing the same |
US8531632B2 (en) | 2006-12-20 | 2013-09-10 | Japan Display West Inc. | Method of manufacturing a display device with transmissive and reflective regions |
JP2012523665A (ja) * | 2009-04-08 | 2012-10-04 | エルジー・ケム・リミテッド | 印刷ペースト組成物及びそれにより形成された電極 |
US9053840B2 (en) | 2009-04-08 | 2015-06-09 | Lg Chem, Ltd. | Printing paste composition and electrode prepared therefrom |
US8823071B2 (en) | 2011-09-28 | 2014-09-02 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
US7492425B2 (en) | 2009-02-17 |
US20070052890A1 (en) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4678031B2 (ja) | 液晶装置および電子機器 | |
JP4111203B2 (ja) | 液晶装置及び電子機器 | |
KR100577500B1 (ko) | 전기 광학 패널 및 전자기기 | |
US7492425B2 (en) | Liquid crystal device, manufacturing method thereof, and electronic apparatus | |
JP2003344836A (ja) | 半透過反射型液晶装置、およびそれを用いた電子機器 | |
JP4036081B2 (ja) | 電気光学パネル及びその製造方法 | |
JP2008209437A (ja) | 液晶装置 | |
JP2003316284A (ja) | 表示装置 | |
JP4196645B2 (ja) | 液晶表示装置及び電子機器 | |
JP2007133294A (ja) | 液晶装置及び電子機器 | |
JP4215019B2 (ja) | 液晶装置及び電子機器 | |
JP2009080303A (ja) | 液晶装置および電子機器 | |
US8004642B2 (en) | Liquid crystal display device comprising transition electrodes having a same potential as a corresponding one of the scanning lines | |
JP2008070610A (ja) | 液晶装置、及び電子機器 | |
JP4428330B2 (ja) | 電気光学装置、および電子機器 | |
JP2007304384A (ja) | 液晶装置、液晶装置の製造方法、および電子機器 | |
JP2007071938A (ja) | 液晶装置および電子機器 | |
JP4858081B2 (ja) | 電気光学装置及びその製造方法 | |
JP2007071935A (ja) | 液晶装置および電子機器 | |
JP2004198922A (ja) | 液晶表示装置及び電子機器 | |
JP2006337888A (ja) | 液晶装置及び電子機器 | |
JP2007219053A (ja) | 液晶装置及び電子機器 | |
JP2004093780A (ja) | 液晶表示装置 | |
JP2008225337A (ja) | 液晶装置、及び電子機器 | |
JP2007093846A (ja) | 電気光学装置、および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090611 |